CN1556928A - 连接单元、被测量组件搭载板、探针卡以及组件接口部 - Google Patents
连接单元、被测量组件搭载板、探针卡以及组件接口部 Download PDFInfo
- Publication number
- CN1556928A CN1556928A CNA038010585A CN03801058A CN1556928A CN 1556928 A CN1556928 A CN 1556928A CN A038010585 A CNA038010585 A CN A038010585A CN 03801058 A CN03801058 A CN 03801058A CN 1556928 A CN1556928 A CN 1556928A
- Authority
- CN
- China
- Prior art keywords
- connector
- socket
- substrate
- linkage unit
- board mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明是关于一种连接单元、被测量组件搭载板、探针卡以及组件接口部。该连接单元,适用于电性连接一被测量组件搭载板及一试验装置,其中被测量组件搭载板是载置一IC插座,且试验装置是把一电子组件保持于IC插座上。连接单元包括:一保持基板,面向被测量组件搭载板而设置以及一连接单元侧的连接器,设于保持基板上,且在保持基板上的位置为可变更,适用于与被测量组件搭载板所具备的一性能板侧的连接器相连接。被测量组件搭载板可减少透孔部分的末端容量,可获得能对应高速信号的被测量组件搭载板。IC试验装置的组件接口部具备被测量组件搭载板,即使是高速信号也可得良好波形品质,可进行高速试验。连接单元可与复数性能板或探针板连接,可精确试验电子组件。
Description
技术领域
本发明是涉及一种试验装置,且特别是涉及一种被称为性能板、探针卡、插座板而使用于搭载被测量组件(DUT,Device Under Test)的被测量组件搭载板,及连接被测量组件搭载板与试验装置本体的连接单元。
本案是与日本申请案特愿2002-317278号案(申请日2002年10月31日)及特愿2002-338560(2002年11月21日)号案相关,且该些申请案的内容亦并入本案中,作为本案记载的一部分。
背景技术
请首先参阅图14所示,是IC试验装置的构成概要图,其简要地说明了IC试验装置的构成。
该IC试验装置,大致是由主框1、测试头2及组件接口部(DUT接口部)3所构成,主框1及测试头2是利用缆线4连接,组件接口部3是搭载在测试头2上,并与测试头2相连接。
该组件接口部3在此例中,是由具备基板11及多数条缆线(例如,数千条)12的主机板(主机板单元)10、一般称为性能板的被测量组件搭载板20,及IC插座320所构成,且在基板11的下面具有与测试头2连接用的连接器(图中未示)。
缆线12的下端是焊接在基板11上,并通过连接器以连接,上端是通过连接器等(未图标)而连接至被测量组件搭载板20。被测量组件搭载板20上在此例中组装有1个IC插座320。在图14中,标号40是表示装着于IC插座320中的被测量组件(被测量IC)。且,标号13是表示覆盖缆线12的盖。
请参阅图15所示,是具有如上述构成的IC试验装置的被测量组件搭载板20的现有习知结构,及对被测量组件搭载板20的被测量组件40与连接器(缆线12上端的连接器)15的连接关系概略图,IC插座320的图标在此被省略。
被测量组件搭载板20是做成具有多层印刷配线板构造者,在其上面及下面形成设有所需的电极,分别作为被测量组件40连接用及连接器15连接用。
上下面的对应电极垫21、22是在电极垫21、22部分上分别形成透孔23,这些透孔23是利用内层配线图案24而连接,并藉此相互连接,即现有习知的被测量组件搭载板20是采用多层印刷配线板构造(例如参阅非专利文献的日刊工业新闻社,载于2000年6月20日的第7-8页,由高木清先生所着的[增层法的多层印刷配线板技术]),具有连接电极垫21、22及内层配线图案24的透孔23。在图14中,箭头表示电气信号的流向。
在此,IC试验装置为了谋求试验的高速化,在被测量组件的高速试验中,是使用例如4Gbps(每秒40亿位)的高速信号。
伴随着信号的高速化,具有如图15所示结构的现有习知被测量组件搭载板20,在透孔23周围的设计会受到反射或频带遮断的面的影响。
即在图15中的点线所围的区域,透孔23的末端部分(在此是把不需作为传送线路的部分称为末端部分)25较大(较长),所以该末端部分25的电容会有问题,会产生波形歪曲或是电容性反射,因而使得信号品质(波形品质)受损,无法对应信号的高速化,这是现有习知被测量组件搭载板20明显存在的问题。
并且,在试验现有习知的半导体组件等的电子组件的场合,是使用生成试验信号的试验装置、载置电子组件的性能板、电性连接试验装置及性能板的连接单元。性能板及连接单元上,相互嵌合的连接器是呈对向设置,在连接单元侧的连接器是从试验装置接受试验信号,并通过性能板侧的连接器,将试验信号供给至电子组件。
连接单元侧的连接器与性能板侧的连接器是分别固定至连接单元及性能板的预定位置,且对应的连接器彼此嵌合,藉此,电性连接试验装置及性能板(例如参阅日本专利早期公开的特开2000-81461号公报,第5页,第1-2图)。例如,各别的连接器是设在连接单元及性能板的最外周附近。
但是,因为连接单元侧的连接器是固定的,所以连接器位于不同位置的性能板要与连接单元相连接是困难的。所以,需使用连接器配置是分别对应性能板上的不同连接器位置的连接单元。
例如,欲供给高频的试验信号至电子组件的场合,为了使从性能板侧连接器到电子组件的传送线路变短,需把性能板侧的连接器配置到电子组件的附近。在此场合,连接单元侧的连接器也需对应性能板侧的连接器的位置而配设。因为现有习知的连接单元侧的连接器是固定的,所以需使用高频信号用的连接单元。
发明内容
有鉴于上述问题,本发明的目的之一在于,提供一种被测量组件搭载板,可削减末端电容,又可对应高速信号。并提供一种IC试验装置的组件接口部,其具备此被测量组件搭载板。
在此,本发明的目的在于,提供一种解决上述课题的连接单元、被测量组件测量板、探针卡及组件接口部。此目的可利用申请专利范围的独立项所记载的特征的组合以达成,且附属项是更具体地界定了本发明的较佳实施情况。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种连接单元,适用于电性连接一被测量组件搭载板及一试验装置,其中该被测量组件搭载板是载置一IC插座,且该试验装置是把一电子组件保持于该IC插座上,该连接单元包括:一保持基板,面向该被测量组件搭载板而设置;以及一连接单元侧的连接器,设于该保持基板上,且在该保持基板上的位置为可变更,适用于与该被测量组件搭载板所具备的一性能板侧的连接器相连接。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的连接单元,其中当依该被测量组件搭载板的种类而该性能板侧的连接器有不同的配设位置的场合,该保持基板可供该连接单元侧的连接器往该不同的配设位置移动并保持之。
前述的连接单元,其中所述保持基板可装拆该连接单元侧的连接器,且该保持基板具有可从该保持基板取下该连接单元侧的连接器而交换为其它的保持基板的结构,该其它的保持基板是具有:与该性能板侧的连接器的不同配设位置的其它被测量组件搭载板相对应的配设位置关系。
前述的连接单元,其中所述的连接单元侧的连接器为多数个,且在该保持基板上,该些连接单元侧的连接器之间的距离为可变更。
前述的连接单元,其中当该连接单元与该被测量组件搭载板连接的场合,该连接单元侧的连接器对于该IC插座的载置位置的距离为可变更。
前述的连接单元,其更包括一连接缆线,一端固定至该连接单元侧的连接器,并电性连接该连接单元侧的连接器与该试验装置,其中,该保持基板在欲保持该连接单元侧的连接器的位置处,具有可供该连接单元侧的连接器通过的大小的贯通孔。
前述的连接单元,其更包括一连接缆线,一端固定至该连接单元侧的连接器,并电性连接该连接单元侧的连接器与该试验装置,其中,具有可供该连接缆线通过的贯通孔,穿过该连接单元例的连接器的可变更的复数个位置之间。
前述的连接单元,其中当连接单元与该被测量组件搭载板相连接的场合,该保持基板是以该IC插座的载置位置为中心,在径方向及周方向之一变更位置,并以此方式保持该连接单元侧的连接器。
前述的连接单元,其中与该保持基板略呈平行的面的该IC插座及该连接单元侧的连接器的断面分别为长方形,并且当在该径方向中,把该连接单元侧的连接器保持在最靠近该IC插座的载置位置时,该保持基板,是以该连接单元侧的该连接器的该断面的长边,面向最接近该IC插座的该断面的边,以此方式保持着该连接单元侧的连接器。
前述的连接单元,其中所述的保持基板具有复数个连接器定位构件,分别设于该保持基板上的预定的复数个位置,并指定出该连接单元侧的连接器的可变更位置。
前述的连接单元,其中所述的连接单元侧的连接器具有相互嵌合的沟及突起中之一者,且该些连接器定位构件具有该沟及突起中的另一者,且该连接单元侧的连接器的该沟或突起,与该连接器定位构件的该沟或突起嵌合,藉此,该保持基板保持着该连接单元侧的连接器。
前述的连接单元,其中所述的被测量组件搭载板载置复数个该IC插座,且该连接单元具备有复数个该连接单元侧的连接器,对应该些IC插座而设,且该保持基板,是把该些连接单元侧的连接器分别以可变更位置的方式保持在该保持基板上。
前述的连接单元,其更包括:一小径性能板定位构件,位于该保持基板上,定出直径为预定大小以下的该被测量组件搭载板的欲被保持的位置;一大径性能板定位构件,位在该保持基板上比该小径性能板定位构件距该IC插座更远的位置,定出直径比预定大小还要大的该被测量组件搭载板的欲被保持的位置。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种被测量组件搭载板,适用于电性连接一电子组件与试验该电子组件的试验装置,该被测量组件搭载板包括:一IC插座,保持该电子组件;一插座基板,保持该IC插座;一高频信号用连接器,从该试验装置接收供给至该电子组件的一试验信号,并供给至该IC插座;以及一低频信号用连接器,位于比该高频信号用连接器距该IC插座更远的位置,从该试验装置接收比该高频信号用连接器供给至该IC插座的该试验信号还要低频的信号,并供给至该IC插座。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的被测量组件搭载板,其中所述的插座基板包括:一高频用单面孔,电性连接该高频信号用连接器,并从该插座基板的设置有该高频信号用连接器的下面,一直到未达该插座基板的上面的中层位置;以及一低频用透孔,位于该插座基板中比该高频用单面孔更靠近该插座基板的外周侧,电性连接该低频信号用连接器,并从该插座基板的设置有该低频信号用连接器的下面,一直贯通到该插座基板的载置该电子组件的上面。
前述的被测量组件搭载板,其中所述的插座基板更包括:一高频用透孔,电性连接该电子组件的高频信号用脚位,并从该插座基板的该上面,一直贯通到该插座基板的该下面;以及一低频用单面孔,设于该插座基板中比该高频用透孔更靠近该插座基板的外周侧,电性连接该电子组件的低频信号用脚位,并从该插座基板的该上面,一直到未达该插座基板的该下面的中层位置。
前述的被测量组件搭载板,其中所述的插座基板在深度方向具有复数层的配线,该插座基板其更包括:一低频信号用配线,形成于该复数层之一,电性连接该低频用透孔及该低频用单面孔;以及一高频信号用配线,在该复数层中,位于比具有该低频信号用配线的层更靠近该插座基板的下面侧的层,电性连接该高频用单面孔及该高频用透孔。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种被测量组件搭载板,适用于电性连接一电子组件与试验该电子组件的一试验装置,该被测量组件搭载板包括:一插座基板,具有复数层的配线;一连接器,位于该插座基板的下面,从该试验装置接收欲供给至该电子组件的一试验信号;其中,该插座基板包括:一信号用配线,形成于该插座基板中之一层,且将该试验信号传送至该电子组件;复数个上层接地配线,位于比该信号用配线更靠近该插座基板的上面侧的层,分别连接到接地电位;复数个下层接地配线,位于比该信号用配线更靠近该插座基板的下面侧的层,分别连接到接地电位;以及一单面孔,从该插座基板的下面往该插座基板的上面而形成,电性连接该连接器与该信号用配线,其中,该复数个上层接地配线中至少一部分与该单面孔的水平方向的距离,是比该下层接地配线与该单面孔的水平方向的距离还要大。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的被测量组件搭载板,其中所述的该些上层接地配线中最靠近该信号用配线的该上层接地配线与该单面孔的该水平方向的距离,及该些下层接地配线与该单面孔的该水平方向的距离略相同,且比其它的该上层接地配线与该单面孔的该水平方向的距离还要小。
前述的被测量组件搭载板,其中所述的单面孔是从该插座基板的下面一直到未达该插座基板的上面的中层位置。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种被测量组件搭载板,适用于电性连接一电子组件及试验该电子组件的一试验装置,该被测量组件搭载板包括:一插座基板,具有复数层的配线;一连接器,位于该插座基板的下面,从该试验装置接收欲供给至该电子组件的一试验信号;其中,该插座基板包括:一信号用配线,位于该插座基板中的一层,且将该试验信号传送至该电子组件;一单面孔,从该插座基板的下面一直到未达该插座基板的上面的中层位置,电性连接该连接器与该信号用配线;以及复数个接地配线,当该单面孔延长至该插座基板的上面时,在与该信号用配线不同的复数个层中,该些接地配线是位于该单面孔以外的区域,并分别连接到接地电位。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种探针卡,适用于电性连接一电子组件与试验该电子组件的一试验装置,该探针卡包括:一探针,电性连接该电子组件的端子;一探针基板,保持该探针;一高频信号用连接器,从该试验装置接收欲供给至该电子组件的一试验信号,并供给至该探针;以及一低频信号用连接器,位于比该高频信号用连接器距该探针还要远的位置,该高频信号用连接器是从该试验装置接收比供给至该探针的该试验信号还要低频的信号,并供给至该探针。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种被测量组件搭载板,适用于在IC试验装置中,作为试验一被测量组件的一电气信号的接口,其特征在于该被测量组件搭载板具有多层印刷配线板结构,内层配线图案的两端的一端是连接至一透孔,两端的另一端是连接至一表面式贯孔,且具有一上接地层及一下接地层,夹持该内层配线图案层,且该表面式贯孔的周边部的接地层,与该表面式贯孔的末端部位之间有一距离,以降低该末端部位造成的传送特性的劣化,且由该些连接的表面式贯孔、内层配线图案及透孔,构成表里两面间的配线。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的被测量组件搭载板,其包括复数层具有该内层配线图案层与接地层的印刷基板,其中,在贴合至少两片该复数层印刷基板之后,形成连接该内层配线图案的两端的该一端的该透孔,以形成多层印刷配线板,且该复数层印刷基板中所形成的一预定透孔,适用于当作连接至该内层配线图的两端的该另一端的该表面式贯孔,且根据该内层配线图案的导体宽与该上接地层及该下接地层的距离,具有一预定的特性阻抗。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种组件接口部,适用于一IC试验装置,作为通过一测试头与一被测量组件之间的一电气信号的接口,该组件接口部包括一被测量组件搭载板,用于作为该电气信号的接口,其中该被测量组件搭载板具有多层印刷配线结构,内层配线图案的两端中的一端是连接至一透孔,两端中的另一端是连接至一表面式贯孔,具有一上接地层及一下接地层,夹持该内层配线图案层,该表面式贯孔的周边部的接地层与该表面式贯孔的末端部具有一距离,且由该些连接的表面式贯孔、内层配线图案及透孔构成表里两面间的配线。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知,为了达到前述发明目的,本发明的主要技术内容如下:
为解决上述课题,本发明的目的是提供一种连接单元,适用于电性连接一被测量组件搭载板及一试验装置,其中被测量组件搭载板是载置一IC插座,且试验装置是把一电子组件保持于IC插座上。连接单元包括:一保持基板,面向被测量组件搭载板而设置、一连接单元侧的连接器,设于保持基板上,且在保持基板上的位置为可变更,适用于与被测量组件搭载板所具备的一性能板侧的连接器相连接。
其中当依被测量组件搭载板的种类而性能板侧的连接器有不同的配设位置的场合,保持基板可供连接单元侧的连接器往不同的配设位置移动并保持之亦可。
其中保持基板可装拆连接单元侧的连接器,且保持基板具有可从保持基板取下连接单元侧的连接器而交换为其它的保持基板的结构亦可。其它的保持基板是具有:与性能板侧的连接器的不同配设位置的其它被测量组件搭载板相对应的配设位置关系。
连接单元较佳的是,其中连接单元侧的连接器为多数个,且在保持基板上,连接单元侧的连接器之间的距离为可变更。又,其中当连接单元与被测量组件搭载板连接的场合,连接单元侧的连接器对于IC插座的载置位置的距离为可变更亦可。
且,连接单元更包括一连接缆线,一端固定至连接单元侧的连接器,并电性连接连接单元侧的连接器与试验装置。其中保持基板在欲保持连接单元侧的连接器的位置处,具有可供连接单元侧的连接器通过的大小的贯通孔亦可。
且,连接单元更包括一连接缆线,一端固定至连接单元侧的连接器,并电性连接连接单元侧的连接器与试验装置,其中,具有可供连接缆线通过的贯通孔,穿过连接单元侧的连接器的可变更的复数个位置之间。
且,当连接单元与被测量组件搭载板相连接的场合,保持基板是以IC插座的载置位置为中心,在径方向及周方向之一变更位置,并以此方式保持连接单元侧的连接器。
且,与保持基板略呈平行的面的IC插座及连接单元侧的连接器的断面分别为长方形,且当在径方向中,把连接单元侧的连接器保持在最靠近IC插座的载置位置时,保持基板,是以连接单元侧的连接器的断面的长边,面向最接近IC插座的断面的边,以此方式保持着连接单元侧的连接器。
且,保持基板亦可具有复数个连接器定位构件,分别设于保持基板上的预定的复数个位置,并指定出连接单元侧的连接器的可变更位置。
且,连接单元侧的连接器具有相互嵌合的沟及突起中之一者,且连接器定位构件具有沟及突起中的另一者,且连接单元侧的连接器的沟或突起,与连接器定位构件的沟或突起嵌合,藉此,保持基板保持着连接单元侧的连接器。
且,被测量组件搭载板载置复数个IC插座。连接单元具备复数个连接单元侧的连接器,对应IC插座而设。保持基板,是把连接单元侧的连接器分别以可变更位置的方式保持在保持基板上。
且,连接单元更可包括:一小径性能板定位构件,位于保持基板上,定出直径为预定大小以下的被测量组件搭载板的欲被保持的位置、及一大径性能板定位构件,位在保持基板上比小径性能板定位构件距IC插座更远的位置,定出直径比预定大小还要大的该被测量组件搭载板的欲被保持的位置。
基于上述目的,本发明还提供一种被测量组件搭载板,适用于电性连接一电子组件与试验电子组件的试验装置,被测量组件搭载板包括:一IC插座,保持电子组件、一插座基板,保持IC插座、一高频信号用连接器,从试验装置接收供给至电子组件的一试验信号,并供给至IC插座、以及一低频信号用连接器,位于比高频信号用连接器距IC插座更远的位置,从试验装置接收比高频信号用连接器供给至IC插座的试验信号还要低频的信号,并供给至IC插座。
其中插座基板包括:一高频用单面孔,电性连接高频信号用连接器,并从插座基板的设置有高频信号用连接器的下面,一直到未达插座基板之上面的中层位置、以及一低频用透孔,位于插座基板中比高频用单面孔更靠近插座基板的外周侧,电性连接低频信号用连接器,并从插座基板的设置有低频信号用连接器的下面,一直贯通到插座基板的载置该电子组件的上面。
其中插座基板更可以包括:一高频用透孔,电性连接电子组件的高频信号用脚位,并从插座基板的上面,一直贯通到插座基板的下面、以及一低频用单面孔,设于插座基板中比高频用透孔更靠近插座基板的外周侧,电性连接电子组件的低频信号用脚位,并从插座基板的上面,一直到未达插座基板的下面的中层位置。
其中插座基板在深度方向具有复数层的配线,且插座基板更可包括:一低频信号用配线,形成于复数层之一,电性连接低频用透孔及该低频用单面孔、以及一高频信号用配线,在复数层中,位于比具有低频信号用配线的层更靠近插座基板的下面侧的层,电性连接高频用单面孔及高频用透孔。
本发明更提供一种被测量组件搭载板,适用于电性连接一电子组件与试验电子组件的一试验装置,被测量组件搭载板包括:一插座基板,具有复数层的配线、一连接器,位于插座基板的下面,从试验装置接收欲供给至电子组件的一试验信号。其中插座基板包括:一信号用配线,形成于插座基板中的一层,且将试验信号传送至电子组件、复数个上层接地配线,位于比信号用配线更靠近插座基板的上面侧的层,分别连接到接地电位、复数个下层接地配线,位于比信号用配线更靠近插座基板的下面侧的层,分别连接到接地电位、以及一单面孔,从插座基板的下面往插座基板的上面而形成,电性连接连接器与信号用配线。其中复数个上层接地配线中至少一部分与单面孔的水平方向的距离,是比下层接地配线与单面孔的水平方向的距离还要大。
较佳的是,在上层接地配线中最靠近信号用配线的上层接地配线与单面孔的该水平方向的距离,及在下层接地配线中与单面孔的水平方向的距离略相同,且比其它的上层接地配线与单面孔的该水平方向的距离还要小。
并且,单面孔亦可以是从插座基板的下面一直到未达插座基板的上面的中层位置。
本发明更提供一种被测量组件搭载板,适用于电性连接一电子组件及试验电子组件的一试验装置,被测量组件搭载板包括:一插座基板,具有复数层的配线、一连接器,位于插座基板的下面,从试验装置接收欲供给至电子组件的一试验信号。其中插座基板包括:一信号用配线,位于插座基板中的一层,且将试验信号传送至电子组件、一单面孔,从插座基板的下面一直到未达插座基板的上面的中层位置,电性连接连接器与信号用配线、以及复数个接地配线,当单面孔延长至插座基板的上面时,在与信号用配线不同的复数个层中,接地配线是位于单面孔以外的区域,并分别连接到接地电位。
本发明更提供一种被测量组件搭载板,适用于在IC试验装置中,作为试验一被测量组件之一电气信号的接口,被测量组件搭载板具有多层印刷配线板结构,内层配线图案的两端的一端是连接至一透孔,两端的另一端是连接至一表面式贯孔,且具有一上接地层及一下接地层,夹持内层配线图案层,且表面式贯孔的周边部的接地层,与表面式贯孔的末端部位之间有一距离,以降低末端部位造成的传送特性的劣化,且由连接的表面式贯孔、内层配线图案及透孔,构成表里两面间的配线。
本发明更提供一种探针卡,适用于电性连接一电子组件与试验该电子组件的一试验装置,该探针卡包括:一探针,电性连接电子组件的端子、一探针基板,保持着探针、一高频信号用连接器,从试验装置接收欲供给至电子组件的一试验信号,并供给至探针,以及一低频信号用连接器,位于比高频信号用连接器距探针还要远的位置,高频信号用连接器是从试验装置接收比供给至探针的该试验信号还要低频的信号,并供给至探针。
被测量组件搭载板亦可包括复数层具有内层配线图案层与接地层的印刷基板,其中,在贴合至少两片复数层印刷基板之后,形成连接内层配线图案的两端的一端的透孔,以形成多层印刷配线板,且复数层印刷基板中所形成的一预定透孔,适用于当作连接至内层配线图的两端的另一端的表面式贯孔,且根据内层配线图案的导体宽与上接地层及下接地层的距离,具有一预定的特性阻抗。
且,本发明更提供一种组件接口部,适用于一IC试验装置,作为通过一测试头与一被测量组件之间的一电气信号的接口,组件接口部包括一被测量组件搭载板,用于作为电气信号的接口,其中被测量组件搭载板具有多层印刷配线结构,内层配线图案的两端中的一端是连接至一透孔,两端中的另一端是连接至一表面式贯孔,并具有一上接地层及一下接地层,夹持内层配线图案层,且表面式贯孔的周边部的接地层与表面式贯孔的末端部具有一距离,由连接的表面式贯孔、内层配线图案及透孔构成表里两面间的配线。
在上述的发明概要中并未全部列举本发明的必要特征,此些特征群的副组合亦属本发明的范畴。
经由上述可知,本发明是关于一种连接单元、被测量组件搭载板、探针卡以及组件接口部。该连接单元,适用于电性连接一被测量组件搭载板及一试验装置,其中被测量组件搭载板是载置一IC插座,且试验装置是把一电子组件保持于IC插座上。连接单元包括:一保持基板,面向被测量组件搭载板而设置、以及一连接单元侧的连接器,设于保持基板上,且在保持基板上的位置为可变更,适用于与被测量组件搭载板所具备的一性能板侧的连接器相连接。
借由上述技术方案,本发明至少具有下列优点:
本发明连接单元、被测量组件搭载板、探针卡以及组件接口部具有广泛的产业可利用性。
如上述说明,根据本发明的被测量组件搭载板,可以减少透孔部分的末端容量,因此,可获得能对应高速信号的被测量组件搭载板。
再者,IC试验装置的组件接口部具备像这样的被测量组件搭载板,藉此,即使是高速信号也可得良好的波形品质,因而可以进行高速试验。
另外,根据本发明的连接单元,可与复数种类的性能板或是探针板相连接,可以良好的传送特性把信号供给至电子组件。因此,可以精确地试验电子组件。
综上所述,本发明的被测量组件搭载板,可削减末端电容,又可对应高速信号。并提供一种IC试验装置的组件接口部,其具备此被测量组件搭载板。其具有上述诸多的优点及实用价值,并在同类产品中未见有类似的结构设计公开发表或使用而确属创新,其不论在产品的结构或功能上皆有较大的改进,在技术上有较大的进步,并产生了好用及实用的效果,从而更加适于实用,而具有产业的广泛利用价值,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是本发明的被测量组件搭载板的第1实施例的说明图。
图2是本发明的被测量组件搭载板的第2实施例的说明图。
图3是本发明的被测量组件搭载板的第3实施例的说明图。
图4A-图4B是IC试验装置的组件接口部的各种构成例,其中图4A为组件接口部的构成的一例示,图4B为组件接口部的构成的另一例示示意图。
图5是被测量组件搭载板的一例,性能板300的详细构成的例示图。
图6A-图6C是插座基板350的断面放大部的例示,其中图6A为低频用透孔374附近的放大图的一例示,图6B是低频用透孔374附近的放大图的另一例,图6C是高频用单面孔382附近的放大图的一例示的示意图。
图7分别是在图6A-图6C中产生的反射成分的计测结果的一例示图。
图8是高频用单面孔382附近的放大图的另一例示的示意图。
图9是被测量组件搭载板的一例,探针卡400的详细构成的例示图。
图10是电子组件的试验说明图。
图11是保持基板30的上面图的一例示示意图。
图12是保持基板30及连接单元侧的连接器64的断面的例示示意图。
图13是保持基板30的上面图的其它例示示意图。
图14是IC试验装置的全体构成说明图。
图15是被测量组件搭载板的现有习知结构的说明图。
1:主框 2:测试头
3:组件接口部 4:缆线,
10:主机板(主机板单元) 11:基板
12:缆线 13:盖
15:连接器 20:被测量组件搭载板
21、22:电极垫 23:透孔
24:内层配线图案 25:末端部分,
30:保持基板 32、32-1、32-2:贯通孔
32-3、32-4、32-5:贯通孔 34-1、34-2:配置位置
34-3、34-4:配置位置 34-5、34-a、34-b:配置位置
40:被测量组件(被测量IC) 42:定位构件,
44:大径性能板位置定位构件 46:小径性能板位置定位构件
50:被测量组件搭载板 51:表面式贯孔
52:贴合部(贴合面) 53:组件
54:电极 55、56、57:被测量组件搭载板
60:性能板 64、64a:连接单元侧的连接器
64b、64c:连接单元侧的连接器 66、66a、66b、66c:连接缆线
70:主机板(主机板单元) 100:连接单元
200:试验装置 300:性能板
310:电子组件 312、312-a、312-b:载置位置
320:IC插座 330a:性能板侧的连接器
330b、330c:性能板侧的连接器 340、340a、340b、340c:信号配线
350:插座基板 360:低频用单面孔
362:高频用透孔 364:探针,
370:高频信号用连接器 372:低频信号用连接器
374:低频用透孔 376:低频信号用配线
378:GND配线(接地配线) 378-1:下层GND配线(下层接地配线)
380:高频信号用配线 378-2:上层GND配线(上层接地配线)
382:高频用单面孔 384:GND用透孔(接地用透孔)
390:区域 400:探针卡
具体实施方式
以下结合附图及较佳实施例,对依据本发明提出的连接单元、被测量组件搭载板、探针卡以及组件接口部其具体结构、特征及其功效,详细说明如后。
以下虽然是通过实施例说明本发明,但以下的实施例并非限定本申请专利范围,并且,在实施例中的全部特征组合,并不限定为本发明的解决手段所必须。
图1是本发明的被测量组件搭载板的一实施例概略图,与图15对应的部分是采用同一符号,因而省略其详细的说明。
在此例中,具有多层印刷配线板构造的被测量组件搭载板50,其上下面的电极垫21、22与内层配线图案24的连接是利用透孔23与SVH(SurfaceBuried Via Hole,表面式贯孔)51。
各内层配线图案24的两端,其中一方是与透孔23连接,另方是与SVH51连接。利用此些连接的SVH 51、内层配线24及透孔23,以构成对应上下面的电极垫21、22间的配线。
在图1中内层配线图案24是概略地绘示出3条,其中有两条是在被测量组件40连接用的电极垫21部分形成SVH 51,剩下的1条是在连接器15连接用的电极垫22部分形成SVH 51。是否要在内层配线图案24的两端的任一侧设置SVH 51,可考虑例如内层配线图案24的位置或被测量组件40连接侧的电极垫21的间距等,以适当地选定。
具有如上述构成的被测量组件搭载板50,其在内层配线图案24的两端中之一采用SVH 51,藉此,与图15的现有习知的被测量组件搭载板20相比,使用了SVH 51的部分可缩短末端部分25的长度,因此,可以减少末端部分25的电容,可对应信号的高速化。
又,在具有如图1所示构造的被测量组件搭载板50中,为了构成SVH51,仅在一边的配线板上形成贯孔(via hole)后,再贴合两片配线板(基板)以制造。在图1中二点锁线表示贴合部(贴合面)52。
请参阅图2所示,是本发明的被测量组件搭载板的其它实施例,在内层配线图案24的一部分上,例如需组装阻抗组件等,内层配线图案24例如是在中途设有SVH 51。在图2中,53表示阻抗组件等。组件53是组装至形成有SVH 51的一对电极54上。
如图2所示的被测量组件搭载板55也可用以对应所要求的规格。并且,该被测量组件搭载板55也可利用与上述相同的被测量组件搭载板50的制造方法制出。
图3与图1、图2所示的被测量组件搭载板50、55的构造不同,为了构成SVH 51,是在形成有贯孔的两片配线板之间存在有第3配线板,图3绘示出贴合此3片配线板构造的被测量组件搭载板56,采用像这样的构造的话,与图1所示的被测量组件搭载板50相比,可更进一步地削减末端部分25的电容。
上述被测量组件搭载板50、55及56,虽然是应用于图14所示的IC试验装置的组件接口部3中的性能板,但组件接口部3的构造并不限于图14所示的构造,也可依IC试验装置的使用/用途而采用其它的构成。
请参阅图4A、图4B所示,绘示了组件接口部3的其它构成例及测试头2,以下简单地说明其构成。
在图4A中,组件接口部3是由性能板60、与图14同样的多数个缆线12、一般称为插座板的多数个被测量组件搭载板57,以及IC插座320所构成。
性能板60在其下面具备测试头2及连接用的连接器(图中未示),测试头2与连接器连接并搭载于测试头2上。在此例中,称为性能板的板位置是与图14不同。
缆线12在其下端及上端是分别被焊接至性能板60及被测量组件搭载板57上,各被测量组件搭载板57上组装着IC插座320。被测量组件搭载板57的数量在第4A图中虽被简略化,一般是做成16个或是32个。
另一方面,在图4B中组件接口部3是由多数个缆线构成的主机板(主机板单元)70、与图4A同样称为插座板的多数个被测量组件搭载板57,及分别组装于此些被测量组件搭载板57上的IC插座320所构成。
在此例中,缆线12的下端及上端分别具有连接器(图中未示),下端是直接把连接器连接至测试头2,上端是把连接器连接至被测量组件搭载板57上。
图1至图3所示的本发明的被测量组件搭载板的构造,也同样适用于此些图4A、图4B所示的组件接口部3的一般称为插座的被测量组件搭载板57,藉此以对应高速信号。
请参阅图5所示,为被测量组件搭载板的一例示,其为性能板300的详细构成的例示图。图5是性能板300的断面图。该性能板300具有与自图1到图4相关说明的被测量组件搭载板(55、55、56及57)相同或具同样功能的构成,电性连接电子组件310(被测量组件40)及试验电子组件310的试验装置。
性能板300具备IC插座320、插座基板350、多数个高频信号用连接器370,及多数个低频信号用连接器372。
IC插座320是保持着电子组件310,并电性连接电子组件310的各脚位(pin)、性能板300的各脚位。并且,插座基板350是把IC插座320保持在插座基板350的上面,通过IC插座320与电子组件310电性连接。并且,插座基板350是通过连接单元100(参阅图10所示)与试验装置200(参阅图10所示)电性连接。
多数个高频信号用连接器370及多数个低频信号用连接器372是设于插座基板350的下面,欲供给至电子组件310的试验纸信号是通过连接单元100从试验装置200接收进来,通过插座基板350及IC插座320供给至电子组件310。
在本例中,插座基板350的面中,虽然与电子组件310呈对向的面是当作上面,与试验装置200呈对向的面是当作下面,然而在其它的例子中,也可以把与试验装置200呈对向的面当作上面,与电子组件310呈对向的面当作下面。
并且,低频信号用连接器372是设置在比高频信号用连接器370距IC插座320更远的位置,高频信号用连接器370是通过连接单元,把供给至IC插座320的试验信号中频率较低的信号从试验装置200接收进来。
插座基板350是在深度方向的多数层上形成有低频信号用配线376、高频信号用配线380及GND配线(接地配线)。低频信号用配线376及高频信号用配线380为图1至图4中说明的内层配线图案24的一例示。
又,在插座基板350上,低频用透孔374、高频用透孔362、低频用单面孔360、高频用单面孔382,及GND用透孔384是穿过复数层而设置。
低频用透孔374、高频用透孔362及GND用透孔384是图1至图4中相关说明的透孔23的一例示,低频用单面孔360及高频用单面孔382,是图1至图4中相关说明的SVH 51的一例示,
低频用透孔374电性连接至低频信号用连接器372,并从插座基板350的设有低频信号用连接器372的下面,贯通至插座基板350的载置电子组件310的上面。在本例中,低频用透孔374是设在比高频用单面孔382、低频用单面孔360,及高频用透孔362更靠近插座基板350的外周侧。
并且,低频用单面孔360是由前述的SVH 51电性连接至电子组件310的低频信号用脚位,从插座基板350的上面形成至未达插座基板350的下面的中层位置。在本例中,低频用单面孔360是设在比高频用透孔362更靠近插座基板350的外周侧。
然后,低频信号用配线376,是形成在插座基板350的复数层中的任意层,低频用透孔374与低频用单面孔360电性连接,并传送低频的试验信号。在插座基板350中的复数层形成有GND配线378,低频信号用配线376是形成在任意的GND配线378之间。
以此结构构成,该插座基板350可以把低频的试验信号供给至电子组件310。又,为了与IC插座320电性连接而使用SVH当作低频用单面孔360,因此可减少不施行试验信号传送的末端部分的区域,因而可以良好的精度传送试验信号。
高频用单面孔382是由前述的SVH 51电性连接至高频信号用连接器370,从插座基板350的设有高频信号用连接器370的下面,形成至未达插座基板350的上面的中层位置。
并且,高频用透孔362是电性连接至电子组件310的高频信号用脚位,并从插座基板350的上面贯通至下面。高频信号用配线380是,形成在插座基板350的复数层中,从形成有低频信号用配线376的层至插座基板350的下面侧的层,并与高频用单面孔382及高频用透孔362电性连接,传送高频的试验信号。高频用单面孔382并不会妨碍上部层的低频信号用配线376,且低频用单面孔360也不会妨碍下部层的高频信号用配线380,所以可得高密度的图案配线,此为其优点。
以此构成,可把高频的试验信号供给至电子组件310。又,因为使用SVH当作高频用单面孔382,因此可减少不施行试验信号传送的末端部分的区域,因而可以良好的精度传送试验信号。更,因为高频用单面孔382是设得比低频用透孔374更靠近内侧,藉此,可以缩短高频的试验信号的传送路径,可更精确地传送试验信号。
又,在复数层中形成的GND配线378,是在GND层的约全面上形成的全面的接地面,其与GND用透孔384电性连接。且虽图5中仅图标出一个GND用透孔384,实际上是复数个GND用透孔384以所需的间距设于插座基板350的全面上。且,设在高频用单面孔382等的单面孔或是透孔的附近。
第6A-6C图是插座基板350的断面放大图的例示。在前述的插座基板350中,在深度方向的复数层中形成有GND配线378,低频信号用配线376或高频信号用配线380的信号用配线是形成在GND配线378之间的层,例如是50Ω的特性阻抗。
并且,在插座基板350的GND层中,在形成有低频用透孔374、高频用单面透孔382、低频用单面孔360,及高频用透孔362的区域中,需把预定的图案分别形成在GND层中。也就是说,在各GND层的水平方向中,透孔或单面孔,及GND配线378需以所定的间隔而形成。在本例中,透孔或单面孔的直径为0.3mm-0.35mm的程度。
请参阅图6A所示,是低频用透孔374附近的放大图的一例示。在本例中,在各GND层中低频用透孔374的同心圆中,在比低频用透孔374的直径还要大的圆形区域中,不存在GND配线378。在本例中,在各GND层中低频用透孔374的同心圆中,直径0.75mm的圆形区域中未形成GND配线378。
请参阅图6B所示,是低频用透孔374附近的放大图的其它例示。在本例中,依照图6A中所说明的例子,在各GND层中大直径的圆形区域中,未形成GND配线378。在本例中,在直径1.25mm的圆形区域中未形成GND配线378。以此构成,可使低频用透孔374与GND配线378的距离变广,因而可减少在低频用透孔374及GND配线378之间产生的电容成分,且可高精度地传送试验信号。Bq且,在高频用透孔362的附近,也希望具有与图6B同样的构成。
请参阅图6C所示,是高频用单面孔382附近的放大图的一例示。如图6C所示,高频用单面孔382或低频用单面孔360的单面孔并未贯通插座基板350。把单面孔延长至插座基板350上面或下面的场合,形成有单面孔的区域上形成有GND配线。
并且,如前所述,插座基板350是把单面孔当作贯通孔并将复数个基板贴合而成,因此,单面孔(SVH)的深度方向的长各为一定。因此,当与深度不同的各层的信号用配线电性连接的场合时,即使是使用SVH,也会生成不施行试验信号传送的末端部分。
在此,把复数个GND配线378分割成:由高频信号用配线380而来的形成于插座基板350的上面侧的上层GND配线378-2及,由高频信号用配线380而来的形成于插座板350的下面侧的下层GND配线378-1。
请参阅图6C所示,复数个上层GND配线378-2的至少一部分与高频用单面孔382的水平方向距离,是比下层GND配线378-1与高频用单面孔382的水平方向距离大,藉此,欲形成下层GND配线378-1的层的形成有高频用单面孔382区域中,以未形成下层GND配线378-1的圆形区域的直径为x,较佳的是x比1.25mm小。
又,在复数个上层GND配线387-2中,最靠近高频信号用配线380的上层GND配线378-2与高频用单面孔382的水平方向距离,是和下层GND配线层378-1与高频用单面孔382的水平方向距离略相等,较佳的是比其它的上层GND层线378-2与高频用单面孔382的水平方向距离小。以此结构构成,可以减少高频信号用配线380的噪声的影响,且可以减少末端部分的电容成分。
请参阅图7所示,是在图6A-图6C说明的各例中产生反射成分的计测结果的一例示。图7的纵轴表示反射成分的大小,横轴绘示产生反射成分的位置。且在图7中(a)是绘示在图6A所示例子中的反射成分,(b)是绘示在图6B所示例子中的反射成分,(c)是绘示在图6C所示例子中的反射成分。
如图7所示,在图6A的例子中,单面孔的末端部分会对试验信号产生-19.5%的反射成分。相对于此,在图6B所示的例子中,对试验信号会产生-12.5%的反射成分,藉由把单面孔与GND配线378的间隔变广,可以减少反射成分。
又,在图6C所示的例子中,对试验信号会产生-7.2%的反射成分,利用单面孔(SVH)取代透孔,形成如图6C那样的GND配线378,藉此,可以更进一步降低反射成分。
请参阅图8所示,是高频用单面孔382附近的放大图的其它例示。在本例中绘示区域390中除去GND配线378的形态例。根据这样的构成,可降低在末端部分的上侧所形成的GND配线378与高频用单面孔382之间产生的电容成分,且可精确地传送试验信号。
在本例中,在各GND层中未形成GND配线378的圆形区域的直径是1.5mm。虽然,该圆形区域的直径较佳的是除去与高频信号用配线380相邻的GND层且尽可能地大。然而,如前述那样的插座基板350的全面上形成有GND用透孔384,因为是相邻存在,所以其大小就会受限。也就是说,各GND层中未形成GND配线378的圆形区域的直径,较佳的是,最大形成为具有插座基板350全面上的GND用透孔384与所定区域且不重叠的范围。
请参阅图9所示,是被测量组件搭载板的一例示,其为探针卡400的详细构成例示图。图9是探针卡400的断面图。从图5到图8中,虽然是利用性能板300与电子组件310电性连接,但是也可以取代掉性能板300,而利用探针卡400与电子组件310电性连接。
在此场合,探针卡400具有与性能卡300同样的功能及构成。在本例中,探针卡400是在性能卡300的构成中,取代掉IC插座320,而具备有复数个与电子组件310的端子电性连接的探针364。在此场合,插座基板350是具有保持探针364的探针基板的功能。且使用探针卡400的场合,电子组件310可以未封装的晶圆形式进行试验。
其次,说明连接性能板300或探针卡400与试验装置本体的连接单元。连接单元例如是图4所说明的主机板70的例示。
请参阅图10所示,是电子组件的试验说明图。如图4的说明,欲试验的电子组件310是载置于被测量组件搭载板的一例的性能板300上。性能板300是具有与图5到图8说明的性能板300相同且具有同样的功能及构成。为了进行半导体组件等的电子组件310的试验,试验装置200会生成试验信号。连接单元100是电性连接试验装置200与性能板300,并把试验信号供给至载置于性能板300上的电子组件310。
试验装置200,是对应电子组件310生成具有所希望图案的试验信号,并通过连接单元100及性能板300,供给至电子组件310。并且,试验装置200是把自电子组件310而来的输出信号,通过连接单元及性能板300而接收。试验装置200是对应电子组件310产生期望值信号,并与接收的输出信号相比,以判定电子组件310的良劣。
性能板300具备插座基板350、IC插座320、复数个性能板侧的连接器380以及复数个信号配线340。性能板300是把复数个性能板侧的连接器380,保持在与连接单元100呈对向的面上。性能板侧的连接器380是如图5说明的高频信号用连接器370及低频信号用连接器372。
IC插座320是保持着电子组件310。并且,IC插座320具有分别电性连接至电子组件310的各脚位的端子。
复数个性能板侧的连接器330,是从试验装置200通过连接单元100,接受欲供给至电子组件310的试验信号,再通过信号配线340供给至IC插座320。且从IC插座320接收电子组件310的输出信号,供给至连接单元100。在此处,信号配线340是对应图5说明的高频信号用配线380、高频用单面孔382、高频用透孔362、低频用透孔374、低频信号用配线376,及低频用单面孔360。
在本例中,设于IC插座320附近的性能板侧的连接器330c,具有高频信号用插座370的功能,是在欲供给至电子组件310的试验信号中,接收高频的试验信号,而供给至IC插座320。且,比性能板侧的连接器330c设于与IC插座320相距更远位置的性能板侧的连接器(330a、330b),是具有低频信号用连接器372的功能,通过连接单元100,从试验装置200接收比性能板侧的连接器330c供给至IC插座320的试验信号还要低频的信号,供给至IC插座320。
此些性能板侧的连接器330的位置,可以对应电子组件310的IC脚位数、IC脚位的排列而变化。并且,接收较高频信号的性能板侧的连接器330,是设得更靠近IC插座320。因此,与IC插座320的距离会因电子组件310而变。并且,设于距IC插座320较远的性能板侧的连接器(330a、330b)也可以提供电子组件310的电源电压。
根据本例的性能板300,因为性能板侧的连接器330是设在对应接收信号频率的位置,因而可以良好的传送特性把信号供给至电子组件310。性能板300的制作是对应电子组件310的IC脚位数、IC脚位的排列,而变更性能侧的连接器330的位置。
连接单元100是具备保持基板30、复数个连接单元侧的连接器64,及复数个连接缆线(66a、66b、66c)。保持基板30是在与性能板300呈对向的面中,保持复数个连接单元侧的连接器64。
复数个连接单元侧的连接器(64a、64b、64c)皆为可自保持基板30上拆装者,以便于再利用,并与设于保持基板30上且为性能板300所具备的性能板侧的连接器(330a、330b、330c)相连接。例如,复数个连接单元侧的连接器64是对应欲连接的性能板300的性能板侧的连接器330的位置,可在保持基板30上变换,藉此,便可照原样地使用复数个连接单元侧的连接器64。
各连接缆线66,其一端是固定至对应的连接单元侧的连接器64,并与连接单元侧的连接器64及试验装置200电性连接。试验装置200是与连接缆线66的另端相连接,通过此连接将试验信号供给至连接单元100,并通过连接缆线66,接收自电子组件310而来的输出信号。
根据本例的连接单元100,只为只要更换便宜的保持基板30,便可与性能板侧的连接器330的不同配置的复数种性能板300相连接。因此,复数个连接单元侧的连接器64可维持原样,且能重复使用,此为一大优点。
并且,在本例中虽然是利用性能板300把试验信号供给至电子组件310,然而,在其它的例子中,如图9的说明,也可利用探针卡400把试验信号供给至电子组件310。
请参阅图11所示,是保持基板30的上视图的一例示。连接单元100与性能板300连接的场合,电子组件310是载置于载置位置312。
复数个连接单元侧的连接器64(参阅图10所示)是可拆装结构,且可在复数个配置位置34上移动。例如,如图11所示,复数个连接单元侧的连接器64的保持基板30上的相互距离为可变更,以此方式设置保持基板30上的复数个配置位置34。并且如图11所示,保持基板30上的复数个配置位置34是设成可变更以对应复数个连接单元侧的连接器64的IC插座320的载置位置312的距离。又,使用探针卡代替性能板300的场合,IC插座320的载置位置312就成为探针的组装位置。
保持基板30在各配置位置34上具有可供连接单元侧的连接器64通过的贯通孔32。贯通孔32是设成从保持基板30的面向性能板300的面穿至面向试验装置200的面。移动连接单元侧的连接器64的场合,连接单元侧的连接器64是通过贯通孔32而通过试验装置200侧往外,再通过对应欲移动的配置位置34的贯通孔32,可使之通过性能板300侧而装着。以此方式,当连接缆线66(参阅图10所示)被固定至连接单元侧的连接器64的场合,可把连接单元侧的连接器64移动至所希望的位置。因此,具有可重复利用的优点。
并且,贯通孔32是穿过复数个配置位置而设。也就是说,贯通孔32的开口部是穿过复数个配置位置34而设。例如,连接图11所示的贯通孔32-1的开口部与贯通孔32-4的开口部,也可当作一个贯通孔。在此场合,当把连接单元侧的连接器64,从配置位置34-1移动到配置位置34-4时,因为从配置位置34-1直到配置位置34-4为止连接缆线66可通过贯通孔,所以,可容易地变更连接单元侧的连接器64的位置。
又,如图11所示的复数个配置位置34较佳的是,设成以IC插座320的载置位置312为中心,可在径方向及周方向中变更连接单元侧连接器64的位置。
在本例中与保持基板30略呈平行的面的IC插座320及连接单元侧的连接器64的断面分别为长方形。当把连接单元侧的连接器保持在上述的径方向中最接近IC插座320的载置位置312的配置位置34时,保持基板30的连接侧的连接器64的断面的长边,是面向最靠近IC插座320的断面。举例而言,设于配置位置34-4的定位构件42,其连接单元侧的连接器64的长边是与最接近IC插座320的断面的边略呈平行,以此方式,保持着连接单元侧的连接器。在连接单元侧的连接器64上,虽然沿长边方向设有复数个端子,但根据本例,在欲供给高频信号的IC插座320的附近,设置连接元侧的连接器的场合,可将各端与电子组件的脚位距离做成略相等,可以良好的传送特性把信号供给至电子组件310。
并且,保持基板30具有小径的性能板定位构件46,及大径性能板定位构件44。例如,小径性能板位置定位构件46及大径性能板位置定位构件44,也可以是设在面向性能板300的保持基板30的面上的复数个嵌合用突起。
小型性能板定位构件46,其直径是把欲保持预定大小以下的性能板300的位置定住。且,大径性能板定位构件44,是被设在保持基板30上比小径性能板定位构件46离IC插座320的载置位置更远的位置,其直径是把欲保持比预定大的性能板300的位置定住。根据本例的连接单元100,可精确地与不同直径的复数种类的性能板300相连接。
请参阅图12所示,是保持基板30及连接单元侧的连接器64的断面的一例示。如图11的说明,保持基板30在保持连接单元侧的连接器64的面上,具有定位构件42。在本例中,定位构件42是往连接单元侧的连接器64方向延伸的突起。
连接单元例的连接器64,在面向保持基板30的面上,具有与定位构件46相嵌合的沟12。使定位构件42与连接单元侧的连接器64的沟12相嵌合,藉此,可把连接单元侧的连接器64保持在保持基板30上。又,定位构件42是沟状,且连接单元侧的连接器64亦可具有突起。
请参阅图13所示,是保持基板30的上面图的其它例示。在本例中,性能板300是载置两个IC插座320。连接单元100具备有复数个连接单元侧的连接器64,设在对应于复数个IC插座320之处。
对于各IC插座320的载置位置,保持基板30是把对应的连接单元侧的连接器64以可变更位置的方式保持在保持基板30上。也就是说,保持基板30是对应各IC插座320而具有图11说明的功能及构成。例如,使连接单元侧连接器64通过未图标的贯通孔,藉此,可使连接单元侧的连接器64移动至所希望的位置。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,利用实施例说明了本发明,但是并非用以限定本发明,本发明的技术范围并不限于上述实施例记载的范围,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,可在上述实施例中进行各式各样的变更或追加一些改良。但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (25)
1、一种连接单元,适用于电性连接一被测量组件搭载板及一试验装置,其中该被测量组件搭载板是载置一IC插座,且该试验装置是把一电子组件保持于该IC插座上,其特征在于该连接单元包括:
一保持基板,面向该被测量组件搭载板而设置;以及
一连接单元侧的连接器,设于该保持基板上,且在该保持基板上的位置为可变更,适用于与该被测量组件搭载板所具备的一性能板侧的连接器相连接。
2、根据权利要求1所述的连接单元,其特征在于其中当依该被测量组件搭载板的种类而该性能板侧的连接器有不同的配设位置的场合,该保持基板可供该连接单元侧的连接器往该不同的配设位置移动并保持之。
3、根据权利要求1或2所述的连接单元,其特征在于其中所述的保持基板可装拆该连接单元侧的连接器,且
该保持基板具有可从该保持基板取下该连接单元侧的连接器而交换为其它的保持基板的结构,该其它的保持基板是具有:与该性能板侧的连接器的不同配设位置的其它被测量组件搭载板相对应的配设位置关系。
4、根据权利要求1所述的连接单元,其特征在于其中所述的连接单元侧的连接器为多数个,且在该保持基板上,该些连接单元侧的连接器之间的距离为可变更。
5、根据权利要求1或2所述的连接单元,其特征在于其中当该连接单元与该被测量组件搭载板连接的场合,该连接单元侧的连接器对于该IC插座的载置位置的距离为可变更。
6、根据权利要求1或2所述的连接单元,其特征在于其更包括一连接缆线,一端固定至该连接单元侧的连接器,并电性连接该连接单元侧的连接器与该试验装置,
其中,该保持基板在欲保持该连接单元侧的连接器的位置处,具有可供该连接单元侧的连接器通过的大小的贯通孔。
7、根据权利要求1或2所述的连接单元,其特征在于其更包括一连接缆线,一端固定至该连接单元侧的连接器,并电性连接该连接单元侧的连接器与该试验装置,
其中,具有可供该连接缆线通过的贯通孔,穿过该连接单元侧的连接器的可变更的复数个位置之间。
8、根据权利要求1或2所述的连接单元,其特征在于其中当连接单元与该被测量组件搭载板相连接的场合,该保持基板是以该IC插座的载置位置为中心,在径方向及周方向之一变更位置,并以此方式保持该连接单元侧的连接器。
9、根据权利要求8所述的连接单元,其特征在于其中与该保持基板略呈平行的面的该IC插座及该连接单元侧的连接器的断面分别为长方形,并且
当在该径方向中,把该连接单元侧的连接器保持在最靠近该IC插座的载置位置时,该保持基板,是以该连接单元侧的该连接器的该断面的长边,面向最接近该IC插座的该断面的边,以此方式保持着该连接单元侧的连接器。
10、根据权利要求1或2所述的连接单元,其特征在于其中所述的保持基板具有复数个连接器定位构件,分别设于该保持基板上的预定的复数个位置,并指定出该连接单元侧的连接器的可变更位置。
11、根据权利要求9所述的连接单元,其特征在于其中所述的连接单元侧的连接器具有相互嵌合的沟及突起中之一者,且该些连接器定位构件具有该沟及突起中的另一者,且
该连接单元侧的连接器的该沟或突起,与该连接器定位构件的该沟或突起嵌合,藉此,该保持基板保持着该连接单元侧的连接器。
12、根据权利要求1所述的连接单元,其特征在于其中所述的被测量组件搭载板载置复数个该IC插座,且
该连接单元具备有复数个该连接单元侧的连接器,对应该些IC插座而设,且
该保持基板,是把该些连接单元侧的连接器分别以可变更位置的方式保持在该保持基板上。
13、根据权利要求1或2所述的连接单元,其特征在于其更包括:
一小径性能板定位构件,位于该保持基板上,定出直径为预定大小以下的该被测量组件搭载板的欲被保持的位置;
一大径性能板定位构件,位在该保持基板上比该小径性能板定位构件距该IC插座更远的位置,定出直径比预定大小还要大的该被测量组件搭载板的欲被保持的位置。
14、一种被测量组件搭载板,适用于电性连接一电子组件与试验该电子组件的试验装置,其特征在于该被测量组件搭载板包括:
一IC插座,保持该电子组件;
一插座基板,保持该IC插座;
一高频信号用连接器,从该试验装置接收供给至该电子组件的一试验信号,并供给至该IC插座;以及
一低频信号用连接器,位于比该高频信号用连接器距该IC插座更远的位置,从该试验装置接收比该高频信号用连接器供给至该IC插座的该试验信号还要低频的信号,并供给至该IC插座。
15、根据权利要求14所述的被测量组件搭载板,其特征在于其中所述的插座基板包括:
一高频用单面孔,电性连接该高频信号用连接器,并从该插座基板的设置有该高频信号用连接器的下面,一直到未达该插座基板的上面的中层位置;以及
一低频用透孔,位于该插座基板中比该高频用单面孔更靠近该插座基板的外周侧,电性连接该低频信号用连接器,并从该插座基板的设置有该低频信号用连接器的下面,一直贯通到该插座基板的载置该电子组件的上面。
16、根据权利要求15所述的被测量组件搭载板,其特征在于其中所述的插座基板更包括:
一高频用透孔,电性连接该电子组件的高频信号用脚位,并从该插座基板的该上面,一直贯通到该插座基板的该下面;以及
一低频用单面孔,设于该插座基板中比该高频用透孔更靠近该插座基板的外周侧,电性连接该电子组件的低频信号用脚位,并从该插座基板的该上面,一直到未达该插座基板的该下面的中层位置。
17、根据权利要求16所述的被测量组件搭载板,其特征在于其中所述的插座基板在深度方向具有复数层的配线,且该插座基板更包括:
一低频信号用配线,形成于该复数层之一,电性连接该低频用透孔及该低频用单面孔;以及
一高频信号用配线,在该复数层中,位于比具有该低频信号用配线的层更靠近该插座基板的下面侧的层,电性连接该高频用单面孔及该高频用透孔。
18、一种被测量组件搭载板,适用于电性连接一电子组件与试验该电子组件的一试验装置,其特征在于该被测量组件搭载板包括:
一插座基板,具有复数层的配线;
一连接器,位于该插座基板的下面,从该试验装置接收欲供给至该电子组件的一试验信号;
其中,该插座基板包括:
一信号用配线,形成于该插座基板中之一层,且将该试验信号传送至该电子组件;
复数个上层接地配线,位于比该信号用配线更靠近该插座基板的上面侧的层,分别连接到接地电位;
复数个下层接地配线,位于比该信号用配线更靠近该插座基板的下面侧的层,分别连接到接地电位;以及
一单面孔,从该插座基板的下面往该插座基板的上面而形成,电性连接该连接器与该信号用配线,
其中,该复数个上层接地配线中至少一部分与该单面孔的水平方向的距离,是比该下层接地配线与该单面孔的水平方向的距离还要大。
19、根据权利要求18所述的被测量组件搭载板,其特征在于其中所述的该些上层接地配线中最靠近该信号用配线的该上层接地配线与该单面孔的该水平方向的距离,及该些下层接地配线与该单面孔的该水平方向的距离略相同,且比其它的该上层接地配线与该单面孔的该水平方向的距离还要小。
20、根据权利要求18所述的被测量组件搭载板,其特征在于其中所述的单面孔是从该插座的下面一直到未达该插座的上面的中层位置。
21、一种被测量组件搭载板,适用于电性连接一电子组件及试验该电子组件的一试验装置,其特征在于该被测量组件搭载板包括:
一插座基板,具有复数层的配线;
一连接器,位于该插座基板的下面,从该试验装置接收欲供给至该电子组件的一试验信号;
其中,该插座包括:
一信号用配线,位于该插座中的一层,且将该试验信号传送至该电子组件;
一单面孔,从该插座基板的下面一直到未达该插座基板的上面的中层位置,电性连接该连接器与该信号用配线;以及
复数个接地配线,当该单面孔延长至该插座基板的上面时,在与该信号用配线不同的复数个层中,该些接地配线是位于该单面孔以外的区域,并分别连接到接地电位。
22、一种探针卡,适用于电性连接一电子组件与试验该电子组件的一试验装置,其特征在于该探针卡包括:
一探针,电性连接该电子组件的端子;
一探针基板,保持该探针;
一高频信号用连接器,从该试验装置接收欲供给至该电子组件的一试验信号,并供给至该探针;以及
一低频信号用连接器,位于比该高频信号用连接器距该探针还要远的位置,该高频信号用连接器是从该试验装置接收比供给至该探针的该试验信号还要低频的信号,并供给至该探针。
23、一种被测量组件搭载板,适用于在IC试验装置中,作为试验一被测量组件的一电气信号的接口,其特征在于该被测量组件搭载板具有多层印刷配线板结构,
内层配线图案的两端的一端是连接至一透孔,两端的另一端是连接至一表面式贯孔,且
具有一上接地层及一下接地层,夹持该内层配线图案层,且
该表面式贯孔的周边部的接地层,与该表面式贯孔的末端部位之间有一距离,以降低该末端部位造成的传送特性的劣化,且
由该些连接的表面式贯孔、内层配线图案及透孔,构成表里两面间的配线。
24、根据权利要求23所述的被测量组件搭载板,其特征在于其包括复数层具有该内层配线图案层与接地层的印刷基板,
其中,在贴合至少两片该复数层印刷基板之后,形成连接该内层配线图案的两端的该一端的该透孔,以形成多层印刷配线板,且
该复数层印刷基板中所形成的一预定透孔,适用于当作连接至该内层配线图的两端的该另一端的该表面式贯孔,且
根据该内线配线图案的导体宽与该上接地层及该下接地层的距离,具有一预定的特性阻抗。
25、一种组件接口部,适用于一IC试验装置,作为通过一测试头与一被测量组件之间的一电气信号的接口,其特征在于该组件接口部包括一被测量组件搭载板,用于作为该电气信号的接口,其中该被测量组件搭载板具有多层印刷配线结构,
内层配线图案的两端中的一端是连接至一透孔,两端中的另一端是连接至一表面式贯孔,
具有一上接地层及一下接地层,夹持该内层配线图案层,
该表面式贯孔的周边部的接地层与该表面式贯孔的末端部具有一距离,且
由该些连接的表面式贯孔、内层配线图案及透孔构成表里两面间的配线。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP317287/2002 | 2002-10-31 | ||
JP2002317287 | 2002-10-31 | ||
JP2002338560 | 2002-11-21 | ||
JP338560/2002 | 2002-11-21 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101469295A Division CN101187691A (zh) | 2002-10-31 | 2003-10-24 | 连接单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1556928A true CN1556928A (zh) | 2004-12-22 |
CN100344976C CN100344976C (zh) | 2007-10-24 |
Family
ID=32232662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB038010585A Expired - Fee Related CN100344976C (zh) | 2002-10-31 | 2003-10-24 | 被测量组件搭载板、探针卡以及组件接口部 |
Country Status (8)
Country | Link |
---|---|
US (3) | US7098680B2 (zh) |
JP (2) | JP4188917B2 (zh) |
KR (2) | KR100717479B1 (zh) |
CN (1) | CN100344976C (zh) |
AU (1) | AU2003275636A1 (zh) |
DE (1) | DE10392309T5 (zh) |
TW (1) | TWI235238B (zh) |
WO (1) | WO2004040325A1 (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100439923C (zh) * | 2006-04-03 | 2008-12-03 | 华为技术有限公司 | 一种芯片通用测试装置及其构建方法 |
CN101149396B (zh) * | 2006-09-22 | 2011-02-02 | 株式会社爱德万测试 | 电子部件试验装置用接口装置 |
CN101149395B (zh) * | 2006-09-22 | 2011-04-13 | 株式会社爱德万测试 | 连接器组装体、插座型连接器及接口装置 |
CN102197313A (zh) * | 2008-10-28 | 2011-09-21 | 爱德万测试株式会社 | 测试装置及电路模块 |
CN103116119A (zh) * | 2011-11-17 | 2013-05-22 | 上海航天测控通信研究所 | 基于hm276层叠式电子产品的测试台及其测试方法 |
CN104583790A (zh) * | 2012-09-27 | 2015-04-29 | 英特尔公司 | 用于验证堆叠式半导体装置的测试装置 |
CN112394204A (zh) * | 2019-08-15 | 2021-02-23 | 旺矽科技股份有限公司 | 可同时用于高频及中低频讯号测试的探针头 |
CN112540281A (zh) * | 2019-09-20 | 2021-03-23 | 中华精测科技股份有限公司 | 测试装置 |
Families Citing this family (82)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6841990B2 (en) * | 2001-10-31 | 2005-01-11 | Agilent Technologies, Inc. | Mechanical interface for rapid replacement of RF fixture components |
US20050159050A1 (en) * | 2003-06-05 | 2005-07-21 | Hiroyuki Hama | Device interface apparatus |
DE102004030077A1 (de) * | 2004-06-22 | 2005-10-27 | Infineon Technologies Ag | Prüfvorrichtung zum Prüfen mehrerer Halbleiterbauteile in Prüfpositionen auf einer Schnittstellenplatine, die mit einem Prüfknopf in Wirkverbindung steht |
JP4185499B2 (ja) | 2005-02-18 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
US7528616B2 (en) * | 2005-05-27 | 2009-05-05 | Lsi Corporation | Zero ATE insertion force interposer daughter card |
US20070090849A1 (en) * | 2005-10-24 | 2007-04-26 | Romi Mayder | Method and apparatus for a DUT contactor |
US7492173B2 (en) * | 2006-01-12 | 2009-02-17 | Agilent Technologies, Inc. | Probe accessories, and methods for probing test points using same |
JP4929797B2 (ja) * | 2006-04-05 | 2012-05-09 | 株式会社デンソー | 半導体評価装置 |
US7456643B2 (en) * | 2006-06-06 | 2008-11-25 | Advanced Inquiry Systems, Inc. | Methods for multi-modal wafer testing using edge-extended wafer translator |
TWI445109B (zh) * | 2006-07-07 | 2014-07-11 | Advanced Inquiry Systems Inc | 平面延伸電導體超越基材邊緣的方法和設備 |
KR100843224B1 (ko) * | 2007-01-04 | 2008-07-02 | 삼성전자주식회사 | 웨이퍼 테스트용 프로브 카드 |
US20090049414A1 (en) * | 2007-08-16 | 2009-02-19 | International Business Machines Corporation | Method and system for reducing via stub resonance |
JPWO2009130737A1 (ja) * | 2008-04-21 | 2011-08-04 | 富士通株式会社 | 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法 |
JP5269897B2 (ja) * | 2008-06-02 | 2013-08-21 | 株式会社アドバンテスト | 試験システムおよび試験用基板ユニット |
JP5434019B2 (ja) * | 2008-09-03 | 2014-03-05 | 三菱電機株式会社 | 検査用治具 |
WO2011153298A1 (en) | 2010-06-03 | 2011-12-08 | Hsio Technologies, Llc | Electrical connector insulator housing |
US9536815B2 (en) | 2009-05-28 | 2017-01-03 | Hsio Technologies, Llc | Semiconductor socket with direct selective metalization |
WO2011139619A1 (en) | 2010-04-26 | 2011-11-10 | Hsio Technologies, Llc | Semiconductor device package adapter |
US9276336B2 (en) | 2009-05-28 | 2016-03-01 | Hsio Technologies, Llc | Metalized pad to electrical contact interface |
US8955215B2 (en) | 2009-05-28 | 2015-02-17 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
WO2010147939A1 (en) | 2009-06-17 | 2010-12-23 | Hsio Technologies, Llc | Semiconductor socket |
US9196980B2 (en) | 2009-06-02 | 2015-11-24 | Hsio Technologies, Llc | High performance surface mount electrical interconnect with external biased normal force loading |
US9320133B2 (en) | 2009-06-02 | 2016-04-19 | Hsio Technologies, Llc | Electrical interconnect IC device socket |
US9232654B2 (en) | 2009-06-02 | 2016-01-05 | Hsio Technologies, Llc | High performance electrical circuit structure |
US8912812B2 (en) | 2009-06-02 | 2014-12-16 | Hsio Technologies, Llc | Compliant printed circuit wafer probe diagnostic tool |
US9276339B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Electrical interconnect IC device socket |
US8789272B2 (en) | 2009-06-02 | 2014-07-29 | Hsio Technologies, Llc | Method of making a compliant printed circuit peripheral lead semiconductor test socket |
WO2010141264A1 (en) | 2009-06-03 | 2010-12-09 | Hsio Technologies, Llc | Compliant wafer level probe assembly |
WO2010141298A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Composite polymer-metal electrical contacts |
US9414500B2 (en) | 2009-06-02 | 2016-08-09 | Hsio Technologies, Llc | Compliant printed flexible circuit |
US9613841B2 (en) | 2009-06-02 | 2017-04-04 | Hsio Technologies, Llc | Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection |
US8618649B2 (en) | 2009-06-02 | 2013-12-31 | Hsio Technologies, Llc | Compliant printed circuit semiconductor package |
WO2010141311A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit area array semiconductor device package |
US8928344B2 (en) | 2009-06-02 | 2015-01-06 | Hsio Technologies, Llc | Compliant printed circuit socket diagnostic tool |
US8987886B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
US8988093B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Bumped semiconductor wafer or die level electrical interconnect |
US8955216B2 (en) | 2009-06-02 | 2015-02-17 | Hsio Technologies, Llc | Method of making a compliant printed circuit peripheral lead semiconductor package |
WO2011002709A1 (en) * | 2009-06-29 | 2011-01-06 | Hsio Technologies, Llc | Compliant printed circuit semiconductor tester interface |
WO2013036565A1 (en) | 2011-09-08 | 2013-03-14 | Hsio Technologies, Llc | Direct metalization of electrical circuit structures |
US8610265B2 (en) | 2009-06-02 | 2013-12-17 | Hsio Technologies, Llc | Compliant core peripheral lead semiconductor test socket |
WO2012074963A1 (en) | 2010-12-01 | 2012-06-07 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
WO2010141297A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit wafer level semiconductor package |
US8525346B2 (en) | 2009-06-02 | 2013-09-03 | Hsio Technologies, Llc | Compliant conductive nano-particle electrical interconnect |
WO2010147934A1 (en) | 2009-06-16 | 2010-12-23 | Hsio Technologies, Llc | Semiconductor die terminal |
WO2014011226A1 (en) | 2012-07-10 | 2014-01-16 | Hsio Technologies, Llc | Hybrid printed circuit assembly with low density main core and embedded high density circuit regions |
US9930775B2 (en) | 2009-06-02 | 2018-03-27 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
WO2010141303A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Resilient conductive electrical interconnect |
US9318862B2 (en) | 2009-06-02 | 2016-04-19 | Hsio Technologies, Llc | Method of making an electronic interconnect |
DE102009051370A1 (de) * | 2009-06-04 | 2010-12-09 | Rohde & Schwarz Gmbh & Co Kg | Messkoppler in Bandleitertechnik |
US8981568B2 (en) | 2009-06-16 | 2015-03-17 | Hsio Technologies, Llc | Simulated wirebond semiconductor package |
US8984748B2 (en) | 2009-06-29 | 2015-03-24 | Hsio Technologies, Llc | Singulated semiconductor device separable electrical interconnect |
JP5407632B2 (ja) * | 2009-07-22 | 2014-02-05 | 富士通株式会社 | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム |
US8461855B2 (en) * | 2009-10-02 | 2013-06-11 | Teradyne, Inc. | Device interface board with cavity back for very high frequency applications |
CN102142856B (zh) * | 2010-01-29 | 2014-04-30 | 深圳富泰宏精密工业有限公司 | 便携式电子装置 |
KR101640831B1 (ko) * | 2010-03-16 | 2016-07-20 | 삼성전자주식회사 | 반도체 소자 및 이를 포함하는 테스트 장치 |
US9350093B2 (en) | 2010-06-03 | 2016-05-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
US9689897B2 (en) | 2010-06-03 | 2017-06-27 | Hsio Technologies, Llc | Performance enhanced semiconductor socket |
US10159154B2 (en) | 2010-06-03 | 2018-12-18 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer circuit structure |
US8758067B2 (en) | 2010-06-03 | 2014-06-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
CN102540004A (zh) * | 2010-12-08 | 2012-07-04 | 鸿富锦精密工业(深圳)有限公司 | 测试装置 |
CN102802350A (zh) * | 2011-05-27 | 2012-11-28 | 鸿富锦精密工业(深圳)有限公司 | 电路板组合及其辅助测试电路板 |
CN103917880B (zh) | 2011-11-09 | 2016-06-08 | 爱德万测试公司 | 用于提取在被测器件与自动测试设备之间进行交换的信号的概念 |
FI124554B (en) | 2012-05-28 | 2014-10-15 | Tellabs Oy | Equipment and plug-in unit for the equipment |
TWI482980B (zh) * | 2012-06-05 | 2015-05-01 | Advantest Corp | Test vehicle |
US9761520B2 (en) | 2012-07-10 | 2017-09-12 | Hsio Technologies, Llc | Method of making an electrical connector having electrodeposited terminals |
US10506722B2 (en) | 2013-07-11 | 2019-12-10 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer electrical circuit structure |
US10667410B2 (en) | 2013-07-11 | 2020-05-26 | Hsio Technologies, Llc | Method of making a fusion bonded circuit structure |
TWI529396B (zh) * | 2014-07-18 | 2016-04-11 | Mpi Corp | Probe card and its transfer circuit board and signal feed structure |
TWI620475B (zh) * | 2015-01-12 | 2018-04-01 | 南亞電路板股份有限公司 | 印刷電路板及其製作方法 |
US9559447B2 (en) | 2015-03-18 | 2017-01-31 | Hsio Technologies, Llc | Mechanical contact retention within an electrical connector |
KR102468792B1 (ko) * | 2015-11-13 | 2022-11-18 | 삼성전자주식회사 | 인터페이스 보드, 그를 포함하는 mcp 테스트 시스템 및 이를 이용한 mcp 테스트 방법 |
US10381276B2 (en) * | 2015-12-17 | 2019-08-13 | International Business Machines Corporation | Test cell for laminate and method |
US10120621B2 (en) * | 2016-05-30 | 2018-11-06 | Canon Kabushiki Kaisha | Image processing apparatus, image processing method, and storage medium |
US11029331B2 (en) * | 2016-12-09 | 2021-06-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Universal test mechanism for semiconductor device |
US20180188288A1 (en) * | 2016-12-29 | 2018-07-05 | Intel Corporation | Stacked instrument architecture for testing and validation of electronic circuits |
JP6946776B2 (ja) * | 2017-06-26 | 2021-10-06 | 株式会社リコー | 回路基板 |
CN108627676B (zh) * | 2017-12-11 | 2024-02-13 | 研祥智慧物联科技有限公司 | 信号自动对接装置及收容结构 |
US11150269B2 (en) * | 2019-08-15 | 2021-10-19 | Mpi Corporation | Probe head for high frequency signal test and medium or low frequency signal test at the same time |
TWI702410B (zh) * | 2019-09-20 | 2020-08-21 | 中華精測科技股份有限公司 | 測試裝置 |
US11728001B2 (en) * | 2020-11-16 | 2023-08-15 | Micron Technology, Inc. | Apparatuses for characterizing system channels and associated methods and systems |
US11726138B2 (en) * | 2021-12-21 | 2023-08-15 | Nanya Technology Corporation | Method for testing semiconductor dies and test structure |
KR102520852B1 (ko) * | 2022-10-14 | 2023-04-13 | 주식회사 유니밴스 | 프로브카드용 탑 보강판 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5842672A (ja) | 1981-09-05 | 1983-03-12 | Pilot Ink Co Ltd | 筆記板用マ−キングインキ |
JPS6453429A (en) * | 1987-08-24 | 1989-03-01 | Mitsubishi Electric Corp | Device for testing semiconductor chip |
US5034685A (en) * | 1988-05-16 | 1991-07-23 | Leedy Glenn J | Test device for testing integrated circuits |
US5905382A (en) * | 1990-08-29 | 1999-05-18 | Micron Technology, Inc. | Universal wafer carrier for wafer level die burn-in |
US5764071A (en) * | 1996-01-05 | 1998-06-09 | International Business Machines Corporation | Method and system for testing an electronic module mounted on a printed circuit board |
KR100393316B1 (ko) * | 1996-08-09 | 2003-09-19 | 가부시키가이샤 아드반테스트 | 반도체디바이스시험장치 |
JPH1130644A (ja) | 1997-07-14 | 1999-02-02 | Advantest Corp | Ic試験装置のテストヘッドと試料との接続機構 |
JPH1164377A (ja) * | 1997-08-20 | 1999-03-05 | Jsr Corp | 積層型コネクターおよび回路基板検査用アダプター装置 |
JPH1164442A (ja) * | 1997-08-21 | 1999-03-05 | Ngk Spark Plug Co Ltd | 電子部品チップ検査用治具 |
JP3253602B2 (ja) | 1998-07-09 | 2002-02-04 | 株式会社アドバンテスト | 半導体部品取付装置及びコネクタ |
DE19931337A1 (de) * | 1998-07-09 | 2000-01-27 | Advantest Corp | Befestigungsvorrichtung für Halbleiter-Bauelemente |
US6522156B2 (en) * | 2000-02-23 | 2003-02-18 | Unisys Corporation | Planar subassembly for testing IC chips having faces with pressed electrical contacts that carry all power and signals for the chips |
WO2001096885A1 (en) * | 2000-06-12 | 2001-12-20 | Phicom Corp | Connector apparatus |
JP2002151187A (ja) * | 2000-11-10 | 2002-05-24 | Tyco Electronics Amp Kk | 可動型コネクタ |
US6462570B1 (en) * | 2001-06-06 | 2002-10-08 | Sun Microsystems, Inc. | Breakout board using blind vias to eliminate stubs |
US6891384B2 (en) * | 2002-06-25 | 2005-05-10 | Xilinx, Inc. | Multi-socket board for open/short tester |
-
2003
- 2003-10-24 CN CNB038010585A patent/CN100344976C/zh not_active Expired - Fee Related
- 2003-10-24 KR KR1020047003739A patent/KR100717479B1/ko active IP Right Grant
- 2003-10-24 AU AU2003275636A patent/AU2003275636A1/en not_active Abandoned
- 2003-10-24 DE DE10392309T patent/DE10392309T5/de not_active Withdrawn
- 2003-10-24 KR KR1020077009289A patent/KR100905133B1/ko active IP Right Grant
- 2003-10-24 WO PCT/JP2003/013595 patent/WO2004040325A1/ja active Application Filing
- 2003-10-24 JP JP2004548034A patent/JP4188917B2/ja not_active Expired - Fee Related
- 2003-10-27 TW TW092129714A patent/TWI235238B/zh not_active IP Right Cessation
-
2004
- 2004-03-12 US US10/800,189 patent/US7098680B2/en not_active Expired - Fee Related
-
2006
- 2006-07-14 US US11/487,091 patent/US7518379B2/en active Active
-
2009
- 2009-02-20 US US12/378,856 patent/US7791360B2/en not_active Expired - Fee Related
-
2011
- 2011-03-11 JP JP2011054364A patent/JP5143921B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100439923C (zh) * | 2006-04-03 | 2008-12-03 | 华为技术有限公司 | 一种芯片通用测试装置及其构建方法 |
CN101149396B (zh) * | 2006-09-22 | 2011-02-02 | 株式会社爱德万测试 | 电子部件试验装置用接口装置 |
CN101149395B (zh) * | 2006-09-22 | 2011-04-13 | 株式会社爱德万测试 | 连接器组装体、插座型连接器及接口装置 |
CN102197313A (zh) * | 2008-10-28 | 2011-09-21 | 爱德万测试株式会社 | 测试装置及电路模块 |
CN102197313B (zh) * | 2008-10-28 | 2016-05-18 | 爱德万测试株式会社 | 测试装置及电路模块 |
CN103116119A (zh) * | 2011-11-17 | 2013-05-22 | 上海航天测控通信研究所 | 基于hm276层叠式电子产品的测试台及其测试方法 |
CN104583790A (zh) * | 2012-09-27 | 2015-04-29 | 英特尔公司 | 用于验证堆叠式半导体装置的测试装置 |
CN112394204A (zh) * | 2019-08-15 | 2021-02-23 | 旺矽科技股份有限公司 | 可同时用于高频及中低频讯号测试的探针头 |
CN112394204B (zh) * | 2019-08-15 | 2024-04-02 | 旺矽科技股份有限公司 | 可同时用于高频及中低频讯号测试的探针头 |
CN112540281A (zh) * | 2019-09-20 | 2021-03-23 | 中华精测科技股份有限公司 | 测试装置 |
CN112540281B (zh) * | 2019-09-20 | 2024-07-19 | 台湾中华精测科技股份有限公司 | 测试装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5143921B2 (ja) | 2013-02-13 |
US20040174180A1 (en) | 2004-09-09 |
JPWO2004040325A1 (ja) | 2006-03-02 |
KR100717479B1 (ko) | 2007-05-14 |
US7791360B2 (en) | 2010-09-07 |
WO2004040325A1 (ja) | 2004-05-13 |
US20070024307A1 (en) | 2007-02-01 |
KR20070056158A (ko) | 2007-05-31 |
TWI235238B (en) | 2005-07-01 |
KR20050055619A (ko) | 2005-06-13 |
CN100344976C (zh) | 2007-10-24 |
DE10392309T5 (de) | 2005-01-05 |
US7518379B2 (en) | 2009-04-14 |
JP2011154033A (ja) | 2011-08-11 |
KR100905133B1 (ko) | 2009-06-29 |
JP4188917B2 (ja) | 2008-12-03 |
AU2003275636A1 (en) | 2004-05-25 |
US7098680B2 (en) | 2006-08-29 |
US20090160467A1 (en) | 2009-06-25 |
TW200416396A (en) | 2004-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100344976C (zh) | 被测量组件搭载板、探针卡以及组件接口部 | |
CN1224137C (zh) | 测量电阻用的连接器和用于电路板的电阻测量装置以及测量方法 | |
CN1237595C (zh) | 具有树脂部件作为加固件的焊料球的形成 | |
CN1222776C (zh) | 探测卡及其制造方法 | |
CN1303677C (zh) | 电路基板、带凸块的半导体元件的安装结构和电光装置 | |
CN1205662C (zh) | 内置电元件的组件及其制造方法 | |
CN1272632C (zh) | 晶片级老化和测试 | |
CN1151542C (zh) | 电子器件及其制造方法 | |
CN1197548A (zh) | 压电振子部件、压电振子支撑结构和压电振子安装方法 | |
CN1873935A (zh) | 配线基板的制造方法及半导体器件的制造方法 | |
CN1496597A (zh) | 各向异性导电性连接器、其制造方法以及探针构件 | |
CN1497709A (zh) | 电路基板、焊球网格陈列的安装结构和电光装置 | |
CN1347143A (zh) | 螺旋接触器及该装置制造方法,以及应用该装置的半导体检测设备和电子元件 | |
CN1763947A (zh) | 具有接口模块的lsi封装及用在该封装中的传输线端子 | |
CN1682663A (zh) | 超声波探头和超声波诊断装置 | |
CN1677781A (zh) | 半导体激光装置 | |
CN1618124A (zh) | 测试电子装置用电接触元件的制造方法及所制得的电接触元件 | |
CN1670978A (zh) | 电子装置的制造方法 | |
CN101074970A (zh) | 传输电路、探针板、探针卡、半导体检查装置及制造方法 | |
CN101047148A (zh) | 对应于环回测试的半导体器件的制造方法及半导体器件 | |
CN1197150C (zh) | 半导体装置、安装基板及其制造方法、电路基板和电子装置 | |
CN1788202A (zh) | 片状探头及其制造方法和应用 | |
CN1655663A (zh) | 超声波发生装置 | |
CN1918783A (zh) | 压电振荡器及其制造方法 | |
CN1695408A (zh) | 多层印刷电路板、电子设备、安装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |