JP6158023B2

JP6158023B2 - プローブカード用ファインピッチインターフェース

Info

Publication number: JP6158023B2
Application number: JP2013207093A
Authority: JP
Inventors: カ・ガ・チュイ
Original assignee: コラド・テクノロジー・インコーポレーテッド
Priority date: 2012-10-03
Filing date: 2013-10-02
Publication date: 2017-07-05
Anticipated expiration: 2033-10-02
Also published as: US20140091826A1; JP2014074716A; TW201415037A

Description

（関連出願の相互参照）
本出願は、2012年12月7日出願の「FINE PITCH INTERFACE FOR PROBE CARD」という名称の米国特許出願第13/707,966号の一部継続出願であり、同出願は、2012年10月3日出願の「FINE PITCH INTERFACE FOR PROBE CARD」という名称の米国特許出願第13/644,162号の一部継続出願であって、前述の優先権出願の全体が参照によってここで組み込まれる。

本発明は、一般に集積回路技術に関し、具体的には集積回路デバイスを試験するのに使用されるプローブカードに関する。

プローブカードは、一般に集積回路(IC)デバイスの試験に使用される。プローブカードは、その設計により、ダイシングしてパッケージングする前に製造欠陥があればそれを検出するために、半導体ウェーハの全体を試験するのに特に有利である。例えば、プローブカードは、一般に、試験装置に接続するように配置された複数の電気接点要素及び/又はトレースを有するプリント回路基板(PCB)から形成される。PCBはプローブヘッドに接続され、プローブヘッドは、被測定デバイス(DUT)との間の電気信号の伝達を促進するようにDUTと接触する複数のピンを有する。したがって、プローブカードは、試験装置とDUTの間のインターフェースとして働く。

プローブヘッドがDUTとの主要なインターフェースとして働くので、プローブヘッドのピッチ(すなわちピン間の間隔)は、DUTの対応するコンタクトパッドと適切に位置合わせするように、非常に小さくなければならない。一方、PCB上の電気トレースは、一般により粗く、試験装置(例えば自動試験装置すなわち「ATE」)に対してより容易に接続されるように、さらに離隔される。したがって、多くのプローブカードが、PCB上の電気トレースとプローブヘッドのピンを相互接続するために、PCBとプローブヘッドの間に配置された間隔変換器(space transformer)をさらに含む。一般的な間隔変換器は、プローブヘッドをPCBに接続するように形成された複数の伝送路を内蔵する多層セラミック材料で製作される。このような間隔変換器を製作するのは非常にコストがかかる可能性がある。対照的に、低コストの間隔変換器は、プローブヘッドをPCBに接続する伝送路を形成する複数のワイヤで構成されている。しかし、伝送路の長さが、DUTとの間で通信される信号に対して多くの悪影響を及ぼす可能性がある。例えば、(電気信号のスイッチングエッジが伝送路の長さに対して短い)高周波数の信号伝達では、伝送路の長さに沿ったインピーダンスの何らかのわずかな不連続が反射を引き起こし、したがって送信信号が歪むことになる。さらに、ほとんどのICデバイスは、機能させるために(例えば電力信号を与えることによって)給電する必要がある。しかし、接地経路がより長ければ、インダクタンスもより大きくなるので、長い電力経路は、放射することになり、外部雑音及び干渉の影響を受けやすくなる。

ダイサイズが縮小され続けるにつれて、ICデバイスのコンタクトパッドのピッチも縮小される。したがって、このようなファインピッチICデバイスの試験に使用することができるプローブカードが必要とされている。より具体的には、信号の品質又は効率を犠牲にすることなく、ファインピッチプローブヘッドのピンをPCB上の対応するコンタクトと相互接続する低コストの手段が必要とされている。

米国特許出願第13/707,966号米国特許出願第13/644,162号

本実施形態は、例として示されており、添付図面によって限定されることは意図されていない。

一実施形態によるファインピッチプローブカードインターフェースを示す図である。図1に示されたファインピッチインターフェースの電源/接地コンポーネントの詳細な実施形態を示す図である。図1に示されたファインピッチインターフェースの電源/接地コンポーネントの別の実施形態を示す図である。電源/接地コンポーネントの一実施形態の平面図である。電源/接地コンポーネントの別の実施形態の平面図である。電源/接地コンポーネントのさらに別の実施形態の平面図である。図1に示されたファインピッチインターフェースのインピーダンス制御コンポーネントの詳細な実施形態を示す図である。ファインピッチプローブカードインターフェースの、より詳細な実施形態を示す図である。ファインピッチプローブカードインターフェースの別の実施形態を示す図である。ファインピッチプローブカードインターフェースの別の実施形態を示す図である。ファインピッチプローブカードインターフェースのさらに別の実施形態を示す図である。

プローブカード用ファインピッチインターフェースが開示される。以下の記述では、説明の目的で、本発明の十分な理解を提供するために特定の専門語が示されている。しかし、本発明を実施するのに、これらの特定の詳細が必要とされない可能性があることが当業者には明らかであろう。いくつかの例では、回路要素間の相互接続が、バス又は単一信号線として示されてよい。あるいは、バスのそれぞれが単一信号線でもよく、単一信号線のそれぞれがバスでもよい。本明細書では、「電気接点」及び「電気トレース」という用語は、互換性があるように用いられ得る。したがって、本発明は、本明細書で説明された特定の実例に限定されるように解釈されるべきではなく、添付の特許請求の範囲によって定義されたる実施形態のすべてを、その範囲内に含んでいる。

本実施形態は、信号の品質又は効率を犠牲にすることなく、プローブヘッドのピンを回路基板上の対応するコンタクトと相互接続するための手段を有する低コストのプローブカードインターフェースを提供するものである。特定の実施形態では、ファインピッチインターフェースは、プローブヘッドの1つ又は複数の信号ピンのインピーダンスを制御するように構成され得るインピーダンス制御コンポーネントを含む。インピーダンス制御コンポーネントは、信号ピンのインピーダンスを制御することにより、回路基板とプローブヘッドの間の伝送路に沿った信号歪みを低減することができる。他の実施形態は、被測定デバイスに電力を効率的に配送するために外部電源に結合することができる電源/接地コンポーネントを有するファインピッチインターフェースを提供するものである。電源/接地コンポーネントは、外部電源を、プローブヘッドの近くに持って来ることで効率よく「延長」し、その結果、外部電源と被試験デバイスの間の伝送路の、インダクタンス及び雑音の悪影響に対する耐性が向上する。

図1は、一実施形態によるファインピッチプローブカードインターフェースを示す。プローブカード100は、回路基板110、ファインピッチインターフェース120、及びプローブヘッド130を含む。回路基板110は、複数の電気接点又はトレースが配置されているプリント回路基板(PCB)でよい。プローブカード100がICデバイスの試験に使用されるとき、被試験デバイス(DUT)にデータ信号及び/又は電源/接地を伝達するために、回路基板110上の1つ又は複数の電気トレースに試験装置(例えば自動試験装置すなわち「ATE」)が接続される。プローブヘッド130は、DUTの1つ又は複数のコンタクトパッドと電気的に接触するように設計された複数のピンを含む。ファインピッチインターフェース120により、回路基板110とプローブヘッド130が相互接続され、試験装置とDUTの間のデータ信号及び/又は電源/接地の伝達が容易になる。例えば、プローブヘッド130のピンの1つ又は複数が、回路基板110上のトレースに直接接続される導電性ワイヤに対応してよい。ファインピッチインターフェースは、プローブヘッド130に繋がっているワイヤを、回路基板110上のトレースに対して適切に位置合わせするように、「一定の間隔をあける」ように構成されてよい。

一実施形態によれば、ファインピッチインターフェースは、回路基板110からプローブヘッド130への1つ又は複数の伝送路のインピーダンスを制御するためのインピーダンス制御コンポーネント122を含む。結果として、インピーダンス制御コンポーネント122は、回路基板110とプローブヘッド130の間の伝送路に沿って反射を低減することができ、したがって1つ又は複数の伝送信号の信号品質を改善する。以下でより詳細に論じられるように、インピーダンス制御コンポーネント122は、2つの接地板の間に挟まれた誘電材料を含んでよい。次いで、プローブヘッド130を回路基板110に接続する1つ又は複数の導体が、少なくとも部分的に誘電材料の中に配置されてよい。したがって、プローブヘッド130と回路基板110の間の伝送路のインピーダンスは、誘電材料の特性(例えば比誘電率)に少なくとも部分的に基づいて制御され得る。

別の実施形態によれば、ファインピッチインターフェース120は、DUTに給電するための延長された電源として働き、電源用の復帰経路をもたらす電源/接地コンポーネント124を含む。電源/接地コンポーネント124は、外部電源(例えば試験装置)からDUTへの電力信号を受け取る(また返す)ように、回路基板110を介して結合されてよい。電源/接地コンポーネント124は、DUTに電力を配送するのに使用される1つ又は複数のピンが比較的短い伝送路によって電源/接地コンポーネント124に接続され得るように、プローブヘッド130のすぐ近くに配置される。これによって、DUTに電力を供給する1つ又は複数の伝送路及びそれらに対応する復帰経路の全体のインダクタンス及び雑音が低減する。以下により詳細に論じられるように、電源/接地コンポーネント124は、電力プレーンと接地プレーンの両方を含んでよい。より具体的には、電源/接地コンポーネント124は、1つ又は複数の可撓性PCB材料から形成されてよく、プローブヘッド130の1つ又は複数のピンが、銅充填バイアを使用して電源/接地コンポーネント124に接続される。

上記で説明された実施形態は、単一の一体化されたファインピッチインターフェース120の状況で提示されているが、これに限定されるわけではない。したがって、いくつかの実施形態では、ファインピッチインターフェース120に含まれるのは、インピーダンス制御コンポーネント122のみでもよい。他の実施形態では、ファインピッチインターフェース120に含まれるのは、電源/接地コンポーネント124のみでもよい。さらに別の実施形態では、ファインピッチインターフェース120は、回路基板110と一体化して形成されてよい。

図2は、図1に示された間隔変換器100の電源/接地コンポーネントの詳細な実施形態を示す。電源/接地コンポーネント200は、接地プレーン210及び電力プレーン220を含む。接地プレーン210は、可撓性(例えばポリイミド)基板214の頂部に配置された導電層212を含む。同様に、電力プレーン220は、やはり可撓性基板224の頂部に配置された導電層222を含む。一実施形態によれば、接地プレーン210及び電力プレーン220のそれぞれが、可撓性PCB材料から形成される。以下でより詳細に説明されるように、電力プレーン220(及び接地プレーン210)は、可撓性であるため、電源及び/又は図1に示された回路基板110に容易に接続することができ、電力プレーン220がDUTに電力を供給するように荷電され得る。

回路基板110とプローブヘッド130及び/又はDUTの間の1つ又は複数の接続又は伝送路を促進するために、電源/接地コンポーネント200に1組のバイア230が形成される。一実施形態によれば、プローブヘッド130を回路基板110に接続するために、バイア230の組に1つ又は複数のワイヤが配置される。

1組の銅充填バイア240が、接地プレーン210をプローブヘッド130に接続し、別の組の銅充填バイア250が、電力プレーン220をプローブヘッド130に接続する。一実施形態によれば、銅充填バイア240及び250は、1つ又は複数のDUTに接地及び電源を与えるのに使用されるプローブヘッド130の対応するピンに接続される。あるいは、銅充填バイア240及び250は、プローブヘッド130のピンと接触するように、電源/接地コンポーネント200の底面を越えて延在してよい。「銅充填バイア」が特に言及されているが、銅充填バイア240及び250は任意のタイプの導電材料で充填されてよいことに留意されたい。

接地プレーン210及び電力プレーン220が薄く、プローブヘッド130に近接しているので、銅充填バイア240及び250は比較的短くすることができる。より具体的には、接地プレーン210からプローブヘッド130への伝送路は、通常の間隔変換器のものよりはるかに短く、したがって、はるかに低いインダクタンスを有する。したがって、そうでなければ従来技術の実施形態では失われるはずの電力をDUTに供給するとき、放射したり受け取ったりする雑音がより小さくなる。

図3は、図1に示された間隔変換器100の電源/接地コンポーネントの別の実施形態を示す。電源/接地コンポーネント300は、接地プレーン310ならびに複数の電力プレーン320及び330を含む。接地プレーン310は、可撓性(例えばポリイミド)基板314の頂部に配置された導電層312を含む。電力プレーン(320及び330)のそれぞれが、可撓性基板(324及び334)の頂部に配置された導電層(322及び332)も含んでいる。一実施形態によれば、接地プレーン310ならびに電力プレーン320及び330のそれぞれが、可撓性PCB材料から形成される。

回路基板110とプローブヘッド130の間の1つ又は複数の接続又は伝送路を促進するために、電源/接地コンポーネント300に1組のバイア340が形成される。一実施形態によれば、プローブヘッド130を回路基板110に接続するために、バイア340の組に1つ又は複数のワイヤが配置される。

銅充填バイア350の第1の組が、接地プレーン310をプローブヘッド130に接続し、銅充填バイア360の第2の組が、第1の電力プレーン320をプローブヘッド130に接続し、銅充填バイア370の第3の組が、第2の電力プレーン330をプローブヘッド130に接続する。一実施形態によれば、銅充填バイア350〜370は、1つ又は複数のDUTに接地及び電源を与えるのに使用されるプローブヘッド130の対応するピンに接続される。あるいは、銅充填バイア350〜370は、プローブヘッド130のピンと接触するように、電源/接地コンポーネント300の底面を越えて延長してよい。「銅充填バイア」が特に言及されているが、銅充填バイア350〜370は任意のタイプの導電材料で充填されてよい。

接地プレーン310ならびに電力プレーン320及び330が薄く、プローブヘッド130に近接しているので、銅充填バイア350〜370は比較的短くすることができる。より具体的には、電源/接地コンポーネント300は、薄いので、いかなる信号の完全性も犠牲にすることなく、複数の電力及びデータをDUTに接続することができる。

図4は、電源/接地コンポーネントの一実施形態の平面図を示す。より具体的には、図4は、接地プレーン210及び電力プレーン220の両方が下側に示されている電源/接地コンポーネント200の切断図である。示された実施形態では、導電層212及び222は、銅充填バイア240及び250と比べると比較的大きな導電性面を有する。いくつかの実施形態については、導電層212及び222の寸法形状は、電源又は試験装置からDUTへの伝送路に沿った電力を保つために、熱放散を促進するように構成されている。したがって、電源/接地コンポーネント200は、電源をDUTの近くに効果的に持って来ることにより、電源の「拡張機能」として働き得る。

複数の銅充填バイア240及び250が、それぞれ電力プレーン220及び接地プレーン210のそれぞれに接続される。銅充填バイア250のそれぞれが、DUTに電力を供給するのに使用されてよい。したがって、銅充填バイア240のそれぞれが、それぞれのDUTに対して戻り/接地経路をもたらしてよい。試験装置とDUTの間の試験信号の伝達が妨げられない伝送路をもたらすために、電力プレーン220のバイア230は、接地プレーン210の対応するバイア230に対して位置合わせされる。同様に、電力プレーン220の導電層222は、接地プレーン210の銅充填バイア240と位置合わせするバイア260のさらなる組を含んでおり、これらの銅充填バイア240が電力プレーン220を通ってプローブヘッド及び/又はDUTに接続することが可能になる。

バイア230及び260ならびに銅充填バイア240及び250は、グリッド状の配置に構成されているが、用途次第で、種々の他の構成に配置されてよい。

図5は、電源/接地コンポーネントの別の実施形態の平面図を示す。示された実施形態では、導電層212及び222は、「プローブピン領域」(すなわちバイア230ならびに銅充填バイア240及び250が配置される領域)の外部に設けられる。例えば、プローブピン領域の内部の導電層212及び222の一部分は、エッチングで除去されてよく、したがって可撓性基板214及び224のそれぞれが露出される。銅充填バイア250は、導電トレース252によって導電層222に結合される。同様に、銅充填バイア240は、導電トレース242によって導電層212に結合される。バイア230の近傍には導電性面がないので、試験装置とDUTの間で伝送される信号は、雑音及び干渉の影響を受けにくい。これによって、バイア230とバイアに配置された対応する信号ラインの間のピッチを、より密にすることができる。

図6は、電源/接地コンポーネントのさらに別の実施形態の平面図を示す。この実施形態では、導電材料の単一層が複数の部分610、620、630、及び640に細分され、各小部分が、DUTに対して別個の電力又は接地信号を供給するように構成され得る。図5に示された実施形態と同様に、プローブピン領域を覆っている導電層が、下側の可撓性基板650を露出するためにエッチングで除去される。したがって、導電トレース602は、導電性小部分610、620、630、及び640をプローブピン領域内の個々のピン601に接続するのに使用され得る。いくつかの実施形態については、導電性小部分610、620、630、及び640のそれぞれが、1つ又は複数の銅充填バイア612、622、632、及び642を使用して、1つ又は複数の電力プレーン及び/又は接地プレーン(例えば電力プレーン220及び/又は接地プレーン210)に結合されてよい。他の実施形態では、導電性小部分610、620、630、及び640のそれぞれが、外部の電源又は接地源に直接結合され得る。したがって、電源/接地コンポーネント600は、導電材料(及び可撓性基板)の単一層のみを使用して、多層の電源/接地コンポーネント200と同じ雑音低減の利点をもたらし得る。

図7は、図1に示されたファインピッチインターフェースのインピーダンス制御コンポーネントの詳細な実施形態を示す。インピーダンス制御コンポーネント700は、2つの接地プレーン720と730の間に配置された誘電体基板710を含んでいる。1つ又は複数の導体740(話を簡単にするために、ここに示されている導体は2つだけであることに留意されたい)は、試験装置とDUTの間の試験信号の伝送のための伝送路をもたらす。誘電材料710の中に、1つ又は複数の導体740が、少なくとも部分的に配置されており、その結果、導体740の伝送路のインピーダンスを制御するのに、(例えば誘電材料の比誘電率ε₀に基づいて)誘電材料710の誘電特性を利用することができる。

いくつかの実施形態では、接地プレーン720及び730はセラミック材料から形成される。接地プレーン720は、プローブカードの回路基板(例えば図1の回路基板110)に取り付けられてよい。例えば、接地プレーン720は、回路基板の接地に接続されてよい。下側の接地プレーン730は、1つ又は複数のバイア732を含み、導体740をプローブヘッド及び/又はDUTに接続することが可能になる。いくつかの実施形態については、接地プレーン730のバイア732は、電源/接地コンポーネントの対応するバイア(例えば図2及び図4A〜図4Bのバイア230)と位置合わせされてよい。さらに、導体740は、回路基板110をプローブヘッド130に接続する導電性ワイヤでよい。

インピーダンス制御コンポーネント700が導体740のインピーダンスを制御することにより、試験装置とDUTの間の伝送路に沿った反射が低減され得る。これによって、伝送される試験信号の信号品質も改善される。

図8は、ファインピッチプローブカードインターフェースの、より詳細な実施形態を示す。プローブカード800は、回路基板810、誘電体基板710、接地プレーン720及び730、可撓性接地プレーン210、可撓性電力プレーン220、及びプローブヘッド820を含む。誘電体基板710ならびに接地プレーン720及び730は、上記で、図7に関して、より詳細に説明されている。可撓性接地プレーン210及び可撓性電力プレーン220は、上記で、図2〜図4に関して、より詳細に説明されている。

1組の導体830が、回路基板810とプローブヘッド820の間の1組の伝送路を形成する。導体830のインピーダンスを制御するのに、誘電材料710の誘電特性が用いられ得るように、誘電材料710の中に導体830が少なくとも部分的に配置される。導体830は、例えば銅、タングステン、又は金めっきのワイヤでよい。話を簡単にするために、図8に示されている導体830は2つだけである。しかし、他の実施形態では、導体830の組に含まれる導体は、示されたものより多くてもよい。

可撓性の接地プレーン210及び電力プレーン220に1組の銅充填バイア840が接続される。より具体的には、可撓性接地プレーン210及び可撓性電力プレーン220は、回路基板810に接続されている試験装置又は外部電源から電源及び接地を受けて返すために、回路基板810に直接接続されてよく、それによって外部の電源及び接地源をプローブヘッド820の近くまで延長する。こうすると、可撓性の接地プレーン210及び電力プレーン220をプローブヘッド820に接続する銅充填バイア840がより短くなり、したがってインダクタンスがより小さくなって、外部雑音及び干渉に対してより大きな耐性を有し得る。話を簡単にするために、図8に示されている接地プレーン210及び電力プレーン220は、それぞれ1つだけである。しかし、他の実施形態では、プローブカード800に含まれる接地プレーン及び/又は電力プレーンは、より少なくてもより多くてもよい。

いくつかの実施形態では、導体830の組は、プローブヘッド820の対応するピンに接続される。他の実施形態では、導体830は、総体としてプローブヘッド820のピンを形成してもよい。さらに、いくつかの実施形態では、インピーダンス制御コンポーネント700及び電源/接地コンポーネント200は、回路基板810と一体化して形成されてもよい。

図9Aは、ファインピッチプローブカードインターフェースの別の実施形態を示す。プローブカードインターフェース900は、誘電体基板910、支持層920及び930、ならびに導電層950及び960を含む。導体940の第1の組は、回路基板とプローブヘッドの間に1組の伝送路を形成する(話を簡単にするために図示されていない)。(例えば、上記で図7を参照して説明されたように)導体940のインピーダンスを制御するのに、誘電材料910の誘電特性が用いられ得るように、誘電材料910の中に導体830が少なくとも部分的に配置される。導体940は、例えば銅、タングステン、又は金めっきのワイヤでよい。話を簡単にするために2つの導体940しか示されていないが、他の実施形態に含まれる導体は、示されたものより少なくても多くてもよい。

導電層950の中に、導体970の第2の組が(少なくとも部分的に)配置される。より具体的には、導電層950は、金属層952及び導電性接着剤954の層を含んでよい。例えば、導体970の第2の組を回路基板と相互接続するために、導体970の第2の組のまわりに導電性接着剤954が形成されてよい。回路基板の接地端子(又は電源端子)には導電層950が接続されてよく、それによって、接地(又は電源)をプローブヘッドの近くまで延長する。あるいは、導電層950は、回路基板の外部の接地端子(又は電源端子)に直接接続されてもよい。いくつかの実施形態については、金属層952(誘電体基板910に隣接している)と上側の支持層920の間に導電性接着剤954が形成される。したがって、金属層952は、中心に、導体970の第2の組を通すための開口を含んでよい。他の実施形態では、導電性接着剤954は、誘電体基板910の上に直接形成される。例えば、図9Bのプローブカードインターフェース1000を参照して、金属層956(上側の支持層920に隣接している)と誘電体基板910の間に導電性接着剤954の層が形成される。導体970の第2の組は、少なくとも2つの導電性ワイヤ972及び974を含む。いくつかの実施形態については、第1の導電性ワイヤ972の終端の1つが、金属層952に接続される(かつ/又は単純に導電性接着剤954の中に組み込まれる)。第2の導電性ワイヤ974が、導電性接着剤954を通って延在し、回路基板上の電源端子(又は接地端子)に接続する。いくつかの実施形態については、第2の導電性ワイヤ974は、導電層950から内部導体を絶縁するための外部シールド976を含む。

支持層920及び930は、プローブカードインターフェース900に対する構造的支持をもたらす。いくつかの実施形態については、支持層920及び930はセラミック材料から形成される。導電層960は、中心に、導体940及び970を通すための開口を含む。さらに、下側の支持層930は、導体940及び970の終端をプローブヘッドと相互接続するための1つ又は複数のバイア932を含む。具体的には、バイア932は、導体940及び970を、プローブヘッドの寸法形状又はピン構成と整合させるように構成されてよい。

プローブカードインターフェース900は、上記で図8を参照して説明されたプローブカードインターフェースと類似の利点をもたらし得る。例えば、インピーダンス制御機能を遂行するために、(例えば図7に関して説明されたように)誘電体層910が使用されてよく、一方、導電層950が、(例えば図2〜図6に関して説明されたように)電源及び/又は接地を供給するプローブヘッドピンのインダクタンスの低減の助けとなり得る。

図10は、ファインピッチプローブカードインターフェースのさらに別の実施形態を示す。プローブカードインターフェース1000は、誘電体基板910、金属層952及び960、ならびに電源/接地コンポーネント1050を含む。上記で図9A〜図9Bを参照しながら説明されたように、導体940の第1の組は、回路基板とプローブヘッド(話を簡単にするために図示されていない)の間に1つ又は複数の伝送路を形成する。いくつかの実施形態については、(例えば、上記で図7を参照しながら説明されたように)導体940のインピーダンスを制御するのに、誘電材料910の誘電特性が用いられ得るように、導体940が誘電材料910の中に導体830が少なくとも部分的に配置される。

少なくとも2つの導電性ワイヤ1072及び1074を含む導体1070の第2の組が、電源/接地コンポーネント1050に結合されている。具体的には、電源/接地コンポーネント1050は、(例えば試験装置の)外部電源の拡張機能として働く電力プレーンと、外部電源用の復帰経路をもたらす接地プレーンとを含む。電源/接地コンポーネント1050は、電力プレーンを接地プレーンから分離する非導電基板層をさらに含んでよい。いくつかの実施形態については、電源/接地コンポーネント1050は、可撓性PCB材料(例えば、上記で図1〜図3を参照しながら説明されたものなど)から形成されてよい。したがって、非導電基板層は、可撓性基板(例えばポリイミド)から形成されてよい。いくつかの実施形態については、電力プレーンは、電源/接地コンポーネント1050の最上層を形成し、導電性ワイヤ1074に結合される。したがって、接地プレーンは、電源/接地コンポーネント1050の最下層を形成し、導電性ワイヤ1072に結合される。

前述のように、電源/接地コンポーネント1050が、外部電源をDUTの近くへ効果的に導き、したがって、導電性ワイヤ1072及び1074の行程の長さが短縮される。これは、また、DUTに電力を供給する全体の伝送路の電気性能を(例えば伝送路に沿ったインダクタンス及び/又は雑音を低減することによって)改善する。さらに、電力プレーン及び接地プレーンの表面積が(導電性ワイヤ1072及び1074のものと比べると)比較的大きいので、熱放散が促進され、したがって電流容量がさらに向上する。

いくつかの実施形態については、電源/接地コンポーネント1050の電力プレーンに、1つ又は複数のデカップリングコンデンサ1060を結合してよい。例えば、導電性ワイヤ1074が伝える電力信号の雑音の低減を助けるために、導電性ワイヤ1074の接触点の近くにデカップリングコンデンサ1060を結合してよい。いくつかの実施形態については、電源/接地コンポーネント1050のもう1つの終端は、プローブカードPCB(例えば図1に示された回路基板110)に結合されてよい。具体的には、デカップリングコンデンサ1060の電力プレーン及び接地プレーンは、それぞれプローブカードPCB上の給電コンポーネント及び接地コンポーネント(例えばパッド又はトレース)に、はんだ付けされてよい。

支持層930は、プローブカードインターフェース1000の底面に対する構造的支持をもたらし、支持構造体1020は、インターフェース1000の頂部及びプローブカードPCBにおける構造的支持をもたらす。いくつかの実施形態については、支持構造体1020は、プローブカードPCB自体に取り付けられてよい。具体的には、支持構造体1020は、(例えばインターフェース1000を、対応するプローブヘッド及び/又はDUTに接触させるために)プローブカードインターフェース1000の頂部に力が加わることを可能にし、同時にインターフェース1000の回路(例えばデカップリングコンデンサ1060及び/又は導電性ワイヤ1072及び1074)を、損傷から保護するように設計されている。前述のように、支持層930はセラミック材料から形成されてよい。支持構造体1020は、少なくとも部分的には金属材料から形成されてよい。いくつかの実施形態については、支持構造体1020の少なくとも一部分(例えば金属部分)は、電源/接地コンポーネント1050と直接接触して、電源/接地コンポーネント1050の熱放散及び電流容量をさらに改善するためのヒートシンクとして働く。例えば、支持構造体1020は、電源/接地コンポーネント1050から熱を吸収するように設計された熱伝材料から形成されてよい。いくつかの実施形態については、支持構造体1020は絶縁層1022をさらに含んでよく、これは、支持構造体1020の金属部分を、電源/接地コンポーネント1050が伝える電気信号から絶縁する。これによって、支持構造体1020が電源/接地コンポーネント1050を短絡するのを防ぎ得る。

特定の実施形態が示され、説明されてきたが、本開示のより広範な態様から逸脱することなく、変更及び修正を加えることができ、したがって、添付の特許請求の範囲は、このような変更及び修正のすべてを、本開示の真の精神及び範囲の中に入るものとして、その範囲内に包含することになることが当業者には明らかであろう。

さらに、本明細書で開示された種々の回路は、それらの挙動、レジスタ転送、論理コンポーネント、トランジスタ、レイアウトの幾何学的配置、及び/又は他の特性に関して、コンピュータ支援設計ツールを用いて、種々のコンピュータ可読媒体で具現化されるデータ及び/又は命令として表現された(又は示された)ものとして記述され得ることに留意されたい。このような回路表現が実施され得るファイル及び他のオブジェクトのフォーマットには、それだけではないが、C、Verilog、及びVHDLなどの挙動言語をサポートするフォーマット、RTLのようなレジスタレベルの記述言語をサポートするフォーマット、及びGDSII、GDSIII、GDSIV、CIF、MEBESなどの寸法形状記述言語をサポートするフォーマット、ならびにいかなるその他の適切なフォーマット及び言語も含まれる。このようなフォーマットされたデータ及び/又は命令が実施され得るコンピュータ可読媒体には、それだけではないが、種々の形態の不揮発性記憶媒体(例えば光記憶媒体、磁気記憶媒体又は半導体記憶媒体)が含まれる。

100 プローブカード
110 回路基板
120 ファインピッチインターフェース
122 インピーダンス制御コンポーネント
124 電源/接地コンポーネント
130 プローブヘッド
200 電源/接地コンポーネント
210 接地プレーン
212 電力プレーン
214 可撓性基板
220 電力プレーン
222 導電層
224 可撓性基板
230 バイア
240 銅充填バイア
242 導電トレース
250 銅充填バイア
252 導電トレース
260 バイア
300 電源/接地コンポーネント
310 接地プレーン
312 導電層
314 可撓性基板
320 電力プレーン
322 導電層
324 可撓性基板
330 電力プレーン
332 導電層
334 可撓性基板
340 バイア
350 銅充填バイア
360 銅充填バイア
370 銅充填バイア
600 電源/接地コンポーネント
601 ピン
602 導電トレース
610 導電性小部分
612 銅充填バイア
620 導電性小部分
622 銅充填バイア
630 導電性小部分
632 銅充填バイア
640 導電性小部分
642 銅充填バイア
650 可撓性基板
700 インピーダンス制御コンポーネント
710 誘電体基板
720 接地プレーン
730 接地プレーン
732 バイア
740 導体
800 プローブカード
810 回路基板
820 プローブヘッド
830 導体
840 銅充填バイア
900 プローブカードインターフェース
910 誘電体基板
920 支持層
930 支持層
932 バイア
940 導体
950 導電層
952 金属層
954 導電性接着剤
960 導電層
970 導体
972 導電性ワイヤ
974 導電性ワイヤ
976 外部シールド
1000 プローブカードインターフェース
1020 支持構造体
1050 電源/接地コンポーネント
1060 デカップリングコンデンサ
1070 導体
1072 導電性ワイヤ
1074 導電性ワイヤ

Claims

プローブヘッドの第１の組のピンを第１の回路と接続するためのインピーダンス制御要素であって、前記第１の組のピンのインピーダンスを制御するように構成されており、誘電体基板を含むインピーダンス制御要素と、
前記プローブヘッドの第２の組のピンを前記第１の回路と接続するための、前記インピーダンス制御要素上に積層された導電性プレーンであって、電源又は接地のうち少なくとも１つに結合されており、金属層及び導電性接着材の層を備える導電性プレーンと、
前記誘電体基板の中に少なくとも部分的に埋め込まれ、前記第１の組のピンを前記第１の回路と接続する第１の組の導電体と、
前記誘電体基板及び前記導電性接着材の層の中に少なくとも部分的に埋め込まれ、前記第２の組のピンに電力又は接地のうち少なくとも一つを供給する第２の組の導電体と、
を備えるプローブカード用ファインピッチインターフェース。
前記誘電体基板が２つの接地プレーンの間に結合されている、請求項１に記載のプローブカード用ファインピッチインターフェース。
前記第１の組のピンのうち１つ又は複数のピンが導電性ワイヤを備える、請求項２に記載のプローブカード用ファインピッチインターフェース。
前記導電性プレーンが接地に結合されている、請求項１に記載のプローブカード用ファインピッチインターフェース。
前記第２の組のピンが少なくとも電源ピン及び接地ピンを含む、請求項４に記載のプローブカード用ファインピッチインターフェース。
前記接地ピンが、前記第２の組の導電体の導電性ワイヤを介して前記導電性プレーンに結合されている、請求項５に記載のプローブカード用ファインピッチインターフェース。
前記電源ピンが前記第２の組の導電体のシールド線を介して前記第１の回路の電源に結合されている、請求項６に記載のプローブカード用ファインピッチインターフェース。