TWM641563U - 散熱基板 - Google Patents

Abstract

本案提供一種散熱基板。所述散熱基板包括主體、電子元件、元件導電孔及導流孔。主體具有彼此相對的第一表面及第二表面，且主體內具有容置空間。電子元件設置於主體的容置空間中。元件導電孔設置於主體中並電性連接至電子元件。導流孔設置於主體中並貫穿主體的第一表面與第二表面，且導流孔與容置空間流體連通。

Description

散熱基板

本創作是關於散熱基板，特別是關於具有導流孔的散熱基板。

在電子產品中，可將諸如晶片等的具有運算功能的電子元件埋置在基板的內部，以保護這些電子元件不受到水氣或是腐蝕性物質的侵蝕。然而，隨著電子元件的功率逐漸上升，現有的基板已難以即時移除電子元件在運行中所產生之高熱。是以，雖然現存的埋置有電子元件的基板已逐步滿足它們既定的用途，但它們並非在各方面皆符合要求。因此，關於基板仍有一些問題需要克服。

在一些實施例中，提供散熱基板。所述散熱基板包括主體、電子元件、元件導電孔及導流孔。主體具有彼此相對的第一表面及第二表面，且主體內具有容置空間。電子元件設置於主體的容置空間中。元件導電孔設置於主體中並電性連接至電子元件。導流孔設置於主體中並貫穿主體的第一表面與第二表面，且導流孔 與容置空間流體連通。

在一些實施例中，導流孔暴露電子元件的複數個側表面中的至少一個。

在一些實施例中，導流孔非封閉地環繞電子元件的些側表面。

在一些實施例中，導流孔對稱設置於電子元件的兩側。

在一些實施例中，導流孔在第一表面及/或第二表面上的截面形狀為矩形。

在一些實施例中，散熱基板更包括保護層，保護層設置於主體的第一表面及第二表面上。導電孔貫穿設置於主體的第一表面上的保護層，且導流孔貫穿設置於主體的第一表面及第二表面上的保護層。

在一些實施例中，散熱基板更包括彼此相對的第一導電層及第二導電層。第一導電層及第二導電層設置於主體中，且第一導電層藉由第一導電孔與第二導電層電性連接。

在一些實施例中，第一導電層的底表面與電子元件的頂表面齊平，且第二導電層的頂表面與電子元件的底表面齊平。

在一些實施例中，散熱基板更包括彼此相對的第三導電層及第四導電層，第三導電層及第四導電層設置於主體中或主體上。第三導電層藉由第二導電孔與第一導電層電性連接，且第四導電層藉由第三導電孔與第二導電層電性連接。

在一些實施例中，第三導電層及第四導電層設置於主體上。第三導電層的底表面與設置於第一表面上的保護層的底表面齊平，且第四導電層的頂表面與設置於第二表面上的保護層的頂表面齊平。

在一些實施例中，第三導電層及第四導電層設置於主體中，且散熱基板更包括彼此相對的第五導電層及第六導電層。第五導電層及第六導電層設置於主體上。第五導電層藉由第四導電孔與第三導電層電性連接，且第六導電層藉由第五導電孔與第四導電層電性連接。

在一些實施例中，第五導電層的底表面與設置於第一表面上的保護層的底表面齊平，且第六導電層的頂表面與設置於第二表面上的保護層的頂表面齊平。

本揭露的散熱基板可應用於多種類型的電子裝置中。為讓本揭露之特徵及優點能更明顯易懂，下文特舉出各種實施例，並配合所附圖式，作詳細說明如下。

1a,1b:散熱基板

10:基礎基板

100:核心層

102,103:容置空間

11,24,32,39:圖案化遮罩層

12:通孔

13,14,101,181,191,25,26,331,341,40,41:導電層

13a,17b,100b,25a,30a,40a,Sb:底表面

14a,16a,17a,100a,26a,30b,41a,Sa:頂表面

15,27,28,29,42,43,44:導電孔

16:承載基板

17:電子元件

17c:側表面

18,19,33,34:增層結構

180,190,330,340:介電層

20,35:主體

20a,35a:第一表面

20b,35b:第二表面

21,22,23,36,37,38:盲孔

30:保護層

31,45:導流孔

d1,d2:距離

H1,H2,H3:高度

S:氣室

W1~W5:寬度

藉由以下的詳細敘述配合所附圖式，能更加理解本揭露實施例的觀點。值得注意的是，依照慣例，一些部件(feature)可能沒有按照比例繪製。事實上，為了能清楚地描述，不同部件的尺寸可能被增加或減少。

圖1至圖15分別是根據本揭露的一些實施例，顯示在製造方法 中的各階段的散熱基板的剖面圖。

圖16是根據本揭露的一些實施例，顯示導流孔的上視圖。

圖17至圖29分別是根據本揭露的另一些實施例，顯示在製造方法中的各階段的散熱基板的剖面圖。

以下揭露提供了很多不同的實施例或範例，用於實施所提供的散熱基板中的不同部件。各部件及其配置的具體範例描述如下，以簡化本揭露實施例，當然並非用以限定本揭露。舉例而言，敘述中若提及第一部件形成在第二部件之上，可能包括第一部件及第二部件直接接觸的實施例，也可能包括形成額外的部件在第一部件及第二部件之間，使得第一部件及第二部件不直接接觸的實施例。此外，本揭露可能在不同的實施例或範例中重複元件符號及/或字符。如此重複是為了簡明及清楚，而非用以表示所討論的不同實施例及/或範例之間的關係。

本文中所提到的方向用語，例如：「上」、「下」、「左」、「右」及其類似用語是參考圖式的方向。因此，使用的方向用語是用來說明而非限制本揭露。

在本揭露的一些實施例中，關於設置、連接之用語例如「設置」、「連接」及其類似用語，除非特別定義，否則可指兩個部件直接接觸，或者亦可指兩個部件並非直接接觸，其中有額外結部件位於此兩個結構之間。關於設置、連接之用語亦可包括兩 個結構都可移動，或者兩個結構都固定的情況。

另外，本說明書或申請專利範圍中提及的「第一」、「第二」及其類似用語是用以命名不同的部件或區別不同實施例或範圍，而並非用來限制部件數量上的上限或下限，也並非用以限定部件的製造順序或設置順序。

於下文中，「大約」、「實質上」或其類似用語表示在一給定數值或數值範圍的10%內、或5%內、或3%之內、或2%之內、或1%之內、或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「大約」或「實質上」的情況下，仍可隱含「大約」或「實質上」的含義。

除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與所屬技術領域中具有通常知識者通常理解的相同涵義。能理解的是，這些用語例如在通常使用的字典中定義用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露的實施例有特別定義。

以下描述實施例的一些變化。在不同圖式和說明的實施例中，相同或相似的元件符號被用來標明相同或相似的部件。可以理解的是，在方法之前、期間中、之後可以提供額外的步驟，且一些所敘述的步驟可為了方法的其他實施例被取代或刪除。

在一些散熱基板中，為了提升埋置電子元件的製程裕度，通常會在製作過程中形成較大的容置空間。然而，在將電子 元件埋置於容置空間後，未被填滿的容置空間就會形成氣孔或是氣室。這些氣室不與外界流體連通，從而導致其中的氣體容易因熱漲冷縮而在散熱基板內產生非預期的熱應力。

據此，本揭露提供了一種具有導流通道的散熱基板。藉由在散熱基板上形成與容置空間流體連通的導流通道，不僅可以避免散熱基板因熱應力損壞，更可有效地提升電子元件的散熱效果。

參照圖1-15，其是根據本揭露的一些實施例，顯示在製造方法中的各階段的散熱基板的剖面示意圖。首先參照圖1，在一些實施例中，提供基礎基板10，基礎基板10可為或可包括銅箔基板，但本揭露不限於此。在一些實施例中，基礎基板10可包括核心層100及導電層101。在一些實施例中，核心層100可為或可包括含有高分子材料、纖維材料、其他合適的材料的預浸材(prepreg)，但本揭露不限於此。舉例而言，高分子材料可為或可包括環氧樹脂(epoxy resin)、聚醯亞胺(polyimide，PI)、其他合適的高分子材料或其組合，但本揭露不限於此。纖維材料可包括碳纖維(carbon fiber)、玻璃纖維(glass fiber)、其他合適的纖維材料或其組合，但本揭露不限於此。

在一些實施例中，導電層101可設置於核心層100上。舉例而言，導電層101可完整覆蓋核心層100的頂表面100a及底表面100b，或部分覆蓋核心層100的頂表面100a及底表面100b。在一些實施例中，導電層101可為或可包括導電材料。舉例而言，所述導電材料可為鋁(Al)、銅(Cu)、其合金或其化合物，但 本揭露不限於此。在一些實施例中，導電層101可為銅箔。舉例而言，銅箔可為或可包括黃銅(brass)、磷青銅(phosphor bronze)、鈹銅(berylliun alloy)或無氧銅，但本揭露不限於此。

參照圖2，在一些實施例中，形成圖案化遮罩層11在導電層101上。舉例而言，圖案化遮罩層11可為或可包括光阻，但本揭露不限於此。接著，形成貫穿基礎基板10的通孔(through hole)12。在一些實施例中，可藉由雷射鑽孔製程、機械鑽孔製程、其他合適的鑽孔製程或其組合形成通孔12，但本揭露不限於此。可替代地，可先形成通孔12在基礎基板10中，再形成圖案化遮罩層11在基礎基板10上。

參照圖3，在一些實施例中，設置導電材料於由圖案化遮罩層11暴露的導電層101上以形成第一導電層13及第二導電層14，以及設置導電材料於通孔12中以形成第一導電孔15。其中，第一導電層13及第二導電層14彼此相對，且第一導電層13藉由第一導電孔15與第二導電層14電性連接。舉例而言，可藉由電鍍製程設置導電材料於導電層101上及通孔12中，但本揭露不限於此。在一些實施例中，上述的導電材料可相似或相同於導電層101的材料，但本揭露不限於此。在一些實施例中，第一導電層13及第二導電層14可為導電線路或導電圖案，但本揭露不限於此。在形成第一導電層13、第二導電層14及第一導電孔15之後，移除圖案化遮罩層11。舉例而言，可藉由選擇性蝕刻移除圖案化遮罩層11，但本揭露不限於此。

參照圖4，其是根據本揭露的一些實施例，顯示在製造方法中的各階段的散熱基板的剖面示意圖。在一些實施例中，移除未被第一導電層13及第二導電層14遮蔽的導電層101。舉例而言，可對第一導電層13、第二導電層14及導電層101執行蝕刻製程，直到暴露未被第一導電層13及第二導電層14覆蓋的核心層100為止。在一些實施例中，在上述製程之後，被第一導電層13遮蔽的殘留導電層101可視為第一導電層13的一部份，且被第二導電層14遮蔽的殘留導電層101可視為第二導電層14的一部份。

參照圖5，其是根據本揭露的一些實施例，顯示在製造方法中的各階段的散熱基板的剖面示意圖。在一些實施例中，移除核心層100的一部分，以形成用來放置電子元件的容置空間102。舉例而言，可藉由諸如鑽孔製程、蝕刻製程、其組合或其他合適的製程形成容置空間102，但本揭露不限於此。在一些實施例中，容置空間102位於彼此相對的兩個第一導電孔15之間，但本揭露不限於此。舉例而言，容置空間102可位於相鄰的兩個第一導電孔15之間。可替代地，容置空間102被多個第一導電孔15環繞。

參照圖6，在一些實施例中，設置承載基板16於核心層100的底表面100b上，以遮蔽容置空間102的底部。舉例而言，承載基板16可為或可包括膠帶(tape)、其他合適的載板材料或其組合，但本揭露不限於此。

參照圖7，在一些實施例中，設置電子元件17於容置空間102中。具體而言，可藉由承載基板16將電子元件17安 置於容置空間102中。在一些實施例中，電子元件17可為各種半導體晶片(chip)、微機電晶片或其類似物，但本揭露不限於此。在一些實施例中，承載基板16的頂表面16a與電子元件17的底表面17b齊平，從而使第二導電層14的頂表面14a與電子元件17的底表面17b齊平。

在一些實施例中，電子元件17的寬度W1小於容置空間102的寬度W2，以提高放置電子元件17的製程裕度。舉例而言，電子元件17的寬度W1可為0.1mm至20mm，且容置空間102的寬度W2可為0.1mm至20mm。在一些實施例中，寬度W1小於寬度W2，但本揭露不限於此。換言之，在寬度W1小於寬度W2的實施例中，當電子元件17放入容置空間102之後，容置空間102並未完全地(fully)被電子元件17填滿，而會留下一部分的容置空間102。在下文中，所留下的容置空間102可被稱為「氣室」(如圖8所示的氣室S)。

值得一提的是，雖然圖7中的電子元件17是設置於容置空間102的中心，並與其兩側的核心層100彼此隔開，但本揭露不限於此。在一些實施例中，電子元件17可設置於容置空間102的一側，並與位於該側的核心層100直接接觸(例如，貼合)，而與位於另一側的核心層100彼此隔開。除此之外，雖然在圖7的平面中僅繪示了電子元件17與其兩側的核心層100彼此隔開，但本揭露不限於此。在其他實施例中，可使電子元件17與其周緣的所有核心層100彼此隔開，以更加提高製程裕度。

在一些實施例中，電子元件17的高度H1等於容置空間102的高度H2。舉例而言，電子元件17的高度H1可為0.04mm至5mm，且容置空間102的高度H2可為0.04mm至5mm，且高度H1等於高度H2，但本揭露不限於此。當高度H1等於高度H2時，第一導電層13的底表面13a與電子元件17的頂表面17a齊平。在一些實施例中，高度H1可小於高度H2。

參照圖8，在一些實施例中，設置增層結構18於核心層100上，以覆蓋核心層100的頂表面100a、第一導電層13以及電子元件17。舉例而言，可藉由增層製程將增層結構18層壓於核心層100上，但本揭露不限於此。在一些實施例中，增層結構18包括介電層180以及導電層181，且導電層181位於介電層180遠離核心層100的一側。在一些實施例中，介電層180的材料可相似或相同於核心層100的材料，但本揭露不限於此。在一些實施例中，導電層181的材料可相似或相同於導電層101的材料，但本揭露不限於此。

在一些實施例中，將介電層180的一部份填充至氣室S中。舉例而言，可施加較高的壓力或溫度使介電層180在與核心層100的交界處形成流體或半流體，並使介電層180的一部份進入氣室S中，以提升固定效果。在這種情況下，氣室S的頂表面Sa與電子元件17的頂表面17a不齊平。值得一提的是，本揭露不限於此。在其他實施例中，氣室S的頂表面Sa可與電子元件17的頂表面17a齊平。

參照圖9，在一些實施例中，移除承載基板16，並設置增層結構19於核心層100上，以覆蓋核心層100的底表面100b、第二導電層14以及電子元件17。舉例而言，可藉由增層製程將增層結構19層壓於核心層100上，但本揭露不限於此。在一些實施例中，增層結構19包括介電層190以及導電層191，且導電層191位於介電層190遠離核心層100的一側。在一些實施例中，介電層190的材料可相似或相同於核心層100的材料，但本揭露不限於此。在一些實施例中，導電層191的材料可相似或相同於導電層101的材料，但本揭露不限於此。

在一些實施例中，將介電層190的一部份填充至氣室S中。舉例而言，可施加較高的壓力或溫度使介電層190在與核心層100的交界處形成流體或半流體，並使介電層190的一部份進入氣室S中，以提升固定效果。在這種情況下，氣室S的底表面Sb與電子元件17的底表面17b不齊平。值得一提的是，本揭露不限於此。在其他實施例中，氣室S的底表面Sb可與電子元件17的底表面17b齊平。

在一些實施例中，介電層180、核心層100與介電層190可共同稱為主體(如圖10所示的主體20)。在這種情況下，介電層180的頂表面可稱為主體的第一表面(如圖10所示的第一表面20a)。介電層190的底表面可稱為主體的第二表面(如圖10所示的第二表面20b)。其中，第一導電層13及第二導電層14設置於主體中。

參照圖10，在一些實施例中，形成盲孔(blind via)21、盲孔22及盲孔23於主體20中，以分別暴露電子元件17上的接點、第一導電層13及第二導電層14。舉例而言，可藉由雷射鑽孔製程、機械鑽孔製程、其他合適的鑽孔製程或其組合形成盲孔21、盲孔22及盲孔23，但本揭露不限於此。在一些實施例中，可在同一道製程中形成盲孔21、盲孔22及盲孔23，但本揭露不限於此。

參照圖11，在一些實施例中，形成圖案化遮罩層24在導電層181及導電層191上。舉例而言，圖案化遮罩層24的材料可為或可包括光阻，但本揭露不限於此。在一些實施例中，圖案化遮罩層24暴露盲孔21、盲孔22、盲孔23、導電層181的一部分及導電層191的一部分。

參照圖12，在一些實施例中，在圖案化遮罩層24所暴露區域填入導電材料，以在導電層181及導電層191上分別形成第三導電層25及第四導電層26，並於盲孔21、盲孔22及盲孔23中分別形成元件導電孔27、第二導電孔28及第三導電孔29。其中，第三導電層25與第四導電層26彼此相對，並設置於主體20上。第三導電層25藉由第二導電孔28與第一導電層13電性連接，且第四導電層26藉由第三導電孔29與第二導電層14電性連接。元件導電孔27設置於主體20中，並電性連接至電子元件17。

舉例而言，可藉由電鍍製程設置導電材料於導電層181、導電層191上及盲孔21、盲孔22及盲孔23中，但本揭露不 限於此。在一些實施例中，上述的導電材料可相似或相同於導電層101的材料，但本揭露不限於此。在一些實施例中，第三導電層25及第四導電層26可為導電線路或導電圖案，但本揭露不限於此。在形成第三導電層25、第四導電層26、元件導電孔27、第二導電孔28及第三導電孔29之後，移除圖案化遮罩層24。

參照圖13，在一些實施例中，移除未被元件導電孔27、第三導電層25及第四導電層26遮蔽的導電層181及導電層191。舉例而言，對第三導電層25、第四導電層26、導電層181及導電層191執行蝕刻製程，直到暴露未被第三導電層25遮蔽的介電層180及未被第四導電層26遮蔽的介電層190為止。在一些實施例中，在上述製程之後，被元件導電孔27遮蔽殘留導電層181可視為元件導電孔27的一部份，被第三導電層25遮蔽的殘留導電層181可視為第三導電層25的一部份，且被第四導電層26遮蔽的殘留導電層191可視為第四導電層26的一部份。因此，第三導電層25的底表面25a與主體20的第一表面20a齊平，且第四導電層26的頂表面25a與主體20的第二表面20b齊平。

參照圖14，在一些實施例中，設置保護層30於主體20的第一表面20a及第二表面20b上。其中，保護層30不遮蔽元件導電孔27、第三導電層25及第四導電層26。易言之，元件導電孔27貫穿設置於第一表面20a上的保護層30。在一些實施例中，可藉由浸塗(dip coating)、滾塗(roller coating)、簾塗(curtain coating)、噴塗(spraying)、印刷(screen printing)、其 他合適的製程或其組合設置保護層30，但本揭露不限於此。在一些實施例中，保護層30的材料可為或可包括樹脂或其他合適的材料，但本揭露不限於此。舉例而言，保護層30可為防焊油墨。

在一些實施例中，第三導電層25的底表面25a與設置於第一表面20a上的保護層30的底表面30a齊平，且第四導電層26的頂表面26a與設置於第二表面20b上的保護層30的頂表面30b齊平。

參照圖15，在一些實施例中，形成導流孔31於主體20中，以獲得散熱基板1a。其中，導流孔31貫穿主體20的第一表面20a及第二表面20b，且貫穿設置於主體20的第一表面20a及第二表面20b上的保護層30。具體而言，導流孔31與容置空間102流體連通，並暴露電子元件17的複數個側表面中的一個(例如，側表面17c)。舉例而言，可藉由雷射鑽孔製程、機械鑽孔製程、其他合適的鑽孔製程或其組合形成導流孔31，但本揭露不限於此。在一些實施例中，可使導流孔31貫穿氣室S的全部或一部分。

在一些實施例中，導流孔31與電子元件17的側表面17c之間相距一距離d1。在一些實施例中，距離d1可為0。換言之，導流孔31可緊靠電子元件17的側表面17c設置。在一些實施例中，距離d1可為0.02mm至0.2mm，但本揭露不限於此。藉由使距離d1大於0，可提高製程裕度，以避免在鑽孔製程中破壞到電子元件17。在一些情況下，當距離d1小於0.02mm時，導流孔31的形成過程可能會破壞到電子元件17。反之，當距離d1大 於0.2mm時，導流孔31可能會離電子元件17過遠，從而降低散熱效果(下文中會詳細解釋)，甚至無法貫穿氣室S以使電子元件17暴露於空氣中。

在一些實施例中，導流孔31的寬度W3可為0.04mm至1mm，但本揭露不限於此。在一些情況下，當寬度W3小於0.04mm時，導流孔31因過於窄小而不利於空氣流動，從而降低散熱效果。反之，當寬度W3大於1mm時，散熱基板1a的強度可能不足。

參照圖16，其是根據本揭露的一些實施例，顯示導流孔的上視圖。具體而言，圖16的(A)至(F)分別為不同態樣的導流孔的上視圖。如(A)所示，在一些實施例中，導流孔31可設置於電子元件17的相對兩側。然而，本揭露不限於此，導流孔31的數量及位置可對應於氣室S的數量及位置。如(B)所示，在一些實施例中，導流孔31可設置於電子元件17的相鄰兩側。如(C)所示，在一些實施例中，當電子元件17的三個側表面旁均有氣室S時，導流孔31可對應設置於電子元件17的三個側表面，以使多個氣室S與外界流體連通。值得一提的是，導流孔31被配置為非封閉地環繞電子元件17的側表面，以避免電子元件17與周緣的主體20之間的連接強度不足。

在一些實施例中，導流孔31在第一表面20a及/或第二表面20b的截面形狀可為圓弧形或具有圓弧角的長條形(如(A)至(C)所示)，但本揭露不限於此。如(D)或(E)所示，在一些實施例 中，導流孔31在第一表面20a及/或第二表面20b的截面形狀可為一或多個圓形，且可以設置於電子元件17的任意一側或非封閉地環繞電子元件17。如(F)所示，導流孔31亦可用圓形、具有圓弧角的長條形、多邊形及其組合的方式設置。

在一些實施例中，在第一表面20a及/或第二表面20b上，導流孔31在第一表面20a及/或第二表面20b的截面積可大於或等於元件導電孔27的截面積，但本揭露不限於此。

在使用過程中，電子元件17可能會產生高熱，從而加熱周緣的主體20或是容置空間102(例如，氣室S)中的空氣。因此，藉由設置導流孔31在電子元件17的周緣，可使電子元件17旁的空氣產生諸如煙囪效應(stack effect)或負壓效應(negative pressure)的氣流流動，從而實現快速散熱的有利功效。在一些情況下，也可避免容置空間102中的氣體受熱膨脹，導致主體20因內部壓力升高而破裂。

雖然在上文中已提供具有導流孔的散熱基板的一種實施態樣，但本揭露不限於此。在下文中，將提供具有導流孔的散熱基板的另一種實施態樣作為參考。

參照圖17-29，其是根據本揭露的另一些實施例，顯示散熱基板在各製造階段的剖面示意圖。其中，圖17係承接圖4之後續步驟，之前的所有步驟皆可參照圖1至圖4所述，因此不再加以贅述。此外，與前述步驟類似之步驟亦不再多加贅述。本實施例與前述實施例的主要差別在於，本實施例的散熱基板是先執行增 層製程，再形成容置空間，以具有更多層的導電圖案或導電線路，從而應用在不同的電子裝置中。接續圖4，設置增層結構18及增層結構19於核心層100的兩側上，以覆蓋核心層100的頂表面100a、底表面100b、第一導電層13及第二導電層14。其中，增層結構18包括介電層180及導電層181，且增層結構19包括介電層190及導電層191。

參照圖18，在一些實施例中，形成盲孔22及盲孔23於介電層180及介電層190中，以分別暴露第一導電層13及第二導電層14。接著，形成圖案化遮罩層32在導電層181上。舉例而言，圖案化遮罩層32的材料可為或可包括光阻，但本揭露不限於此。在一些實施例中，圖案化遮罩層32暴露盲孔22、盲孔23、導電層181及導電層191。可替代地，先執行微影製程，再形成盲孔22及盲孔23。

參照圖19，在一些實施例中，在圖案化遮罩層32所暴露區域填有導電材料，以在導電層181及導電層191上分別形成第三導電層25及第四導電層26，並於盲孔22及盲孔23中分別形成第二導電孔28及第三導電孔29。

參照圖20，在一些實施例中，移除未被第三導電層25及第四導電層26遮蔽的導電層181及導電層191。舉例而言，對第三導電層25、第四導電層26、導電層181及導電層191執行蝕刻製程，直到暴露未被第三導電層25遮蔽的介電層180及未被第四導電層26遮蔽的介電層190為止。在一些實施例中，在上述 製程之後，被第三導電層25遮蔽殘留導電層181可視為第三導電層25的一部份，且被第四導電層26遮蔽的殘留導電層191可視為第四導電層26的一部份。

參照第21圖，在一些實施例中，移除核心層100及介電層180的一部分，以形成容置空間103。舉例而言，可藉由諸如鑽孔製程、蝕刻製程、其組合或其他合適的製程形成容置空間103，但本揭露不限於此。

參照第22圖，在一些實施例中，設置電子元件17於容置空間103中。在一些實施例中，電子元件17的寬度W1小於容置空間103的寬度W4，以提高放置電子元件17的製程裕度。舉例而言，電子元件17的寬度W1可為0.1mm至20mm，且容置空間103的寬度W4可為0.1mm至20mm。在一些實施例中，寬度W1小於寬度W4，但本揭露不限於此。換言之，在寬度W1小於寬度W4的實施例中，當電子元件17放入容置空間103之後，容置空間103並未完全地被電子元件17填滿，而會留下一部分的空間。

在一些實施例中，電子元件17的高度H1小於容置空間103的高度H3。舉例而言，電子元件17的高度H1可為0.04mm至5mm，且容置空間103的高度H3可為0.04mm至5mm，且高度H1小於高度H3，但本揭露不限於此。在一些實施例中，高度H1可等於高度H3

參照第23圖，在一些實施例中，設置增層結構33及增層結構34於介電層180及介電層190上，以覆蓋介電層180的頂表面、介電層190的底表面、第三導電層25及第四導電層26，並遮蔽容置空間103的頂部。舉例而言，可藉由增層製程將增層結構33及增層結構34層壓於介電層180及介電層190上。其中，增層結構33包括介電層330及導電層331，且增層結構34包括介電層340及導電層341。在一些實施例中，介電層330及介電層340的材料可相似或相同於核心層100的材料，但本揭露不限於此。在一些實施例中，導電層331及導電層341的材料可相似或相同於導電層101的材料，但本揭露不限於此。

在一些實施例中，將介電層330的一部份填充至氣室S中。舉例而言，可施加較高的壓力或溫度使介電層330在與介電層330的交界處形成流體或是半流體，並使介電層330的一部份進入氣室S中，以提升固定效果。在這種情況下，氣室S的頂表面Sa與電子元件17的頂表面17a不齊平。值得一提的是，本揭露不限於此。在其他實施例中，氣室S的頂表面Sa可與電子元件17的頂表面17a齊平。另一方面，由於介電層340與氣室S之間隔著介電層190，因此介電層340不會填充至氣室S中。換言之，氣室S的底表面Sb與電子元件17的底表面17b齊平。

在一些實施例中，介電層330、介電層180、核心層100、介電層190與介電層340可共同稱為主體(如圖24所示的主體35)。在這種情況下，介電層330的頂表面可稱為主體的第一 表面(如圖24所示的第一表面35a)。介電層340的底表面可稱為主體的第二表面(如圖24所示的第二表面35b)。其中，第一導電層13、第二導電層14、第三導電層25及第四導電層26設置於主體中。

參照圖24，在一些實施例中，形成盲孔36、盲孔37及盲孔38於主體35中，以分別暴露電子元件17、第三導電層25及第四導電層26。舉例而言，可藉由雷射鑽孔製程、機械鑽孔製程、其他合適的鑽孔製程或其組合形成盲孔36、盲孔37及盲孔38，但本揭露不限於此。在一些實施例中，可在同一道製程中形成盲孔36、盲孔37及盲孔38，但本揭露不限於此。

參照圖25，在一些實施例中，形成圖案化遮罩層39在導電層331及導電層341上。舉例而言，圖案化遮罩層39的材料可為或可包括光阻，但本揭露不限於此。在一些實施例中，圖案化遮罩層24暴露盲孔36、盲孔37、盲孔38、導電層331的一部分及導電層341的一部分。

參照圖26，在一些實施例中，在圖案化遮罩層39所暴露區域填入導電材料，以在導電層331及導電層341分別形成第五導電層40及第六導電層41，並於盲孔36、盲孔37及盲孔38中分別形成元件導電孔42、第三導電孔43及第四導電孔44。其中，第五導電層40及第六導電層41彼此相對，並設置於主體35上。第五導電層40藉由第三導電孔43與第三導電層25電性連接，且第六導電層41藉由第四導電孔44與第四導電層26電性連接。 舉例而言，可藉由電鍍製程設置導電材料於導電層331、導電層341上及盲孔36、盲孔37及盲孔38中，但本揭露不限於此。在一些實施例中，所述的導電材料可相似或相同於導電層101的材料，但本揭露不限於此。在一些實施例中，第五導電層40及第六導電層41可為導電線路或導電圖案，但本揭露不限於此。在形成第五導電層40、第六導電層41、元件導電孔42、第三導電孔43及第四導電孔44之後，移除圖案化遮罩層39。

參照圖27，在一些實施例中，移除未被元件導電孔42、第五導電層40及第六導電層41遮蔽的導電層331及導電層341。舉例而言，對元件導電孔42、第五導電層40、第六導電層41、導電層331及導電層341執行蝕刻製程，直到暴露未被元件導電孔42遮蔽的介電層330、未被第五導電層40遮蔽的介電層330及未被第六導電層41遮蔽的介電層340為止。在一些實施例中，被元件導電孔42遮蔽的殘留導電層331可視為元件導電孔42的一部份，被第五導電層40遮蔽的殘留導電層331可視為第五導電層40的一部份，且被第六導電層41遮蔽的殘留導電層341可視為第六導電層41的一部份。因此，第五導電層40的底表面40a與主體35的第一表面35a齊平，且第六導電層41的頂表面41a與主體35的第二表面35b齊平。

參照圖28，在一些實施例中，設置保護層30於主體35的第一表面35a及第二表面35b上。其中，保護層30不遮蔽元件導電孔42、第五導電層40及第六導電層41。易言之，元件 導電孔42貫穿設置於第一表面35a上的保護層30。在一些實施例中，第五導電層40的底表面40a與設置於第一表面35a上的保護層30的底表面30a齊平，且第六導電層41的頂表面41a與設置於第二表面35b上的保護層30的頂表面30b齊平。

參照圖29，在一些實施例中，形成導流孔45於主體35中，以獲得散熱基板1b。其中，導流孔45貫穿主體35的第一表面35a及第二表面35b，且貫穿設置於主體35的第一表面35a及第二表面35b上的保護層30。具體而言，導流孔45與容置空間103流體連通，並暴露電子元件17的複數個側表面中的一個(例如，側表面17c)。舉例而言，可藉由雷射鑽孔製程、機械鑽孔製程、其他合適的鑽孔製程或其組合形成導流孔45，但本揭露不限於此。在一些實施例中，可使導流孔45貫穿氣室S的全部或一部分。

在一些實施例中，導流孔45與電子元件17的側表面17c之間相距一距離d2。在一些實施例中，距離d2可為0。換言之，導流孔45可緊靠電子元件17的側表面17c設置。在一些實施例中，距離d2可為0.02mm至0.2mm，但本揭露不限於此。藉由使距離d2大於0，可提高製程裕度。在一些情況下，當距離d2小於0.02mm時，導流孔45的形成過程可能會破壞到電子元件17。反之，當距離d2大於0.2mm時，導流孔45可能會離電子元件17過遠，從而降低散熱效果。

在一些實施例中，導流孔45的寬度W5可為0.04mm至1mm，但本揭露不限於此。在一些情況下，當寬度W5小 於0.04mm時，導流孔45因過於窄小而不利於空氣流動，從而降低散熱效果。反之，當寬度W5大於1mm時，散熱基板1b的強度可能不足。在一些實施例中，導流孔45的形狀、數量及設置位置可以相似或相同於導流孔31，於此不再贅述。

綜上所述，根據本揭露的實施例，提供一種具有導流孔的散熱基板，其中導流孔暴露電子元件的一部分。如此一來，便可藉由空氣流動快速地排除電子元件所產生之熱量，從而提升整個散熱基板的散熱能力。

本揭露實施例之間的部件只要不違背創作精神或相衝突，均可任意混合搭配使用。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何本領域中的通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施實質上相同功能或獲得實質上相同結果皆可根據本揭露使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。本揭露的任一實施例或請求項不須達成本揭露所公開的全部目的、優點及/或特點。

以上概述數個實施例，以便本領域中的通常知識者可以更理解本揭露實施例的觀點。本領域中的通常知識者應該理解的是，能以本揭露實施例為基礎，設計或修改其他製程與結構，以達到與在此介紹的實施例相同之目的及/或優勢。本領域中的通 常知識者也應該理解的是，此類等效的製程與結構並無悖離本揭露的精神與範圍，且能在不違背本揭露之精神與範圍之下，做各式各樣的改變、取代與替換。

1a:散熱基板

102:容置空間

13,14,25,26:導電層

15,27,28,29:導電孔

17:電子元件

17c:側表面

20:主體

20a:第一表面

20b:第二表面

30:保護層

31:導流孔

d1:距離

W3:寬度

Claims (12)

1. 一種散熱基板，包括：一主體，具有彼此相對的一第一表面及一第二表面，且該主體具有一容置空間；一電子元件，設置於該主體的該容置空間中；一元件導電孔，設置於該主體中並電性連接至該電子元件；以及一導流孔，設置於該主體中並貫穿該主體的該第一表面與該第二表面，且該導流孔與該容置空間流體連通。
2. 如請求項1所述之散熱基板，其中該導流孔暴露該電子元件的複數個側表面中的至少一個。
3. 如請求項2所述之散熱基板，其中該導流孔非封閉地環繞該電子元件的該些側表面。
4. 如請求項1所述之散熱基板，其中該導流孔對稱設置於該電子元件的兩側。
5. 如請求項1所述之散熱基板，其中該導流孔在該第一表面及/或該第二表面上的截面形狀為矩形。
6. 如請求項1所述之散熱基板，更包括一保護層，該保護層設置於該主體的該第一表面及該第二表面上，其中該元件導電孔貫穿設置於該主體的該第一表面上的該保護層，且該導流孔貫穿設置於該主體的該第一表面及該第二表面上的該保護層。
7. 如請求項6所述之散熱基板，更包括彼此相對的一第一導電層及一第二導電層，該第一導電層及該第二導電層設置於該主體中，且該第一導電層藉由一第一導電孔與該第二導電層電 性連接。
8. 如請求項7所述之散熱基板，其中該第一導電層的底表面與該電子元件的頂表面齊平，且該第二導電層的頂表面與該電子元件的底表面齊平。
9. 如請求項7所述之散熱基板，更包括彼此相對的一第三導電層及一第四導電層，該第三導電層及該第四導電層設置於該主體中或該主體上，該第三導電層藉由一第二導電孔與該第一導電層電性連接，且該第四導電層藉由一第三導電孔與該第二導電層電性連接。
10. 如請求項9所述之散熱基板，其中該第三導電層及該第四導電層設置於該主體上，該第三導電層的底表面與設置於該第一表面上的該保護層的底表面齊平，且該第四導電層的頂表面與設置於該第二表面上的該保護層的頂表面齊平。
11. 如請求項9所述之散熱基板，其中該第三導電層及該第四導電層設置於該主體中，且該散熱基板更包括彼此相對的一第五導電層及一第六導電層，該第五導電層及該第六導電層設置於該主體上，該第五導電層藉由一第四導電孔與該第三導電層電性連接，且該第六導電層藉由一第五導電孔與該第四導電層電性連接。
12. 如請求項11所述之散熱基板，其中該第五導電層的底表面與設置於該第一表面上的該保護層的底表面齊平，且該第六導電層的頂表面與設置於該第二表面上的該保護層的頂表面齊平。

Images