TW202203398A - 內埋式元件結構及其製造方法 - Google Patents
內埋式元件結構及其製造方法 Download PDFInfo
- Publication number
- TW202203398A TW202203398A TW109123678A TW109123678A TW202203398A TW 202203398 A TW202203398 A TW 202203398A TW 109123678 A TW109123678 A TW 109123678A TW 109123678 A TW109123678 A TW 109123678A TW 202203398 A TW202203398 A TW 202203398A
- Authority
- TW
- Taiwan
- Prior art keywords
- heat dissipation
- wafer
- layer
- embedded
- chip
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 230000017525 heat dissipation Effects 0.000 claims abstract description 87
- 239000010410 layer Substances 0.000 claims description 113
- 239000004020 conductor Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 239000012790 adhesive layer Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 42
- 239000002918 waste heat Substances 0.000 description 11
- 239000012792 core layer Substances 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 8
- 238000013021 overheating Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 description 2
- QULMGWCCKILBTO-UHFFFAOYSA-N n-[dimethylamino(dimethyl)silyl]-n-methylmethanamine Chemical compound CN(C)[Si](C)(C)N(C)C QULMGWCCKILBTO-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一種內埋式元件結構,包括線路板、晶片以及散熱構件。晶片內埋於線路板。散熱構件包圍晶片。晶片、線路板與散熱構件電性連接。散熱構件包括第一部分、第二部分與位於第一部分與第二部分之間的第三部分。第一部分與晶片的側壁直接接觸。第二部分為接地端子。另提供一種內埋式元件結構的製造方法。
Description
本發明是有關於一種電子元件及其製造方法,且特別是有關於一種內埋式元件結構及其製造方法。
近年來,電子產品內通常會藉由內埋晶片來降低線路板上的承載面積。然而,由於內埋晶片周圍通常都是導熱性較差的材料(如樹脂),因此往往無法有效地將廢熱適當的排出。此外,隨著晶片效能的提升,晶片的功耗也隨之增加,將使得晶片的廢熱積存問題更加明顯。
進一步而言,當晶片在運作時,容易產生大量的熱量,這些熱量如果沒有適當的排出的話容易導致晶片因高溫而縮短壽命甚至損壞。因此,如何有效地將廢熱排出,以降低晶片因為過熱而導致壽命縮短甚至損壞的問題,已成為本領域研究人員的一大挑戰。
本發明提供一種內埋式元件結構及其製造方法,其可以有效地將廢熱排出,以降低晶片因為過熱而導致壽命縮短甚至損壞的問題。
本發明的一種內埋式元件結構,包括線路板、晶片以及散熱構件。晶片內埋於線路板。散熱構件包圍晶片。晶片、線路板與散熱構件電性連接。散熱構件包括第一部分、第二部分與位於第一部分與第二部分之間的第三部分。第一部分與晶片的側壁直接接觸。第二部分為接地端子。另提供一種內埋式元件結構的製造方法。
在本發明的一實施例中,上述的散熱構件貫穿線路板。
在本發明的一實施例中,上述的第一部分與第三部分形成凹槽,晶片配置於凹槽中。
在本發明的一實施例中,上述的晶片具有主動面與相對於主動面的背面,且主動面朝上配置於凹槽中。
在本發明的一實施例中,上述的晶片的背面面對第三部分。
在本發明的一實施例中,上述的第三部分為線路板的一部分。
在本發明的一實施例中,上述的第一部分與所述第二部分的材料實質上相同。
在本發明的一實施例中,上述的材料的導熱係數介於200W/(m*K)至500W/(m*K)之間。
在本發明的一實施例中,上述的材料為銅。
在本發明的一實施例中,以俯視觀之,上述的散熱構件為封閉環狀。
本發明的一種內埋式元件結構的製造方法至少包括以下步驟。提供具有穿槽的線路板。線路板具有相對的第一表面與第二表面。線路板包括散熱層,其中散熱層具有相對的上表面與下表面。穿槽暴露出散熱層的上表面。配置晶片於穿槽內。形成介電層於第一表面與第二表面上,以密封晶片且覆蓋散熱層的下表面。移除第一部分介電層,以形成暴露出散熱層的上表面的第一開口與暴露出散熱層的下表面的第二開口。形成導熱材料層於第一開口與第二開口內,以構成包圍晶片的散熱構件,其中晶片、線路板與散熱構件電性連接。
在本發明的一實施例中,上述的散熱構件包括第一部分、第二部分與位於第一部分與第二部分之間的第三部分。第一開口內的導熱材料層為第一部分。第二開口內的導熱材料層為第二部分。散熱層為第三部分。
在本發明的一實施例中,上述的晶片以黏著層配置於穿槽內。
在本發明的一實施例中,上述的第一開口暴露出晶片的側壁與主動面。
在本發明的一實施例中,上述的第一開口暴露出所述晶片的側壁與主動面的步驟包括移除第一部分介電層之後,移除第二部分介電層,以將第一開口擴張至暴露出部分晶片的側壁與主動面。
在本發明的一實施例中,上述的在移除第一部分介電層後未暴露出晶片的側壁與主動面。
在本發明的一實施例中,上述的進行電漿製程與除膠渣製程移除第二部分介電層。
在本發明的一實施例中,上述的移除第一部分介電層更包括形成暴露出晶片的主動面上的接墊的多個導通孔,並形成導熱材料層於多個導通孔內,以構成多個導電端子,其中多個導電端子與線路板電性連接。
在本發明的一實施例中,以俯視觀之,上述的多個導電端子為柱狀結構。
在本發明的一實施例中,上述的多個導電端子更包括朝晶片邊緣延伸的延伸部分。
基於上述,本發明的內埋式元件結構藉由散熱構件的設計可以有效地將廢熱排出,以降低晶片因為過熱而導致壽命縮短甚至損壞的問題。進一步而言,散熱構件包圍晶片且其第一部分與晶片的側壁直接接觸,使晶片可以直接接觸到導熱性較佳的散熱構件,因此可以縮短晶片散熱路徑,以有效地將廢熱排出,降低晶片因為過熱而導致壽命縮短甚至損壞的問題。此外,由於散熱構件包圍晶片且散熱構件的第二部分為接地端子,因此可以進一步使本發明的內埋式元件結構具有電磁屏蔽的效果,改善因電磁干擾產生訊號衰減的現象,而具有較佳的訊號完整性。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之各實施例的詳細說明中,將可清楚的呈現。以下實施例中所提到的方向用語,例如:「上」、「下」、「前」、「後」、「左」、「右」等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明,而並非用來限制本發明。
各實施例的詳細說明中,「第一」、「第二」、「第三」等術語可以用於描述不同的元素。這些術語僅用於將元素彼此區分,但在結構中,這些元素不應被這些術語限制。例如,第一元素可以被稱為第二元素,並且,類似地,第二元素可以被稱為第一元素而不背離本發明構思的保護範圍。另外,在製造方法中,除了特定的製程流程,這些元件或構件的形成順序亦不應被這些術語限制。例如,第一元素可以在第二元素之前形成。或是,第一元素可以在第二元素之後形成。亦或是,第一元素與第二元素可以在相同的製程或步驟中形成。
並且,圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件,以下段落將不再一一贅述。
圖1A至圖1F是依據本發明一實施例的內埋式元件結構的部分製造方法的部分剖面示意圖。圖1G是圖1D的區域A的俯視示意圖。圖1H是圖1E的區域B的俯視示意圖。圖1I是圖1F的區域C的俯視示意圖。在本實施例中,內埋式元件結構100的製造過程可以包括以下步驟。
請參照圖1A,提供具有穿槽(through hole)110t的線路板110,其中線路板110具有相對的第一表面110a與第二表面110b。舉例而言,線路板110可以由多個圖案化導電材料層1111與多個介電材料層1112堆疊而成,且圖案化導電材料層1111之間可以用多個埋孔114進行電性連接,其中第一表面110a可以是由最上層的圖案化導電材料層1111與介電材料層1112的表面所組成,而第二表面110b可以是由最下層的圖案化導電材料層1111與介電材料層1112的表面所組成,但本發明不限於此。
在本實施例中,線路板110包括散熱層1113,其中散熱層1113具有相對的上表面1113a與下表面1113b。換句話說,散熱層1113可以是線路板110的一部分。舉例而言,當圖案化導電材料層1111的材料具有較佳的導熱性時,例如圖案化導電材料層1111的材料的導熱係數介於200瓦特/(公尺*絕對溫度)(W/(m*K))至500W/(m*K)之間,散熱層1113可以是圖案化導電材料層1111的一部分,但本發明不限於此。
另一方面,穿槽110t可以貫穿部分線路板110並暴露出散熱層1113的上表面1113a,而散熱層1113的下表面1113b可以完全被暴露出來。穿槽110t例如是藉由雷射、噴砂或電漿製程所形成,但本發明不限於此。
請參照圖1B,於穿槽110t內配置晶片120,因此,晶片120可以是內埋於線路板110。舉例而言,晶片120可以是配置於散熱層1113的上表面1113a上。在本實施例中,晶片120具有主動面120a、相對於主動面120a的背面120b與主動面120a上的接墊122,且晶片120可以是主動面120a朝上配置於穿槽110t內。換句話說,晶片120的背面120b可以面向散熱層1113。
在一實施例中,晶片120可以是藉由黏著層(未繪示)貼附於穿槽110t內。黏著層可為黏晶膠膜(DAF)或其他適當的材料,但本發明不限於此。晶片120的種類也可以視實際設計上的需求而定。
在一實施例中,多個晶片120與穿槽110t的側壁之間可以具有間隙G,換句話說,晶片120可以不與穿槽110t的側壁直接接觸,但本發明不限於此。
請參照圖1C,於第一表面110a與第二表面110b上形成介電層130,以密封晶片120且覆蓋散熱層1113的下表面1113b。舉例而言,介電層130可以是填入穿槽110t內並填滿電子元件120與線路板110之間的間隙G(如圖1B所示)並全面地形成於第二表面110b上。
在一些實施例中,介電層130例如可以將樹脂(如:環氧樹脂(epoxy)或其他類似的熱固***聯樹脂)、矽烷(如:六甲基二矽氧烷(hexamethyldisiloxane, HMDSN)、四乙氧基矽烷(tetraethoxysilane, TEOS)、雙二甲基胺二甲基矽氮烷(bis(dimethylamino)dimethylsilane, BDMADMS))或其他適宜的介電材料,經由層壓製程(lamination process)所形成,但本發明不限於此。
請參照圖1D,移除第一部分介電層130,以形成暴露出散熱層1113的上表面1113a的第一開口OP1與暴露出散熱層1113的下表面1113b的第二開口OP2。進一步而言,例如是進行雷射鑽孔(laser drill)製程、電漿(plasma)製程或噴砂製程移除第一部分介電層130。
在本實施例中,移除第一部分介電層130時,第一開口OP1可以是未暴露出晶片120的主動面120a與側壁120s。換句話說,在此階段,介電層130可以是完全包覆晶片120。此外,第一開口OP1於散熱層1113上的正投影可以是位於第二開口OP2於散熱層1113上的正投影內,換句話說,第一開口OP1於散熱層1113上的正投影的邊緣可以是內縮於第二開口OP2於散熱層1113上的正投影的邊緣,但本發明不限於此。
在本實施例中,移除第一部分介電層130可以更包括形成暴露出晶片120的主動面120a上的接墊122的多個導通孔130t,以用於後續晶片120與線路板110或其他元件之間的電性連接。另一方面,基於線路佈局需求,可以選擇性地進一步移除部分位於線路板110的第二表面110b上的介電層130,以形成導通孔130t1,如圖1D所示,但本發明不限於此。
在一實施例中,如圖1G所示,以俯視觀之,第一開口OP1的形狀可以為封閉環狀,以使後續形成的導熱材料層可以確實地包圍晶片120,但本發明不限於此,在其他實施例中,第一開口OP1可以具有其他適宜的形狀。
請同時參照圖1D至圖1E與圖1G至圖1H,移除第一部分介電層130之後,可以移除第二部分介電層130,以將第一開口OP1擴張至暴露出部分晶片的側壁120s與主動面120a。然而,本發明不限於此,在其他實施例中,移除第一部分介電層130時也可以直接暴露出晶片120的側壁120s與主動面120a。
請同時參照圖1F與圖1I,於第一開口OP1與第二開口OP2內形成導熱材料層,以構成包圍晶片120的散熱構件140,其中晶片120、線路板110與散熱構件140電性連接。舉例而言,散熱構件140可以包括第一部分1401、第二部分1402與位於第一部分1401與第二部分1402之間的第三部分1403,其中第一部分1401與晶片120的側壁120s直接接觸,且第二部分1402為接地端子。
在本實施例中,內埋式元件結構100藉由散熱構件140的設計可以有效地將廢熱排出,以降低晶片120因為過熱而導致壽命縮短甚至損壞的問題。進一步而言,散熱構件140包圍晶片120且其第一部分1401與晶片120的側壁直接接觸,使晶片120可以直接接觸到導熱性較佳的散熱構件140,因此可以縮短晶片散熱路徑,以有效地將廢熱排出,降低晶片120因為過熱而導致壽命縮短甚至損壞的問題。此外,由於散熱構件140包圍晶片120且散熱構件140的第二部分1402為接地端子,因此可以進一步使本發明的內埋式元件結構100具有電磁屏蔽的效果,改善因電磁干擾產生訊號衰減的現象,而具有較佳的訊號完整性。
在一實施例中,散熱構件140可以是貫穿線路板110,且第一開口OP1內的導熱材料層可以為第一部分1401,第二開口內的導熱材料層可以為第二部分1402,而散熱層1113可以為第三部分1403,因此第三部分1403可以為線路板110的一部分。
在一實施例中,第一部分1401與第三部分1403可以形成凹槽,晶片120可以是朝上配置於凹槽中。舉例而言,晶片120的主動面120a可以是朝上配置於凹槽中,換句話說,晶片120的背面120b可以面向第三部分1403,但本發明不限於此。
在一些實施例中,導電材料層可以是於同一製程中填入第一開口OP1與第二開口OP2,因此第一部分1401與第二部分1402的材料可以實質上相同,舉例而言,第一部分1401與第二部分1402的材料例如是導熱係數介於200W/(m*K)至500W/(m*K)之間,以更有效地將廢熱排出。在一實施例中,第一部分1401與第二部分1402的材料可以是銅,銅在具有較佳的導熱性的同時也可以使內埋式元件結構100具有較好的訊號完整性,但本發明不限於此。
應說明的是,本發明不限制第一部分1401與第二部分1402的材料,在其他實施例中,導電材料層可以是於不同製程中填入第一開口OP1與第二開口OP2,因此第一部分1401與第二部分1402的材料也可以不同。
此外,由於以俯視觀之,第一開口OP1可以封閉環狀,因此,形成於第一開口OP1內的散熱構件140,以俯視觀之,也可以為封閉環狀,但本發明不限於此。
在本實施例中,還可以於多個導通孔130t內形成導熱材料層,以構成多個導電端子150,其中多個導電端子150與線路板110電性連接。此外,以俯視觀之,多個導電端子150可以為柱狀結構(未繪示),但本發明不限於此。接著,可以於介電層130上形成增層線路160。
經過上述製程後即可大致上完成本實施例之內埋式元件結構100的製作。本實施例的內埋式元件結構100包括線路板110、晶片120以及散熱構件140。晶片120內埋於線路板110。散熱構件140包圍晶片120。晶片120、線路板110與散熱構件140電性連接。散熱構件140包括第一部分1401、第二部分1402與位於第一部分1401與第二部分1402之間的第三部分1403。第一部分1401與晶片120的側壁120s直接接觸。第二部分1402為接地端子。
圖2A至圖2C是圖1A的線路板的一製造方法的部分剖面示意圖。
請同時參照圖2A至圖2C,在一實施例中,例如是藉由以下步驟形成圖1A中的線路板110。
首先,如圖2A所示,提供基底1,其中基底1可以包括核心層11、離型層12以及導電材料層13,其中離型層12可以是形成於核心層11上,而導電材料層13可以是形成於離型層12上。舉例而言,離型層12與導電材料層13可以是同時形成於核心層11的上下表面上。
在一些實施例中,核心層11可以包括高分子玻璃纖維複合材料基板、玻璃基板、陶瓷基板、絕緣矽基板或聚醯亞胺(polyimide, PI)玻璃纖維複合基板。然而,本發明不限於此,只要在後續的製程中,核心層11只要可以適於承載形成於其上膜層或配置於其上的元件即可。另一方面,離型層12以及導電材料層13可以是任何適宜的離型與導電材料。
接著,如圖2B與圖2C所示,將兩側的導電材料13上形成多個圖案化導電材料層1111與多個介電材料層1112,然後,移除核心層11與離型層12以形成兩個線路板(圖中僅繪示一個示意),其中於多個圖案化導電材料層1112之間形成多個埋孔114,以使多個圖案化導電材料層1111之間可以電性連接。在此,圖案化導電材料層1111、介電材料層1112、與埋孔114可以以適宜的材料與方法所形成,本發明不限於此。
在本實施例中,圖案化導電材料層1111中包括可以用於後續散熱構件140中的第三部分的散熱層1113。接著可以於介電材料層1111中形成穿槽110t,以形成如圖1A所示的線路板110。在一實施例中,例如是藉由蝕刻製程以移除核心層11、剩餘的離型層12與導電材料層13,但本發明不限於此。
應說明的是,本發明不限制以前述方式形成線路板110,只要線路板110具有穿槽110t皆屬於本發明的保護範圍。
圖3是本發明另一實施例的內埋式元件結構的俯視示意圖。本實施例的內埋式元件結構200的多個導電端子250與圖1I的內埋式結構100的導電端子150相似,差異在於多個導電端子250可以更包括朝晶片120邊緣延伸的延伸部分2501,以進一步增加內埋式元件結構200於應用上的彈性,但本發明不限於此,內埋式結構的導電端子可以視實際線路設計上的需求而定。
圖4是依據本發明又一實施例的內埋式元件結構的部分剖面示意圖。
請參照圖4,與圖1F類似,差異在於本實施例的內埋式元件結構300是於內埋式元件結構100的第一側100a上進一步形成增層線路350,而在相對於第一側100a的第二側100b上進一步形成增層線路360,以使內埋式元件結構300後續可以進一步進行其他電性連接。
綜上所述,本發明的內埋式元件結構藉由散熱構件的設計可以有效地將廢熱排出,以降低晶片因為過熱而導致壽命縮短甚至損壞的問題。進一步而言,散熱構件包圍晶片且其第一部分與晶片的側壁直接接觸,使晶片可以直接接觸到導熱性較佳的散熱構件,因此可以縮短晶片散熱路徑,以有效地將廢熱排出,降低晶片因為過熱而導致壽命縮短甚至損壞的問題。此外,由於散熱構件包圍晶片且散熱構件的第二部分為接地端子,因此可以進一步使本發明的內埋式元件結構具有電磁屏蔽的效果,改善因電磁干擾產生訊號衰減的現象,而具有較佳的訊號完整性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1:基底
11:核心層
12:離型層
13:導電材料層
100、200、300:內埋式元件結構
100a:第一側
100b:第二側
110:線路板
110a:第一表面
110b:第二表面
110t:穿槽
1111:圖案化導電材料層
1112:介電材料層
1113:散熱層
1113a:上表面
1113b:下表面
114:埋孔
120:晶片
120a:主動面
120b:背面
120s:側壁
122:接墊
130:介電層
130t、130t1:導通孔
140:散熱構件
1401:第一部分
1402:第二部分
1403:第三部分
150、250:導電端子
160、350、360:增層線路
2501:延伸部分
A、B、C:區域
E1、E2:邊緣
G:間隙
OP1:第一開口
OP2:第二開口
圖1A至圖1F是依據本發明一實施例的內埋式元件結構的部分製造方法的部分剖面示意圖。
圖1G是圖1D的區域A的俯視示意圖。
圖1H是圖1E的區域B的俯視示意圖。
圖1I是圖1F的區域C的俯視示意圖。
圖2A至圖2C是圖1A的線路板的一製造方法的部分剖面示意圖。
圖3是本發明另一實施例的內埋式元件結構的俯視示意圖。
圖4是依據本發明又一實施例的內埋式元件結構的部分剖面示意圖。
100:內埋式元件結構
110:線路板
1113:散熱層
120:晶片
122:接墊
120a:主動面
120s:側壁
130:介電層
140:散熱構件
1401:第一部分
1402:第二部分
1403:第三部分
150:導電端子
160:增層線路
C:區域
Claims (20)
- 一種內埋式元件結構,包括: 線路板; 晶片,內埋於所述線路板;以及 散熱構件,包圍所述晶片,其中: 所述晶片、所述線路板與所述散熱構件電性連接; 所述散熱構件包括第一部分、第二部分與位於所述第一部分與所述第二部分之間的第三部分; 所述第一部分與所述晶片的側壁直接接觸; 所述第二部分為接地端子。
- 如請求項1所述的內埋式元件結構,其中所述散熱構件貫穿所述線路板。
- 如請求項1所述的內埋式元件結構,其中所述第一部分與所述第三部分形成凹槽,所述晶片配置於所述凹槽中。
- 如請求項3所述的內埋式元件結構,其中所述晶片具有主動面與相對於所述主動面的背面,且所述主動面朝上配置於所述凹槽中。
- 如請求項4所述的內埋式元件結構,其中所述晶片的所述背面面對所述第三部分。
- 如請求項1所述的內埋式元件結構,其中所述第三部分為所述線路板的一部分。
- 如請求項1所述的內埋式元件結構,其中所述第一部分與所述第二部分的材料實質上相同。
- 如請求項7所述的內埋式元件結構,其中所述材料的導熱係數介於200瓦特/(公尺*絕對溫度)至500瓦特/(公尺*絕對溫度)之間。
- 如請求項8所述的內埋式元件結構,其中所述材料為銅。
- 如請求項1所述的內埋式元件結構,其中以俯視觀之,所述散熱構件為封閉環狀。
- 一種內埋式元件結構的製造方法,包括: 提供具有穿槽的線路板,其中: 所述線路板具有相對的第一表面與第二表面; 所述線路板包括散熱層,其中所述散熱層具有相對的上表面與下表面;且 所述穿槽暴露出所述散熱層的所述上表面; 配置晶片於所述穿槽內; 形成介電層於所述第一表面與所述第二表面上,以密封所述晶片且覆蓋所述散熱層的所述下表面; 移除第一部分所述介電層,以形成暴露出所述散熱層的所述上表面的第一開口與暴露出所述散熱層的所述下表面的第二開口; 形成導熱材料層於所述第一開口與所述第二開口內,以構成包圍所述晶片的散熱構件,其中所述晶片、所述線路板與所述散熱構件電性連接。
- 如請求項11所述的內埋式元件結構的製造方法,其中: 所述散熱構件包括第一部分、第二部分與位於所述第一部分與所述第二部分之間的第三部分; 所述第一開口內的所述導熱材料層為所述第一部分; 所述第二開口內的所述導熱材料層為所述第二部分; 所述散熱層為所述第三部分。
- 如請求項11所述的內埋式元件結構的製造方法,其中所述晶片以黏著層配置於所述穿槽內。
- 如請求項11所述的內埋式元件結構的製造方法,其中所述第一開口暴露出所述晶片的側壁與主動面。
- 如請求項14所述的內埋式元件結構的製造方法,其中所述第一開口暴露出所述晶片的所述側壁與所述主動面的步驟包括: 移除所述第一部分所述介電層之後,移除第二部分所述介電層,以將所述第一開口擴張至暴露出部分所述晶片的所述側壁與所述主動面。
- 如請求項15所述的內埋式元件結構的製造方法,其中在移除所述第一部分所述介電層後未暴露出所述晶片的所述側壁與所述主動面。
- 如請求項15所述的內埋式元件結構的製造方法,其中進行電漿製程與除膠渣製程移除所述第二部分所述介電層。
- 如請求項11所述的內埋式元件結構的製造方法,其中移除所述第一部分所述介電層更包括: 形成暴露出所述晶片的主動面上的接墊的多個導通孔,並形成所述導熱材料層於所述多個導通孔內,以構成多個導電端子,其中所述多個導電端子與所述線路板電性連接。
- 如請求項18所述的內埋式元件結構的製造方法,其中以俯視觀之,所述多個導電端子為柱狀結構。
- 如請求項18所述的內埋式元件結構的製造方法,所述多個導電端子更包括朝所述晶片邊緣延伸的延伸部分。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109123678A TWI720921B (zh) | 2020-07-14 | 2020-07-14 | 內埋式元件結構及其製造方法 |
CN202010849728.7A CN113937078A (zh) | 2020-07-14 | 2020-08-21 | 内埋式组件结构及其制造方法 |
US17/009,720 US11470715B2 (en) | 2020-07-14 | 2020-09-01 | Embedded component structure and manufacturing method thereof |
US17/896,053 US20220408547A1 (en) | 2020-07-14 | 2022-08-25 | Manufacturing method of embedded component structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109123678A TWI720921B (zh) | 2020-07-14 | 2020-07-14 | 內埋式元件結構及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI720921B TWI720921B (zh) | 2021-03-01 |
TW202203398A true TW202203398A (zh) | 2022-01-16 |
Family
ID=76035876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109123678A TWI720921B (zh) | 2020-07-14 | 2020-07-14 | 內埋式元件結構及其製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11470715B2 (zh) |
CN (1) | CN113937078A (zh) |
TW (1) | TWI720921B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI720921B (zh) * | 2020-07-14 | 2021-03-01 | 欣興電子股份有限公司 | 內埋式元件結構及其製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6081037A (en) * | 1998-06-22 | 2000-06-27 | Motorola, Inc. | Semiconductor component having a semiconductor chip mounted to a chip mount |
US6541310B1 (en) * | 2000-07-24 | 2003-04-01 | Siliconware Precision Industries Co., Ltd. | Method of fabricating a thin and fine ball-grid array package with embedded heat spreader |
US7129572B2 (en) * | 2004-08-18 | 2006-10-31 | Chung-Cheng Wang | Submember mounted on a chip of electrical device for electrical connection |
TWI260756B (en) | 2004-11-10 | 2006-08-21 | Phoenix Prec Technology Corp | Heat sink structure for embedding chips and method for fabricating the same |
TWI245388B (en) * | 2005-01-06 | 2005-12-11 | Phoenix Prec Technology Corp | Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same |
TW200901409A (en) * | 2007-06-22 | 2009-01-01 | Nan Ya Printed Circuit Board Corp | Packaging substrate with embedded chip and buried heatsink |
TWI464929B (zh) * | 2011-03-16 | 2014-12-11 | Lextar Electronics Corp | 提昇散熱效率之光源模組及其嵌入式封裝結構 |
TWI601249B (zh) * | 2013-05-22 | 2017-10-01 | Kaneka Corp | Cooling structure |
US20150115433A1 (en) * | 2013-10-25 | 2015-04-30 | Bridge Semiconductor Corporation | Semiconducor device and method of manufacturing the same |
US9978660B2 (en) * | 2014-03-14 | 2018-05-22 | Taiwan Semiconductor Manufacturing Company | Package with embedded heat dissipation features |
TWI581688B (zh) | 2014-11-13 | 2017-05-01 | 欣興電子股份有限公司 | 內埋式元件封裝結構及其製作方法 |
KR102424402B1 (ko) * | 2015-08-13 | 2022-07-25 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
KR102442623B1 (ko) | 2017-08-08 | 2022-09-13 | 삼성전자주식회사 | 반도체 패키지 |
TWI672776B (zh) * | 2018-10-17 | 2019-09-21 | 欣興電子股份有限公司 | 晶片封裝結構及其製造方法 |
DE102018132143B4 (de) * | 2018-12-13 | 2023-10-12 | Infineon Technologies Ag | Leiterplatte, Chip-Kühlgehäuse, Baugruppe und Verfahren zum Kühlen eines Halbleiterchips |
KR102586890B1 (ko) * | 2019-04-03 | 2023-10-06 | 삼성전기주식회사 | 반도체 패키지 |
TWI720921B (zh) * | 2020-07-14 | 2021-03-01 | 欣興電子股份有限公司 | 內埋式元件結構及其製造方法 |
-
2020
- 2020-07-14 TW TW109123678A patent/TWI720921B/zh active
- 2020-08-21 CN CN202010849728.7A patent/CN113937078A/zh active Pending
- 2020-09-01 US US17/009,720 patent/US11470715B2/en active Active
-
2022
- 2022-08-25 US US17/896,053 patent/US20220408547A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US11470715B2 (en) | 2022-10-11 |
US20220022311A1 (en) | 2022-01-20 |
TWI720921B (zh) | 2021-03-01 |
CN113937078A (zh) | 2022-01-14 |
US20220408547A1 (en) | 2022-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102031731B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
CN101499445B (zh) | 半导体器件及其制造方法 | |
US12021005B2 (en) | Semiconductor device including a thermal material | |
US7839649B2 (en) | Circuit board structure having embedded semiconductor element and fabrication method thereof | |
TWI694612B (zh) | 半導體模組 | |
WO2020228704A1 (zh) | 一种埋入式封装结构及其制备方法、终端 | |
US20080315398A1 (en) | Packaging substrate with embedded chip and buried heatsink | |
TW202038420A (zh) | 晶片封裝結構及其製造方法 | |
CN109473408A (zh) | 半导体封装结构及其制造方法 | |
TW201312713A (zh) | 半導體裝置、垂直堆疊有該半導體裝置之半導體模組構造及其製造方法 | |
US9159640B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JP2008270810A (ja) | ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ | |
KR20180023384A (ko) | 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈 | |
CN104465542A (zh) | 具有模塑通孔的叠层封装结构 | |
US20070017815A1 (en) | Circuit board structure and method for fabricating the same | |
TWI720921B (zh) | 內埋式元件結構及其製造方法 | |
TWI707615B (zh) | 內埋式元件結構及其製造方法 | |
TWI635589B (zh) | 半導體結構 | |
CN110024113B (zh) | 集成电路封装结构及方法 | |
TWI606617B (zh) | Led封裝結構及其製作方法 | |
KR20140025257A (ko) | 3차원 집적회로 구조체 및 알루미늄 질화물 인터포저 기판의 방법 | |
KR101263425B1 (ko) | 히트싱크 일체형 인쇄회로기판 및 그 제조 방법 | |
JP2795063B2 (ja) | 混成集積回路装置 | |
JP7510817B2 (ja) | 半導体装置及びその製造方法 | |
TWI731745B (zh) | 內埋式元件結構及其製造方法 |