CN114447194B - 发光封装体及其制造方法 - Google Patents

发光封装体及其制造方法 Download PDF

Info

Publication number
CN114447194B
CN114447194B CN202011217475.8A CN202011217475A CN114447194B CN 114447194 B CN114447194 B CN 114447194B CN 202011217475 A CN202011217475 A CN 202011217475A CN 114447194 B CN114447194 B CN 114447194B
Authority
CN
China
Prior art keywords
light emitting
light
electrode pads
substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011217475.8A
Other languages
English (en)
Other versions
CN114447194A (zh
Inventor
杨凯铭
林晨浩
张家豪
李子念
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN202011217475.8A priority Critical patent/CN114447194B/zh
Publication of CN114447194A publication Critical patent/CN114447194A/zh
Application granted granted Critical
Publication of CN114447194B publication Critical patent/CN114447194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

一种发光封装体及其制造方法。该发光封装体包括密封件、多个配置于密封件中的发光元件、多个第一电极垫、多个第二电极垫与多个导电连接结构。密封件具有彼此相对的第一表面与第二表面。各个发光元件具有裸露于第一表面的出光面。第一电极垫与第二电极垫皆配置于密封件中，并裸露于第二表面。各个第一电极垫具有与第二表面切齐的第一接合面。各个第二电极垫具有与第二表面切齐的第二接合面。这些发光元件分别配置于这些第一电极垫上，并电性连接这些第一电极垫。这些导电连接结构贯穿密封件，并电性连接这些发光元件与这些第二电极垫。此外，上述发光封装体的制造方法在此也提出。

Description

发光封装体及其制造方法
技术领域
本发明是有关于一种半导体封装体及其制造方法，且特别是有关于一种发光封装体及其制造方法。
背景技术
在现有的发光二极管(Light Emitting Diode，LED)封装体的制造方法中，通常会采用模封材料(molding compound)将多个发光二极管包覆，其中模封材料需要固化，以使模封材料能保护发光二极管。在固化模封材料之后，通常会制作用于电性连接发光二极管的线路，以使发光二极管能经由线路而电性连接外部电源。
在制作上述线路以前，通常会先将已固化的模封材料自模具或承载板卸下。接着，对固化的模封材料进行钻孔，以制作线路。然而，当固化的模封材料自模具或承载板卸下时，模封材料会发生形变，即模封材料的体积会发生改变，导致里面的发光二极管发生偏移，以至于在后续制作线路的时候，需要调整制程参数。否则，可能发生后续线路无法电性连接发光二极管而导致断路，从而造成发光二极管封装体需要重工，甚至被迫报废。
发明内容
本发明至少一实施例提供一种发光封装体，其能减少或避免上述发光二极管的偏移。
本发明至少一实施例还提供一种上述发光封装体的制造方法。
本发明至少一实施例所提供的发光封装体包括密封件、多个发光元件、多个第一电极垫、多个第二电极垫与多个导电连接结构。密封件具有第一表面与相对第一表面的第二表面。这些发光元件分别具有多个出光面以及相对这些出光面的多个背面，其中这些发光元件配置于密封件中，而这些出光面皆裸露于第一表面。这些第一电极垫分别具有多个第一接合面，并配置于密封件中。这些发光元件分别配置于这些第一电极垫上，并电性连接这些第一电极垫，其中这些第一接合面皆裸露于第二表面，并与第二表面切齐。这些第二电极垫分别具有多个第二接合面，并配置于密封件中，其中这些第二接合面皆裸露于第二表面，并与第二表面切齐。这些导电连接结构贯穿密封件，并电性连接这些发光元件与这些第二电极垫，以使各个发光元件电性连接其中一个第一电极垫与其中一个第二电极垫。
在本发明至少一实施例中，这些发光元件皆为垂直式发光二极管晶粒。
在本发明至少一实施例中，各个导电连接结构包括导电柱与导电层。导电柱贯穿密封件，并连接第二电极垫。导电层形成于第一表面上，并连接导电柱与发光元件。
在本发明至少一实施例中，至少一个导电柱位于相邻两个发光元件之间。
在本发明至少一实施例中，上述密封件更具有多个位于第一表面的连接孔。这些连接孔局部暴露这些发光元件，而各个导电层从第一表面延伸至连接孔内，并从连接孔连接发光元件。
在本发明至少一实施例中，上述发光封装体还包括保护层。保护层形成于第二表面上，并具有多个开口。这些开口分别暴露这些第一接合面与这些第二接合面。
在本发明至少一实施例中，上述密封件的光学密度(Optical Density，OD)大于2。
在本发明至少一实施例中，上述密封件的热导率(thermal conductivity)介于5至10瓦·米-1·克尔文-1(W/(m·K))。
在本发明至少一实施例中，上述密封件更具有位于第一表面与第二表面之间的第一厚度，而各个发光元件更具有位于出光面与背面之间的第二厚度，其中第一厚度大于第二厚度，且第一厚度与第二厚度之间的差距介于5微米至50微米之间。
在本发明至少一实施例中，上述第一厚度与第二厚度之间的差距介于25微米至50微米之间。
本发明至少一实施例还提供发光封装体的制造方法。在此方法中，首先，在基板上形成多个第一电极垫与多个第二电极垫。接着，在这些第一电极垫上分别配置多个发光元件，其中这些发光元件分别具有多个出光面，并且分别电性连接这些第一电极垫。接着，在基板上形成模封材料，其中模封材料覆盖这些发光元件、这些第一电极垫与这些第二电极垫，并附着在基板上。图案化位于基板上的模封材料，以形成具有多个盲孔与多个出光口的密封件，其中这些出光口分别暴露这些出光面，而这些盲孔分别暴露这些第二电极垫。在第一表面上与这些盲孔内形成多个导电连接结构，其中这些导电连接结构电性连接这些发光元件与这些第二电极垫，而在形成这些导电连接结构的期间，基板依然保持完整。在形成这些导电连接结构之后，移除基板至少一部分。
在本发明至少一实施例中，上述基板包括刚性支撑板、离型层(release layer)与绝缘层。离型层形成于刚性支撑板上。绝缘层形成于离型层上，其中这些第一电极垫与这些第二电极垫形成于绝缘层上。移除基板至少一部分的方法包括从绝缘层剥离离型层与刚性支撑板，以移除离型层与刚性支撑板，并保留绝缘层。
在本发明至少一实施例中，在移除基板至少一部分之后，更包括在绝缘层上形成多个开口，其中这些开口分别暴露这些第一电极垫与这些第二电极垫。
在本发明至少一实施例中，形成这些开口的方法包括曝光及显影绝缘层。
在本发明至少一实施例中，在这些第一电极垫上分别配置这些发光元件的步骤包括利用多个导电黏合材料，将这些发光元件分别连接于这些第一电极垫。
在本发明至少一实施例中，上述模封材料压合于基板。
基于上述，这些导电连接结构是在移除基板至少一部分以前而形成。换句话说，在形成这些导电连接结构以前，模封材料与密封件会一直配置及附着在基板上，以使这些发光元件在基板上的位置基本上能保持不变，从而减少或避免发光元件的偏移。因此，在图案化模封材料与形成这些导电连接结构的过程中，基本上可不用考量发光元件的偏移而调整制程参数，从而能简化制造流程，以帮助缩短制造发光封装体所需的时间。
附图说明
图1至图7是本发明至少一实施例的发光封装体的制造方法的流程剖面示意图。
【主要元件符号说明】
10：基板 11：刚性支撑板
12：离型层 13：绝缘层
100：发光封装体 111：第一电极垫
111a：第一接合面 112：第二电极垫
112a：第二接合面 120：发光元件
121：出光面 122：背面
130：密封件 130i：模封材料
131：盲孔 132：出光口
133：连接孔 134a：第一表面
134b：第二表面 140：导电连接结构
141：导电柱 142：导电层
150：保护层 151：开口
A12：导电黏合材料 T12：第二厚度
T13：第一厚度
具体实施方式
在以下的内文中，为了清楚呈现本案的技术特征，图式中的元件(例如层、膜、基板以及区域等)的尺寸(例如长度、宽度、厚度与深度)会以不等比例的方式放大。因此，下文实施例的说明与解释不受限于图式中的元件所呈现的尺寸与形状，而应涵盖如实际制程及/或公差所导致的尺寸、形状以及两者的偏差。例如，图式所示的平坦表面可以具有粗糙及/或非线性的特征，而图式所示的锐角可以是圆的。所以，本案图式所呈示的元件主要是用于示意，并非旨在精准地描绘出元件的实际形状，也非用于限制本案的申请专利范围。
其次，本案内容中所出现的「约」、「近似」或「实质上」等这类用字不仅涵盖明确记载的数值与数值范围，而且也涵盖发明所属技术领域中具有通常知识者所能理解的可允许偏差范围，其中此偏差范围可由测量时所产生的误差来决定，而此误差例如是起因于测量***或制程条件两者的限制。此外，「约」可表示在上述数值的一个或多个标准偏差内，例如±30％、±20％、±10％或±5％内。本案文中所出现的「约」、「近似」或「实质上」等这类用字可依光学性质、蚀刻性质、机械性质或其他性质来选择可以接受的偏差范围或标准偏差，并非单以一个标准偏差来套用以上光学性质、蚀刻性质、机械性质以及其他性质等所有性质。
图1至图7是本发明至少一实施例的发光封装体的制造方法的流程剖面示意图，其中图7绘示制造完成的发光封装体100。请参阅图1，在本实施例的发光封装体的制造方法中，首先，在基板10上形成多个第一电极垫111以及多个第二电极垫112，其中这些第一电极垫111与这些第二电极垫112可以呈阵列排列。
第一电极垫111与第二电极垫112可以是金属层，并且可以利用沉积(deposition)以及光刻(photolithography)来形成，其中沉积可以包括无电电镀(electrolessplating)以及有电电镀(electroplating)。或者，沉积也可以包括物理气相沉积(PhysicalVapor Deposition，PVD)以及有电电镀。光刻包括曝光、显影以及蚀刻。
形成第一电极垫111与第二电极垫112的方法可包括加成法(additive process)、减成法(subtractive process)或半加成法(semi-additive process)。以半加成法作为举例说明，首先，在基板10上形成一层薄金属层，以作为种子层，其中上述薄金属层可以利用物理气相沉积(PVD)、无电电镀或有电电镀来形成。
之后，在此薄金属层上形成图案化遮罩(未绘示)，其中图案化遮罩可以是由光阻或干膜(dry film)经曝光与显影后而形成。接着，利用有电电镀，在图案化遮罩所暴露的部分薄金属层(即种子层)上沉积金属。之后，移除图案化遮罩，并且进行微蚀刻(micro-etching)，以去除原本被图案化遮罩所覆盖的部分薄金属层，从而形成彼此分离的这些第一电极垫111与这些第二电极垫112。
基板10可以包括刚性支撑板11、离型层12以及绝缘层13。刚性支撑板11可以是质地硬的板材，例如玻璃板、金属板或陶瓷板。离型层12形成于刚性支撑板11上，而绝缘层13形成于离型层12上，所以离型层12位于绝缘层13与刚性支撑板11之间。
这些第一电极垫111与这些第二电极垫112形成于绝缘层13上，其中第一电极垫111与第二电极垫112可以直接接触于绝缘层13。此外，绝缘层13可以是由感光型介电材料(Photoimageable Dielectric material，PID material)材料所制成，所以绝缘层13可以具有光敏特性，并能通过曝光与显影而被图案化。
须说明的是，在图1所示的实施例中，基板10包括刚性支撑板11、离型层12以及绝缘层13，但在其他实施例中，绝缘层13可替换成不具光敏特性的介电层。或者，基板10可以只包括刚性支撑板11，不包括离型层12与绝缘层13，其中刚性支撑板11可为金属板，并可直接接触第一电极垫111与第二电极垫112。换句话说，基板10可以是金属制成的刚性支撑板11。刚性支撑板11的金属材料不同于第一电极垫111与第二电极垫112两者的金属材料。例如，刚性支撑板11可用铜来制成，而第一电极垫111与第二电极垫112两者可用镍来制成。
请参阅图2，接着，在这些第一电极垫111上分别配置多个发光元件120。可以利用多个导电黏合材料A12，将这些发光元件120分别电性连接这些第一电极垫111，其中这些导电黏合材料A12可以是焊料、银胶或铜膏，并且能黏着这些发光元件120与这些第一电极垫111，以使这些发光元件120能一对一地附着于(attached)以及电性连接这些第一电极垫111。
这些发光元件120分别具有多个出光面121以及相对这些出光面121的多个背面122。当发光元件120通电时，发光元件120会从出光面121发出光线。导电黏合材料A12可黏着于发光元件120的背面122，并且可直接接触背面122。这些发光元件120可皆为垂直式发光二极管晶粒，所以各个发光元件120可以是尚未封装的晶片，并具有位于相对两侧的阳极与阴极(两者皆未绘示)。
举例而言，在其中一实施例中，阳极可以位于背面122，而阴极可以位于出光面121。当然，在其他实施例中，阴极可以位于背面122，而阳极可以位于出光面121。因此，黏着于背面122的导电黏合材料A12能电性连接发光元件120的阳极或阴极。如此，利用导电黏合材料A12，这些发光元件120的电极(即阳极或阴极)得以分别电性连接这些第一电极垫111。
请参阅图3，之后，在基板10上形成模封材料130i，其中模封材料130i覆盖这些发光元件120、这些第一电极垫111以及这些第二电极垫112，并附着在基板10上，以使这些发光元件120、这些第一电极垫111以及这些第二电极垫112皆配置于模封材料130i中，并且埋设于模封材料130i中。模封材料130i可以利用涂布(coating)或压合(laminatiing)而形成，其中利用压合所形成的模封材料130i会压合于基板10以及其上的发光元件120、第一电极垫111以及第二电极垫112。
模封材料130i的主要材料可以是高分子材料，而形成模封材料130i的步骤包括固化(curing)。例如，模封材料130i可利用光线照射或加热而被固化，其中前述光线照射可采用紫外光来照射模封材料130i，以固化模封材料130i。在固化模封材料130i的过程中，模封材料130i会一直配置及附着在基板10上，并发生形变。也就是说，模封材料130i的体积会改变，例如缩小。
当基板10上的模封材料130i发生形变时，由于模封材料130i附着在基板10上，因此基板10与模封材料130i之间不仅具有结合力(bonding force)，而且也会产生应力。上述结合力与基板10的刚性会抵抗上述应力与模封材料130i的形变，以避免形变的模封材料130i移动发光元件120，造成这些发光元件120发生偏移。因此，利用上述结合力与基板10，在固化模封材料130i期间，这些发光元件120基本上是固定不动。
在本实施例中，模封材料130i的光学密度可以大于2，因此模封材料130i具有相当低的光穿透率，而且模封材料130i的颜色可以是黑色。此外，模封材料130i的热导率可介于5至10瓦·米-1·克尔文-1。因此，模封材料130i可具有良好的热导率，以使模封材料130i能迅速地将这些发光元件120所产生的热能传递与排出，从而避免发光元件120因热能堆积而发生过热的情形。
请参阅图3与图4，接着，图案化位于基板10上的模封材料130i，以形成具有多个盲孔131与多个出光口132的密封件130。密封件130还具有第一表面134a以及相对第一表面134a的第二表面134b，其中这些出光口132形成于第一表面134a，并分别暴露这些发光元件120的出光面121，即这些出光面121皆裸露于第一表面134a。这些盲孔131从第一表面134a延伸至第二表面134b，并且分别暴露这些第二电极垫112。此外，密封件130可以更具有多个位于第一表面134a的连接孔133，其中这些连接孔133局部暴露这些发光元件120，并且更暴露位于出光面121的电极(即阳极或阴极)。
图案化模封材料130i的方法可以是光刻或激光烧蚀。换句话说，这些盲孔131、这些出光口132与这些连接孔133可用蚀刻或激光烧蚀而形成。当图案化模封材料130i的方法为光刻时，盲孔131、出光口132以及连接孔133可以是在同一道蚀刻制程中形成。换句话说，盲孔131、出光口132以及连接孔133基本上可以同时形成。另外，由于模封材料130i的光学密度可大于2，模封材料130i的热导率可介于5至10瓦·米-1·克尔文-1，所以密封件130的光学密度也可大于2，密封件130的热导率也可介于5至10瓦·米-1·克尔文-1。
在图案化模封材料130i期间，模封材料130i一直配置及附着在基板10上，以使这些发光元件120在基板10上的位置基本上能保持不变。因此，在图案化模封材料130i的过程中，基本上可不用考量发光元件120的偏移而调整制程参数。例如，可以不用配合发光元件120的偏移而改变光罩图案与位置，或是调整激光光束的位置。如此，可简化制造流程，且也对提升良率有所帮助。
请参阅图5，接着，在第一表面134a上与这些盲孔131内形成多个导电连接结构140，其中这些导电连接结构140贯穿密封件130，并电性连接这些发光元件120与这些第二电极垫112，以使各个发光元件120能电性连接其中一个第一电极垫111以及其中一个第二电极垫112。如此，外部电源能从第一电极垫111与第二电极垫112输入电流至发光元件120，让发光元件120发光。
各个导电连接结构140可以包括导电柱141与导电层142。导电柱141贯穿密封件130，并且连接第二电极垫112，其中导电柱141可以是导电盲孔结构，而导电柱141可以是实心金属柱或空心金属柱(如图5所示)。导电层142可以形成于第一表面134a上，并连接导电柱141与发光元件120，其中各个导电层142可以从第一表面134a延伸至连接孔133内，并从连接孔133连接发光元件120的其中一个电极(即阳极或阴极)。此外，在本实施例中，至少一根导电柱141可以位于相邻两个发光元件120之间，如图5所示。
形成这些导电连接结构140的方法可包括沉积与光刻，其中沉积可包括无电电镀与有电电镀。在形成这些导电连接结构140的期间，基板10依然保持完整，而密封件130仍一直配置及附着在基板10上，所以这些发光元件120在基板10上的位置基本上依然保持不变。因此，在形成这些导电连接结构140的过程中，基本上可以不用考量发光元件120的偏移而调整制程参数。例如，可以不用配合发光元件120的偏移而改变光罩图案与位置。
由此可知，在形成这些导电连接结构140以前，模封材料130i与密封件130会一直配置及附着在基板10上，以使这些发光元件120在基板10上的位置基本上能保持不变。因此，在图案化模封材料130i与形成这些导电连接结构140的过程中，基本上可不用考量发光元件120的偏移而调整制程参数，从而能简化制造流程，以帮助缩短制造发光封装体所需的时间，且也对提升良率有所帮助。
请参阅图5与图6，在形成这些导电连接结构140之后，移除基板10至少一部分。本实施例移除基板10至少一部分的方法可以是剥离，其中可从绝缘层13剥离离型层12以及刚性支撑板11，以移除离型层12与刚性支撑板11，并保留绝缘层13。另外，除了剥离之外，在其他实施例中，上述移除基板10的方法也可以是蚀刻。
具体而言，由于基板10可以只包括由金属制成的刚性支撑板11，并可直接接触于第一电极垫111与第二电极垫112，而刚性支撑板11的金属材料(例如铜)不同于第一电极垫111与第二电极垫112两者的金属材料(例如镍)，因此可选用实质上只蚀刻刚性支撑板11但不蚀刻第一电极垫111与第二电极垫112的蚀刻剂(例如氢氧化钠)来完全移除基板10。由此可知，基板10的移除方法不限制只能是剥离，而且基板10可以移除其中一部分或完全移除，所以基板10的移除不以图5与图6为限制。
请参阅图6与图7，在移除基板10至少一部分之后，可在绝缘层13上形成多个开口151，以在第二表面134b上形成保护层150。所以，保护层150是由绝缘层13所形成。这些开口151分别暴露这些第一电极垫111的第一接合面111a与这些第二电极垫112的第二接合面112a。至此，一种包括多个第一电极垫111、多个第二电极垫112、多个发光元件120、密封件130、多个导电连接结构140与保护层150的发光封装体100大致上已制造完成，其中这些发光元件120可埋设于密封件130中。此外，这些第一电极垫111每一个没有延伸进入至任一个开口151，而这些第二电极垫112每一个也没有延伸进入至任一个开口151。
第一接合面111a与第二接合面112a两者可以连接焊料，并通过焊料而装设(mounted)于线路板或载板上，以使发光封装体100能电性连接上述线路板或载板。此外，也可以在第一接合面111a与第二接合面112a上制作至少一层线路层。例如，可利用增层法，在密封件130的第二表面134b上制作一层或多层线路层，其中线路层电性连接第一电极垫111与第二电极垫112，以重新布线这些第一电极垫111与这些第二电极垫112。
由于绝缘层13可以具有光敏特性，因此形成这些开口151的方法可以是曝光及显影绝缘层13。此外，在其他实施例中，绝缘层13也可不具有光敏特性，因此形成这些开口151的方法也可以是激光烧蚀。所以，这些开口151的形成方法不限制是曝光及显影。
密封件130更具有位于第一表面134a与第二表面134b之间的第一厚度T13，而各个发光元件120更具有位于出光面121与背面122之间的第二厚度T12。从图7来看，第一厚度T13大于第二厚度T12，而且发光封装体100的整体厚度相当于密封件130的第一厚度T13。
发光元件120可以是次毫米发光二极管(mini-LED)或微型发光二极管(micro-LED，μLED)。当发光元件120为次毫米发光二极管时，发光元件120的第二厚度T12可介于50微米至200微米之间，而密封件130的第一厚度T13可介于75微米至250微米之间，其中第一厚度T13与第二厚度T12之间的差距可以介于25微米至50微米之间。
当发光元件120为微型发光二极管时，发光元件120的第二厚度T12可介于5微米至50微米之间，而密封件130的第一厚度T13可介于10微米至100微米之间，其中第一厚度T13与第二厚度T12之间的差距可以介于5微米至50微米之间。由此可知，发光封装体100可具有相当薄的整体厚度，从而有利于应用在现今电脑荧幕、电视机以及行动装置的显示荧幕等薄型显示器。
须说明的是，以上第一厚度T13的范围、第二厚度T12的范围以及第一厚度T13与第二厚度T12之间差距的范围仅供举例说明。在其他实施例中，第一厚度T13、第二厚度T12以及第一厚度T13与第二厚度T12之间的差距三者可以具有其他范围。例如，第一厚度T13与第二厚度T12之间的差距可超过50微米。或者，第一厚度T13可超过100微米。因此，以上数值范围不限制第一厚度T13的范围、第二厚度T12的范围以及第一厚度T13与第二厚度T12之间差距的范围。
在图7所示的发光封装体100中，这些第一电极垫111分别具有多个第一接合面111a，并且配置于密封件130中，其中这些第一接合面111a皆裸露于第二表面134b，并与第二表面134b切齐。同样地，这些第二电极垫112，分别具有多个第二接合面112a，并配置于密封件130中，其中这些第二接合面112a皆裸露于第二表面134b，并与第二表面134b切齐。
值得一提的是，由于保护层150是由绝缘层13所形成，而在其他实施例中，基板10可以不包括绝缘层13，因此发光封装体100也可不包括保护层150。换句话说，在图7所示的发光封装体100中，保护层150可以被省略。因此，发光封装体100不限制包括保护层150。
另外，这些发光元件120可以是多个红光发光二极管、多个绿光发光二极管以及多个蓝光发光二极管，所以这些发光元件120可以从出光面121发出红光、绿光与蓝光，以促使发光封装体100能显示影像。因此，发光封装体100可以用来制作显示器，特别是薄型显示器。
此外，这些发光元件120也可发出相同颜色的光线，例如白光或蓝光，而发光封装体100可与彩色滤光阵列基板结合，其中彩色滤光阵列基板可利用滤光或荧光来转换发光元件120所发出的光线的颜色，以产生红光、绿光与蓝光，从而促使发光封装体100能显示影像。
综上所述，由于导电连接结构是在移除基板至少一部分以前而形成，因此在图案化模封材料与形成导电连接结构的过程中，这些发光元件在基板上的位置基本上能保持不变，以减少或避免发光元件的偏移。如此，基本上可以不用考量发光元件的偏移而调整制程参数，简化制造流程，以帮助缩短制造发光封装体所需的时间，进而有助于提升良率。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明精神和范围内，当可作些许更动与润饰，因此本发明保护范围当视申请专利范围所界定者为准。

Claims (14)

1.一种发光封装体，其特征在于，包括：
密封件，具有第一表面以及相对该第一表面的第二表面；
多个发光元件，分别具有多个出光面以及相对所述出光面的多个背面，其中所述发光元件配置于该密封件中，而所述出光面皆裸露于该第一表面；
多个第一电极垫，分别具有多个第一接合面，并配置于该密封件中，而所述发光元件分别配置于所述第一电极垫上，并电性连接所述第一电极垫，其中所述第一接合面皆裸露于该第二表面，并与该第二表面切齐；
多个第二电极垫，分别具有多个第二接合面，并配置于该密封件中，其中所述第二接合面皆裸露于该第二表面，并与该第二表面切齐；
多个导电连接结构，贯穿该密封件，并电性连接所述发光元件与所述第二电极垫，以使各该发光元件电性连接其中一个第一电极垫与其中一个第二电极垫；以及
保护层，形成于该第二表面上，并具有多个开口，而所述开口分别暴露所述第一接合面与所述第二接合面，其中所述第一电极垫每一个没有延伸进入至所述开口任一个，而所述第二电极垫每一个没有延伸进入至所述开口任一个。
2.根据权利要求1所述的发光封装体，其特征在于，所述发光元件皆为垂直式发光二极管晶粒。
3.根据权利要求1所述的发光封装体，其特征在于，各该导电连接结构包括：
导电柱，贯穿该密封件，并连接该第二电极垫；以及
导电层，形成于该第一表面上，并连接该导电柱与该发光元件。
4.根据权利要求3所述的发光封装体，其特征在于，至少一个该导电柱位于相邻两该发光元件之间。
5.根据权利要求3所述的发光封装体，其特征在于，该密封件更具有多个位于该第一表面的连接孔，所述连接孔局部暴露所述发光元件，而各该导电层从该第一表面延伸至该连接孔内，并从该连接孔连接该发光元件。
6.根据权利要求1所述的发光封装体，其特征在于，该密封件的光学密度大于2。
7.根据权利要求1所述的发光封装体，其特征在于，该密封件的热导率介于5至10瓦·米-1·克尔文-1。
8.根据权利要求1所述的发光封装体，其特征在于，该密封件更具有位于该第一表面与该第二表面之间的第一厚度，而各该发光元件更具有位于该出光面与该背面之间的第二厚度，其中该第一厚度大于该第二厚度，且该第一厚度与该第二厚度之间的差距介于5微米至50微米之间。
9.根据权利要求8所述的发光封装体，其特征在于，该第一厚度与该第二厚度之间的差距介于25微米至50微米之间。
10.一种发光封装体的制造方法，其特征在于，包括：
在基板上形成多个第一电极垫与多个第二电极垫，其中该基板包括一绝缘层；
在所述第一电极垫上分别配置多个发光元件，其中所述发光元件分别具有多个出光面，并且分别电性连接所述第一电极垫；
在该基板上形成模封材料，其中该模封材料覆盖所述发光元件、所述第一电极垫与所述第二电极垫，并附着在该基板上；
图案化位于该基板上的该模封材料，以形成具有多个盲孔与多个出光口的密封件，该密封件具有第一表面，其中所述出光口分别暴露所述出光面，而所述盲孔分别暴露所述第二电极垫；
在该第一表面上与所述盲孔内形成多个导电连接结构，其中所述导电连接结构电性连接所述发光元件与所述第二电极垫，而在形成所述导电连接结构的期间，该基板依然保持完整；
在形成所述导电连接结构之后，移除该基板至少一部分；以及
在该移除该基板至少一部分之后，更包括在该绝缘层上形成多个开口，其中所述开口分别暴露所述第一电极垫与所述第二电极垫。
11.根据权利要求10所述的发光封装体的制造方法，其特征在于，该基板还包括：
刚性支撑板；以及
离型层，形成于该刚性支撑板上；
其中该绝缘层形成于该离型层上，其中所述第一电极垫与所述第二电极垫形成于该绝缘层上，而移除该基板至少一部分的方法包括从该绝缘层剥离该离型层与该刚性支撑板，以移除该离型层与该刚性支撑板，并保留该绝缘层。
12.根据权利要求10所述的发光封装体的制造方法，其特征在于，形成所述开口的方法包括曝光及显影该绝缘层。
13.根据权利要求10所述的发光封装体的制造方法，其特征在于，在所述第一电极垫上分别配置所述发光元件的步骤包括利用多个导电黏合材料，将所述发光元件分别电性连接于所述第一电极垫。
14.根据权利要求10所述的发光封装体的制造方法，其特征在于，该模封材料压合于该基板。
CN202011217475.8A 2020-11-04 2020-11-04 发光封装体及其制造方法 Active CN114447194B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011217475.8A CN114447194B (zh) 2020-11-04 2020-11-04 发光封装体及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011217475.8A CN114447194B (zh) 2020-11-04 2020-11-04 发光封装体及其制造方法

Publications (2)

Publication Number Publication Date
CN114447194A CN114447194A (zh) 2022-05-06
CN114447194B true CN114447194B (zh) 2024-04-16

Family

ID=81360945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011217475.8A Active CN114447194B (zh) 2020-11-04 2020-11-04 发光封装体及其制造方法

Country Status (1)

Country Link
CN (1) CN114447194B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090113223A (ko) * 2008-04-25 2009-10-29 삼성전자주식회사 발광 장치, 이를 포함하는 패키지와 시스템, 및 이들의 제조 방법
CN105098027A (zh) * 2014-05-14 2015-11-25 新世纪光电股份有限公司 发光元件封装结构及其制作方法
TW201937763A (zh) * 2018-02-21 2019-09-16 華立捷科技股份有限公司 發光晶片封裝結構及封裝方法
CN111199924A (zh) * 2018-11-16 2020-05-26 恒劲科技股份有限公司 半导体封装结构及其制作方法
CN111384079A (zh) * 2018-12-27 2020-07-07 乐金显示有限公司 显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016119002B4 (de) * 2016-10-06 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
US11121299B2 (en) * 2018-10-31 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090113223A (ko) * 2008-04-25 2009-10-29 삼성전자주식회사 발광 장치, 이를 포함하는 패키지와 시스템, 및 이들의 제조 방법
CN105098027A (zh) * 2014-05-14 2015-11-25 新世纪光电股份有限公司 发光元件封装结构及其制作方法
TW201937763A (zh) * 2018-02-21 2019-09-16 華立捷科技股份有限公司 發光晶片封裝結構及封裝方法
CN111199924A (zh) * 2018-11-16 2020-05-26 恒劲科技股份有限公司 半导体封装结构及其制作方法
CN111384079A (zh) * 2018-12-27 2020-07-07 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
CN114447194A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
KR20170035331A (ko) 마이크로-라디에이터로 인쇄회로기판을 제조하는 방법
US8956918B2 (en) Method of manufacturing a chip arrangement comprising disposing a metal structure over a carrier
US6573028B1 (en) Base sheet for semiconductor module, method for manufacturing base sheet for semiconductor module, and semiconductor module
JP5801685B2 (ja) 配線基板、発光装置及び配線基板の製造方法
TW201438537A (zh) 配線基板的製造方法
JP2011003626A (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
CN114447194B (zh) 发光封装体及其制造方法
US10217731B2 (en) Method of producing optoelectronic modules and an assembly having a module
TWI746248B (zh) 發光封裝體及其製造方法
JP2007013067A (ja) リフレクタ付き実装基板の製造方法
US11545412B2 (en) Package structure and manufacturing method thereof
JP2008028336A (ja) 電子部品の製造方法
KR20170000795A (ko) 배선기판 및 그 제조방법
CN112913036A (zh) Led封装
TWI759095B (zh) 封裝結構及其製作方法
KR20150083401A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
US20160381793A1 (en) Wiring board and method for manufacturing the same
CN219876259U (zh) 具有散热功能的多层板电路板
US11508879B2 (en) Semiconductor device and manufacturing method therefor
KR100907721B1 (ko) 회로 기판 및 이의 제조 방법
US20220159824A1 (en) Package carrier and manufacturing method thereof
KR20140140672A (ko) 전기적으로 절연 고립된 방열 통로를 가진 방열기판의 제조 방법
CN111465167B (zh) 基板结构及其制作方法
KR20120064161A (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant