KR100888561B1 - 능동소자 내장형 인쇄회로기판 제조 방법 - Google Patents

능동소자 내장형 인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR100888561B1
KR100888561B1 KR1020070019413A KR20070019413A KR100888561B1 KR 100888561 B1 KR100888561 B1 KR 100888561B1 KR 1020070019413 A KR1020070019413 A KR 1020070019413A KR 20070019413 A KR20070019413 A KR 20070019413A KR 100888561 B1 KR100888561 B1 KR 100888561B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
active element
copper foil
present
Prior art date
Application number
KR1020070019413A
Other languages
English (en)
Other versions
KR20080079384A (ko
Inventor
이민석
이한성
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020070019413A priority Critical patent/KR100888561B1/ko
Publication of KR20080079384A publication Critical patent/KR20080079384A/ko
Application granted granted Critical
Publication of KR100888561B1 publication Critical patent/KR100888561B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 능동소자 내장형 인쇄회로기판과 이를 제조하는 방법을 제공한다. 본 발명에 따른 능동소자 내장형 인쇄회로기판은 금속재 내부에 형성한 공동에 칩이 실장되므로, 전자파 차폐효과와 함께 열방산 특성을 개선할 수 있다. 그 결과 본 발명에 따른 능동소자 내장형 인쇄회로기판은 열전도성이 우수한 칩 실장 패키지로 사용되거나 또는 다층 인쇄회로기판의 내층 코어로 이용될 수 있다.
인쇄회로기판, 능동소자, 내장형 기판, 열방출.

Description

능동소자 내장형 인쇄회로기판 제조 방법{MANUFACTURING METHOD OF ACTIVE DEVICE EMBEDDED PRINTED CIRCUIT BOARD}
도1은 본 발명의 양호한 실시예에 따라 제작한 능동소자가 내장된 인쇄회로기판 구조를 나타낸 도면.
도2a 내지 도2f는 본 발명의 양호한 실시예에 따라 능동소자 내장형 인쇄회로기판을 제작하는 공정 순서를 나타낸 도면.
도3은 본 발명에 따라 제작된 능동소자 내장형 기판을 패키지 기판으로 제작한 실시예를 나타낸 도면.
도4a 내지 도4d는 본 발명의 양호한 실시예로서 제작된 능동소자 내장형 기판을 내층 코어로 이용하여 빌드업 다층 인쇄 회로 기판을 형성한 실시예를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 능동소자, 즉 반도체 칩
110 : 금속재
120 : 접착제
130 : 절연층
140 : 비아홀
150 : 동박 회로
170 : 솔더 레지스트
180 : 솔더 볼
본 발명은 능동소자 (active device)가 기판 내부에 내장된 인쇄회로기판에 관한 것으로, 특히 능동소자가 방출하는 주울 열(Joule heat)을 효율적으로 방산할 수 있는 내장형 인쇄회로기판 구조 및 제조 방법에 관한 것이다.
최근 들어 전자기기들의 휴대성 기능이 강조되는 경향에 따라 인쇄회로기판에 저항 또는 인덕터와 같은 수동소자(passive device)뿐 아니라 트랜지스터 칩과 같은 능동 소자를 기판에 내장하는 기술이 업계에 도입되고 있다. 이와 같이, 부품들을 기판에 내장하면 기판의 소형화가 가능하고 부품의 실장 밀도가 증대되는 동시에 회로의 고주파 특성이 향상되는 효과가 있다.
현재 일반적으로 업계에 알려진 능동소자 내장형 인쇄회로기판 제조 기술은 기판을 가공하여 공동(cavity)을 형성한 후, 마이크로 비아를 가공하고 동도금을 진행함으로써 반도체 칩을 기판과 연결하는 공법에 의존하고 있다. 그런데, 에폭시 레진 계열의 절연체에 형성된 공동에 내장된 능동소자들은 동작시에 방대한 양의 열을 방출하게 되고, 공동에 내장된 능동소자의 열발산은 주위 절연체의 열전도 특성이 양호하지 않으므로 열방산이 쉽지 않은 문제점이 있다.
따라서, 본 발명의 목적은 열방출 특성을 개선한 능동소자 내장형 인쇄회로기판과 이를 제조하는 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 능동 소자 내장형 인쇄회로기판을 제작하는 방법에 있어서 (a) 금속재에 상기 능동소자를 실장할 부위를 식각 제거하여 공동(cavity)을 형성하는 단계; (b) 상기 금속제 내에 식각 형성된 공동의 밑면에 접착제를 도포하고 상기 접착제 위에 상기 능동 소자를 실장 고정하는 단계; 및 (c) 상기 능동소자가 공동 내부에 실장된 금속재의 표면에 절연체를 형성하는 단계를 포함하는 능동소자 내장형 인쇄회로기판 제조 방법을 제공한다.
이하에서는, 첨부 도면 도1 내지 도3을 참조하여 본 발명의 양호한 실시예를 상세히 설명한다.
본 발명에 따른 능동소자 내장형 인쇄회로기판은 열방출 특성을 개선하기 위하여 금속재 내에 공동(cavity)을 식각 형성하여 칩을 실장하는 것을 특징으로 한다.
도1은 본 발명의 양호한 실시예에 따라 능동소자가 내장된 인쇄회로기판 구조를 나타낸 단면 도면이다. 도1을 참조하면, 능동소자 칩(100)은 금속재(110) 내부에 형성한 공동(cavity)에 접착제(adhesive; 120)를 사이에 두고, 실장 되어 있으며, 칩 상부에는 절연층(130)이 형성되어, 절연층(130)에는 칩과의 연결을 위한 비아홀(140)과 동박 회로(150)가 형성되어 있다.
이와 같이, 칩(100)이 금속재(110) 공동 내부에 실장되므로, EMI 등 전자장 차폐 효과가 개선되며 열전달 계수가 양호한 금속재(110) 층을 통해서 열방산 특성이 개선된다. 더욱이, 공동 속에 칩(100)이 내장되므로 절연층(130) 상부에 동박 회로(150)를 형성함으로써 기판 표면에 실장 밀도를 배가하는 효과가 있다.
도2a 내지 도2f는 본 발명의 양호한 실시예에 따라 능동소자 내장형 인쇄 회로 기판을 제작하는 공정을 나타낸 도면이다. 도2a를 참조하면, 내장될 칩(100)보다 두꺼운 두께를 지닌 금속재(110)를 준비하여 공동(cavity; 105)을 식각하여 형성한다. 이때에, 본 발명에 따른 금속재(110)는 중량 동박(heavy Cu)을 사용할 수 있으며, 중량 동박이란 두께가 400㎛이상 되는 동박을 의미한다.
도2b는 본 발명에 따라 금속재 내부에 공동을 형성한 모습을 본 발명에 따른 양호한 실시예로서, 도2b의 공동(105)은 사진 식각 공정을 진행해서 금속재(110)의 원하는 부위에 형성할 수 있다. 사진 식각 공정은 감광성 물질을 도포하고 주어진 패턴에 따라 노광한 후 감광성 물질을 선택적으로 식각 제거하여 마스크를 형성한 후 마스크가 노출한 부분을 식각하는 공정이다. 이어서, 도2c를 참조하면 식각 형성된 공동의 밑면에 접착제(adhesive; 120)를 발라 그 위에 칩(100)을 실장하게 된다. 본 발명에 따른 접착제의 양호한 실시예로서 에폭시 수지가 이용될 수 있다. 본 발명의 양호한 실시예로서 접착제(adhesive)는 디스펜싱(dispensing) 방법으로 공동의 밑면에 도포할 수 있다.
이어서, 도2d를 참조하면 디스펜싱 방식으로 공동(105)의 밑면에 준비된 접착제(120) 위에 칩(100)을 실장한다. 그리고나면, 도2e에서와 같이 절연체(130)를 칩(100) 위에 형성하게 되는데, 양호한 실시예로서 액상 절연체를 디스펜싱 처리하거나 또는 레진 필름 또는 동박이 도포된 레진(RCC)를 밀착 가압하여 절연층을 밀봉 형성할 수 있다.
이어서 도2f를 참조하면, 칩(100) 상부에 형성한 절연층(130)에 레이저 드릴 방식으로 비아홀(140)을 형성할 수 있으며, 도금을 진행하여 비아홀(140)을 충진하고, 기판 표면에 형성된 동박을 사진 식각 공정을 진행하여 동박 회로 (150)를 형성할 수 있다.
이와 같이 해서 제작된 본 발명에 따른 능동 소자 내장형 인쇄회로기판은 그 자체로서 패키지 기판으로 사용될 수도 있고, 혹은 빌드업 공법의 내층 코어 또는 작은 모듈로서 역할을 할 수 있다.
도3은 본 발명에 따라 제작된 능동소자 내장형 기판을 패키지 기판으로 제작하는 실시예를 나타낸 도면이다. 도3을 참조하면, 본 발명에 따라 능동소자가 내장된 인쇄회로기판 위에 솔더 레지스트(170)를 도포하고, 패드 위에는 솔더 볼(180)을 형성한다. 솔더 레지스트는 당업계에서 사용하는 대로 종래의 프린트 방식으로 도포할 수 있다.
도4a 내지 도4d는 본 발명의 양호한 실시예로서 본 발명에 따라 제작된 능동소자 내장형 기판을 내층 코어로 이용하여 빌드업 다층 인쇄회로기판을 형성하는 실시예를 나타낸 도면이다. 도4a를 참조하면, 본 발명에 따라 중량 동박(110)의 공동(cavity) 내에 칩(100)이 실장된 내장형 인쇄회로기판의 상하 양면에 절연층과 동박을 적층하고 열압착 라미네이트(laminate)하여 내층 코어를 형성한다.
도4b는 본 발명의 양호한 실시예에 따라 능동소자가 내장된 내층 코어 단면을 나타낸 도면으로서, 양면에는 동박이 절연체 위에 도포되어 있다.
도4c를 참조하면, 절연층 위의 동박을 박리하고, 칩과의 접속이 필요한 부위 또는 상층/하층간에 관통홀이 필요한 부위에 대해 드릴링을 수행한다. 이어서, 동도금을 수행하여 비아 홀과 관통홀을 충진하도록에 동박을 표면에 형성하고, 동박 표면에 감광성 레지스트를 도포하고 주어진 회로 패턴을 사진, 현상 및 식각하여 동박 회로(150)를 형성하고, 비아 홀(140)과 관통홀(210)을 형성한다. 감광성 레지스트를 도포하고 주어진 패턴에 따라 노광하고, 형상한 후 동박을 마스크 패턴에 따라 식각하는 사진 공정은 당업계에서 늘 사용하는 종래 기술이므로 상세한 설명을 생략한다. 이어서, 내층 코어에 절연층에 동박이 도포되어 있는 외층 기판을 적층한 후 열압착 라미네이트(laminate)하고, 주어진 회로 패턴에 따라 위에서 설명한 사진 공정을 반복 진행하여 층간 비아 홀(250)과 동박 회로(260)을 패턴 형성한다. 도4d를 참조하면, 열방출을 위한 관통홀(220)과 통전을 위한 관통홀(210)이 형성된 모습이 도시되어 있다.
전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어 질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명에 따른 능동소자 내장형 인쇄회로기판은 금속재에 형성한 공동에 칩이 실장되므로, 전자파 차폐 효과와 함께 열방산 특성을 개선할 수 있다. 그 결과 본 발명에 따른 능동소자 내장형 인쇄회로기판은 열전도성이 우수 한 칩 실장 패키지로 사용되거나 또는 다층 인쇄회로기판의 내층 코어로 이용될 수 있다.

Claims (6)

  1. 능동 소자 내장형 인쇄회로기판을 제작하는 방법에 있어서
    (a) 두께가 400 ㎛ 이상인 중량 동박(heavy copper)에 상기 능동소자를 실장할 부위를 식각 제거하여 공동(cavity)을 형성하는 단계;
    (b) 상기 금속제 내에 식각 형성된 공동의 밑면에 에폭시 수지 접착제(adhesive)를 도포하고 상기 에폭시 수지 접착제 위에 상기 능동 소자를 실장 고정하는 단계; 및
    (c) 상기 능동소자가 공동 내부에 실장된 금속재의 표면에 액상 절연체를 디스펜싱 처리하거나, 레진 필름 또는 동박이 도포된 레진(RCC)를 밀착 가압하여 절연층을 밀봉 형성하는 단계
    (d) 상기 절연층에 마이크로 비아홀 또는 관통홀들을 가공하고 동도금 및 사진 식각 공정을 통해 동박 회로를 형성하는 단계
    를 포함하되, 상기 관통홀들 중 일부는 상기 중량 동박을 관통하도록 하는 것을 특징으로 하는 능동소자 내장형 인쇄회로기판 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
KR1020070019413A 2007-02-27 2007-02-27 능동소자 내장형 인쇄회로기판 제조 방법 KR100888561B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070019413A KR100888561B1 (ko) 2007-02-27 2007-02-27 능동소자 내장형 인쇄회로기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070019413A KR100888561B1 (ko) 2007-02-27 2007-02-27 능동소자 내장형 인쇄회로기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20080079384A KR20080079384A (ko) 2008-09-01
KR100888561B1 true KR100888561B1 (ko) 2009-03-12

Family

ID=40020317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070019413A KR100888561B1 (ko) 2007-02-27 2007-02-27 능동소자 내장형 인쇄회로기판 제조 방법

Country Status (1)

Country Link
KR (1) KR100888561B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150020107A (ko) * 2013-08-15 2015-02-25 인텔 코오퍼레이션 투사 패턴화를 이용한 내장 다이를 갖는 기판의 제조 및 연관된 패키지 구성들

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101582546B1 (ko) * 2009-08-13 2016-01-19 해성디에스 주식회사 내장형 기판 및 그 제조방법
KR101154352B1 (ko) * 2010-06-29 2012-06-14 엘지이노텍 주식회사 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
KR101472640B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 회로 기판 및 회로 기판 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709897B2 (en) 2002-01-15 2004-03-23 Unimicron Technology Corp. Method of forming IC package having upward-facing chip cavity
KR20070037939A (ko) * 2005-10-04 2007-04-09 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100789530B1 (ko) 2006-11-20 2007-12-28 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709897B2 (en) 2002-01-15 2004-03-23 Unimicron Technology Corp. Method of forming IC package having upward-facing chip cavity
KR20070037939A (ko) * 2005-10-04 2007-04-09 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100789530B1 (ko) 2006-11-20 2007-12-28 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150020107A (ko) * 2013-08-15 2015-02-25 인텔 코오퍼레이션 투사 패턴화를 이용한 내장 다이를 갖는 기판의 제조 및 연관된 패키지 구성들
KR101725534B1 (ko) * 2013-08-15 2017-04-11 인텔 코포레이션 투사 패턴화를 이용한 내장 다이를 갖는 기판의 제조 및 연관된 패키지 구성들

Also Published As

Publication number Publication date
KR20080079384A (ko) 2008-09-01

Similar Documents

Publication Publication Date Title
KR100811034B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
JP2007180105A (ja) 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
KR20060026130A (ko) 칩패키지를 실장한 인쇄회로기판 및 그 제조방법
JP2013211526A (ja) 部品内蔵基板及びその製造方法
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101181105B1 (ko) 방열회로기판 및 그 제조 방법
JP2002093957A (ja) 電子回路装置およびその製造方法
TWI658761B (zh) 電路板及其製作方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
KR100976201B1 (ko) 인쇄회로기판 및 그 제조 방법
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP2008124247A (ja) 部品内蔵基板及びその製造方法
US9345125B2 (en) Wiring substrate
KR100827315B1 (ko) 전자소자 내장 인쇄회로기판 제조방법
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
TWI581688B (zh) 內埋式元件封裝結構及其製作方法
JP2010062199A (ja) 回路基板
JP2016134621A (ja) 電子部品内蔵型印刷回路基板及びその製造方法
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP4287757B2 (ja) 回路部品内蔵モジュール及びその製造方法
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
KR100858032B1 (ko) 능동 소자 내장형 인쇄회로기판 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee