TWI826009B - 用於接合元件的結構 - Google Patents
用於接合元件的結構 Download PDFInfo
- Publication number
- TWI826009B TWI826009B TW111135951A TW111135951A TWI826009B TW I826009 B TWI826009 B TW I826009B TW 111135951 A TW111135951 A TW 111135951A TW 111135951 A TW111135951 A TW 111135951A TW I826009 B TWI826009 B TW I826009B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive
- interface feature
- feature
- conductive interface
- features
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 158
- 238000000034 method Methods 0.000 claims description 35
- 238000005304 joining Methods 0.000 claims description 29
- 238000007789 sealing Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 69
- 239000010949 copper Substances 0.000 description 49
- 229910052751 metal Inorganic materials 0.000 description 49
- 239000002184 metal Substances 0.000 description 49
- 239000007789 gas Substances 0.000 description 36
- 239000000463 material Substances 0.000 description 33
- 238000000137 annealing Methods 0.000 description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 239000004020 conductor Substances 0.000 description 19
- 229910052802 copper Inorganic materials 0.000 description 18
- 238000005259 measurement Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000005498 polishing Methods 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 239000012811 non-conductive material Substances 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000008901 benefit Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 230000035699 permeability Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 210000002381 plasma Anatomy 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000031068 symbiosis, encompassing mutualism through parasitism Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052815 sulfur oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0109—Bonding an individual cap on the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/033—Thermal bonding
- B81C2203/036—Fusion bonding
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/038—Bonding techniques not provided for in B81C2203/031 - B81C2203/037
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80009—Pre-treatment of the bonding area
- H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
- H01L2224/80031—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by chemical means, e.g. etching, anodisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80009—Pre-treatment of the bonding area
- H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
- H01L2224/80047—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by mechanical means, e.g. severing, pressing, stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8034—Bonding interfaces of the bonding area
- H01L2224/80345—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80909—Post-treatment of the bonding area
- H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Ceramic Products (AREA)
Abstract
本發明揭示一種接合結構。該接合結構包括第一元件及沿著接合界面接合至該第一元件之第二元件。該接合界面具有細長傳導性界面特徵及非傳導性界面特徵。該接合結構亦包括積體裝置,其耦接至或形成有該第一元件或該第二元件。該細長傳導性界面特徵具有穿過該細長傳導性界面特徵之厚度之一部分的凹座。該非傳導性界面特徵之一部分安置於該凹座中。
Description
技術領域大體上係關於接合結構,且詳言之,係關於提供兩個元件(例如,兩個半導體元件)之間的經改良密封之接合結構。
相關申請之交叉引用
本申請主張2018年12月28日提交的題為「STRUCTURES FOR BONDING ELEMENTS」之美國專利申請第16/235,585號及2018年6月18日提交的題為「CAVITY PACKAGES」之美國臨時專利申請第62/686,534號之優先權,且亦要求2018年5月14日提交的題為「CAVITY PACKAGES」之美國臨時專利申請第62/671,377號之優先權,該等申請中之每一者之全部內容被以引用的方式併入本文中。
在半導體裝置製造及封裝中,使一些積體裝置對外部環境密封以便例如減少污染,維持真空或某些壓力,或防止對積體裝置之損壞。舉例而言,一些微機電系統(MEMS)裝置包括由用諸如焊料之黏著劑附著至基板的蓋界定之一空腔。然而,一些黏著劑可為氣體可滲透的,使得氣體可隨時間流逝而穿過黏著劑且至空腔內。濕氣或諸如氫氣或氧氣之某些氣體可損害敏感性積體裝置。諸如焊料之其他黏著劑產生其自身的長期可靠性問題。因此,存在對用於積體裝置之經改良密封件的持續需求。
本發明的一種實施態樣為一種接合結構,其包含:第一元件;第二元件,其沿著接合界面接合至該第一元件,該接合界面包含細長傳導性界面特徵及一非傳導性界面特徵;及積體裝置,其耦接至或形成有該第一元件或該第二元件,其中該細長傳導性界面特徵包含穿過該細長傳導性界面特徵之厚度之一部分的凹座,且其中該非傳導性界面特徵之一部分安置於該凹座中。
本發明的另一種實施態樣為一種接合結構,其包含:第一元件,其包含第一傳導性界面特徵及第一非傳導性界面特徵;及第二元件,其包含第二傳導性界面特徵及第二非傳導性界面特徵,該第二傳導性界面特徵沿著接合界面接合至該第一傳導性界面特徵,且該第二非傳導性界面特徵沿著該接合界面接合至該第一非傳導性界面特徵,其中該第一傳導性界面特徵之沿著該第一傳導性界面特徵之側向尺寸截取的第一橫截面具有沿著橫向於該側向尺寸之垂直尺寸的第一總厚度,其中該第一傳導性界面特徵之沿著該第一傳導性特徵之該側向尺寸的第二橫截面具有沿著該垂直尺寸之第二總厚度,該第一總厚度與該第二總厚度不同,且其中該第一傳導性界面特徵具有與該接合界面相對之背側,該非傳導性界面特徵覆蓋該第一傳導性界面特徵之該背側。
本發明的另一種實施態樣為一種半導體元件,其包含:金屬界面特徵,其包含穿過該金屬界面特徵之厚度之一部分的凹座;非傳導性界面特徵,其包含側向鄰近該金屬界面特徵安置之第一部分,及安置於該凹座中之第二部分;及積體裝置,其耦接至或形成有該半導體元件,該積體裝置與該金屬界面特徵電連通,其中該金屬界面特徵具有前側及背側,該金屬界面特徵之該前側之至少一部分經組態以接合至另一元件,該非傳導性界面特徵之該第一部分經組態以接合至另一元件,且該非傳導性界面特徵之第三部分覆蓋該第一傳導性界面特徵之該背側。
本發明的另一種實施態樣為一種接合結構,其包含如請求項25所述之半導體元件,該接合結構包含第二半導體元件,該第二半導體元件包含第二金屬界面特徵及第二非傳導性特徵,其中該金屬界面特徵及該非傳導性界面特徵在無介入黏著劑之情況下分別接合至該第二金屬界面特徵及該第二非傳導性界面特徵。
本發明的另一種實施態樣為一種形成設備之方法,該方法包含:形成包含第一細長傳導性界面特徵及第一非傳導性界面特徵之第一元件;形成包含第二細長傳導性界面特徵及第二非傳導性界面特徵之第二元件;及沿著接合界面接合該第一元件與該第二元件,該接合界面包含該第一細長傳導性界面特徵及該第二細長傳導性界面特徵,及該第一非傳導性界面特徵及該第二非傳導性界面特徵;其中第一細長傳導性界面結構形成於該第一元件中之非傳導性柱上。
本發明的另一種實施態樣為一種接合結構,其包含:第一元件,其包含第一傳導性層及非傳導性界面特徵,該第一傳導性層具有沿著其長度變化之厚度;及第二元件,其包含直接接合至該第一元件之第二傳導性層,該第一元件包含內嵌於該第一元件之第一非傳導性層中的第一細長傳導性層;及其中該第一元件及該第二元件之該等接合之第一及第二細長傳導性層包含包括複數個轉彎之迷宮狀結構。
1:接合結構
2:第二半導體元件
3:第一半導體元件
4:積體裝置
5:空腔
6:壁
7:內表面
8:外表面
9:外部表面
10:界面結構
11:接合層
12:傳導性特徵
12a:傳導性特徵
12b:傳導性特徵
12A:傳導性特徵
12B:傳導性特徵
12C:傳導性界面特徵
14:非傳導性特徵
14a:非傳導性特徵
14b:非傳導性特徵
20:電互連件
34:傳導性界面特徵
36:傳導性跡線
37:電子組件
37A:電子組件
37B:電子組件
38:電子組件
38A:電子組件
38B:電子組件
38C:電子組件
39:間隙
44:延伸之寬度部分
49:溝槽
50:介電柱
51:介電性島狀物
52:下伏部分
54:鄰近部分
100:半導體元件
112a:第一區段
112b:橫向區段
112c:第二區段
112d:傳導性區段
112e:傳導性區段
112f:傳導性區段
115a:凹進空間
115b:凹進空間
120:初始間隙
125:直接接合之接觸
130:界面
200:退火前
202:退火後
204:銅(Cu)區域
206:氧化物區域
218:凹座
219:凹進表面
220:背側
220a:背側
220b:背側
222:前側
d1:位移尺寸
d2:凹座之尺寸
d3:凹座之尺寸
l:長度
t0:界面寬度
tc:導體寬度
t1:厚度
t2:厚度
t3:厚度
t4:厚度
t5:厚度
w:寬度
w':延伸之寬度
x:長度
y:寬度
一種半導體元件,其包含:一第一細長傳導性層,其內嵌於一非傳導性層中,該第一細長傳導性層具有沿著其長度變化之一厚度;一第二細長傳導性層,其內嵌於該非傳導性層中;及一積體裝置,該第一細長傳導性層及該第二細長傳導性層圍繞該積體裝置安置,其中該第一細長傳導性層及該第二細長
傳導性層包含一迷宮狀結構(maze-like structure),其包括複數個轉彎。
[圖1A]為根據各種具體實例的接合結構之示意性側視剖面圖。
[圖1B]至[圖1K]為沿著接合結構之接合界面界定的界面結構之各種具體實例之部分示意性剖面平面圖。
[圖2A]為圖1A至圖1B中所示之接合結構之界面結構之示意性剖面平面圖。
[圖2B]為具有延伸穿過接合界面之一或多個電互連件的一界面結構之示意性剖面平面圖。
[圖2C]為圖1C之界面結構之示意性剖面平面圖。
[圖2D]為具有圍繞空腔安置以界定實際上環形輪廓的複數個傳導性界面特徵之界面結構之示意性剖面平面圖,其中每傳導性界面特徵包含主要環形輪廓。
[圖2E]為具有圍繞空腔安置以界定實際上環形輪廓的複數個傳導性界面特徵之界面結構之示意性剖面平面圖,其中該複數個傳導性特徵包含由間隙間隔之複數個區段。
[圖2F]為根據一些具體實例的接合結構之示意性側視剖面圖。
[圖2G]為根據各種具體實例的接合結構之示意性側視剖面圖。
[圖3A]為第一半導體元件及第二半導體元件的在使兩個元件在一起前之示意性側橫截面圖。
[圖3B]為在將接合區域直接接合在一起後的中間接合結構之示意性側橫截面圖。
[圖3C]為在將接觸特徵直接接合在一起後的接合結構之示意性側橫截面圖。
[圖4A]為展示在退火前及退火後的銅(Cu)區域及元件之氧化物區域之表面層面之量測之曲線圖。
[圖4B]展示一曲線圖,其展示在退火前的銅(Cu)區域及元件之氧化物區域
之量測。
[圖4C]展示在於300℃下退火達一小時後在圖4B中的銅(Cu)區域及元件之氧化物區域之表面層面之量測之曲線圖。
[圖5]為安置於空腔周圍的具有傳導性界面特徵及非傳導性界面特徵之元件之示意性俯視剖面圖。
[圖6A]為根據一個具體實例的沿著傳導性界面特徵之長度截取的在圖5中展示之半導體元件之橫截面圖。
[圖6B]為根據一個具體實例的沿著傳導性界面特徵之長度截取的圖5之半導體元件之橫截面圖。
[圖6C]為根據另一具體實例的沿著傳導性界面特徵之長度截取的圖5之半導體元件之橫截面圖。
[圖6D]為圖6C中展示的傳導性及非傳導性特徵之一部分之俯視平面圖。
[圖7A]為根據一個具體實例的跨傳導性界面特徵之寬度截取的圖5之半導體元件之橫截面圖。
[圖7B]為跨在如與圖7A之橫截面相比沿著長度之不同位置處的傳導性界面特徵之寬度截取的圖5之半導體元件之橫截面圖。
[圖8A]為根據一個具體實例的沿著傳導性界面特徵之長度截取的接合結構之橫截面圖。
[圖8B]為根據另一具體實例的沿著傳導性界面特徵之長度的接合結構之橫截面圖。
[圖9A]為傳導性界面特徵之橫截面側視圖,其具有形成於其中之凹座。
[圖9B]為在圖9A中展示的傳導性界面特徵之自上而下平面圖。
[圖9C]為在圖9A及圖9B中展示的傳導性界面特徵之自下而上視圖。
[圖10]為根據一些具體實例的半導體元件之一部分之橫截面圖。
本文中所揭示之各種具體實例係關於具有一傳導性界面特徵及一非傳導性特徵之半導體元件。本文中所揭示之各種具體實例係關於以實際上密封半導體元件之積體裝置以與外部環境隔絕的方式連接兩個元件(其可包含半導體元件)之界面結構。舉例而言,在一些具體實例中,半導體元件可包含傳導性界面特徵(例如,銅或Cu層)及非傳導性界面特徵(例如,氧化矽層)。舉例而言,在一些具體實例中,接合結構可包含沿著界面結構相互接合之複數個半導體元件。積體裝置可耦接至或形成有半導體元件。舉例而言,在一些具體實例中,接合結構可包含微機電系統(MEMS)裝置,其中一蓋(第一半導體元件)接合至一載體(第二半導體元件)。MEMS元件(積體裝置)可安置於至少部分地由該蓋及該載體界定之空腔中。
在一些具體實例中,半導體元件之傳導性界面特徵可包含凹座,且該非傳導性界面特徵之一部分可安置於該凹座中。在一些具體實例中,傳導性界面特徵中之凹座可防止和/或減輕在對半導體元件退火時之小凸起形成。
在一些配置中,該界面結構可包含安置於積體裝置周圍之一或多個傳導性界面特徵,及連接第一與第二半導體元件且界定實際上環形或實際上閉合輪廓之一或多個非傳導性界面特徵。在一些具體實例中,界面結構可包含第一傳導性界面特徵、第二傳導性界面特徵及安置於第一傳導性界面特徵與第二傳導性界面特徵之間的固態非傳導性界面特徵。在一些具體實例中,每一半導體元件可包含相關聯之傳導性界面特徵,且傳導性界面特徵可彼此直接接合以連接兩個半導體元件。
圖1A為根據各種具體實例的接合結構1之示意性側視剖面圖。圖2A為圖1A至圖1B中所展示的接合結構1之界面結構10之示意性剖面平面圖。接
合結構1可包括一第一半導體元件3,其沿著界面結構10接合至一第二半導體元件2。如本文中所解釋,第一半導體元件3與第二半導體元件2之對應的接合層11可在無介入黏著劑之情況下彼此直接接合。如下文所解釋,界面結構10可包括內嵌於包圍之非傳導性界面特徵或非傳導性特徵14中之傳導性界面特徵或傳導性特徵12。如本文中所解釋,每一元件3、2之接合層11可包括可接合以界定密封件之傳導性及非傳導性界面特徵。如圖1A中所展示,傳導性特徵12、非傳導性特徵14可垂直地延伸至半導體元件內(例如,至接合層11內),使得傳導性特徵12、非傳導性特徵14可在從一個半導體元件朝向另一半導體元件之方向上延伸,例如,相對於接合結構垂直地延伸。第一及第二半導體元件可界定空腔5,積體裝置4至少部分地安置於該空腔中。在所說明之具體實例中,第一半導體元件3可包含一蓋,其經成形以界定該空腔,或其安置於第二半導體元件2中之空腔上。舉例而言,半導體元件3可包含一壁6,其安置於積體裝置4周圍且將空腔5與外部環境分開。在其他具體實例中,積體裝置4可形成於第二半導體元件2之接合層11之一部分上或為第二半導體元件2之接合層11之一部分,且駐留於形成於第一半導體元件3之壁6之周邊內之空腔5內部。在各種具體實例中,壁6及蓋可包含諸如矽之半導體材料。在其他具體實例中,壁6及頂蓋可包含聚合物、陶瓷、玻璃或其他合適材料。空腔5可包含空氣空腔、真空,或可用合適的填料材料填充。雖然第一元件3及第二元件2在本文中經描述為半導體元件,但在其他具體實例中,第一元件3及第二元件2可包含任何其他合適類型之元件,元件可包含或可不包含半導體材料。舉例而言,元件2、3可包含各種類型之光學裝置,在一些具體實例中,光學裝置可不包含半導體材料。
第二半導體元件2可包含具有外部表面9之載體,第一半導體元件3接合至該外部表面。在一些具體實例中,該載體可包含基板,諸如,半導體基板(例如,具有傳導性互連件之矽***物)、印刷電路板(PCB)、陶瓷基板、
玻璃基板或任一其他合適載體。在此類具體實例中,載體可在積體裝置4與較大的封裝結構或電子系統(圖中未示)之間傳送信號。在一些具體實例中,該載體可包含積體裝置晶粒,諸如,經組態以處理由積體裝置4傳導之信號的處理器晶粒。在所說明之具體實例中,積體裝置4包含MEMS元件,諸如,MEMS開關、加速度計、陀螺儀等。積體裝置4可耦接至或形成有第一半導體元件3或第二半導體元件2。
在一些組態中,將積體裝置4與外部環境隔離或分開(例如,防止曝露於氣體及/或污染物)可為重要的。舉例而言,對於一些積體裝置,曝露於非吾人所樂見之材料諸如濕氣或氣體(諸如,氫氣、氧氣、硫或氮之氧化物或其各種組合等)可損壞積體裝置4或其他組件。因此,提供實際上或實質上密封(例如,氣密密封或幾乎氣密密封)空腔5及積體裝置4以與非吾人所樂見之材料隔絕的界面結構10可為重要的。如圖1A及2A中所展示,界面結構10可經配置以防止或實質上抑制非吾人所樂見之材料從結構1之外表面8或外部環境穿過界面結構10至結構1之內表面7。
揭示之具體實例可利用具有低氣體滲透速率之材料,且可配置該等材料以便減少或消除氣體進入至空腔5內。在其他具體實例中,空腔5可填充有不同材料(例如,氮)以為了裝置4之最適宜效能而維持一定壓力。在一些具體實例中,此填料氣體自空腔內部至外部之滲透經減少或消除可為有益的,以針對裝置4在產品之壽命上的持續效能而維持該壓力。舉例而言,某些氣體(諸如,氫氣)穿過金屬之滲透率可顯著低於氣體穿過其他材料(諸如,介電材料或聚合物)之滲透率。舉例而言,氫氣可在外表面8處或附近解離成其組成原子。經解離之原子可擴散穿過壁6或界面結構10,且在內表面7處或附近重組。氫氣穿過金屬之擴散率可大致與壓力之平方根成比例。諸如稀有氣體之其他氣體完全不會滲透金屬。藉由比較,氣體可較快地(例如,與壓力成比例)穿過聚合物或玻璃
(氧化矽)材料,此係由於氣體分子無需在外表面8處解離成原子即可穿過。
因此,本文中揭示之具體實例可有益地使用圍繞積體裝置4界定實際上環形或閉合圖案(見圖2A至圖2E)以將接合結構之內部區域(例如,空腔5及/或積體裝置4)對外部環境及有害氣體密封之金屬。有益地,在一些具體實例中,金屬圖案可包含積體裝置4周圍的完全閉合之迴路,其相對於其他配置可改良密封性。在一些具體實例中,金屬圖案可包含圍繞裝置4的不完全環形圖案(例如,大部分或部分環形),使得金屬中可存在一或多個間隙。由於氣體穿過金屬(諸如,銅)之滲透率顯著小於氣體穿過介電質或非傳導性材料(諸如,氧化矽、氮化矽等)之滲透率,因此界面結構10可提供針對接合結構1之內部區域的改良密封件。
然而,在一些具體實例中,可能不希望利用僅包括金屬或寬度相當大的金屬線之界面結構10。當界面結構10包括寬金屬線或圖案時,該金屬在化學機械拋光(CMP)或其他處理步驟期間可經歷顯著凹陷。金屬線之凹陷可不利地影響將第一半導體元件3之金屬線接合至第二半導體元件2的能力,特別在使用直接金屬至金屬接合技術時。因此,在各種具體實例中,界面結構10可包括一或多個傳導性特徵12,該一或多個傳導性特徵內嵌有一或多個非傳導性特徵14或以其他方式鄰近於該一或多個非傳導性特徵。該等傳導性界面特徵可提供有效障壁以便防止或減少非吾人所樂見材料至空腔5內及/或至積體裝置4之滲透,及/或防止或減少在空腔5中填充的想要之氣體至外部之滲透。此外,可使該等傳導性界面特徵足夠薄且可使其散佈或內嵌有非傳導性界面特徵,以便減小或消除凹陷之不利影響。
在本文中所揭示之一些具體實例中,界面結構10可由第一半導體元件上之第一界面特徵及第二半導體元件上之第二界面特徵界定。第一界面特徵(包含傳導性及非傳導性特徵)可接合至對應的第二界面特徵以界定界面結構
10。在一些具體實例中,界面結構10可包含分開來接合至第一半導體元件3及第二半導體元件2之單獨結構。舉例而言,在一些具體實例中,壁6可提供為單獨打開框,其中面向該框提供大體平坦半導體元件3。第二界面結構(圖中未示)可包含介入結構,其在無介入黏著劑之情況下直接接合在該打開框與半導體元件3之間,藉此形成與圖1A中展示之空腔類似的圍封空腔5。該界面結構10可提供第一半導體元件3和與第二半導體元件2之間的機械及/或電連接。在一些具體實例中,界面結構10可僅提供元件3、2之間的機械連接,其可用以使空腔5及/或積體裝置4對外部環境密封。在其他具體實例中,界面結構10亦可提供元件3、2之間的電連接,以用於例如接地及/或用於電信號之傳輸。在其他具體實例中,界面結構10可提供元件3、2之間的光學連接。如下文關於圖3A至圖3C更詳細地解釋,傳導性界面特徵可在無介入黏著劑之情況下及在未施加外部壓力或電壓之情況下直接相互接合。舉例而言,可製備第一和第二界面特徵之接合表面(例如,接合層11)。該等接合表面可經拋光或平坦化,經活化,且用合適物種封端。舉例而言,在各種具體實例中,一個或兩個接合表面可包含矽基介電材料,例如,氧化矽。可將接合表面拋光至小於2nm(例如,小於1nm、小於0.5nm等)之均方根(rms)表面粗糙度。可藉由例如包含大氣壓或真空電漿方法之製程來活化拋光之接合表面。在各種具體實例中,接合表面可用氮封端,例如,藉由使用例如含氮溶液之濕式或乾式蝕刻(例如,非常輕微蝕刻(VSE))或藉由使用用氮之電漿蝕刻。如本文中所解釋,可使接合表面接觸以在未施加外部壓力之情況下在室溫下形成直接接合。在一些具體實例中,半導體元件3、2可經加熱至一較高溫度以加強接合,例如,非傳導性特徵之間的接合。半導體元件3、2可經進一步加熱以改良半導體3與2之對置接合表面之間的接合強度,及形成半導體3與2之間的界面結構10處的可靠電及機械接觸。結合揭示之具體實例中之每一者使用的直接接合製程之額外細節可貫穿美國專利第7,126,212號、第8,153,505號、第
7,622,324號、第7,602,070號、第8,163,373號、第8,389,378號、第7,485,968號、第8,735,219號、第9,385,024號、第9,391,143號、第9,431,368號、第9,953,941號及第10,032,068號及貫穿美國專利申請公開案第2017/0200711號發現,該等專利中之每一者之內容在此被以引用的方式全部且出於所有目的併入本文中。在一些具體實例中,元件3、2兩者之傳導性界面特徵及元件3、2兩者之非傳導性界面特徵係同時地彼此直接接合。
應瞭解,雖然所說明具體實例係針對MEMS接合結構,但任何合適類型之積體裝置或結構可結合所揭示具體實例使用。舉例而言,在一些具體實例中,第一半導體元件及第二半導體元件可包含積體裝置晶粒,例如,處理器晶粒及/或記憶體晶粒。另外,雖然所揭示具體實例包括空腔5,但在其他配置中,空腔可不存在。舉例而言,本文中揭示之具體實例可供任何合適之積體裝置或積體裝置晶粒利用,其中可能需要將活性組分對外部環境、氣體、液體、電漿或非吾人所樂見之材料密封。此外,所揭示具體實例可用以實現其他目標。舉例而言,在一些配置中,所揭示界面結構10可用以提供電磁屏蔽以減少或阻止非吾人所樂見之電磁輻射進入結構1,及/或用以阻止各種類型的信號洩漏。當然,空腔可用任何合適之流體填充,任何合適流體諸如可改良結構1之熱、電或機械特性的液體、氣體或其他合適物質。
圖1B至圖1K為界面結構10之各種具體實例之示意性部分剖面平面圖。應理解,說明之圖案可完全環形或不完全環形地圍繞受保護區域(諸如,圖1A之空腔5)延伸,以界定實際上環形或實際上閉合輪廓。如本文中所使用,實際上環形結構可包括圓環形結構,以及界定實際上閉合輪廓(例如,正方形或其他多邊形)之非圓環形結構。如圖1B至圖1K中所示,界面結構10可包含一個或複數個傳導性特徵12及一個或複數個非傳導性特徵14。如圖1A中所示,傳導性特徵12及非傳導性特徵14可垂直地延伸穿過第一半導體元件3及/或第二半導
體元件2之部分,例如,垂直地穿過接合層11之部分。舉例而言,傳導性特徵12及非傳導性特徵14可垂直地延伸穿過第一半導體元件3及/或第二半導體元件2(例如,在不平行於或垂直於半導體元件3、2之主表面的方向上)至少0.05微米、至少0.1微米、至少0.5微米或至少1微米之一段垂直距離。舉例而言,傳導性特徵12及非傳導性特徵14可垂直地延伸穿過第一半導體元件3及/或第二半導體元件2在0.05微米至5微米之範圍中、在0.05微米至4微米之範圍中、在0.05微米至2微米之範圍中或在0.1微米至5微米之範圍中的一段垂直距離。藉由使傳導性特徵12及非傳導性特徵14延伸穿過第一半導體元件3及/或第二半導體元件2之部分,傳導性特徵12及非傳導性特徵14可提供密封件,在半導體元件3、2與界面結構10之間無間隙。在半導體元件3、2上提供之傳導性特徵12及非傳導性特徵14可提供大體平坦表面用於接合兩個半導體元件。
傳導性特徵12可包含任何合適導體,諸如,金屬。舉例而言,傳導性特徵12可包含銅、鋁、鎳、鎢、鈦、鉭或其各種合金或對諸如空氣、氫、氮、水、濕氣等之流體/氣體充分不可滲透的任一其他合適金屬。非傳導性特徵14可包含任何合適之非傳導性材料,諸如,介電質或半導體材料。舉例而言,在一些具體實例中,非傳導性特徵14可包含氧化矽。在其他具體實例中,非傳導性特徵14可包含氮化矽、碳化矽或碳氮化矽。雖然在圖1A僅展示一個非傳導性特徵14,但應理解,其可包含一或多個非傳導性材料層。舉例而言,一或多個氧化矽、氮化矽等層。有益地,傳導性特徵12及非傳導性特徵14兩者之使用可提供改良之密封以防止非吾人所樂見之材料自外部環境穿過至空腔5內及/或至裝置4。如上文所解釋,諸如金屬之導體可通常提供對許多氣體之改良的密封性。然而,與導體、金屬或半導體相比,某些氣體較不容易滲透一些非傳導性材料(例如,介電質)。在結構上混合傳導性特徵12與非傳導性特徵14可提供穩健密封件以防止許多不同類型的非吾人所樂見之材料(諸如,氣體、電漿、離子及流體)進入空腔及/
或影響裝置4之效能。
在圖1B之具體實例中,提供了僅一個傳導性特徵12,其可為完全環形。該傳導性特徵12可內嵌於一或多個非傳導性特徵14中以界定實際上環形或實際上閉合之輪廓。舉例而言,在一些具體實例中,傳導性特徵12可內嵌於塊狀非傳導性材料中。在其他應用中,傳導性特徵12可內嵌於多於一個層(圖中未示)中。舉例而言,傳導性特徵12之頂部部分可內嵌於非傳導性特徵14中,且傳導性特徵12之下部部分可內嵌於不同材料中。在非傳導性特徵14下方之不同材料可包含半導體材料或其他合適材料。在其他具體實例中,非傳導性材料層可提供於傳導性特徵12之一個或對置側上。如圖2A中所展示,傳導性特徵12可以完全環形圖案圍繞空腔5及/或積體裝置4延伸。在圖2A中,舉例而言,傳導性特徵12以完全環形或閉合形狀圍繞空腔5及/或裝置4延伸,使得非傳導性特徵14之非傳導性材料不與傳導性特徵12交叉或相交。然而(例如,參見下文的圖2D及圖2E之描述),在其他具體實例中,在傳導性特徵12之部分之間可存在一或多個間隙,但不具有至空腔5之直接路徑。在一些具體實例中,傳導性特徵12之個別元件可為不完全環形的。舉例而言,傳導性特徵12之個別元件可為主要環形,例如,圍繞空腔5及/或積體裝置4延伸至少90°、至少180°、至少270°、至少350°或至少355°(例如,360°),同時合作界定一實際上環形或閉合界面結構10。此外,如上文所解釋,傳導性特徵12可垂直地延伸至且可嵌入於壁6之部分及/或第二半導體元件2之對應部分中。
包括圖1B至圖1K之實例圖案中之任一者的圖1A之結構可例如藉由半導體製造技術形成,半導體製造技術諸如藉由在基板上形成金屬線,其藉由在基板上沉積、圖案化及蝕刻並沉積氧化物,或藉由鑲嵌或雙金屬鑲嵌處理。理想地,待接合之金屬線係與包圍之非傳導材料齊平,或自非傳導性材料略微(例如,0.5nm至20nm)凹陷或突出地形成。金屬線之環形或大部分環形圖案
可使用半導體處理而形成於半導體元件3、2兩者上,用於彼此直接接合且創造防止氣體擴散之有效金屬密封件。
界面結構10可具有在1微米至1mm範圍內之界面寬度t 0 。傳導性特徵12可具有在0.1微米至50微米範圍中之導體寬度t c 。如上所解釋,圖1B中揭示之界面結構10可有益地提供防止氣體進入空腔5及/或與裝置4相互作用或氣體退出空腔至外部的有效密封件。此外,本文中所揭示之界面結構10可比其他類型之接合或界面薄,此可有利地減小總封裝佔據面積。
轉至圖1C,界面結構10可包括複數個傳導性特徵12及安置於鄰近傳導性特徵12之間的介入之固態(例如,非氣態)非傳導性特徵14。圖2C為圖1C中所示之界面結構10的示意性平面圖。如同圖1B之實施,界面結構10可安置於積體裝置4周圍,且可包含按一實際上環形或閉合輪廓(例如,在各種配置中,完全或不完全環形)配置之傳導性特徵12,以連接第一半導體元件3與第二半導體元件2。在圖1C及圖2C中,傳導性特徵12包含至少一個完全或絕對環形。在其他具體實例中,該等傳導性特徵可不同地成形,但可經配置以界定實際上環形或閉合輪廓。多個傳導性特徵12之使用可提供多個高度不可滲透材料層,以便減少非吾人所樂見之材料流入至空腔5內及/或氣體或想要之材料自空腔5流出至外部。與較寬特徵相比,利用由非傳導性特徵14隔開之多個薄傳導性特徵12可減小歸因於為達成給定程度之整體不滲透性之拋光引起的凹陷之影響。因此,在各種具體實例中,多個傳導性特徵12可圍繞彼此配置,例如,大部分或完全地圍繞裝置4及/或空腔5同心地配置,以提供有效氣體密封件。在一些具體實例中,安置於鄰近傳導性特徵12之間的非傳導性特徵14中之一者之寬度可小於多個傳導性特徵12中之一者之寬度t c 的10倍,且較佳地小於傳導特徵之寬度t c 的5倍。又,多個傳導性特徵12及/或非傳導性特徵14之長度可為界面結構之寬度之至少10倍。
轉至圖1D,在一些具體實例中,傳導性特徵12可包含以實際上環
形或閉合圖案圍繞空腔5及/或裝置4安置的複數個環形導體以作為傳導性特徵12A,及連接鄰近環形導體之複數個交叉導體以作為傳導性特徵12B。有利地,為環形及交叉導體的傳導性特徵12A、12B之使用可提供增大之接觸面積以用於利用直接接合之實施(以下解釋),可藉由例如創造傳導性特徵12及非傳導性特徵14之更均勻分佈來簡化CMP製程,且可提供歸因於傳導性材料之有益滲透性質的改良之氣體密封件。如同圖1B至圖1C之具體實例,在圖1D中,傳導性特徵12可定界閉合迴路,使得非傳導性特徵14不與傳導性特徵12相交或交叉。
圖1E至圖1G說明具有扭折的環形輪廓之傳導性特徵12,其中複數個傳導性區段112a至112c端對端地連接且相對於鄰近區段成角度。如同圖1B至圖1D之具體實例,傳導性特徵12可以實際上環形或閉合圖案(例如,以一完整環形)而安置於空腔5及/或裝置4周圍。圖1E至圖1G中所說明之扭折輪廓可包含在橫向方向上彼此間隔的第一區段112a及第二區段112c。第一區段112a及第二區段112c可由介入之橫向區段112b連接。第一區段112a及第二區段112c可沿著大體平行於在空腔5及/或積體裝置4周圍之至少部分環形路徑的方向而定向。橫向區段112b可橫切或不平行於第一區段112a及第二區段112c而定向。在一些具體實例中,非傳導性特徵14可不與傳導性特徵12交叉。
在各種實施中,如與直或非扭折之傳導性特徵12相比,傳導性特徵12之扭折環形輪廓可有助於具有用於不對準之增大之容差的直接接合,同時維持關於在拋光後的凹陷之效應之窄線之益處。舉例而言,在各種具體實例中,Z形或扭折圖案可促進兩個元件上的未對準之接觸結構之間的接觸。此外,扭折輪廓可減小在化學機械拋光(CMP)後的凹陷之效應,此係因為如與圍繞接合結構之內部連續地延伸之傳導性特徵相比,區段112a及112c沿著傳導性特徵之長度可較短。扭折輪廓可包括任何數目個傳導性特徵12。舉例而言,圖1E說明具有單一傳導性特徵12之扭折輪廓。圖1F說明由介入之非傳導性特徵14橫向地間隔的
複數個傳導性特徵12。如同圖1D,在圖1G中,間隔的環形導體的傳導性特徵12A可由為交叉導體的傳導性特徵12B接合。熟練的技術人員將理解,其他圖案可為合適的。
圖1H至圖1K說明具有不規則或Z形環形輪廓的傳導性特徵12,其中複數個傳導性區段112a至112f藉由一或多個彎曲區域111端對端地連接且相對於鄰近區段成角度。如圖1H至圖1K中所展示,區段112a至112f可以不規則圖案配置,其中區段112a至112f以不同定向成角度及/或具有不同長度。在其他配置中,區段112a至112f可以規則圖案沿著環形輪廓以相同或週期性之角度配置。在再其他配置中,傳導性特徵12可為彎曲或另外非線性的。相對於直線區段,此等特徵亦可增大用於不對準之容差,同時仍使用更易受凹陷影響且因此較早用於直接金屬至金屬接合中的相對窄的線。
圖2B為具有延伸穿過界面結構10之一或多個電互連件的一界面結構10之示意性剖面平面圖。如同圖2A,傳導性特徵12可安置於界面結構10內,圍繞空腔5及/或積體裝置4,以界定實際上環形或閉合輪廓,例如,完全環形輪廓。傳導性特徵12可包含具有大於寬度之長度(例如,具有至少五倍於寬度或至少十倍於寬度之長度)的細長特徵。然而,不同於圖2A中所示之界面結構10,圖2B之界面結構10包括部分或完全垂直地延伸穿過一或多個非傳導性特徵14的一個或複數個電互連件20。電互連件20可與積體裝置4及/或接合結構1之其他組件電連通,以便在結構1之各種組件之間傳送電力或信號。在一些具體實例中,電互連件20可自第一半導體元件3延伸至第二半導體元件2。如圖2B中所示,電互連件20可與傳導性特徵12向內間隔且電分離,傳導性特徵本身亦可用來電連接第一半導體元件3及第二半導體元件2中之電路。在其他具體實例中,電互連件20可自傳導性特徵12向外間隔。在再其他具體實例中,如下文所解釋,電互連件20可延伸穿過安置於複數個傳導性特徵12之間的介入之非傳導性特徵14。
電互連件20可經由界面結構10提供半導體元件3、2之間的電連通。在不平行或橫切於界面結構10之方向上提供互連件20可因此使界面結構10能夠充當兩個半導體元件3、2之間的機械及電連接。互連件20可包含任何合適之導體,諸如,銅、金、鎢、鈦、錫等。在各種配置中,互連件20可包含傳導性跡線或矽穿孔。此外,如上文所指出,在具有或無習知互連件20之情況下,傳導性特徵12亦可充當環形或大部分環形之電互連件。
圖2D為具有安置於空腔5周圍之複數個傳導性界面特徵或傳導性特徵12A、12B以界定一實際上環形或閉合輪廓的界面結構10之示意性剖面平面圖,其中每一傳導性特徵12A、12B包含一不完全環形特徵,例如,延伸大於180°之一大部分環形特徵。舉例而言,如圖2D中所示,每一傳導性特徵12A、12B可包含一U形結構,其中傳導性特徵12B相對於傳導性特徵12A按一非傳導性間隙39向內安置。因此,在圖2D中,每一傳導性特徵12A、12B可包含大部分環形輪廓,但在兩個傳導性特徵12A、12B之間有間隙39,使得傳導性特徵12A、12B中之任一者未必界定閉合迴路。圖2D中展示之界面結構10在減少氣體滲透至空腔5及/或裝置4內方面仍然有效,此係因為傳導性特徵12A、12B之圖案組合而創造圍繞空腔5的實際上環形或實際上閉合之結構。一些氣體可滲透穿過間隙39,但該氣體在其可到達空腔5及/或接觸裝置4之前會具有穿過非傳導性材料之極長路徑,以便克服氣體在非傳導性特徵14中相對於傳導性特徵12A、12B之傳導性材料的較高擴散性。應瞭解,雖然本文中展示了兩個傳導性特徵12A、12B,但可使用任何合適數目個傳導性特徵12。傳導性特徵12A可藉由例如橋接傳導性界面特徵12C之間隙與傳導性特徵12B連接。在一些具體實例中,橋接傳導性界面特徵12C之多個間隙可連接傳導性特徵12A與傳導性特徵12B以在界面結構10處形成纏繞密封結構。橋接傳導性特徵12C之間隙可按間隔而隔開。該等間隔在接合表面上可為對稱或不對稱的。
圖2E為具有安置於空腔5周圍以界定一實際上環形或閉合輪廓之複數個傳導性特徵12的界面結構10之示意性剖面平面圖,其中該複數個傳導性特徵12包含由非傳導性間隙39間隔開的複數個區段。界定圖2E中所示之每一傳導性特徵12之該等區段包含線性區段,但在其他具體實例中,該等區段可為彎曲的。在圖2E中,一些或所有傳導性特徵12自身可不界定大部分環形圖案。然而,由傳導性特徵12之所說明配置界定之圖案在一起可界定實際上環形或閉合之圖案。因此,即使特定傳導性特徵12可能並非環形,但多個傳導性特徵12之配置可界定實際上環形或閉合之圖案以密封接合結構之內部區域,從而防止氣體自外部環境進入內部區域,如圖2E中所展示。如圖2D中所展示,圖2E中展示之具體實例亦可包括橋接連接複數個傳導性特徵12之傳導性界面特徵的一間隙。舉例而言,在一些具體實例中,如圖2D及圖2E中所展示,可應用傳導性特徵12、12A、12B之多個圖案以形成包括複數個轉彎之迷宮狀結構。在一些具體實例中,迷宮狀結構可為具有或無橋接傳導性界面特徵12C之間隙的一盤繞的迷宮。
圖2A至圖2E之具體實例可相應地包含界面結構10,其包括共同界定實際上環形或閉合之擴散障壁的傳導性特徵12及非傳導性特徵14。舉例而言,特定傳導性特徵12可包含完全環形或不完全環形(例如,大部分環形),其與其他傳導性及非傳導性界面特徵一起配置,以便界定實際上環形圖案或擴散障壁。在一些具體實例中,傳導性界面特徵可包含諸如直或彎曲區段之其他形狀,該等形狀圍繞空腔5及/或裝置4配置,以便界定一實際上環形圖案或擴散障壁。此外,圖2D及圖2E之具體實例可有利地提供多個傳導性區段,其可各自充當單獨電連接件,例如,用於單獨信號線連接件、接地線連接件及電力線連接件。彼等區段在一起可提供實際上環形傳導圖案以充當擴散障壁。本文中所描述的實際上環形圖案可有利地提供氣體達到結構1之敏感性組件要行進的較長距離,此可減小結構1之滲透性。在一些具體實例中,安置於鄰近傳導性特徵12A與12B
之間的非傳導性特徵14之寬度可小於傳導性特徵12A或12B之寬度t c 的10倍,且較佳地,小於傳導性特徵12之寬度t c 的5倍。又,傳導性特徵12及/或非傳導性特徵14之長度可為傳導性及非傳導性特徵之寬度之至少10倍。
圖2F為根據一些具體實例的接合結構1之示意性側視剖面圖。圖2F類似於圖1A,以下除外:在圖2F中,第一半導體元件3可包含形成有半導體元件3之各種部分或與半導體元件3之各種部分耦接的一個或複數個電子組件38。舉例而言,如所說明,半導體元件3可包含複數個電子組件38A至38C。電子組件38A至38C可包含任何合適類型之電子組件。電子組件38可包含任何合適類型之裝置,諸如,積體電路(例如,一或多個電晶體)或類似者。在一些具體實例中,電子組件38可藉助於互連件(參見圖2B)及/或藉由傳導性特徵12而與裝置4、第二半導體元件2及/或其他組件連通。舉例而言,電子組件38可藉由穿過半導體元件3之一或多個傳導性跡線36與第二半導體元件2連通。電子組件38及跡線36可藉由諸如沉積、微影、蝕刻等之半導體處理技術來界定,且可與半導體元件3整合。舉例而言,該等跡線可藉由習知後段製程互連金屬化穿過多個金屬層級而形成。此外,如圖2F中所展示,本文中揭示的具體實例中之任一者可包括形成第二半導體元件2(例如,藉由半導體處理技術)或耦接之一個或複數個電子組件37。電子組件37可包含諸如積體電路或類似者的任何合適類型之裝置,且可與裝置4、第一半導體元件3及/或其他組件連通。舉例而言,在一些具體實例中,一或多個電子組件37A可界定於半導體元件2內(例如,內埋於半導體元件2內或暴露於表面9處)。在一些具體實例中,一或多個電子組件37B可界定於半導體元件2之表面9處、上或上方。
在一些具體實例中,電子組件37、38可不與傳導性特徵12電接觸。在此等具體實例中,傳導性特徵12可例如主要地用於接合元件2、3。在一些具體實例中,電子組件37、38可經由例如穿過元件2、3之傳導線與裝置4電連接。在
一些具體實例中,電子組件37、38中之一或多者可在空腔5外。在一些具體實例中,電子組件37、38中之一或多者可安置於傳導性特徵12外。
圖2G為根據各種具體實例的接合結構1之示意性側視剖面圖。圖2G類似於圖1A及圖2F,以下除外:在圖2G中,可不存在界定於第一半導體元件3與第二半導體元件2之間的空腔。相反地,在圖2G之具體實例中,第一半導體元件3及半導體元件2可彼此接合,而無介入之空腔。在所說明具體實例中,如同本文中所描述之具體實例,半導體元件3、2可藉由界面結構10彼此接合,該界面結構界定圍繞元件3、2之內部的實際上環形圖案或輪廓。如本文中所解釋,半導體元件3、2可至少沿著界面結構10彼此直接接合以界定實際上環形輪廓,其中傳導性及非傳導性界面特徵界定於該輪廓中。界面結構10之實際上環形輪廓可包含本文中所揭示的圖案中之任一者。即使圖2G之接合結構1中可不存在空腔,界面結構10仍可界定有效密封件,以便保護結構1之內部中的敏感性電子電路或組件37不受包括例如氣體之外部環境影響。應瞭解,本文中所揭示之具體實例中之任一者可結合不包括空腔的接合結構使用。
此外,如圖2G中所說明,第一半導體元件3可包含形成於元件3之表面處或附近及/或形成於元件3之主體內的一或多個電子組件38。第二半導體元件2亦可包含形成於元件2之表面處或附近及/或形成於第二半導體元件2之主體內的一或多個電子組件37。電子組件37、38可包含任何合適類型之元件,諸如,包括電晶體之電子電路等。組件37、38可可以任何合適配置貫穿元件3、2而安置。在圖2G之具體實例中,第一元件3及第二元件2可包含裝置晶粒之任何組合,諸如,處理器晶粒、記憶體晶粒、感測器晶粒、被動元件等之任何組合。在所說明具體實例中,界面結構10可圍繞接合結構1之周邊安置,以便使接合結構1之內部對外部環境密封。因此,在各種具體實例中,接合結構1之內部(例如,在由界面結構10界定的實際上環形圖案內之區域)可或可不直接接合。在所說明之具體
實例中,一些組件37、38可安置於接合結構1之內部區域內,例如,在由界面結構10界定的實際上閉合輪廓內。第一半導體元件3之第一互連件及第二半導體元件2之第二互連件可在接合結構1之內部區域內彼此直接接合,以連接各別元件3、2中之組件37、38。此外,額外組件可安置於由界面結構10界定之內部區域外。此等額外組件(諸如,積體裝置晶粒)亦可在內部區域外彼此直接接合。
圖3A為第一半導體元件3及第二半導體元件2的在使兩個元件3、2在一起前之示意性側橫截面圖。半導體元件3、2可包含各別接合層11,其包含包含第一傳導性特徵12a和第二傳導性特徵12b之傳導性特徵12,及包含第一非傳導性特徵14a及第二非傳導性特徵14b之非傳導性特徵14。如圖3A中所展示,傳導性特徵(或接觸特徵)12a、12b可安置於接合層11的上部及下部接合表面下方,使得對應的凹進空間115a、115b形成於半導體元件3、2中。傳導性特徵12a、12b可以任何適合方式形成於凹進空間115a、115b中。舉例而言,在一些具體實例中,凹進的傳導性特徵12a、12b可使用金屬鑲嵌製程形成。在此等金屬鑲嵌製程中,一或多個溝槽可形成於半導體元件3、2中(例如,藉由蝕刻),且可在溝槽中供應傳導性材料,例如,藉由沉積。在場區域上之傳導性材料可經拋光或以其他方式移除以便形成圖3A之凹進的傳導性特徵12a、12b。如上所解釋,傳導性特徵12a、12b可包含任何合適之傳導性材料(例如,銅(Cu))。非傳導性特徵14a、14b可包含任何合適之非傳導性或介電材料(例如,氧化矽)。如上所解釋,接合層11的接合表面可準備用於直接接合。舉例而言,接合層11的接合表面可經拋光、非常輕微之蝕刻及/或用所要的物種(諸如,氮)封端。結合揭示之具體實例中之每一者使用的直接接合製程之額外細節可貫穿美國專利第7,126,212號、第8,153,505號、第7,622,324號、第7,602,070號、第8,163,373號、第8,389,378號、第7,485,968號、第8,735,219號、第9,385,024號、第9,391,143號、第9,431,368號、第9,953,941號及第10,032,068號及貫穿美國專利申請公開案第2017/0200711
號發現,該等專利中之每一者之內容在此被以引用的方式全部且出於所有目的併入本文中。
圖3B為在將非傳導性特徵14a、14b直接接合在一起後的中間接合結構1'之示意性側橫截面圖。當使非傳導性特徵14a、14b接觸時,非傳導性特徵14a、14b可在無介入黏著劑之情況下直接接合在一起以便形成化學鍵(例如,共價鍵)。如上所解釋,可在室溫下及/或在未施加外部壓力之情況下進行直接接合。在將非傳導性特徵14a、14b直接接合在一起後,在對應傳導性特徵12a、12b之間可存在初始間隙120。應理解,此間隙120亦可在接觸非傳導性特徵14a、14b後達成,即使在一側上之接觸突出。
圖3C為在傳導性特徵12a、12b直接接合在一起後的接合結構1之示意性側橫截面圖。舉例而言,在各種具體實例中,可在直接接合非傳導性特徵14a、14b後加熱半導體元件3、2。在各種具體實例中,半導體元件3、2可在75℃至350℃之範圍中、或更特定言之在100℃至250℃之範圍中加熱。加熱半導體元件3、2可使傳導性特徵12a、12b膨脹以填充間隙120。因此,在傳導性特徵12a、12b直接接合在一起後,直接接合之接觸125可實質上填充兩個半導體元件3、2之間的空隙。
如圖3C中所展示,接合層11的接合表面可沿著界面130直接接合。非傳導性特徵14a、14b之間的界面130可實質上延伸至第一傳導性特徵12a和第二傳導性特徵12b,亦即,至直接接合之接觸125。因此,如圖3C中所展示,在傳導性特徵12a、12b接合在一起後。
在半導體元件3、2之接合層11的接合表面下方的第一傳導性特徵12a與第二傳導性特徵12b之距離可小於20nm,且較佳地小於10nm。跟有溫度增加之接合可使傳導性特徵12a、12b膨脹,此可進行傳導性特徵12a、12b之間的實體接觸,及隨著其進一步膨脹,增大傳導性特徵12a、12b之間的壓縮力,且藉由
壓縮力及可用之熱能,導性特徵12a及12b中之對置金屬粒子展現共生,此導致傳導性結構12之間的改良之金屬接合、金屬接觸、金屬互連或傳導。在各別接合層11的接合表面下方的傳導性特徵12a、12b之輕微距離可為在傳導性特徵12之延伸範圍上的平均距離。傳導性特徵12之表面形態亦可包括與平均距離相等、高於平均距離及低於平均距離之位置。由最大高度與最小高度之間的差給出的傳導性特徵12之總高度變化可實質上大於均方根(RMS)變化。舉例而言,具有1nm之RMS的傳導性特徵可具有10nm之總高度變化。
因此,雖然傳導性特徵12a、12b可稍微低於接合層11的接合表面,但傳導性特徵12a、12b之一部分可在接合層11的接合表面上方延伸,從而導致在接合層11的接合表面之接合後的傳導性特徵12a、12b之間的機械連接。歸因於不完整或不均勻機械連接或傳導性特徵12a、12b上之原生氧化物或其他污染,此機械連接可不導致傳導性特徵12a、12b之間的充分電連接。隨後溫度增加可改良金屬接合、金屬接觸、金屬互連及/或如上所述的傳導性特徵12a、12b之間的傳導。
替代地,若傳導性特徵12a、12b之最高部分低於接合層11的接合表面且在接合後不存在傳導性特徵12a、12b之間的機械接觸,則溫度增加可導致傳導性特徵12a、12b之間的機械接觸及/或所要的電互連。
替代地,傳導性特徵12a可在第一元件3之接合層11的接合表面下方凹進,且傳導性特徵12b可在第二元件2之接合層11的接合表面以上突出,或傳導性特徵12a可在第一元件3之接合層11的接合表面上方突出,且傳導性特徵12b可在第二元件2之接合層11的接合表面下方凹進。替代地,在接合層11的接合表面下方的凹進之傳導性特徵12a、12b之距離之間的差可在標稱上為零或稍微為負。在一些具體實例中,稍微負凹座可為較佳的。後接合溫度增加可經由如上所述的對置顆粒之共生改良金屬接合、金屬接觸、金屬互連、傳導性特徵12a、12b之間的傳導。
舉例而言,傳導性特徵12a、12b之突起或凹座相對於元件3、2之接合層11的接合表面的高度或深度可藉由形成元件3、2之表面的拋光製程來控制,例如,使用化學機械拋光(CMP)。CMP製程典型地可具有許多製程變數,包括但不限於拋光漿料之類型、漿料添加之速率、拋光墊、拋光墊旋轉速率及拋光壓力。CMP製程可進一步取決於包含半導體元件3、2之特定非金屬及金屬材料,及包含界面結構10的非金屬及金屬材料之相對拋光速率。亦可使用交替拋光技術,例如,無漿料拋光。
對於包含某些介電材料(例如,氧化矽、氮化矽或氮氧化矽)之表面,傳導性特徵12a、12b相對於接合層11的接合表面之高度或深度亦可藉由在半導體元件3、2之表面上的傳導性特徵12a、12b周圍之材料之輕微乾式蝕刻來控制,例如,使用電漿或反應性離子蝕刻(使用CF4與O2之混合物),較佳地,使得產生表面粗糙度之增大,其將顯著地減小該等表面之間的鍵能。替代地,可藉由在傳導性特徵12a、12b上形成非常薄之金屬層來控制傳導性特徵12a、12b之高度或深度。舉例而言,可在傳導性特徵12(例如,鎳或鎳合金)上塗佈大致5nm至50nm的一些金屬之無電極鍍敷,例如,自限式薄金層。此方法可具有用非常薄之非氧化金屬封端氧化金屬(例如,在鎳上之金)之額外優勢,以有助於形成電連接。
圖4A為由原子力顯微鏡(AFM)產生之曲線圖,其展示在退火前200及退火後202之室溫下的銅(Cu)區域204及元件之氧化物區域206之表面層面之量測。在室溫下執行兩個AFM量測。曲線圖之水平軸展示該元件之表面之水平量測,且該曲線圖之垂直軸展示該表面之垂直量測。如圖4A中所展示,在水平軸上之大約35μm至50μm處包含Cu區域204,且氧化物區域206包含在水平軸上約35μm下方及約50μm上方。在此量測中使用之元件包含氧化物非傳導性接合表面,且具有750μm×750μm形狀,其具有Cu環,該環具有內嵌於元件中約
15μm之寬度。藉由在退火前200之化學機械拋光(CMP)製備該元件。在300℃下於氮氣中進行該退火達2小時。在退火前200,曲線圖之Cu區域在垂直軸上量測為平均約-12nm,亦即,在氧化物區域206之表面之接合表面下方約12nm。在於300℃下將在此量測中使用之元件退火達2小時後,使其返回至室溫,且在退火後202,進行AFM量測。在退火後202,Cu區域包含在氧化物區域206之表面之接合表面上方約70nm之突起或小凸起。在退火後202之此改變係永久性的,且至少部分歸因於Cu之塑性變形。藉由銅與氧化矽之間的熱膨脹係數(CTE)之間的大不匹配,銅之側向膨脹受到約束(因為其由氧化物包圍),且其主要在垂直方向上膨脹。當隨著在此高退火溫度下發生銅晶粒生長而對相對大量Cu退火時,可引起小凸起形成。小凸起可在一定程度上形成有少量銅,但小凸起形成之效應可因較大及/或較厚襯墊而放大。在一些具體實例中,Cu襯墊具有例如大於約3μm之寬度。在一些其他具體實例中,具有例如大於約7μm之寬度的Cu襯墊可有問題。在一些具體實例中,具有在例如2μm至500μm之範圍中、在例如7μm至250μm之範圍中、在例如15μm至250μm之範圍中、在例如25μm至100μm之範圍中等的Cu襯墊可有問題。然而,當在接合操作期間利用充分熱處理協定時,其可能不成問題。在一些其他具體實例中,具有例如大於約10μm2之表面積的Cu襯墊可有問題。在一些其他具體實例中,具有例如大於約20μm2之表面積的Cu襯墊可有問題。在一些具體實例中,具有在例如10μm2至0.25mm2之範圍中、在例如20μm2至0.25mm2之範圍中、在例如50μm2至0.2mm2之範圍中、在例如100μm2至0.2mm2之範圍中等等的表面積之Cu襯墊可有問題。然而,應理解諸如Cu襯墊之厚度及退火溫度之其他因素可對小凸起之形成有影響。較高退火溫度可比較低退火溫度造成在暴露之銅表面上的更粗糙表面及/或更多小凸起。在一些具體實例中,在Cu襯墊中之小凸起形成可藉由在真空環境中退火Cu襯墊來減少或抵制。亦量測到,對於無界之表面,元件之表面粗糙度自退火前200之約Rq=0.65
nm改變至退火後202之約Rq=33nm。實務上,在圖3B之元件3及2之較高熱處理期間,傳導性特徵12a、12b由傳導性特徵12a、12b之間的普遍的凹座分開。傳導性特徵12a及12b經界限或限制於普遍的凹座內,且未展現圖4A之小凸起之類型。當接合一組元件(如在此量測中使用之元件)時,在退火後202的Cu區域之表面層級之改變可對例如形成可靠及/或均勻Cu至Cu直接接合創造難題。
舉例而言,當圖3A至圖3C之傳導性特徵12a、12b包含安置於積體裝置周圍之相對大或寬的環(例如,密封環)時,退火可使傳導性特徵12a、12b(Cu)突出於接合表面上方,此可減小直接接合之可靠性。舉例而言,對於具有大於約5微米(例如,在5微米至15微米之範圍中)之側向尺寸(例如,寬度)的傳導性特徵,在退火後之小凸起形成可降低接合可靠性。相比之下,對於相對小接觸(例如,對於具有小於約5微米之側向尺寸或寬度的傳導性特徵),該等傳導性特徵可不形成顯著小凸起,從而導致可靠直接接合。此外,針對相對小襯墊之CMP平坦化製程可不具挑戰性;且隨著襯墊大小增大,平坦化變得愈加困難。
圖4B及圖4C展示曲線圖,展示銅(Cu)區域204及元件之氧化物區域206之表面層面之量測結果。圖4B展示在CMP後且退火前的元件之量測。圖4C展示在於300℃下退火達一小時後的元件之量測。曲線圖之水平軸展示該元件之表面之水平量測,且該曲線圖之垂直軸展示該表面之垂直量測。Cu區域204包含1微米寬度柵格圖案。在一些具體實例中,此可被視為Cu之相對小襯墊或跡線。該等量測展示自氧化物區域206之頂表面至Cu區域204之底部部分的凹座。在退火前之量測中,如在圖4B中所展示,凹座平均為約6.8nm,且在退火後,如在圖4C中所展示,凹座平均為約6.6nm。在一些具體實例中,此差異可被視為對於可靠的直接接合並不重要。返回參看圖3A及圖3B,對於具有較小寬度之傳導性特徵12a、12b,對應的凹進空間115a、115b之側壁傾向於阻止或抑制傳導性特徵之膨脹,結果,可能需要更高得多之溫度來接合元件3、2。而對於具有大寬度之傳
導性特徵12a、12b,對應的凹進空間115a、115b之側壁在抑制金屬突起或小凸起時不太有效,且較低接合溫度(諸如,低於250℃)在接合元件3、2時有效。
圖5為具有安置於空腔5周圍之傳導性特徵12及非傳導性特徵14的元件(例如,第一半導體元件3或第二半導體元件2)之示意性俯視剖面圖。元件3、2可包括如所展示之空腔5,但在其他具體實例中(諸如,圖2G中展示之具體實例),可不提供空腔。在一些具體實例中,一或多個積體裝置可安置於空腔5中,或另外安置於由傳導性特徵12界定之密封環內。積體裝置中之一或多者可耦接至或形成有元件3、2。圖5之傳導性特徵12可具有與圖2A至圖2G之傳導性特徵12類似的結構特徵,以便將積體裝置及/或空腔5對外部環境實質上密封。舉例而言,如上所解釋且如在圖5中所展示,傳導性特徵12可包含安置於空腔5周圍之完全環形結構。在其他具體實例中,諸如在圖2D至圖2E中展示之具體實例,傳導性特徵12可包含不完全環形結構,使得在傳導性特徵12之部分之間存在間隙。
傳導性特徵12可包含細長傳導性特徵,其具有寬度w及比寬度w長之長度l(沿著環或環形結構之至少一側)。舉例而言,在一些具體實例中,長度l可為寬度w之至少兩倍。在一些具體實例中,傳導性特徵12可具有在例如2μm至30μm之範圍中的寬度w,及在50μm至20mm之範圍中的長度l。傳導性特徵12可包含包圍如圖5中所說明之空腔5的連續環。然而,如上文關於例如圖2A至圖2G所解釋,傳導性特徵12可具有實際上使接合結構之內部(例如,空腔5及/或積體裝置)對外部環境密封之任何合適之結構。
此外,雖然本文中展示之傳導性特徵12包含在空腔5周圍之一環形結構或環,但本文中揭示之其他實施例可結合可不安置於積體裝置或空腔周圍之傳導性界面特徵使用。舉例而言,本文中揭示之其他實施例可供不以環形圖案形成但具有大於其寬度w之長度l的其他類型之細長接觸特徵使用。舉例而言,本文中揭示之具體實例亦可結合貫穿美國專利第9,852,988號揭示之細長接觸特
徵使用,該專利之其全部內容被以全文引用的方式且出於所有目的而併入本文中。實際上,本文中揭示之具體實例可結合具有相對大體積之傳導性(例如,金屬)材料(例如,伴有具有大於約5微米之側向尺寸(例如,寬度)之傳導性特徵)的任何合適之傳導性界面特徵使用。
圖6A為根據一個具體實例的沿著傳導性特徵12之長度截取的在圖5中展示之半導體元件3、2之橫截面圖。該傳導性特徵12可包含任何合適之材料,諸如,銅(Cu)。傳導性特徵12包括在傳導性特徵12之背側220(例如,與接合表面相對)上的凹座218。在一些具體實例中,凹座218可作為在先前形成之島狀物(諸如,介電柱50)(如在以下之形成實例中描述)上沉積金屬之結果而形成。該非傳導性特徵14可包含任何合適之材料,諸如,氧化矽及/或氮化矽。非傳導性特徵14之其他下伏部分52可沿著傳導性特徵12之背側220安置。另外,非傳導性特徵14之鄰近部分54可側向鄰近傳導性特徵12安置,如以上在圖5中展示。因此,在一特定元件3或2上,非傳導性特徵14可包括鄰近傳導性特徵12安置之部分(例如,如由圖5中之鄰近部分54展示)、安置於傳導性特徵12下之部分(例如,下伏部分52)及安置於凹座218中之一非傳導性島狀物(諸如,說明之介電柱50)。在一些具體實例中,非傳導性特徵14之不同部分可包含不同材料。舉例而言,非傳導性特徵14可包含一氧化矽層及一氮化矽層。以下描述用於形成非傳導性島狀物及互補傳導性凹座之實例製程。
該等凹座218可針對相對大之傳導性特徵(例如,針對具有大於約5微米之側向尺寸的傳導性特徵)防止或減輕在圖4A中觀測到之小凸起形成。舉例而言,凹座218可減小傳導性特徵12之自背側220至與背側相對之前側222量測的厚度,此可防止或減輕小凸起形成。舉例而言,介電柱50可充當膨脹約束,使得傳導性特徵12可實際上在垂直方向上膨脹,而不引起小凸起,從而導致改良之直接接合。如較早先所提到(例如,在段落50中),對於相對小接觸,傳導性
特徵可不形成顯著小凸起,例如,歸因於對其在所有4個側向尺寸中膨脹之約束(歸因於剛性氧化矽)且因為其僅在垂直方向上膨脹。對於較大襯墊,隨著將一或多個側向尺寸放鬆,此可導致塑性變形、小凸起形成及接觸襯墊之rms粗糙度之顯著增大,如由圖4中之202描繪。凹座218可以任何合適之方式形成。舉例而言,在提供傳導性特徵12前,可蝕刻非傳導性特徵14之部分使得形成介電柱50,例如,藉由金屬鑲嵌方法。舉例而言,在一些具體實例中,為了形成介電柱50,一遮罩可形成於非傳導性特徵14之第一側上。呈初始溝槽49之形式的一空腔可形成於具有第一遮罩之非傳導性特徵14中,例如,藉由乾式蝕刻(例如,)、反應性離子蝕刻(RIE)或濕式蝕刻方法以移除非傳導性特徵14之部分至一第一定義之深度。在一些具體實例中,可移除第一遮罩,且可形成一第二遮罩以暴露用於介電柱50之區域。類似地,藉由RIE或濕式蝕刻方法將非傳導性特徵14之部分移除至一第二定義之深度,其中第二定義之深度比第一定義之深度淺。
在形成其中有介電柱50之溝槽49後,傳導性特徵12可沉積至蝕刻至非傳導性特徵14內之溝槽49內。在一些具體實例中,障壁層及/或晶種層可塗覆於非傳導性特徵14上且至溝槽49內以覆蓋介電柱50,且接著金屬(諸如,銅)可填充溝槽49(諸如,藉由電鍍)且上覆於介電柱50,因此界定傳導性特徵12之凹座218。在一些具體實例中,在塗佈傳導性特徵12後,非傳導性特徵14及傳導性特徵12之部分可藉由例如平坦化方法移除以形成接合表面(例如,前側222)。形成介電柱50及其他組件之再其他方式可為合適的。
傳導性特徵12具有自前側222至背側220之厚度t 1 。在一些具體實例中,厚度t 1 可在例如0.5μm至5μm之範圍中。形成於傳導性特徵12中之凹座218具有自傳導性特徵之背側220至凹進表面219之凹座厚度t 2 ,其可為傳導性特徵12之厚度t 1 之約50%。在一些具體實例中,厚度t 2 可在例如傳導性特徵12之10%至90%、20%至80%等之範圍中。然而,厚度t 1 之尺寸可沿著傳導性特徵12之不同部
分變化。因此,在一些具體實例中,在不同位置截取的傳導性特徵12沿著長度之橫截面可變化。在一些具體實例中,傳導性特徵12之第一橫截面可具有凹座218,但傳導性特徵12之第二橫截面可不具有凹座。
傳導性特徵12可具有自一個凹座至下一個凹座之間距或位移尺寸d 1 ,且該凹座可具有在水平方向上之側向尺寸d 2 。在一些具體實例中,位移尺寸d 1 可取決於形成於傳導性特徵12中的凹座218之數目。舉例而言,位移尺寸d 1 小於傳導性特徵12之長度l。凹座218之尺寸d 2 可小於傳導性特徵12之長度l之50%。凹座218之尺寸d 2 可大於1μm。在一些具體實例中,凹座218之尺寸d 2 可在例如2μm至10μm之範圍中。然而,尺寸d 1 及d 2 之尺寸可沿著傳導性界面特徵之不同部分變化。因此,在一些具體實例中,在不同位置截取的沿著長度之傳導性界面特徵之橫截面可變化。
熟習此項技術者將理解,雖然圖6A中展示之凹座218具有一多邊形形狀(例如,梯形形狀),但凹座218可具有任何合適之形狀,如自側橫截面檢視。在一些具體實例中,凹座之形狀可至少部分取決於使用之製造製程。另外,在一些具體實例中,該等凹座可不具有相同大小。舉例而言,傳導性特徵12可具有一變化寬度,其具有沿著長度之長度的不同大小之凹座。
圖6B為根據另一具體實例的沿著傳導性特徵12之長度截取的圖5之半導體元件3、2之橫截面圖。替代具有圖6A中所說明之兩個凹座218,圖6B展示穿過傳導性特徵12之背側220沿著其長度形成之多於兩個(例如,九個)凹座。應理解,可至少部分基於傳導性特徵12之長度l、傳導性特徵12之厚度t 1 、傳導性特徵12之凹座厚度t 2 及/或凹座218之尺寸d 2 選擇凹座之數目。具有更多凹座可減少傳導性特徵12之量,且對傳導性特徵12在於半導體元件3、2中使用之垂直尺寸之膨脹產生較多約束。
圖6C為根據另一具體實例的沿著傳導性特徵12之長度截取的圖
5之半導體元件3、2之橫截面圖。不同於在圖6A及圖6B中展示之具體實例,圖6C之凹座218可形成於傳導性特徵12之前側222上。在此等具體實例中,不同於溝槽包括介電柱50的圖6A及圖6B之具體實例,圖6C之具體實例可包括介電性島狀物51。舉例而言,可在將傳導性特徵12(諸如,銅)填充至溝槽49內後形成介電性島狀物51。傳導性特徵12之至少一部分可自前側222移除,且可將介電質安置至經移除部分內。在此等具體實例中,該溝槽包括介電性島狀物51。雖然圖6C將介電性島狀物51之厚度t 2 展示為小於厚度t 1 ,但在一些其他具體實例中,厚度t 2 可與厚度t 1 相同。在一些具體實例中,前側凹座配置與背側凹座配置之一組合可提供於傳導性特徵12上。如同圖6A及圖6B之具體實例,傳導性界面特徵可包含形成於其中的任何合適數目個凹座,及任何合適形狀之凹座。可使用例如雙金屬鑲嵌製程製造在圖6A及圖6B(及圖6C,在厚度t 2 等於厚度t 1 之情況下)中展示之具體實例。圖6C中展示之具體實例可為單金屬鑲嵌製程;可在傳導性跡線中製作通孔,可由非傳導性材料(例如,氧化矽、氮化物或兩者之組合)背部填充該通孔。
圖6D為圖6C中展示的傳導性特徵12及非傳導性特徵14之一部分之俯視平面圖。圖6D展示安置於凹座218中之傳導性特徵12及非傳導性特徵14。如圖6D中所展示,介電性島狀物51可由傳導性特徵12之傳導性材料側向包圍,此可改良由傳導性特徵12提供之可密封性。圖6D中展示之凹座218具有尺寸d 3 ,其係沿著傳導性特徵12之側向尺寸量測,其小於寬度w,從而使傳導性特徵12之在前側222上的部分用於形成連續周邊以用於當接合至另一元件時將空腔5密封。
圖7A為根據一個具體實例的跨傳導性特徵12之寬度截取的圖5之半導體元件3、2之橫截面圖。圖7A展示在傳導性特徵12下面之傳導性特徵12及非傳導性特徵14。圖7A中的說明之橫截面(該橫截面之位置,請見圖5)不包括凹座。相反地,在圖7A中展示之橫截面中,傳導性特徵12可具有跨該元件之
寬度的大體恆定厚度。
圖7B為跨在如與圖7A之橫截面相比沿著長度之不同位置的傳導性特徵12之寬度截取的圖5之半導體元件3、2之橫截面圖。凹座218具有沿著傳導性特徵12之寬度量測的尺寸d3,其垂直於尺寸d 2 。凹座218之尺寸d3可在傳導性特徵12之寬度w之10%至80%之範圍中。在一些具體實例中,沿著傳導性特徵12之寬度可存在複數個凹座。
圖8A為根據一個具體實例的沿著傳導性特徵12之長度截取的接合結構1之橫截面圖。接合結構1可包含第一元件3及在無介入黏著劑之情況下直接接合至第一元件3之第二元件2。圖8A之第一元件3及第二元件2可包含凹座218,類似於在圖6A及圖6B中說明之凹座,例如,該等凹座218可提供於傳導性特徵12之各別背側220中(例如,與元件3、2之接合表面相對)。接合結構1包含接合之傳導性界面特徵34,其可包含第一傳導性特徵12a及第二傳導性特徵12b,及第一非傳導性特徵14a及第二非傳導性特徵14b。
接合之傳導性界面特徵34可具有凹座218。在一些具體實例中,如圖8A中所說明,凹座218可形成於接合之傳導性界面特徵34之元件3上的第一傳導性特徵12a之背側220a上,及/或元件2之第二傳導性特徵12b之背側220b上。背側220a、220b可包含凹進表面219。接合之傳導性界面特徵34可具有自第一元件3之背側220a至第二元件2之背側220b的一總厚度t 3 。該厚度t 3 可沿著接合之傳導性界面特徵34之長度l(及/或寬度w)變化。如本文中所使用,背側220a、220b可遵循沿著傳導性特徵12a、12b之背表面的輪廓,使得總厚度t 3 沿著接合結構之長度及/或寬度變化(例如,背側220a、220b遵循凹進表面219以及非凹進之表面及凹進表面219與非凹進之表面之間的有角度表面之輪廓)。舉例而言,在凹座部分(諸如,在圖8A中之區域A中展示之部分)處之厚度t 3 可小於在不具有凹座之部分(諸如,在圖8A中之區域B中展示之部分)處的厚度t 3 。在另一具體實例
中,元件2中之凹座218與元件3中之凹座218在彼此之上,因此t 3 將甚至小於在圖8A中之區域A中展示之厚度。
圖8B為根據另一具體實例的沿著傳導性特徵12之長度截取的接合結構1之橫截面圖。接合結構1可包含第一元件3及在無介入黏著劑之情況下直接接合至第一元件3之第二元件2。圖8B之第一元件3及第二元件2可包含類似於圖6C及圖6D中說明之凹座的凹座218,例如,凹座218可提供於傳導性特徵12之各別前側222中(例如,沿著元件3、2之接合表面)。接合結構1包含接合之傳導性界面特徵34,其可包含第一傳導性特徵12a及第二傳導性特徵12b,及第一非傳導性特徵14a及第二非傳導性特徵14b。圖8B中所說明的凹座218中之非傳導性特徵14a、14b可與非傳導性特徵14a、14b之安置於元件3、2上之背側220a、220b上的部分隔離。在一些具體實例中,接合結構1中形成的凹座218之數目可沿著傳導性特徵12之不同部分變化。因此,在一些具體實例中,在不同位置處截取的沿著長度之接合之傳導性界面特徵34之橫截面可變化。在一些具體實例中,接合結構1之第一橫截面可具有凹座218(區域A),而傳導性特徵12之第二橫截面可不具有凹座(區域B)。舉例而言,如圖8B中所展示,在區域A中,總體或總厚度可由沿著特定橫截面之t 4 +t 5 給出。在區域B中,總體或總厚度可為t。因此,在沿著接合結構之長度的不同位置或橫截面,可形成不同量之接合之傳導性界面特徵34。在沿著接合之傳導性界面特徵34之長度的不同位置處之不同量的接合之傳導性界面特徵可減小前面提到之小凸起形成之可能性。在一些具體實例中,元件2、3之凹座218可完全或部分重疊。舉例而言,第一元件3及第二元件2之各別凹座218可至少部分重疊,以例如在接合製程期間緊密接觸地接合。接合之凹座218緊固處於緊密接觸的元件3、2之對置的傳導性特徵12a、12b,用於其在後續時間或後續較高溫度處理時之接合。如上所解釋,此為具有凹座218之額外益處中之一者。
圖9A為一傳導性特徵12之橫截面側視圖,其具有形成於其中之凹座218。傳導性特徵12之形成凹座218的部分44具有由自前側222至背側220之厚度t 1 減自傳導性界面特徵之背側220至凹進表面219之凹座厚度t 2 界定的縮短之厚度。
圖9B為在圖9A中展示的傳導性特徵12之自上而下平面圖。傳導性特徵12可具有在傳導性特徵12之形成凹座218的部分處的延伸之寬度部分44,以例如加強接合強度。延伸之寬度部分44可自傳導性特徵12側向向外延伸。由延伸之寬度部分44提供的增大之表面積可改良可密封性以及上覆(或下伏)凹座218的傳導性特徵12之部分之機械強度。延伸之寬度部分44可具有一延伸之寬度w',其為傳導性特徵12之不包括凹座218的部分之寬度w之約150%(例如,120%至180%)。
圖9C為在圖9A及圖9B中展示的傳導性特徵12之自下而上視圖。凹座218安置於延伸之寬度部分44內。在一些具體實例中,延伸之寬度w'之判定至少部分取決於凹座218之水平尺寸d 2 、d 3 。雖然凹座218及延伸之寬度部分44展示為正方形或矩形形狀,但其可具有任一其他形狀,例如,圓形、橢圓形等。
圖10為根據各種具體實例的半導體元件100之一部分之橫截面圖。半導體元件100包括一傳導性特徵12及一非傳導性特徵14。傳導性特徵12具有一前側222及一背側220。傳導性特徵12可具有在背側220上之一凹座218。非傳導性特徵14可具有側向鄰近傳導性特徵12安置之一第一部分(例如,介電柱50)。非傳導性特徵14亦可具有安置於凹座218中之一第二部分。如本文中所使用,根據一些具體實例,傳導性特徵12可形成於一個金屬化層面中。
在圖10之具體實例中,傳導性特徵12可包含接合襯墊或其他類型之接觸,其可為細長的(例如,具有大於其寬度之長度)或可不為細長的。在此等具體實例中,傳導性特徵12可包含大量傳導性(例如,金屬)材料,但可不圍
繞環形密封結構中之積體裝置延伸。因此,本文中揭示之具體實例可用於將大量傳導性材料用於接合襯墊之具體實例中(亦有利用細長傳導性特徵及/或界定實際上環形或閉合輪廓之傳導性特徵的具體實例)。圖10之傳導性特徵12可具有長度x及寬度y。在一些具體實例中,長度x可在2μm至50μm之範圍中,且寬度y可在0.2μm至50μm之範圍中。凹座218可允許在元件100中使用的傳導性特徵12之量之減少。雖然在圖10中展示一個凹座218,但熟習此項技術者將理解,可形成多於一個凹座218。
在一個態樣中,揭示一種接合結構。該接合結構包含第一元件、沿著一接合界面接合至該第一元件之第二元件。該接合界面包含細長傳導性界面特徵及非傳導性界面特徵。該接合結構亦包括一積體裝置,其耦接至或形成有該第一元件或該第二元件。該細長傳導性界面特徵包含穿過該細長傳導性界面特徵之厚度之一部分的凹座。該非傳導性界面特徵之一部分安置於該凹座中。
在一個態樣中,揭示一種接合結構。該接合結構包括第一元件及第二元件。該第一元件包含第一傳導性界面特徵及第一非傳導性界面特徵。該第二元件包含第二傳導性界面特徵及第二非傳導性界面特徵。該第二元件沿著接合界面接合至該第一元件。該第一傳導性界面特徵之沿著該第一傳導性界面特徵之側向尺寸截取的第一橫截面具有沿著橫向於該側向尺寸之垂直尺寸的第一總厚度。該第一傳導性界面特徵之沿著該第一傳導性特徵之該側向尺寸截取的第二橫截面具有沿著該垂直尺寸的第二總厚度。該第一總厚度與該第二總厚度不同。
在一個態樣中,揭示一種半導體元件。該半導體元件包括金屬界面特徵及非傳導性界面特徵。該金屬界面特徵包含穿過該金屬界面特徵之厚度之一部分的凹座。該非傳導性界面特徵包含側向鄰近該金屬界面特徵安置之第一部分及安置於該凹座中之第二部分。該半導體元件進一步包括耦接至或形成
有該半導體元件之積體裝置。該積體裝置與該金屬界面特徵電連通。
在一個態樣中,揭示一種形成一設備之方法。該方法包括形成包含第一細長傳導性界面特徵及第一非傳導性界面特徵之第一元件。該方法亦包括形成包含第二細長傳導性界面特徵及第二非傳導性界面特徵之第二元件。該方法進一步包括沿著接合界面接合該第一元件與該第二元件。該接合界面包含該第一細長傳導性界面特徵及該第二細長傳導性界面特徵,及該第一非傳導性界面特徵及該第二非傳導性界面特徵。第一細長傳導性界面結構形成於該第一元件中之非傳導性柱上。
在一個態樣中,揭示一種半導體元件。該半導體元件包括內嵌於非傳導性層中之第一細長傳導性層。該第一細長傳導性層具有沿著其長度變化之厚度。該半導體元件亦包括內嵌於該非傳導性層中之第二細長傳導性層。該半導體元件進一步包括積體裝置。該第一細長傳導性層及該第二細長傳導性層安置於該積體裝置周圍。該第一細長傳導性層及該第二細長傳導性層包含迷宮狀結構,其包括複數個轉彎。
在一個態樣中,揭示一種接合結構。該接合結構包括包含第一傳導性層及非傳導性界面特徵之第一元件。該第一傳導性層具有沿著其長度變化之厚度。該接合結構亦包括包含直接接合至該第一元件之第二傳導性層的第二元件。該第一元件包含內嵌於該第一元件之第一非傳導性層中的第一細長傳導性層。該第一元件及該第二元件之該等接合之第一及第二細長傳導性層包含包括複數個轉彎之迷宮狀結構。
出於概述所揭示具體實例及所達成的優於先前技術之優點之目的,已在本文中對某些目標及優點加以描述。當然應理解,根據任一特定具體實例,未必可達成所有此等目標或優點。因此,例如,熟習此項技術者將認識到,可按如本文中所教示或建議來達成或最佳化一個優點或一組優點而未必達成如
本文中可能教示或建議的其他目標或優點的方式來體現或進行所揭示之實施。
所有此等具體實例意欲在本發明之範圍內。對於熟習此項技術者而言,此等及其他具體實例將從已參看附圖的具體實例以下詳細描述變得顯而易見,但申請專利範圍不限於所揭示之任何特定具體實例。儘管本文中已揭示此某些具體實例及實例,但熟習此項技術者將理解,所揭示實施擴展超出特定揭示之具體實例至其他替代性具體實例及/或用途及明顯修改及其等效內容。此外,雖然已經展示且詳細地描述若干變化,但基於本揭示內容,其他修改對於熟習此項技術者而言將顯而易見。亦預料到,可進行具體實例之特定特徵及態樣的各種組合或子組合且其仍落入範圍內。應理解,所揭示之具體實例之各種特徵及態樣可彼此組合或彼此取代,以便形成所揭示實施之變化模式。因此,希望本文中所揭示之標的之範圍不應受上文所描述的特定揭示之具體實例限制,而應僅由所附申請專利範圍之正確研讀來判定。
1:接合結構
2:第二半導體元件
3:第一半導體元件
4:積體裝置
5:空腔
6:壁
7:內表面
8:外表面
9:外部表面
10:界面結構
11:接合層
12:傳導性特徵
14:非傳導性特徵
Claims (17)
- 一種接合結構,其包含:第一元件,該第一元件包括第一傳導性界面特徵和第一非傳導性界面特徵;以及第二元件,該第二元件包括第二傳導性界面特徵以及第二非傳導性界面特徵,該第二傳導性界面特徵沿著接合界面接合至該第一傳導性界面特徵並且該第二非傳導性界面特徵沿著該接合界面接合至該第一非傳導性界面特徵,其中,該第一傳導性界面特徵之沿著該第一傳導性界面特徵之側向尺寸截取的第一橫截面具有沿著橫向於該側向尺寸之垂直尺寸的第一總厚度,其中該第一傳導性界面特徵之沿著該第一傳導性特徵之該側向尺寸的第二橫截面具有沿著該垂直尺寸之第二總厚度,該第一總厚度與該第二總厚度不同,並且其中,該第一傳導性界面特徵具有與該接合界面相對之背側,該非傳導性界面特徵覆蓋該第一傳導性界面特徵之該背側。
- 如請求項1所述之接合結構,其進一步包括積體裝置,其耦接至或形成有該第一元件或該第二元件。
- 如請求項2所述之接合結構,其中該第一傳導性界面特徵不電連接至該積體裝置。
- 如請求項2所述之接合結構,其中該第一傳導性界面特徵沿著該接合界面圍繞該積體裝置設置。
- 如請求項1所述之接合結構,其中該第一傳導性界面特徵的該第一橫截面包括凹座,該凹座形成在該第一傳導性界面特徵的背側上。
- 如請求項1所述之接合結構,其中該第一傳導性界面特徵的該第一橫截面的高度比該第二橫截面的高度短。
- 如請求項1所述之接合結構,其中該第一傳導性界面特徵是細長傳導性界面特徵,該細長傳導性界面特徵具有大於寬度之長度。
- 如請求項1所述之接合結構,其中該第一傳導性界面特徵的該第一橫截面包括第一凹座部,並且該第一傳導性界面特徵的該第二橫截面不包括凹座。
- 如請求項8所述之接合結構,其中沿著該第一傳導性界面特徵之側向尺寸截取的該第一傳導性界面特徵之第三橫截面具有與該第二總厚度不同的沿著橫向於該側向尺寸之垂直尺寸之第三總厚度。
- 如請求項1所述之接合結構,進一步包含形成於該第一元件與該第二元件之間的空腔,其中該第一傳導性界面特徵及該第二傳導性界面特徵形成用於該空腔之氣密密封環。
- 一種形成設備之方法,該方法包含:形成包含第一細長傳導性界面特徵及第一非傳導性界面特徵之第一元件;形成包含第二細長傳導性界面特徵及第二非傳導性界面特徵之第二元件;及沿著接合界面接合該第一元件與該第二元件,該接合界面包含該第一細長傳導性界面特徵及該第二細長傳導性界面特徵,及該第一非傳導性界面特徵及該第二非傳導性界面特徵;其中第一細長傳導性界面結構形成於該第一元件中之非傳導性柱上。
- 如請求項11所述之方法,其中形成該第一元件包含:自前側移除該第一非傳導性界面特徵之一部分以形成溝槽,其中該非傳導性柱安置於該溝槽中;將該第一細長傳導性界面特徵之至少一部分設置倒在該非傳導性柱上之該溝槽內。
- 如請求項12所述之方法,其中形成該第一元件進一步包含在將該第一細長傳導性界面特徵之該部分安置至該溝槽內後平坦化該第一元件之該前側。
- 一種半導體元件,其包含:第一細長傳導性層,其內嵌於一非傳導性層中,該第一細長傳導性層具有沿著其長度變化之自接合側至與該接合側相對之背側所量測的厚度;第二細長傳導性層,其內嵌於該非傳導性層中;及積體裝置,該第一細長傳導性層及該第二細長傳導性層圍繞該積體裝置設置,其中該非傳導性層的至少一部分被設置在該第一細長傳導性層的該背側上方。
- 如請求項14所述之半導體元件,其中該第一細長傳導性層及該第二細長傳導性層包含複數個細長傳導性層。
- 如請求項14所述之半導體元件,其中設置於該第一細長傳導性層與該第二細長傳導性層之間的該非傳導性層之一部分之寬度小於該第一細長傳導性層及該第二細長傳導性層中之一者之寬度的5倍。
- 如請求項14所述之半導體元件,其中該第一細長傳導性層及該第二細長傳導性層包含迷宮狀結構,其包括複數個轉彎。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862671377P | 2018-05-14 | 2018-05-14 | |
US62/671,377 | 2018-05-14 | ||
US201862686534P | 2018-06-18 | 2018-06-18 | |
US62/686,534 | 2018-06-18 | ||
US16/235,585 US11004757B2 (en) | 2018-05-14 | 2018-12-28 | Bonded structures |
US16/235,585 | 2018-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202316586A TW202316586A (zh) | 2023-04-16 |
TWI826009B true TWI826009B (zh) | 2023-12-11 |
Family
ID=68464179
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112144089A TW202410316A (zh) | 2018-05-14 | 2019-05-10 | 用於接合元件的結構 |
TW108116158A TWI781320B (zh) | 2018-05-14 | 2019-05-10 | 用於接合元件的結構 |
TW111135951A TWI826009B (zh) | 2018-05-14 | 2019-05-10 | 用於接合元件的結構 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112144089A TW202410316A (zh) | 2018-05-14 | 2019-05-10 | 用於接合元件的結構 |
TW108116158A TWI781320B (zh) | 2018-05-14 | 2019-05-10 | 用於接合元件的結構 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11004757B2 (zh) |
TW (3) | TW202410316A (zh) |
WO (1) | WO2019221974A1 (zh) |
Families Citing this family (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
US7485968B2 (en) | 2005-08-11 | 2009-02-03 | Ziptronix, Inc. | 3D IC method and device |
US8735219B2 (en) | 2012-08-30 | 2014-05-27 | Ziptronix, Inc. | Heterogeneous annealing method and device |
US20150262902A1 (en) | 2014-03-12 | 2015-09-17 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
US11069734B2 (en) | 2014-12-11 | 2021-07-20 | Invensas Corporation | Image sensor device |
US9741620B2 (en) | 2015-06-24 | 2017-08-22 | Invensas Corporation | Structures and methods for reliable packages |
US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
US10446532B2 (en) | 2016-01-13 | 2019-10-15 | Invensas Bonding Technologies, Inc. | Systems and methods for efficient transfer of semiconductor elements |
US10204893B2 (en) | 2016-05-19 | 2019-02-12 | Invensas Bonding Technologies, Inc. | Stacked dies and methods for forming bonded structures |
US10446487B2 (en) | 2016-09-30 | 2019-10-15 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US10580735B2 (en) | 2016-10-07 | 2020-03-03 | Xcelsis Corporation | Stacked IC structure with system level wiring on multiple sides of the IC die |
US11176450B2 (en) | 2017-08-03 | 2021-11-16 | Xcelsis Corporation | Three dimensional circuit implementing machine trained network |
TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
US10002844B1 (en) | 2016-12-21 | 2018-06-19 | Invensas Bonding Technologies, Inc. | Bonded structures |
KR20190092584A (ko) | 2016-12-29 | 2019-08-07 | 인벤사스 본딩 테크놀로지스 인코포레이티드 | 집적된 수동 컴포넌트를 구비한 접합된 구조체 |
JP7030825B2 (ja) | 2017-02-09 | 2022-03-07 | インヴェンサス ボンディング テクノロジーズ インコーポレイテッド | 接合構造物 |
WO2018169968A1 (en) | 2017-03-16 | 2018-09-20 | Invensas Corporation | Direct-bonded led arrays and applications |
US10515913B2 (en) | 2017-03-17 | 2019-12-24 | Invensas Bonding Technologies, Inc. | Multi-metal contact structure |
US10508030B2 (en) | 2017-03-21 | 2019-12-17 | Invensas Bonding Technologies, Inc. | Seal for microelectronic assembly |
US10784191B2 (en) | 2017-03-31 | 2020-09-22 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US10269756B2 (en) | 2017-04-21 | 2019-04-23 | Invensas Bonding Technologies, Inc. | Die processing |
US10879212B2 (en) | 2017-05-11 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Processed stacked dies |
US10446441B2 (en) | 2017-06-05 | 2019-10-15 | Invensas Corporation | Flat metal features for microelectronics applications |
US10217720B2 (en) | 2017-06-15 | 2019-02-26 | Invensas Corporation | Multi-chip modules formed using wafer-level processing of a reconstitute wafer |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
US11195748B2 (en) | 2017-09-27 | 2021-12-07 | Invensas Corporation | Interconnect structures and methods for forming same |
US11031285B2 (en) | 2017-10-06 | 2021-06-08 | Invensas Bonding Technologies, Inc. | Diffusion barrier collar for interconnects |
US10923408B2 (en) | 2017-12-22 | 2021-02-16 | Invensas Bonding Technologies, Inc. | Cavity packages |
US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
US10727219B2 (en) | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
US11169326B2 (en) | 2018-02-26 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
US11056348B2 (en) | 2018-04-05 | 2021-07-06 | Invensas Bonding Technologies, Inc. | Bonding surfaces for microelectronics |
US10790262B2 (en) | 2018-04-11 | 2020-09-29 | Invensas Bonding Technologies, Inc. | Low temperature bonded structures |
US10964664B2 (en) | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
US11004757B2 (en) | 2018-05-14 | 2021-05-11 | Invensas Bonding Technologies, Inc. | Bonded structures |
US11276676B2 (en) | 2018-05-15 | 2022-03-15 | Invensas Bonding Technologies, Inc. | Stacked devices and methods of fabrication |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
EP3807927A4 (en) | 2018-06-13 | 2022-02-23 | Invensas Bonding Technologies, Inc. | TSV AS A HIDEPAD |
US10910344B2 (en) | 2018-06-22 | 2021-02-02 | Xcelsis Corporation | Systems and methods for releveled bump planes for chiplets |
WO2020010056A1 (en) | 2018-07-03 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Techniques for joining dissimilar materials in microelectronics |
WO2020010265A1 (en) | 2018-07-06 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Microelectronic assemblies |
WO2020010136A1 (en) | 2018-07-06 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Molded direct bonded and interconnected stack |
US11515291B2 (en) | 2018-08-28 | 2022-11-29 | Adeia Semiconductor Inc. | Integrated voltage regulator and passive components |
US11296044B2 (en) | 2018-08-29 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
KR102518803B1 (ko) * | 2018-10-24 | 2023-04-07 | 삼성전자주식회사 | 반도체 패키지 |
US11244920B2 (en) | 2018-12-18 | 2022-02-08 | Invensas Bonding Technologies, Inc. | Method and structures for low temperature device bonding |
CN113330557A (zh) | 2019-01-14 | 2021-08-31 | 伊文萨思粘合技术公司 | 键合结构 |
US11901281B2 (en) | 2019-03-11 | 2024-02-13 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
US10854578B2 (en) | 2019-03-29 | 2020-12-01 | Invensas Corporation | Diffused bitline replacement in stacked wafer memory |
US11610846B2 (en) | 2019-04-12 | 2023-03-21 | Adeia Semiconductor Bonding Technologies Inc. | Protective elements for bonded structures including an obstructive element |
US11205625B2 (en) | 2019-04-12 | 2021-12-21 | Invensas Bonding Technologies, Inc. | Wafer-level bonding of obstructive elements |
US11373963B2 (en) | 2019-04-12 | 2022-06-28 | Invensas Bonding Technologies, Inc. | Protective elements for bonded structures |
US11355404B2 (en) | 2019-04-22 | 2022-06-07 | Invensas Bonding Technologies, Inc. | Mitigating surface damage of probe pads in preparation for direct bonding of a substrate |
US11385278B2 (en) | 2019-05-23 | 2022-07-12 | Invensas Bonding Technologies, Inc. | Security circuitry for bonded structures |
US20200395321A1 (en) | 2019-06-12 | 2020-12-17 | Invensas Bonding Technologies, Inc. | Sealed bonded structures and methods for forming the same |
US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
US11862602B2 (en) | 2019-11-07 | 2024-01-02 | Adeia Semiconductor Technologies Llc | Scalable architecture for reduced cycles across SOC |
US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
US11876076B2 (en) | 2019-12-20 | 2024-01-16 | Adeia Semiconductor Technologies Llc | Apparatus for non-volatile random access memory stacks |
US11721653B2 (en) | 2019-12-23 | 2023-08-08 | Adeia Semiconductor Bonding Technologies Inc. | Circuitry for electrical redundancy in bonded structures |
KR20220120631A (ko) | 2019-12-23 | 2022-08-30 | 인벤사스 본딩 테크놀로지스 인코포레이티드 | 결합형 구조체를 위한 전기적 리던던시 |
KR20230003471A (ko) | 2020-03-19 | 2023-01-06 | 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 | 직접 결합된 구조체들을 위한 치수 보상 제어 |
US11742314B2 (en) | 2020-03-31 | 2023-08-29 | Adeia Semiconductor Bonding Technologies Inc. | Reliable hybrid bonded apparatus |
WO2021236361A1 (en) | 2020-05-19 | 2021-11-25 | Invensas Bonding Technologies, Inc. | Laterally unconfined structure |
US11631647B2 (en) | 2020-06-30 | 2023-04-18 | Adeia Semiconductor Bonding Technologies Inc. | Integrated device packages with integrated device die and dummy element |
US11764177B2 (en) | 2020-09-04 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
US11728273B2 (en) | 2020-09-04 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
US11264357B1 (en) | 2020-10-20 | 2022-03-01 | Invensas Corporation | Mixed exposure for large die |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201210098A (en) * | 2010-08-20 | 2012-03-01 | Txc Corp | Resonating device wafer level package structure with enhanced air-tightness |
TW201241937A (en) * | 2011-03-31 | 2012-10-16 | Soitec Silicon On Insulator | Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods |
US8669602B2 (en) * | 2011-02-08 | 2014-03-11 | Sony Corporation | Solid-state imaging device, manufacturing method thereof, and electronic apparatus |
US20140197534A1 (en) * | 2013-01-16 | 2014-07-17 | Texas Instruments Incorporated | Substrate with bond fingers |
US9230941B2 (en) * | 2014-03-28 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding structure for stacked semiconductor devices |
US9318471B2 (en) * | 2013-05-16 | 2016-04-19 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for fabricating the same |
CN105611966A (zh) * | 2013-10-10 | 2016-05-25 | 美敦力公司 | 用于半导体晶片的气密导电馈通件 |
TW201715620A (zh) * | 2015-08-25 | 2017-05-01 | 增普拓尼克斯公司 | 傳導阻障直接混合型接合 |
US20180096931A1 (en) * | 2016-09-30 | 2018-04-05 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
Family Cites Families (334)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0272642A (ja) | 1988-09-07 | 1990-03-12 | Nec Corp | 基板の接続構造および接続方法 |
JPH0344067A (ja) | 1989-07-11 | 1991-02-25 | Nec Corp | 半導体基板の積層方法 |
CA2083072C (en) | 1991-11-21 | 1998-02-03 | Shinichi Hasegawa | Method for manufacturing polyimide multilayer wiring substrate |
US6008126A (en) | 1992-04-08 | 1999-12-28 | Elm Technology Corporation | Membrane dielectric isolation IC fabrication |
JPH07193294A (ja) | 1993-11-01 | 1995-07-28 | Matsushita Electric Ind Co Ltd | 電子部品およびその製造方法 |
KR960009074A (ko) | 1994-08-29 | 1996-03-22 | 모리시다 요이치 | 반도체 장치 및 그 제조방법 |
DE4433330C2 (de) | 1994-09-19 | 1997-01-30 | Fraunhofer Ges Forschung | Verfahren zur Herstellung von Halbleiterstrukturen mit vorteilhaften Hochfrequenzeigenschaften sowie eine Halbleiterwaferstruktur |
JP3979687B2 (ja) | 1995-10-26 | 2007-09-19 | アプライド マテリアルズ インコーポレイテッド | ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法 |
JPH10112517A (ja) | 1996-10-03 | 1998-04-28 | Ngk Spark Plug Co Ltd | 電子部品収納用パッケージ |
US6221753B1 (en) | 1997-01-24 | 2001-04-24 | Micron Technology, Inc. | Flip chip technique for chip assembly |
JP4032454B2 (ja) | 1997-06-27 | 2008-01-16 | ソニー株式会社 | 三次元回路素子の製造方法 |
US6097096A (en) | 1997-07-11 | 2000-08-01 | Advanced Micro Devices | Metal attachment method and structure for attaching substrates at low temperatures |
US6872984B1 (en) | 1998-07-29 | 2005-03-29 | Silicon Light Machines Corporation | Method of sealing a hermetic lid to a semiconductor die at an angle |
JP2000100679A (ja) | 1998-09-22 | 2000-04-07 | Canon Inc | 薄片化による基板間微小領域固相接合法及び素子構造 |
JP3532788B2 (ja) | 1999-04-13 | 2004-05-31 | 唯知 須賀 | 半導体装置及びその製造方法 |
JP2001102479A (ja) | 1999-09-27 | 2001-04-13 | Toshiba Corp | 半導体集積回路装置およびその製造方法 |
US6984571B1 (en) | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
JP2001148436A (ja) | 1999-11-22 | 2001-05-29 | Ngk Spark Plug Co Ltd | セラミックパッケージ及びセラミックパッケージの製造方法 |
US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
JP4322402B2 (ja) | 2000-06-22 | 2009-09-02 | 大日本印刷株式会社 | プリント配線基板及びその製造方法 |
JP3440057B2 (ja) | 2000-07-05 | 2003-08-25 | 唯知 須賀 | 半導体装置およびその製造方法 |
US6423640B1 (en) | 2000-08-09 | 2002-07-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Headless CMP process for oxide planarization |
US6900549B2 (en) | 2001-01-17 | 2005-05-31 | Micron Technology, Inc. | Semiconductor assembly without adhesive fillets |
JP2002353416A (ja) | 2001-05-25 | 2002-12-06 | Sony Corp | 半導体記憶装置およびその製造方法 |
US20020179921A1 (en) | 2001-06-02 | 2002-12-05 | Cohn Michael B. | Compliant hermetic package |
US6818464B2 (en) | 2001-10-17 | 2004-11-16 | Hymite A/S | Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes |
JP2003204074A (ja) | 2001-10-29 | 2003-07-18 | Sharp Corp | 太陽電池用封止膜、およびこれを用いた太陽電池パネルの製造方法 |
TW560018B (en) * | 2001-10-30 | 2003-11-01 | Asia Pacific Microsystems Inc | A wafer level packaged structure and method for manufacturing the same |
US20030113947A1 (en) | 2001-12-19 | 2003-06-19 | Vandentop Gilroy J. | Electrical/optical integration scheme using direct copper bonding |
US6887769B2 (en) | 2002-02-06 | 2005-05-03 | Intel Corporation | Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same |
US6762076B2 (en) | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
US6876062B2 (en) | 2002-06-27 | 2005-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd | Seal ring and die corner stress relief pattern design to protect against moisture and metallic impurities |
US7105980B2 (en) | 2002-07-03 | 2006-09-12 | Sawtek, Inc. | Saw filter device and method employing normal temperature bonding for producing desirable filter production and performance characteristics |
JP4083502B2 (ja) | 2002-08-19 | 2008-04-30 | 株式会社フジミインコーポレーテッド | 研磨方法及びそれに用いられる研磨用組成物 |
DE10238523B4 (de) | 2002-08-22 | 2014-10-02 | Epcos Ag | Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung |
US6822326B2 (en) | 2002-09-25 | 2004-11-23 | Ziptronix | Wafer bonding hermetic encapsulation |
US7023093B2 (en) | 2002-10-24 | 2006-04-04 | International Business Machines Corporation | Very low effective dielectric constant interconnect Structures and methods for fabricating the same |
US7354798B2 (en) | 2002-12-20 | 2008-04-08 | International Business Machines Corporation | Three-dimensional device fabrication method |
JP4502173B2 (ja) | 2003-02-03 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US6962835B2 (en) | 2003-02-07 | 2005-11-08 | Ziptronix, Inc. | Method for room temperature metal direct bonding |
US6908027B2 (en) | 2003-03-31 | 2005-06-21 | Intel Corporation | Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process |
US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
TWI275168B (en) | 2003-06-06 | 2007-03-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
US20040259325A1 (en) | 2003-06-19 | 2004-12-23 | Qing Gan | Wafer level chip scale hermetic package |
US20050085016A1 (en) | 2003-09-26 | 2005-04-21 | Tessera, Inc. | Structure and method of making capped chips using sacrificial layer |
US6867073B1 (en) | 2003-10-21 | 2005-03-15 | Ziptronix, Inc. | Single mask via method and device |
US7165896B2 (en) | 2004-02-12 | 2007-01-23 | Hymite A/S | Light transmitting modules with optical power monitoring |
US7842948B2 (en) | 2004-02-27 | 2010-11-30 | Nvidia Corporation | Flip chip semiconductor die internal signal access system and method |
US7952189B2 (en) | 2004-05-27 | 2011-05-31 | Chang-Feng Wan | Hermetic packaging and method of manufacture and use therefore |
US7183622B2 (en) | 2004-06-30 | 2007-02-27 | Intel Corporation | Module integrating MEMS and passive components |
US20060057945A1 (en) | 2004-09-16 | 2006-03-16 | Chia-Lin Hsu | Chemical mechanical polishing process |
US20060076634A1 (en) | 2004-09-27 | 2006-04-13 | Lauren Palmateer | Method and system for packaging MEMS devices with incorporated getter |
EP2428486B1 (en) | 2004-11-04 | 2021-04-14 | Microchips Biotech, Inc. | Compression and cold weld sealing methods and devices |
KR100498708B1 (ko) | 2004-11-08 | 2005-07-01 | 옵토팩 주식회사 | 반도체 소자용 전자패키지 및 그 패키징 방법 |
US7358106B2 (en) | 2005-03-03 | 2008-04-15 | Stellar Micro Devices | Hermetic MEMS package and method of manufacture |
US7442570B2 (en) | 2005-03-18 | 2008-10-28 | Invensence Inc. | Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom |
GB0505680D0 (en) | 2005-03-22 | 2005-04-27 | Cambridge Display Tech Ltd | Apparatus and method for increased device lifetime in an organic electro-luminescent device |
JP2007019107A (ja) | 2005-07-05 | 2007-01-25 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
US7485968B2 (en) | 2005-08-11 | 2009-02-03 | Ziptronix, Inc. | 3D IC method and device |
US7582969B2 (en) | 2005-08-26 | 2009-09-01 | Innovative Micro Technology | Hermetic interconnect structure and method of manufacture |
US20070045795A1 (en) | 2005-08-31 | 2007-03-01 | Mcbean Ronald V | MEMS package and method of forming the same |
WO2007061062A1 (ja) | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | ウェハレベルパッケージ構造体の製造方法 |
US7193423B1 (en) | 2005-12-12 | 2007-03-20 | International Business Machines Corporation | Wafer-to-wafer alignments |
US7288458B2 (en) | 2005-12-14 | 2007-10-30 | Freescale Semiconductor, Inc. | SOI active layer with different surface orientation |
US20070188054A1 (en) | 2006-02-13 | 2007-08-16 | Honeywell International Inc. | Surface acoustic wave packages and methods of forming same |
US20080002460A1 (en) | 2006-03-01 | 2008-01-03 | Tessera, Inc. | Structure and method of making lidded chips |
TWI299552B (en) | 2006-03-24 | 2008-08-01 | Advanced Semiconductor Eng | Package structure |
US7972683B2 (en) | 2006-03-28 | 2011-07-05 | Innovative Micro Technology | Wafer bonding material with embedded conductive particles |
DE102006016260B4 (de) | 2006-04-06 | 2024-07-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vielfach-Bauelement mit mehreren aktive Strukturen enthaltenden Bauteilen (MEMS) zum späteren Vereinzeln, flächiges Substrat oder flächig ausgebildete Kappenstruktur, in der Mikrosystemtechnik einsetzbares Bauteil mit aktiven Strukturen, Einzelsubstrat oder Kappenstruktur mit aktiven Strukturen und Verfahren zum Herstellen eines Vielfach-Bauelements |
US7462931B2 (en) | 2006-05-15 | 2008-12-09 | Innovative Micro Technology | Indented structure for encapsulated devices and method of manufacture |
US7750488B2 (en) | 2006-07-10 | 2010-07-06 | Tezzaron Semiconductor, Inc. | Method for bonding wafers to produce stacked integrated circuits |
US7430359B2 (en) | 2006-10-02 | 2008-09-30 | Miradia, Inc. | Micromechanical system containing a microfluidic lubricant channel |
US20080124835A1 (en) | 2006-11-03 | 2008-05-29 | International Business Machines Corporation | Hermetic seal and reliable bonding structures for 3d applications |
JP4983219B2 (ja) | 2006-11-22 | 2012-07-25 | 株式会社村田製作所 | 部品内蔵基板 |
KR100833508B1 (ko) | 2006-12-07 | 2008-05-29 | 한국전자통신연구원 | 멤즈 패키지 및 그 방법 |
US7803693B2 (en) | 2007-02-15 | 2010-09-28 | John Trezza | Bowed wafer hybridization compensation |
JP4792143B2 (ja) | 2007-02-22 | 2011-10-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
US8513791B2 (en) | 2007-05-18 | 2013-08-20 | International Business Machines Corporation | Compact multi-port CAM cell implemented in 3D vertical integration |
US7737513B2 (en) | 2007-05-30 | 2010-06-15 | Tessera, Inc. | Chip assembly including package element and integrated circuit chip |
KR20090056044A (ko) | 2007-11-29 | 2009-06-03 | 삼성전자주식회사 | 반도체 소자 패키지 및 이를 제조하는 방법 |
JP2009238905A (ja) | 2008-03-26 | 2009-10-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の実装構造および半導体素子の実装方法 |
US8349635B1 (en) | 2008-05-20 | 2013-01-08 | Silicon Laboratories Inc. | Encapsulated MEMS device and method to form the same |
WO2010013728A1 (ja) | 2008-07-31 | 2010-02-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US9893004B2 (en) | 2011-07-27 | 2018-02-13 | Broadpak Corporation | Semiconductor interposer integration |
US8129828B2 (en) | 2008-09-29 | 2012-03-06 | Ngk Spark Plug Co., Ltd. | Wiring substrate with reinforcement |
KR100945800B1 (ko) | 2008-12-09 | 2010-03-05 | 김영혜 | 이종 접합 웨이퍼 제조방법 |
US8089144B2 (en) | 2008-12-17 | 2012-01-03 | Denso Corporation | Semiconductor device and method for manufacturing the same |
US8058143B2 (en) | 2009-01-21 | 2011-11-15 | Freescale Semiconductor, Inc. | Substrate bonding with metal germanium silicon material |
US8269671B2 (en) | 2009-01-27 | 2012-09-18 | International Business Machines Corporation | Simple radio frequency integrated circuit (RFIC) packages with integrated antennas |
US8278749B2 (en) | 2009-01-30 | 2012-10-02 | Infineon Technologies Ag | Integrated antennas in wafer level package |
US8476165B2 (en) | 2009-04-01 | 2013-07-02 | Tokyo Electron Limited | Method for thinning a bonding wafer |
CN101554988B (zh) | 2009-04-30 | 2011-03-30 | 华中科技大学 | 一种微机电***的圆片级真空封装方法 |
SE537499C2 (sv) | 2009-04-30 | 2015-05-26 | Silex Microsystems Ab | Bondningsmaterialstruktur och process med bondningsmaterialstruktur |
US20100288525A1 (en) | 2009-05-12 | 2010-11-18 | Alcatel-Lucent Usa, Incorporated | Electronic package and method of manufacture |
EP2259018B1 (en) | 2009-05-29 | 2017-06-28 | Infineon Technologies AG | Gap control for die or layer bonding using intermediate layers of a micro-electromechanical system |
FR2947481B1 (fr) | 2009-07-03 | 2011-08-26 | Commissariat Energie Atomique | Procede de collage cuivre-cuivre simplifie |
US8198174B2 (en) | 2009-08-05 | 2012-06-12 | International Business Machines Corporation | Air channel interconnects for 3-D integration |
US8482132B2 (en) | 2009-10-08 | 2013-07-09 | International Business Machines Corporation | Pad bonding employing a self-aligned plated liner for adhesion enhancement |
FR2953679B1 (fr) | 2009-12-04 | 2012-06-01 | Thales Sa | Boitier electronique hermetique et procede d'assemblage hermetique d'un boitier |
JP5115618B2 (ja) | 2009-12-17 | 2013-01-09 | 株式会社デンソー | 半導体装置 |
FR2954585B1 (fr) | 2009-12-23 | 2012-03-02 | Soitec Silicon Insulator Technologies | Procede de realisation d'une heterostructure avec minimisation de contrainte |
JP5568786B2 (ja) | 2009-12-24 | 2014-08-13 | 新光電気工業株式会社 | 半導体パッケージの製造方法及び半導体パッケージ |
US8455356B2 (en) | 2010-01-21 | 2013-06-04 | International Business Machines Corporation | Integrated void fill for through silicon via |
GB2477492B (en) | 2010-01-27 | 2014-04-09 | Thales Holdings Uk Plc | Integrated circuit package |
JP4900498B2 (ja) | 2010-04-26 | 2012-03-21 | セイコーエプソン株式会社 | 電子部品 |
JP5517800B2 (ja) | 2010-07-09 | 2014-06-11 | キヤノン株式会社 | 固体撮像装置用の部材および固体撮像装置の製造方法 |
US8330559B2 (en) | 2010-09-10 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level packaging |
US8411444B2 (en) | 2010-09-15 | 2013-04-02 | International Business Machines Corporation | Thermal interface material application for integrated circuit cooling |
FR2966283B1 (fr) | 2010-10-14 | 2012-11-30 | Soi Tec Silicon On Insulator Tech Sa | Procede pour realiser une structure de collage |
US8377798B2 (en) | 2010-11-10 | 2013-02-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Method and structure for wafer to wafer bonding in semiconductor packaging |
US9386688B2 (en) | 2010-11-12 | 2016-07-05 | Freescale Semiconductor, Inc. | Integrated antenna package |
US8476146B2 (en) | 2010-12-03 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing wafer distortion through a low CTE layer |
US8569090B2 (en) | 2010-12-03 | 2013-10-29 | Babak Taheri | Wafer level structures and methods for fabricating and packaging MEMS |
US8620164B2 (en) | 2011-01-20 | 2013-12-31 | Intel Corporation | Hybrid III-V silicon laser formed by direct bonding |
US8988299B2 (en) | 2011-02-17 | 2015-03-24 | International Business Machines Corporation | Integrated antenna for RFIC package applications |
US8847337B2 (en) | 2011-02-25 | 2014-09-30 | Evigia Systems, Inc. | Processes and mounting fixtures for fabricating electromechanical devices and devices formed therewith |
US8395229B2 (en) | 2011-03-11 | 2013-03-12 | Institut National D'optique | MEMS-based getter microdevice |
US8501537B2 (en) | 2011-03-31 | 2013-08-06 | Soitec | Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures formed using such methods |
US8716105B2 (en) | 2011-03-31 | 2014-05-06 | Soitec | Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods |
EP2514713B1 (en) | 2011-04-20 | 2013-10-02 | Tronics Microsystems S.A. | A micro-electromechanical system (MEMS) device |
KR102378636B1 (ko) | 2011-05-24 | 2022-03-25 | 소니그룹주식회사 | 반도체 장치 |
SG10201505586UA (en) | 2011-06-17 | 2015-08-28 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
US9540230B2 (en) | 2011-06-27 | 2017-01-10 | Invensense, Inc. | Methods for CMOS-MEMS integrated devices with multiple sealed cavities maintained at various pressures |
JP5982748B2 (ja) | 2011-08-01 | 2016-08-31 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、および電子機器 |
US8697493B2 (en) | 2011-07-18 | 2014-04-15 | Soitec | Bonding surfaces for direct bonding of semiconductor structures |
US8441131B2 (en) | 2011-09-12 | 2013-05-14 | Globalfoundries Inc. | Strain-compensating fill patterns for controlling semiconductor chip package interactions |
TWI426572B (zh) | 2011-10-20 | 2014-02-11 | Ind Tech Res Inst | 微機電感測裝置及其製造方法 |
CA3115288A1 (en) | 2011-11-03 | 2013-05-10 | Fastcap Systems Corporation | Production logging instrument |
US9139423B2 (en) | 2012-01-19 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Micro electro mechanical system structures |
CN103377911B (zh) | 2012-04-16 | 2016-09-21 | 中国科学院微电子研究所 | 提高化学机械平坦化工艺均匀性的方法 |
US9139420B2 (en) | 2012-04-18 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device structure and methods of forming same |
JP2013243333A (ja) | 2012-04-24 | 2013-12-05 | Tadatomo Suga | チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体 |
DE102012206732A1 (de) | 2012-04-24 | 2013-10-24 | Robert Bosch Gmbh | Verfahren zum Herstellen eines hybrid integrierten Bauteils |
FR2990314B1 (fr) | 2012-05-03 | 2014-06-06 | Commissariat Energie Atomique | Dispositif microelectronique de transmission sans fil |
DK3225604T3 (da) | 2012-05-18 | 2019-06-17 | Panasonic Ip Man Co Ltd | Fremgangsmåde til fremstilling af flerlagsruder |
US9142517B2 (en) | 2012-06-05 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid bonding mechanisms for semiconductor wafers |
US8809123B2 (en) | 2012-06-05 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three dimensional integrated circuit structures and hybrid bonding methods for semiconductor wafers |
US9048283B2 (en) | 2012-06-05 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid bonding systems and methods for semiconductor wafers |
US8530997B1 (en) | 2012-07-31 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double seal ring |
US8735219B2 (en) | 2012-08-30 | 2014-05-27 | Ziptronix, Inc. | Heterogeneous annealing method and device |
US20140130595A1 (en) | 2012-11-12 | 2014-05-15 | Memsic, Inc. | Monolithic sensor package |
US9511994B2 (en) | 2012-11-28 | 2016-12-06 | Invensense, Inc. | Aluminum nitride (AlN) devices with infrared absorption structural layer |
DE102012224310A1 (de) | 2012-12-21 | 2014-06-26 | Tesa Se | Gettermaterial enthaltendes Klebeband |
US20140175655A1 (en) | 2012-12-22 | 2014-06-26 | Industrial Technology Research Institute | Chip bonding structure and manufacturing method thereof |
US8916448B2 (en) | 2013-01-09 | 2014-12-23 | International Business Machines Corporation | Metal to metal bonding for stacked (3D) integrated circuits |
US8564076B1 (en) | 2013-01-30 | 2013-10-22 | Invensense, Inc. | Internal electrical contact for enclosed MEMS devices |
US9452920B2 (en) | 2013-01-30 | 2016-09-27 | Invensense, Inc. | Microelectromechanical system device with internal direct electric coupling |
US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
US9287188B2 (en) | 2013-02-05 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for a seal ring structure |
TWI518991B (zh) | 2013-02-08 | 2016-01-21 | Sj Antenna Design | Integrated antenna and integrated circuit components of the shielding module |
US20140225206A1 (en) | 2013-02-11 | 2014-08-14 | Yizhen Lin | Pressure level adjustment in a cavity of a semiconductor die |
US8946784B2 (en) | 2013-02-18 | 2015-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for image sensor packaging |
US9469527B2 (en) | 2013-03-14 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS pressure sensor and microphone devices having through-vias and methods of forming same |
US8802538B1 (en) | 2013-03-15 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for hybrid wafer bonding |
US9443796B2 (en) | 2013-03-15 | 2016-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Air trench in packages incorporating hybrid bonding |
US9119313B2 (en) | 2013-04-25 | 2015-08-25 | Intel Corporation | Package substrate with high density interconnect design to capture conductive features on embedded die |
JP6020341B2 (ja) | 2013-05-09 | 2016-11-02 | 株式会社デンソー | 容量式物理量センサおよびその製造方法 |
US9064937B2 (en) | 2013-05-30 | 2015-06-23 | International Business Machines Corporation | Substrate bonding with diffusion barrier structures |
US9136233B2 (en) | 2013-06-06 | 2015-09-15 | STMicroelctronis (Crolles 2) SAS | Process for fabricating a three-dimensional integrated structure with improved heat dissipation, and corresponding three-dimensional integrated structure |
EP2813465B1 (en) | 2013-06-12 | 2020-01-15 | Tronic's Microsystems | MEMS device with getter layer |
CN104249991B (zh) | 2013-06-26 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | Mems器件及其制作方法 |
WO2015042700A1 (en) | 2013-09-24 | 2015-04-02 | Motion Engine Inc. | Mems components and method of wafer-level manufacturing thereof |
US9929050B2 (en) | 2013-07-16 | 2018-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure |
WO2015047330A1 (en) | 2013-09-27 | 2015-04-02 | Intel Corporation | Die package with superposer substrate for passive components |
US9723716B2 (en) | 2013-09-27 | 2017-08-01 | Infineon Technologies Ag | Contact pad structure, an electronic component, and a method for manufacturing a contact pad structure |
US9035451B2 (en) | 2013-09-30 | 2015-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer level sealing methods with different vacuum levels for MEMS sensors |
US9617150B2 (en) | 2013-10-09 | 2017-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate |
US9257399B2 (en) | 2013-10-17 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D integrated circuit and methods of forming the same |
KR20150058940A (ko) | 2013-11-21 | 2015-05-29 | 삼성전자주식회사 | 히트 스프레더를 갖는 반도체 패키지 |
JP2015100886A (ja) | 2013-11-26 | 2015-06-04 | セイコーエプソン株式会社 | 電子デバイスおよび電子機器 |
JP2015115446A (ja) | 2013-12-11 | 2015-06-22 | 株式会社東芝 | 半導体装置の製造方法 |
US9773742B2 (en) | 2013-12-18 | 2017-09-26 | Intel Corporation | Embedded millimeter-wave phased array module |
US9437572B2 (en) | 2013-12-18 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pad structure for hybrid bonding and methods of forming same |
US20150262902A1 (en) | 2014-03-12 | 2015-09-17 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
US9299736B2 (en) | 2014-03-28 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid bonding with uniform pattern density |
US9878901B2 (en) | 2014-04-04 | 2018-01-30 | Analog Devices, Inc. | Fabrication of tungsten MEMS structures |
US9472458B2 (en) | 2014-06-04 | 2016-10-18 | Semiconductor Components Industries, Llc | Method of reducing residual contamination in singulated semiconductor die |
KR102275705B1 (ko) | 2014-07-11 | 2021-07-09 | 삼성전자주식회사 | 웨이퍼 대 웨이퍼 접합 구조 |
FR3023974B1 (fr) | 2014-07-18 | 2016-07-22 | Ulis | Procede de fabrication d'un dispositif comprenant un boitier hermetique sous vide et un getter |
US9620464B2 (en) | 2014-08-13 | 2017-04-11 | International Business Machines Corporation | Wireless communications package with integrated antennas and air cavity |
US9536848B2 (en) | 2014-10-16 | 2017-01-03 | Globalfoundries Inc. | Bond pad structure for low temperature flip chip bonding |
US9394161B2 (en) | 2014-11-14 | 2016-07-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | MEMS and CMOS integration with low-temperature bonding |
US9899442B2 (en) | 2014-12-11 | 2018-02-20 | Invensas Corporation | Image sensor device |
US9331043B1 (en) | 2015-01-30 | 2016-05-03 | Invensas Corporation | Localized sealing of interconnect structures in small gaps |
JP5931246B1 (ja) | 2015-04-03 | 2016-06-08 | 田中貴金属工業株式会社 | パッケージの製造方法及び該方法により製造されるパッケージ |
US9738516B2 (en) | 2015-04-29 | 2017-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure to reduce backside silicon damage |
US9741620B2 (en) | 2015-06-24 | 2017-08-22 | Invensas Corporation | Structures and methods for reliable packages |
US9656852B2 (en) | 2015-07-06 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company Ltd. | CMOS-MEMS device structure, bonding mesa structure and associated method |
US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10075657B2 (en) | 2015-07-21 | 2018-09-11 | Fermi Research Alliance, Llc | Edgeless large area camera system |
US9728521B2 (en) | 2015-07-23 | 2017-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid bond using a copper alloy for yield improvement |
US9559081B1 (en) | 2015-08-21 | 2017-01-31 | Apple Inc. | Independent 3D stacking |
US9650241B2 (en) | 2015-09-17 | 2017-05-16 | Invensense, Inc. | Method for providing a MEMS device with a plurality of sealed enclosures having uneven standoff structures and MEMS device thereof |
WO2017100256A1 (en) | 2015-12-08 | 2017-06-15 | Skyworks Solutions, Inc. | Transient liquid phase material bonding and sealing structures and methods of forming same |
US9496239B1 (en) | 2015-12-11 | 2016-11-15 | International Business Machines Corporation | Nitride-enriched oxide-to-oxide 3D wafer bonding |
US9852988B2 (en) | 2015-12-18 | 2017-12-26 | Invensas Bonding Technologies, Inc. | Increased contact alignment tolerance for direct bonding |
US9972603B2 (en) | 2015-12-29 | 2018-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal-ring structure for stacking integrated circuits |
US9881882B2 (en) | 2016-01-06 | 2018-01-30 | Mediatek Inc. | Semiconductor package with three-dimensional antenna |
US9923011B2 (en) | 2016-01-12 | 2018-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure with stacked semiconductor dies |
US10446532B2 (en) | 2016-01-13 | 2019-10-15 | Invensas Bonding Technologies, Inc. | Systems and methods for efficient transfer of semiconductor elements |
US10636767B2 (en) | 2016-02-29 | 2020-04-28 | Invensas Corporation | Correction die for wafer/die stack |
US10026716B2 (en) | 2016-04-15 | 2018-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC formation with dies bonded to formed RDLs |
US10273141B2 (en) | 2016-04-26 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Rough layer for better anti-stiction deposition |
US10204893B2 (en) | 2016-05-19 | 2019-02-12 | Invensas Bonding Technologies, Inc. | Stacked dies and methods for forming bonded structures |
KR102505856B1 (ko) | 2016-06-09 | 2023-03-03 | 삼성전자 주식회사 | 웨이퍼 대 웨이퍼 접합 구조체 |
US9941241B2 (en) | 2016-06-30 | 2018-04-10 | International Business Machines Corporation | Method for wafer-wafer bonding |
US9892961B1 (en) | 2016-08-09 | 2018-02-13 | International Business Machines Corporation | Air gap spacer formation for nano-scale semiconductor devices |
US10062656B2 (en) | 2016-08-15 | 2018-08-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Composite bond structure in stacked semiconductor structure |
US11176450B2 (en) | 2017-08-03 | 2021-11-16 | Xcelsis Corporation | Three dimensional circuit implementing machine trained network |
US10672663B2 (en) | 2016-10-07 | 2020-06-02 | Xcelsis Corporation | 3D chip sharing power circuit |
US10580735B2 (en) | 2016-10-07 | 2020-03-03 | Xcelsis Corporation | Stacked IC structure with system level wiring on multiple sides of the IC die |
US9834435B1 (en) | 2016-11-29 | 2017-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device structure |
US10163750B2 (en) | 2016-12-05 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure for heat dissipation |
US10453832B2 (en) | 2016-12-15 | 2019-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structures and methods of forming same |
US10002844B1 (en) | 2016-12-21 | 2018-06-19 | Invensas Bonding Technologies, Inc. | Bonded structures |
WO2018125673A2 (en) | 2016-12-28 | 2018-07-05 | Invensas Bonding Technologies, Inc | Processing stacked substrates |
US20180182665A1 (en) | 2016-12-28 | 2018-06-28 | Invensas Bonding Technologies, Inc. | Processed Substrate |
KR20190092584A (ko) | 2016-12-29 | 2019-08-07 | 인벤사스 본딩 테크놀로지스 인코포레이티드 | 집적된 수동 컴포넌트를 구비한 접합된 구조체 |
US20180190583A1 (en) | 2016-12-29 | 2018-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures with integrated passive component |
US10276909B2 (en) | 2016-12-30 | 2019-04-30 | Invensas Bonding Technologies, Inc. | Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein |
US10431614B2 (en) | 2017-02-01 | 2019-10-01 | Semiconductor Components Industries, Llc | Edge seals for semiconductor packages |
JP7030825B2 (ja) | 2017-02-09 | 2022-03-07 | インヴェンサス ボンディング テクノロジーズ インコーポレイテッド | 接合構造物 |
WO2018169968A1 (en) | 2017-03-16 | 2018-09-20 | Invensas Corporation | Direct-bonded led arrays and applications |
US10790240B2 (en) | 2017-03-17 | 2020-09-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal line design for hybrid-bonding application |
US10515913B2 (en) | 2017-03-17 | 2019-12-24 | Invensas Bonding Technologies, Inc. | Multi-metal contact structure |
US10508030B2 (en) | 2017-03-21 | 2019-12-17 | Invensas Bonding Technologies, Inc. | Seal for microelectronic assembly |
JP6640780B2 (ja) | 2017-03-22 | 2020-02-05 | キオクシア株式会社 | 半導体装置の製造方法および半導体装置 |
US10784191B2 (en) | 2017-03-31 | 2020-09-22 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US10269756B2 (en) | 2017-04-21 | 2019-04-23 | Invensas Bonding Technologies, Inc. | Die processing |
US10580823B2 (en) | 2017-05-03 | 2020-03-03 | United Microelectronics Corp. | Wafer level packaging method |
US10879212B2 (en) | 2017-05-11 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Processed stacked dies |
US10446441B2 (en) | 2017-06-05 | 2019-10-15 | Invensas Corporation | Flat metal features for microelectronics applications |
US10217720B2 (en) | 2017-06-15 | 2019-02-26 | Invensas Corporation | Multi-chip modules formed using wafer-level processing of a reconstitute wafer |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
US11195748B2 (en) | 2017-09-27 | 2021-12-07 | Invensas Corporation | Interconnect structures and methods for forming same |
US11031285B2 (en) | 2017-10-06 | 2021-06-08 | Invensas Bonding Technologies, Inc. | Diffusion barrier collar for interconnects |
US11251157B2 (en) | 2017-11-01 | 2022-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die stack structure with hybrid bonding structure and method of fabricating the same and package |
US10312201B1 (en) | 2017-11-30 | 2019-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring for hybrid-bond |
US11011503B2 (en) | 2017-12-15 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Direct-bonded optoelectronic interconnect for high-density integrated photonics |
US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
US10923408B2 (en) | 2017-12-22 | 2021-02-16 | Invensas Bonding Technologies, Inc. | Cavity packages |
US11127738B2 (en) | 2018-02-09 | 2021-09-21 | Xcelsis Corporation | Back biasing of FD-SOI circuit blocks |
US10727219B2 (en) | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
US11169326B2 (en) | 2018-02-26 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
US11256004B2 (en) | 2018-03-20 | 2022-02-22 | Invensas Bonding Technologies, Inc. | Direct-bonded lamination for improved image clarity in optical devices |
US10991804B2 (en) | 2018-03-29 | 2021-04-27 | Xcelsis Corporation | Transistor level interconnection methodologies utilizing 3D interconnects |
US11056348B2 (en) | 2018-04-05 | 2021-07-06 | Invensas Bonding Technologies, Inc. | Bonding surfaces for microelectronics |
US10790262B2 (en) | 2018-04-11 | 2020-09-29 | Invensas Bonding Technologies, Inc. | Low temperature bonded structures |
US10964664B2 (en) | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
US11398258B2 (en) | 2018-04-30 | 2022-07-26 | Invensas Llc | Multi-die module with low power operation |
US10403577B1 (en) | 2018-05-03 | 2019-09-03 | Invensas Corporation | Dielets on flexible and stretchable packaging for microelectronics |
US11004757B2 (en) | 2018-05-14 | 2021-05-11 | Invensas Bonding Technologies, Inc. | Bonded structures |
US11276676B2 (en) | 2018-05-15 | 2022-03-15 | Invensas Bonding Technologies, Inc. | Stacked devices and methods of fabrication |
US10923413B2 (en) | 2018-05-30 | 2021-02-16 | Xcelsis Corporation | Hard IP blocks with physically bidirectional passageways |
CN112514059B (zh) | 2018-06-12 | 2024-05-24 | 隔热半导体粘合技术公司 | 堆叠微电子部件的层间连接 |
EP3807927A4 (en) | 2018-06-13 | 2022-02-23 | Invensas Bonding Technologies, Inc. | TSV AS A HIDEPAD |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
US10910344B2 (en) | 2018-06-22 | 2021-02-02 | Xcelsis Corporation | Systems and methods for releveled bump planes for chiplets |
WO2020010056A1 (en) | 2018-07-03 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Techniques for joining dissimilar materials in microelectronics |
WO2020010136A1 (en) | 2018-07-06 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Molded direct bonded and interconnected stack |
WO2020010265A1 (en) | 2018-07-06 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Microelectronic assemblies |
US20200035641A1 (en) | 2018-07-26 | 2020-01-30 | Invensas Bonding Technologies, Inc. | Post cmp processing for hybrid bonding |
US11515291B2 (en) | 2018-08-28 | 2022-11-29 | Adeia Semiconductor Inc. | Integrated voltage regulator and passive components |
US11296044B2 (en) | 2018-08-29 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
CN109390305B (zh) | 2018-10-22 | 2021-05-11 | 长江存储科技有限责任公司 | 一种键合晶圆及其制备方法 |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
US11235969B2 (en) | 2018-10-30 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS-MEMS integration with through-chip via process |
US11244920B2 (en) | 2018-12-18 | 2022-02-08 | Invensas Bonding Technologies, Inc. | Method and structures for low temperature device bonding |
CN113330557A (zh) | 2019-01-14 | 2021-08-31 | 伊文萨思粘合技术公司 | 键合结构 |
US11387202B2 (en) | 2019-03-01 | 2022-07-12 | Invensas Llc | Nanowire bonding interconnect for fine-pitch microelectronics |
US11901281B2 (en) | 2019-03-11 | 2024-02-13 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
US10854578B2 (en) | 2019-03-29 | 2020-12-01 | Invensas Corporation | Diffused bitline replacement in stacked wafer memory |
US11373963B2 (en) | 2019-04-12 | 2022-06-28 | Invensas Bonding Technologies, Inc. | Protective elements for bonded structures |
US11205625B2 (en) | 2019-04-12 | 2021-12-21 | Invensas Bonding Technologies, Inc. | Wafer-level bonding of obstructive elements |
US11610846B2 (en) | 2019-04-12 | 2023-03-21 | Adeia Semiconductor Bonding Technologies Inc. | Protective elements for bonded structures including an obstructive element |
US11355404B2 (en) | 2019-04-22 | 2022-06-07 | Invensas Bonding Technologies, Inc. | Mitigating surface damage of probe pads in preparation for direct bonding of a substrate |
US11385278B2 (en) | 2019-05-23 | 2022-07-12 | Invensas Bonding Technologies, Inc. | Security circuitry for bonded structures |
US20200395321A1 (en) | 2019-06-12 | 2020-12-17 | Invensas Bonding Technologies, Inc. | Sealed bonded structures and methods for forming the same |
US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
US20210098412A1 (en) | 2019-09-26 | 2021-04-01 | Invensas Bonding Technologies, Inc. | Direct gang bonding methods and structures |
US20210118864A1 (en) | 2019-10-21 | 2021-04-22 | Invensas Corporation | Non-Volatile Dynamic Random Access Memory |
US11862602B2 (en) | 2019-11-07 | 2024-01-02 | Adeia Semiconductor Technologies Llc | Scalable architecture for reduced cycles across SOC |
US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
US11876076B2 (en) | 2019-12-20 | 2024-01-16 | Adeia Semiconductor Technologies Llc | Apparatus for non-volatile random access memory stacks |
KR20220120631A (ko) | 2019-12-23 | 2022-08-30 | 인벤사스 본딩 테크놀로지스 인코포레이티드 | 결합형 구조체를 위한 전기적 리던던시 |
US11721653B2 (en) | 2019-12-23 | 2023-08-08 | Adeia Semiconductor Bonding Technologies Inc. | Circuitry for electrical redundancy in bonded structures |
US20210242152A1 (en) | 2020-02-05 | 2021-08-05 | Invensas Bonding Technologies, Inc. | Selective alteration of interconnect pads for direct bonding |
KR20230003471A (ko) | 2020-03-19 | 2023-01-06 | 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 | 직접 결합된 구조체들을 위한 치수 보상 제어 |
US11742314B2 (en) | 2020-03-31 | 2023-08-29 | Adeia Semiconductor Bonding Technologies Inc. | Reliable hybrid bonded apparatus |
WO2021236361A1 (en) | 2020-05-19 | 2021-11-25 | Invensas Bonding Technologies, Inc. | Laterally unconfined structure |
US11631647B2 (en) | 2020-06-30 | 2023-04-18 | Adeia Semiconductor Bonding Technologies Inc. | Integrated device packages with integrated device die and dummy element |
US11728273B2 (en) | 2020-09-04 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
US11764177B2 (en) | 2020-09-04 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
US11264357B1 (en) | 2020-10-20 | 2022-03-01 | Invensas Corporation | Mixed exposure for large die |
WO2022094579A1 (en) | 2020-10-29 | 2022-05-05 | Invensas Bonding Technologies, Inc. | Direct bonding methods and structures |
KR20230097121A (ko) | 2020-10-29 | 2023-06-30 | 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 | 직접 접합 방법 및 구조체 |
JP2024501016A (ja) | 2020-12-28 | 2024-01-10 | アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド | 基板貫通ビアを有する構造体及びそれを形成する方法 |
WO2022147430A1 (en) | 2020-12-28 | 2022-07-07 | Invensas Bonding Technologies, Inc. | Structures with through-substrate vias and methods for forming the same |
US20220208723A1 (en) | 2020-12-30 | 2022-06-30 | Invensas Bonding Technologies, Inc. | Directly bonded structures |
KR20230126736A (ko) | 2020-12-30 | 2023-08-30 | 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 | 전도성 특징부를 갖는 구조 및 그 형성방법 |
US20220285303A1 (en) | 2021-03-03 | 2022-09-08 | Invensas Bonding Technologies, Inc. | Contact structures for direct bonding |
JP2024515032A (ja) | 2021-03-31 | 2024-04-04 | アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド | 担体の直接接合及び剥離 |
JP2024515033A (ja) | 2021-03-31 | 2024-04-04 | アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド | 担体の直接ボンディング及び剥離 |
EP4315411A1 (en) | 2021-03-31 | 2024-02-07 | Adeia Semiconductor Bonding Technologies Inc. | Direct bonding methods and structures |
KR20240028356A (ko) | 2021-06-30 | 2024-03-05 | 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 | 결합층에서 라우팅 구조체를 갖는 소자 |
US20230019869A1 (en) | 2021-07-16 | 2023-01-19 | Invensas Bonding Technologies, Inc. | Optically occlusive protective element for bonded structures |
WO2023014616A1 (en) | 2021-08-02 | 2023-02-09 | Invensas Bonding Technologies, Inc. | Protective semiconductor elements for bonded structures |
US20230067677A1 (en) | 2021-09-01 | 2023-03-02 | Invensas Bonding Technologies, Inc. | Sequences and equipment for direct bonding |
WO2023034738A1 (en) | 2021-09-01 | 2023-03-09 | Adeia Semiconductor Technologies Llc | Stacked structure with interposer |
WO2023044308A1 (en) | 2021-09-14 | 2023-03-23 | Adeia Semiconductor Bonding Technologies Inc. | Method of bonding thin substrates |
WO2023049812A1 (en) | 2021-09-24 | 2023-03-30 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with active interposer |
US20230122531A1 (en) | 2021-10-18 | 2023-04-20 | Invensas Llc | Reduced parasitic capacitance in bonded structures |
US20230123423A1 (en) | 2021-10-19 | 2023-04-20 | Adeia Semiconductor Bonding Technologies Inc | Stacked inductors in multi-die stacking |
WO2023070033A1 (en) | 2021-10-22 | 2023-04-27 | Adeia Semiconductor Technologies Llc | Radio frequency device packages |
WO2023076842A1 (en) | 2021-10-25 | 2023-05-04 | Adeia Semiconductor Bonding Technologies Inc. | Power distribution for stacked electronic devices |
US20230125395A1 (en) | 2021-10-27 | 2023-04-27 | Adeia Semiconductor Bonding Technologies Inc. | Stacked structures with capacitive coupling connections |
KR20240091148A (ko) | 2021-10-28 | 2024-06-21 | 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 | 확산 베리어 및 그 형성 방법 |
US20230142680A1 (en) | 2021-10-28 | 2023-05-11 | Adeia Semiconductor Bonding Technologies Inc. | Stacked electronic devices |
US20230140107A1 (en) | 2021-10-28 | 2023-05-04 | Adeia Semiconductor Bonding Technologies Inc. | Direct bonding methods and structures |
KR20240094026A (ko) | 2021-11-05 | 2024-06-24 | 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 | 멀티-채널 디바이스 스태킹 |
WO2023091430A1 (en) | 2021-11-17 | 2023-05-25 | Adeia Semiconductor Bonding Technologies Inc. | Thermal bypass for stacked dies |
WO2023091485A1 (en) | 2021-11-18 | 2023-05-25 | Adeia Semiconductor Bonding Technologies Inc. | Fluid cooling for die stacks |
US20230187317A1 (en) | 2021-12-13 | 2023-06-15 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
US20230187264A1 (en) | 2021-12-13 | 2023-06-15 | Adeia Semiconductor Technologies Llc | Methods for bonding semiconductor elements |
US20230197453A1 (en) | 2021-12-17 | 2023-06-22 | Adeia Semiconductor Bonding Technologies Inc. | Structure with conductive feature for direct bonding and method of forming same |
WO2023122510A1 (en) | 2021-12-20 | 2023-06-29 | Adeia Semiconductor Bonding Technologies Inc. | Thermoelectric cooling in microelectronics |
WO2023122509A1 (en) | 2021-12-20 | 2023-06-29 | Adeia Semiconductor Bonding Technologies Inc. | Thermoelectric cooling for die packages |
WO2023122513A1 (en) | 2021-12-20 | 2023-06-29 | Adeia Semiconductor Bonding Technologies Inc. | Direct bonding and debonding of elements |
WO2023122559A1 (en) | 2021-12-22 | 2023-06-29 | Adeia Semiconductor Bonding Technologies Inc. | Low stress direct hybrid bonding |
WO2023122687A1 (en) | 2021-12-23 | 2023-06-29 | Adeia Semiconductor Bonding Technologies Inc. | Apparatuses and methods for die bond control |
WO2023122732A1 (en) | 2021-12-23 | 2023-06-29 | Adeia Semiconductor Bonding Technologies Inc. | Direct bonding on package substrates |
WO2023122771A1 (en) | 2021-12-23 | 2023-06-29 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with interconnect assemblies |
WO2023129901A1 (en) | 2021-12-27 | 2023-07-06 | Adeia Semiconductor Bonding Technologies Inc. | Directly bonded frame wafers |
-
2018
- 2018-12-28 US US16/235,585 patent/US11004757B2/en active Active
-
2019
- 2019-05-07 WO PCT/US2019/031113 patent/WO2019221974A1/en active Application Filing
- 2019-05-10 TW TW112144089A patent/TW202410316A/zh unknown
- 2019-05-10 TW TW108116158A patent/TWI781320B/zh active
- 2019-05-10 TW TW111135951A patent/TWI826009B/zh active
-
2021
- 2021-05-07 US US17/315,170 patent/US11955393B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201210098A (en) * | 2010-08-20 | 2012-03-01 | Txc Corp | Resonating device wafer level package structure with enhanced air-tightness |
US8669602B2 (en) * | 2011-02-08 | 2014-03-11 | Sony Corporation | Solid-state imaging device, manufacturing method thereof, and electronic apparatus |
TW201241937A (en) * | 2011-03-31 | 2012-10-16 | Soitec Silicon On Insulator | Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods |
US20140197534A1 (en) * | 2013-01-16 | 2014-07-17 | Texas Instruments Incorporated | Substrate with bond fingers |
US9318471B2 (en) * | 2013-05-16 | 2016-04-19 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for fabricating the same |
CN105611966A (zh) * | 2013-10-10 | 2016-05-25 | 美敦力公司 | 用于半导体晶片的气密导电馈通件 |
US9230941B2 (en) * | 2014-03-28 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding structure for stacked semiconductor devices |
TW201715620A (zh) * | 2015-08-25 | 2017-05-01 | 增普拓尼克斯公司 | 傳導阻障直接混合型接合 |
US20180096931A1 (en) * | 2016-09-30 | 2018-04-05 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
Also Published As
Publication number | Publication date |
---|---|
TW202410316A (zh) | 2024-03-01 |
US11955393B2 (en) | 2024-04-09 |
US20190348336A1 (en) | 2019-11-14 |
WO2019221974A1 (en) | 2019-11-21 |
TW202316586A (zh) | 2023-04-16 |
TWI781320B (zh) | 2022-10-21 |
US11004757B2 (en) | 2021-05-11 |
US20210265227A1 (en) | 2021-08-26 |
TW202011534A (zh) | 2020-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI826009B (zh) | 用於接合元件的結構 | |
US10879207B2 (en) | Bonded structures | |
US10879210B2 (en) | Bonded structures | |
US20200395321A1 (en) | Sealed bonded structures and methods for forming the same | |
JP6212720B2 (ja) | 半導体装置及びその製造方法 | |
US8389331B2 (en) | Apparatus for restricting moisture ingress | |
US10923448B2 (en) | Bond pad with micro-protrusions for direct metallic bonding | |
TW201919158A (zh) | 半導體元件 | |
TWI449134B (zh) | 積體封裝 | |
CN105742193A (zh) | 晶圆与晶圆接合的工艺及结构 |