KR20230097121A - 직접 접합 방법 및 구조체 - Google Patents

직접 접합 방법 및 구조체 Download PDF

Info

Publication number
KR20230097121A
KR20230097121A KR1020237018040A KR20237018040A KR20230097121A KR 20230097121 A KR20230097121 A KR 20230097121A KR 1020237018040 A KR1020237018040 A KR 1020237018040A KR 20237018040 A KR20237018040 A KR 20237018040A KR 20230097121 A KR20230097121 A KR 20230097121A
Authority
KR
South Korea
Prior art keywords
bonding
chemical treatment
bonding layer
final chemical
layer
Prior art date
Application number
KR1020237018040A
Other languages
English (en)
Inventor
사이프리안 에메카 유조
Original Assignee
아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 filed Critical 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드
Publication of KR20230097121A publication Critical patent/KR20230097121A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80019—Combinations of two or more cleaning methods provided for in at least two different groups from H01L2224/8001 - H01L2224/80014
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80047—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

접합 방법은 직접 접합을 위해서 제 1 요소의 제 1 접합층을 연마하는 단계를 포함할 수 있는데, 제 1 접합층은 제 1 도전성 패드 및 제 1 비도전성 접합 구역을 포함한다. 연마하는 단계 이후에, 최종 화학 처리가 연마된 제 1 접합층에 수행될 수 있다. 상기 최종 화학 처리를 수행하는 단계 이후에, 제 1 요소의 제 1 접합층을 제 2 요소의 제 2 접합층에, 상기 제 1 도전성 패드를 상기 제 2 접합층의 제 2 도전성 패드에 직접 접합하는 것과 상기 제 1 비도전성 접합 구역을 상기 제 2 접합층의 제 1 비도전성 접합 구역에 직접 접합하는 것을 포함하여, 개재된 접착제가 없이 직접 접합될 수 있다. 최종 화학 처리를 수행하는 단계와 직접 접합하는 단계 사이에, 제 1 접합층 상에 어떠한 처리 또는 세정도 수행되지 않는다.

Description

직접 접합 방법 및 구조체
관련 출원에 대한 상호 참조
본 출원은 2020년 10월 29일에 출원된 미국 가특허 출원 번호 제 63/107,228에 대한 우선권을 주장하고, 이들의 전체 내용은 모든 점에서 그 전체 내용이 원용에 의해 본 명세서에 포함된다.
본 발명의 분야는 직접 접합 방법 및 구조체에 관한 것이다.
집적 회로 및 디바이스 다이와 같은 마이크로전자 소자의 더 콤팩트한 물리적 배열체에 대한 수요가 휴대용 전자 디바이스의 빠른 발전, 사물 인터넷의 확장, 나노-스케일 집적도, 하위파장 광학 집적도((subwavelength optical integration) 등등 때문에 점점더 많아지고 있다. 단순히 예를 들자면, "스마트 폰"이라고 공통적으로 지칭되는 디바이스는 셀룰러 전화기의 기능과 강력한 데이터 프로세서, 메모리 및 보조 디바이스 예컨대 글로벌 포지셔닝 시스템 수신기, 전자 카메라, 및 근거리 네트워크 연결과 고-해상도 디스플레이 및 연관된 이미지 프로세싱 칩을 통합한다. 이러한 디바이스는 풀 인터넷 연결성, 풀-해상도 비디오를 포함하는 엔터테인먼트, 네비게이션, 전자 뱅크, 센서, 메모리, 마이크로프로세서, 헬스케어 전자장치, 자동화 전자장치 등등과 같은 모든 성능을 포켓-크기의 디바이스 내에 제공할 수 있다. 복잡한 휴대용 디바이스는 다수의 칩 및 다이를 작은 공간 내에 집어넣는 것을 요구한다.
마이크로전자 소자는 실리콘 또는 갈륨 비소 등과 같은 반도체 재료의 얇은 슬래브를 흔히 포함한다. 칩과 다이는 개별적인, 사전패키지된 유닛으로서 공통적으로 제공된다. 몇 가지 유닛 디자인에서는, 다이가 기판 또는 칩 캐리어에 탑재되고, 이것은 회로 패널, 예컨대 인쇄 회로 보드에(PCB) 탑재된다. 다이는 제조 도중에 그리고 다이를 외부 기판에 장착하는 동안에 다이를 쉽게 취급하게 하는 패키지 내에서 제공될 수 있다. 예를 들어, 많은 다이들이 표면 실장을 위하여 적합한 패키지 내에 제공된다. 이러한 일반적 타입의 다수의 패키지가 다양한 애플리케이션에 대하여 제안되어 왔다. 거의 공통적으로, 이러한 패키지는, 유전체 상에 도금되거나 에칭된 금속성 구조로서 형성된 단자를 가지는 "칩 캐리어"라고 공통적으로 불리는 절연 소자를 포함한다. 이러한 단자는 다이 캐리어를 따라서 연장되는 박막 트레이스와 같은 도전성 피쳐에 의하여 그리고 다이의 콘택과 단자 또는 트레이스 사이에서 연장되는 미세 리드 또는 와이어에 의하여 다이의 콘택 패드(예를 들어, 본드 패드 또는 금속 포스트)에 연결된다. 표면 실장 동작에, 패키지는, 패키지 상의 각각의 단자가 회로 보드 상의 대응하는 콘택 패드와 정렬되도록 회로 보드 상에 배치될 수 있다. 일반적으로, 솔더 또는 다른 접합 물질은 단자와 콘택 패드 사이에 제공된다. 패키지는 솔더를 용해시키거나 "리플로우(reflow)" 시키기 위하여 또는 그렇지 않으면 접합 물질을 활성화시키기 위하여 어셈블리를 가열함으로써 제자리에 영구적으로 접합될 수 있다.
많은 패키지는, 통상적으로 직경에 있어서 약 0.025 mm 및 약 0.8 mm(1 및 30 mils)이며 패키지의 단자에 그리고 부착된 솔더 볼의 형태를 가지는 솔더 매쓰를 포함한다. 자신의 하단면(예를 들어, 다이의 전방 페이스의 반대편의 표면)으로부터 돌출하는 솔더 볼의 어레이를 가지는 패키지는 공통적으로 볼 그리드 어레이 또는 "BGA" 패키지라고 지칭된다. 랜드 그리드 어레이 또는 "LGA" 패키지라고 지칭되는 다른 패키지는 솔더로부터 형성된 박막층 또는 랜드에 의하여 기판에 고정된다. 이러한 타입의 패키지는 매우 콤팩트할 수 있다. 공통적으로 "칩 스케일 패키지"라고 불리는 어떤 패키지는 그 패키지 내에 내장된 디바이스의 면적과 같거나 또는 다소 큰 회로 보드의 면적을 점유한다. ®이러한 스케일은 어셈블리의 전체 크기를 감소시킨다는 점 및 기판 상의 다양한 디바이스들 사이에 짧은 상호연결을 사용하도록 허용한다는 점에 있어서 이것은 유리한데, 이것은 이제 디바이스들 사이의 신호 전파 시간을 한정하고 따라서 고속에서의 어셈블리의 동작을 용이하게 한다.
또한 반도체 다이는 "적층된(stacked)" 구조로 제공될 수도 있는데, 예를 들어 여기에서는 하나의 다이가 캐리어 상에 제공되고, 다른 다이가 첫 번째 다이의 상단에 장착된다. 이러한 구성은 다수 개의 상이한 다이들이 회로 보드 상의 단일 풋프린트 내에 탑재되도록 허용할 수 있고 더 나아가 다이들 사이에 짧은 상호연결을 제공함으로써 고속 동작을 가능하게 할 수도 있다. 흔히, 이러한 상호연결 거리는 다이 자체의 두께보다 겨우 조금만 더 클 수 있다. 다이 패키지의 스택 내에서 상호연결이 달성되려면, 기계적 및 전기적 연결을 위한 상호연결 구조체가 각각의 다이 패키지의 양 측면(예를 들어 양쪽 페이스) 상에 제공될 수 있다(가장 높은 패키지는 제외됨). 이것은 예를 들어, 콘택 패드 또는 랜드를 칩이 탑재되는 기판의 양측에 제공함으로써 이루어져 왔는데, 패드는 도전성 비아 또는 기타 등등에 의하여 기판을 통해 연결된다.
또한, 다이 또는 웨이퍼는 다양한 마이크로전자 패키징 기법의 일부로서, 다른 3-차원의 배치구성으로 적층될 수도 있다. 이것은 하나 이상의 다이 또는 웨이퍼의 층을 더 큰 베이스 다이 또는 웨이퍼 상에 적층하는 것, 다수의 다이 또는 웨이퍼를 수직 또는 수평 구성으로 적층하는 것, 또는 유사하거나 유사하지 않은 기판을 적층하는 것을 포함할 수 있는데, 여기에서 기판 중 하나 이상은 전기적 또는 비-전기적 요소, 광학적 또는 기계적 요소, 및/또는 이들의 다양한 조합을 포함할 수 있다. 다이 또는 웨이퍼는 적층된 배치구성물 내에, 유전체 접합, ZiBond®와 같은 비-접착제 기법은 DBI®와 같은 하이브리드 접합 기법을 포함하는 다양한 접합 기법을 사용하여 접합될 수 있는데, 이들 양자 모두는 Invensas Bonding Technologies, Inc. (종래에는 iptronix, Inc.) 및 Xperi company로부터 입수가능하다(예를 들어, 본 명세서에서 그들의 전체가 통합되는 미국 특허 번호 6,864,585 및 7,485,968 참조). 적층된 다이를 직접 접합 기법을 사용하여 접합할 때에, 보통은 접합될 다이의 표면이 극히 평평하고 부드러운 것이 바람직하다. 예를 들어, 일반적으로, 표면들은 표면 토폴로지에 있어서 매우 낮은 분산을 가짐으로써, 표면들이 밀접하게 맞춤되어 내구성이 높은 접합을 형성하도록 해야 한다. 예를 들어, 접합면의 조도에서의 변동이 3 nm 미만이고, 바람직하게는 1.0 nm 미만인 것이 일반적으로 바람직하다.
일부 적층된 다이 배열체는 적층된 다이의 하나의 표면 또는 양자 모두의 표면 상에 입자 또는 오염이 존재하는 것에 민감하다. 예를 들어, 처리 단계로부터 남게 된 입자 또는 다이 처리 또는 툴로부터 생긴 오염물은 적층된 다이들, 또는 기타 등등 사이에 열악하게 접합된 구역이 생기게 할 수 있다. 다이 처리 도중의 추가적인 핸들링 단계가 이러한 문제점을 더 악화시킬 수 있고, 원치 않는 잔여물을 남기게 된다.
도 1은 제 1 요소 및 제 2 요소를 직접 접합하기 위한 프로세스를 예시하는 흐름도이다.
도 2a 내지 도 2d는 다양한 실시형태에 따른 접합 방법을 개략적으로 예시한다.
도 3은 다양한 실시형태에 따라서 접합 구조체를 형성하기 위한 예시적인 프로세스를 보여주는 흐름도이다.
도 4는 다양한 실시형태에 따라서 접합 구조체를 형성하기 위한 예시적인 다른 프로세스 흐름을 보여주는 흐름도이다.
도 5는 다양한 실시형태에 따라서 접합 구조체를 형성하기 위한 예시적인 다른 프로세스 흐름을 보여주는 흐름도이다.
도 6은 다양한 실시형태에 따라서 접합 구조체를 형성하기 위한 예시적인 다른 프로세스 흐름을 보여주는 흐름도이다.
도 7은 다양한 실시형태에 따라서 접합 구조체를 형성하기 위한 예시적인 다른 프로세스 흐름을 보여주는 흐름도이다.
두 개 이상의 반도체 소자(예컨대, 통합된 디바이스 다이, 웨이퍼 등)는 서로의 위에 적층되거나 결합되어 접합 구조체(bonded structure)를 형성할 수 있다. 하나의 소자의 도전성 콘택 패드는 다른 소자의 대응하는 도전성 콘택 패드에 전기적으로 연결될 수 있다. 임의의 적절한 개수의 소자가 접합 구조체 내에 적층될 수 있다. 본 명세서에서 사용될 때, 콘택 패드는 다른 요소의 반대편의 도전성 피쳐에 접합(예를 들어, 접착제가 없이 직접 접합)되도록 구성된, 요소 내의 임의의 적절한 도전성 피쳐를 포함할 수 있다. 예를 들어, 일부 실시형태들에서, 콘택 패드(들)는 요소의 접합층 내에 형성된 이산 금속성 접촉면을 포함할 수 있다. 일부 실시형태들에서, 콘택 패드(들)는 적어도 부분적으로 요소를 통과해서 연장되는 기판-관통 비아(through-substrate via; TSV)의 노출된 단부(들)를 포함할 수 있다.
일부 실시형태들에서, 요소들은 접착제가 없이 서로 직접 접합된다. 다양한 실시형태들에서, 제 1 요소(예를 들어, 능동 회로부가 있는 제 1 반도체 디바이스 다이)의 유전체 필드 구역(비전도성 접합 구역이라고도 불림)은 제 2 요소(예를 들어, 능동 회로부가 있는 제 2 반도체 디바이스 다이)의 대응하는 유전체 필드 구역에 접착제가 없이 직접 접합될 수 있다(예를 들어, 유전체-유전체 접합 기법을 사용함). 예를 들어, 유전체-유전체 접합은 적어도 미국 특허 번호 제 9,564,414, 제 9,391,143 및 제 10,434,749에 개시된 직접 접합 기법을 사용하여 접착제가 없이 형성될 수 있는데, 이들 각각의 전체 내용은 그 전체로서 모든 점에서 원용에 의해 본 명세서에 통합된다.
다양한 실시형태들에서, 하이브리드 직접 접합은 개재된 접착제가 없이 형성될 수 있다. 예를 들어, 유전체 접합면은 높은 평활도가 되도록 연마될 수 있다. 접합면은 세척되고 플라즈마 및/또는 에천트에 노출되어 표면을 활성화시킬 수 있다. 일부 실시형태들에서, 표면은 활성화 이후에 또는 활성화 도중에(예를 들어, 플라즈마 및/또는 에칭 프로세스 도중에) 종들(species)로 종단될 수 있다. 이론적으로는 한정되지 않으면서, 일부 실시형태들에서는 활성화 프로세스가 접합면에서의 화학적 접합을 깨기 위해서 수행될 수 있고, 종단 프로세스는 직접 접합 도중에 결합 에너지를 개선하는 추가적인 화학 종을 접합면에 제공할 수 있다. 일부 실시형태들에서, 활성화 및 종단은 동일한 단계에서, 예를 들어 표면을 활성화 및 종단하기 위한 플라즈마 또는 습식 에천트에 의해 제공된다. 다른 실시형태들에서, 접합면은 별개의 처리에서 종단되어 직접 접합을 위한 추가적인 종을 제공할 수 있다. 다양한 실시형태들에서, 종단하는 종들은 질소를 포함할 수 있다. 더 나아가, 일부 실시형태들에서, 접합면은 불소에 노출될 수 있다. 예를 들어, 층 및/또는 접합 계면 근처에는 하나 또는 다수의 불소 피크가 존재할 수 있다. 따라서, 직접 접합 구조체에서는, 두 유전체 재료들 사이의 접합 계면은 높은 질소 함량 및/또는 불소 피크를 가지는 매우 부드러운 계면을 접합 계면에 포함할 수 있다. 활성화 및/또는 종단 처리의 추가적인 예는 미국 특허 번호 제 9,564,414; 제 9,391,143; 및 제 10,434,749 전체에서 발견될 수 있는데, 이들 각각의 전체 콘텐츠는 그 전체로서 그리고 모든 점에서 본 명세서에서 원용에 의해 통합된다.
다양한 실시형태들에서, 제 1 요소의 도전성 콘택 패드는 제 2 요소의 대응하는 도전성 콘택 패드에 직접 접합될 수 있다. 예를 들어, 전술된 바와 같이 형성된 직접 공유 결합된 유전체-유전체 표면들을 포함하는 접합 계면을 따라서 도체-도체 직접 접합을 제공하기 위하여 하이브리드 접합 기법이 사용될 수 있다. 다양한 실시형태들에서, 도체-도체(예를 들어, 콘택 패드-콘택 패드) 직접 접합 및 유전체-유전체 접합은 적어도 미국 특허 번호 제 9,716,033 및 제 9,852,988에 개시된 직접 하이브리드 접합 기법을 사용하여 형성될 수 있고, 이들 각각의 전체 내용은 본 명세서에서 그 전체로서 그리고 모든 점에서 통합된다.
예를 들어, 전술된 바와 같이, 유전체 접합면들이 형성되고 개재된 접착제가 없이 서로 직접 접합될 수 있다. 도전성 콘택 패드(비도전성 유전체 필드 구역에 의해 둘러싸일 수 있음)도 개재된 접착제가 없이 서로 직접 접합될 수 있다. 일부 실시형태들에서, 각각의 콘택 패드는 유전체 필드 또는 비도전성 접합 구역의 외면(예를 들어, 상면) 아래로 함몰될 수 있고, 예를 들어 20 nm 미만, 15 nm 미만, 또는 10 nm 미만으로 함몰되고, 예를 들어 2 nm 내지 20 nm의 범위 내로, 또는 4 nm 내지 10 nm의 범위 내로 함몰된다. 일부 실시형태들에서, 비도전성 접합 구역은 실온에서 접착제가 없이 서로 직접 접합되고, 그 후에 접합 구조체가 어닐링될 수 있다. 어닐링 시에, 측방향으로 한정된 콘택 패드는 확장되고 서로 접촉해서 금속-금속 직접 접합을 형성할 수 있다. 유용하게도, 직접 접합 상호연결(Direct Bond Interconnect) 또는 DBI® 기법을 사용하면, 높은 밀도의 패드들이 직접 접합 계면을 통하여 연결되게 할 수 있다(예를 들어, 규칙적 어레이에 대한 작거나 미세한 피치가 가능해지게 함). 다양한 실시형태들에서, 콘택 패드는 구리 또는 구리 합금을 포함할 수 있지만, 다른 금속들도 적합할 수 있다. 일부 실시형태들에서, 콘택 패드는 규칙적이거나 불규칙적인 피치를 가지는 어레이 내에 배열될 수 있다. 일부 실시형태들에서, 콘택들이 요소에 걸쳐서, 또는 요소들의 그룹에 걸쳐서 서로로부터 규칙적으로 이격되는 범위 내에서, 콘택 패드의 피치는 40 마이크론 미만, 10 마이크론 미만, 또는 2 마이크론 미만일 수 있다. 일부 실시형태들의 경우, 콘택 패드의 피치 대 콘택 패드의 치수(예를 들어, 직경)의 비율은 5 미만, 3, 미만, 또는 2 미만일 수 있다.
다양한 실시형태들에서, 콘택 패드는 제 1 요소 및 제 2 요소 상의 패드들의 각각의 제 1 및 제 2 어레이 내에 형성될 수 있다. 잔해 또는 표면 오염물이 제 1 또는 제 2 요소의 표면에 존재하면, 보이드가 접합 계면에 생성될 수 있고, 또는 잔해가 마주보는 콘택 패드들 사이에 개재될 수 있다. 또한, 접합 및 어닐링 도중에 생성된 반응성 부산물, 예를 들어 수소 및 수증기도 접합 계면에 보이드를 형성할 수 있다. 이러한 보이드는 근처에 있는 특정 콘택 패드가 접합하는 것을 효과적으로 방지할 수 있고, 접합 내에 개구나 다른 불량을 생성한다. 예를 들어, 패드 직경(또는 피치)보다 큰 임의의 보이드는 개구 및 직접 접합 불량을 잠재적으로 생성할 수 있다. 일부 실시형태들에서는, 보이드의 위치에 따라서, 패드 직경과 크기가 비슷하거나 더 작은 보이드(적어도 부분적으로 패드 위에 위치됨)는 접합 구조체 또는 구조체들에 고장이 발생되는 원인이 될 수 있다.
따라서, 직접 접합 프로세스에서, 제 1 요소는 제 2 요소에 개재된 접착제가 없이 직접 접합될 수 있다. 일부 구성에서, 제 1 요소는 싱귤레이션된 집적된 디바이스 다이와 같은 싱귤레이션된 소자를 포함할 수 있다. 다른 배치구성에서는, 제 1 요소가 싱귤레이션되면 복수 개의 통합된 디바이스 다이를 형성하는 복수 개의(예를 들어, 수 십 개, 수 백 개, 또는 그 이상) 디바이스 구역을 포함하는 캐리어 또는 기판(예를 들어, 웨이퍼)을 포함할 수 있다. 제 2 요소는 싱귤레이션된 집적 디바이스 다이와 같은 싱귤레이션된 소자를 포함할 수 있다. 다른 구성에서, 제 2 요소는 캐리어 또는 기판(예를 들어, 웨이퍼)을 포함할 수 있다.
일 예로서, 일 실시형태에서는 제 1 요소가 싱귤레이션된 디바이스 다이를 포함할 수 있고, 제 2 요소는 웨이퍼를 포함할 수 있다. 이러한 실시형태에서, 제 1 요소는 처음에는 웨이퍼 형태로 제공되거나 더 큰 유전체 기판 상에 제공되고, 싱귤레이션되어 싱귤레이션된 제 1 요소를 형성할 수 있다. 그러나, 싱귤레이션 프로세스 및/또는 다른 처리 단계는 평면형 접합면을 오염시킬 수 있는 잔해를 생성할 수 있고, 이것은 두 개의 요소들이 접합될 때 보이드 및/또는 결함을 남길 수 있다. 따라서, 싱귤레이션에 앞서서, 잔해가 접합면을 오염시키는 것을 방지하기 위해서 싱귤레이션 및 직접 접합 이전에 접합면에 걸쳐서 보호층이 제공될 수 있다. 보호층은 접합면 상에 증착된(예를 들어, 스핀 코팅된) 유기물 층 또는 무기물 층(예를 들어, 포토레지스트 또는 스핀-온-글래스(spin-on-glass))를 포함할 수 있다. 보호층의 추가적인 세부 사항은 미국 특허 번호 제 10,714,449에서 발견될 수 있는데, 그 전체 콘텐츠는 그 전체로서 그리고 모든 점에서 본 명세서에서 원용에 의해 통합된다. 제 1 요소를 포함하는 웨이퍼는 임의의 적절한 방법을 사용하여 싱귤레이션될 수 있다. 접합면 위의 보호층은 접합면을 잔해로부터 유용하게 보호할 수 있다.
도 1은 제 1 요소 및 제 2 요소를 직접 접합하기 위한 프로세스(1)를 예시하는 흐름도이다. 도 1에서, 제 1 요소는 싱귤레이션된 다이, 예를 들어 싱귤레이션된 디바이스 다이를 포함할 수 있고, 제 2 요소는 기판, 예컨대 호스트 웨이퍼 또는 캐리어를 포함할 수 있다. 다른 실시형태들에서, 제 2 요소는 제 2 다이를 포함할 수 있다. 전술된 바와 같이, 싱귤레이션 이전에, 보호층(예를 들어, 유기 보호층)이 웨이퍼 위에 제공되어 싱귤레이션 또는 다이싱 도중에 웨이퍼를 보호할 수 있다. 도 1의 블록(10)에서 표시된 바와 같이, 싱귤레이션된 제 1 요소 위의 유기 보호층은, 예를 들어 적절한 용매, 알칼리성 용액 또는 보호층의 공급자에 의해서 추천되는 바와 같은 다른 적절한 세척제와 같은 세척제를 이용하여 접합면으로부터 세척될 수 있다. 보호층 세척제는, 유전층의 부드러운 접합면을 실질적으로 조면화(roughen)하지 않고, 콘택 패드의 금속을 에칭하여 패드 금속의 리세스를 증가시키지 않도록 선택될 수 있다. 과도한 패드 리세스는 너무 깊은 리세스를 형성할 수 있고, 이것은 적절한 어닐링 조건(예를 들어, 어닐링 온도 및 시간)에서 패드-패드 접합이 생기는 것을 막을 수 있다(또는 그 강도를 줄일 수 있음). 예를 들어, 어닐링 온도는 150℃ 내지 350℃, 또는 그 이상의 범위에서 변할 수 있다. 어닐링 시간은 5 분 내지 120 분을 넘는 시간의 범위를 가질 수 있다. 세척제는 액체 세척제의 팬 스프레이(fan spray)에 의하여 또는 당업자에게 알려져 있는 다른 방법에 의해서 도포될 수 있다. 블록(11)으로 가면, 세척된 접합면은 애싱되고(예를 들어, 산소 플라즈마를 사용함), 탈이온수(deionized water; DIW)를 이용하여 세척될 수 있다. 블록(11)은 임의의 잔여 유기 재료를 보호층으로부터 제거할 수 있다. 일부 실시형태들에서, 세척된 제 1 요소는 직접 접합 이전에 활성화될 수 있다.
블록(12)에서, 제 2 요소(이러한 실시형태에서는 웨이퍼를 포함할 수 있지만 다른 실시형태들에서는 집적된 디바이스 다이를 포함할 수 있음)도 DIW로 세척될 수 있다. 블록(13)에서, 접합면은 임의의 유기 재료를 제거하도록 애싱되고(예를 들어, 산소 플라즈마를 사용함) 및 DIW를 사용하여 세척될 수 있다. 더 나아가, 도 1의 블록(14)에서 표시된 바와 같이, 제 2 요소의 접합면은 활성화될 수 있다. 다양한 실시형태들에서, 활성화는 제 2 요소의 접합면을 질소-함유 플라즈마와 같은 플라즈마에 노출시키는 것을 포함할 수 있다. 다른 실시형태들에서, 활성화는 제 2 요소의 접합면을 산소 플라즈마에 노출시키는 것을 포함할 수 있다. 전술된 바와 같이, 활성화 프로세스(이것은 접합면을 종결시킬 수도 있음)는 접합면에서의 결합을 깨뜨리고 깨진 접합을 직접 접합의 결합 에너지를 향상시키는 화학종으로 대체할 수 있다. 도 1의 블록(14)에서 표시된 바와 같이, 활성화된 표면은 DIW로 세척될 수 있는데, 이것은 제 1 또는 제 2 요소의 접합면을 열화시키지 않으면서 접합 이전에 임의의 잔여물을 씻어내는 역할을 할 수 있다.
블록(15)에서, 제 1 요소 및 제 2 요소는 서로 직접적으로 접촉하도록 결합될 수 있다. 본 명세서에서 설명되는 바와 같이, 제 1 요소 및 제 2 요소의 비도전성 접합 구역들은 외부 압력을 인가하지 않고서, 그리고 전압을 인가하지 않고서 실온에서 자발적으로 결합할 수 있다. 구조체는 도전성 콘택 패드가 확장되고 전기적 연결을 형성하며, 또한 제 1 요소 및 제 2 요소의 각각의 접합된 비도전성 접합 구역들 사이의 결합 에너지를 증가시키게 하기 위해서 어닐링될 수 있다.
도 1에 도시된 접합 배열체에서는 직접 접합 이전에 제 2 요소만이 활성화될 수 있다. 그 전체 내용이 그리고 모든 점에서 본 명세서에서 원용에 의해 통합되는 미국 특허 번호 제 10,727,219에서 설명된 바와 같이, 두 개의 요소들 사이의 결합 세기는 두 요소 중 오직 하나만이 접합 이전에 활성화돼도 충분히 강할 수 있다. 그러나, 다른 배치구성에서는 제 1 요소 및 제 2 요소 양자 모두가 접합 이전에 활성화될 수 있고, 또는, 대안적으로는 제 1 요소만이 접합 이전에 활성화될 수도 있다.
일부 경우에, 도 1에 도시되는 프로세스(1)로부터 얻어지는 직접 접합은 접합 계면에서 보이드 및/또는 다른 결함을 포함할 수 있다. 예를 들어, 제 1 요소 및 제 2 요소가 결합되면, 결합파(bonding wave)가 요소의 중심으로부터 최초의 접촉이 발생된 곳에서 바깥쪽으로 이동할 수 있다. 결합파가 충분히 빠르게 이동하면, 이러한 파는 결합 요소들의 중심으로부터 요소의 에지를 향해서 반경방향 바깥으로 비대칭적으로 이동할 수 있다. 이러한 경우에, 결합파는 보이드 또는 탈출 가스(예를 들어, 공기 방울 또는 기포)를 접합 계면을 따라서 포획하기 위해서, 스스로 조기에 래핑(wrap around)될 수 있다. 보이드가 제거되거나 감소되도록 결합파의 움직임을 변조하는 것, 그리고 제 1 요소 및 제 2 요소 사이의 결합 에너지를 일반적으로 개선하는 것이 유익할 수 있다. 또한, 결합 요소들의 결합 에너지를 증가시키는 것이 유익할 수 있다. 결합 요소들 사이의 결합 에너지가 높으면 접합 구조체의 신뢰성이 개선된다.
도 2a 내지 도 2d는 다양한 실시형태에 따른 접합 방법을 개략적으로 예시한다. 도 2a는 제 1 요소(18) 또는 제 2 요소(20)의 개략적인 측단면도를 예시한다. 제 1 또는 제 2 요소(18, 20)는 집적된 디바이스 다이 또는 웨이퍼를 포함할 수 있다. 도 2a 내지 도 2d에는 도시되지 않지만, 일부 실시형태들에서, 웨이퍼 형태인 요소는 해당 요소를 싱귤레이션 프로세스 도중에 보호하기 위해서 싱귤레이션 이전에 보호층으로 코팅될 수 있다. 도 1과 연계하여 전술된 바와 같이, 싱귤레이션 이후에, 보호층은 적절한 세척 약제를 사용하여 제거될 수 있고, 요소는 잔해를 제거하기 위해서 애싱될 수 있다. 따라서, 도 2a에서, 제 1 또는 제 2 요소(18, 20)는 보호층이 없이 도시된다.
요소(18, 20)는 베이스부(21)를 포함할 수 있는데, 이것은, 예를 들어 실리콘 디바이스와 같은 반도체 재료를 포함할 수 있다. 능동 디바이스(예를 들어, 트랜지스터) 및/또는 수동 디바이스가 베이스부(21) 안이나 위에 형성될 수 있다. 접합층(24)은 베이스부(21) 상에 제공될 수 있다(예를 들어, 증착됨). 다양한 실시형태들에서, 접합층(24)박막시형태에서 무기 유전체를 포함하는 비도전성 접합 구역(22)(예를 들어, 유전체 필드 구역)을 포함할 수 있다. 다른 실시형태들에서, 비도전성 접합 구역(22)은 유기 유전체를 포함할 수 있다. 예를 들어, 일부 실시형태들에서, 비도전성 접합 구역(22)은 SiN, SiOxNy와 같은 실리콘 산화물 또는 실리콘-함유 유전층, 실리콘 카바이드, 실리콘 탄질물 또는 실리콘 카르보보라이드(carboboride) 등을 포함할 수 있다. 또한, 비도전성 접합 구역(22)은 비-실리콘 유전층 예를 들어, 세라믹 층, 예컨대 알루미나 또는 사파이어, 산화지르코늄, 붕소 카바이드, 붕소 산화물, 알루미늄 질화물, 압전세라믹(piezoceramics), 페로 세라믹(ferro ceramics), 아연 산화물, 지르코늄 이산화물, 티타늄 카바이드, 유리 세라믹 및 그들의 다양한 조합을 포함할 수 있다.
접합층(24)은 비도전성 접합 구역(22) 내에 형성된 복수 개의 도전성 콘택 패드(23)를 더 포함할 수 있다. 다양한 실시형태들에서, 비록 다른 적절한 금속이 사용될 수도 있지만, 콘택 패드(23)는 구리 또는 구리 합금, 또는 니켈 또는 니켈 합금을 포함할 수 있다. 접합층(24)은 높은 평활도까지 세척되고 연마되거나 평탄화될 수 있는(예를 들어, 화학적 기계적 연마, 또는 CMP를 사용함) 접합면을 포함할 수 있다. 콘택 패드(23)의 노출된 표면(예를 들어, 상부 표면)은 비도전성 접합 구역(22)의 외부 표면에 비하여 함몰될 수 있다. 일부 실시형태들에서, 노출된 표면들은 비도전성 접합 구역(22)의 외부 표면에 비하여, 20 nm 미만, 15 nm 미만, 또는 10 nm 미만으로 함몰될 수 있고, 예를 들어 2 nm 내지 20 nm의 범위 내로, 또는 4 nm 내지 10 nm의 범위 내로 함몰될 수 있다.
도 2b로 돌아가면, 접합층(24)은 연마하는 단계 이후에 직접 접합을 위해서 활성화될 수 있다. 예를 들어, 접합층(24)은 활성종(activation species) A를 포함하는 플라스마에 노출될 수 있다. 일부 실시형태들에서, 플라즈마는 질소-함유종을 포함할 수 있다. 예를 들어, 비도전성 접합 구역(22)이 실리콘 산화물 또는 실리콘 탄질물을 포함하는 실시형태들에서는, 활성화를 위해서 질소-함유 플라즈마를 사용하면 강한 결합 에너지를 제공할 수 있다. 다른 실시형태들에서는, 플라즈마가 산소-함유 플라즈마를 포함할 수 있다. 예를 들어, 비도전성 접합 구역(22)이 실리콘 질화물 또는 실리콘 탄질물을 포함하는 실시형태들에서는, 활성화를 위해서 산소-함유 플라즈마를 사용하면 강한 결합 에너지를 제공할 수 있다.
도 2c에서, 연마되고 활성화된 접합층(24)과 반응하도록 최종 화학 처리 T가 수행될 수 있다. 최종 화학 처리 T는 액체 용액(예를 들어, 수성 용액)을 포함할 수 있다. 예를 들어, 일부 실시형태들에서, 분무기와 같은 분산 디바이스(25)가 접합층(24)을 유리-성형 화학종 S로 세정하기 위해서 사용될 수 있다. 유리-성형 종 S는 패드(23)를 에칭하지 않는 조성 및/또는 농도를 가지도록 선택될 수 있다(예를 들어, 구리를 실질적으로 예칭하지 않음). 다양한 실시형태들에서, 유리-성형 화학종 S는 붕소, 인, 망간, 비소, 과산화물, 셀레늄, 탄소, 및 불소 또는 불화물 소스 중 적어도 하나를 포함하는 액체 용액을 포함할 수 있다. 일부 실시형태들에서, 유리-성형 화학종 S는 붕소, 인, 망간, 비소, 과산화물, 셀레늄, 탄소, 및 불소 또는 불화물 소스 중 하나만을 포함하는 액체 용액을 포함할 수 있다. 다른 실시형태들에서, 유리-성형 화학종 S는 붕소, 인, 망간, 비소, 과산화물, 셀레늄, 탄소, 및 불소 또는 불화물 소스 중 두 개 이상을 포함하는 액체 용액을 포함할 수 있다. 일부 실시형태들에서, 유리-성형 화학종 S는 pH가 2 내지 6.5 사이이고, 예를 들어 4 내지 6.5의 범위에 속하는 매우 묽은(very dilute) 완충된 불산(buffered hydrofluoric acid; BHF)을 포함할 수 있다. 일부 실시형태들에서, 유리-성형(또는 유리-향상) 화학종 S는 매우 묽은 붕산 또는 아셀렌산(selenious acid)을 포함할 수 있다. 일부 실시형태들에서, 유리-성형 화학종 S는 과산화수소 용액을 포함할 수 있다. 과산화수소 용액은 0.3 % 내지 50%의 범위 안에서, 예를 들어 1% 내지 15%의 범위 안에서 변할 수 있다. 일부 실시형태들에서, 종 S는 수산화 테트라메틸암모늄(C4H12N), 수산화 삼차-부틸암모늄, 수산화 테트라에틸암모늄, 수산화 에틸트리메틸암모늄, 무수 붕산, 붕산, 보란-암모니아(H6BN), 보란 트리메틸아민 착물, 보란 디메틸 아민 착물(C2H10BN), 테트라하이드록시디보론 용액, 마니톨(C6H14O6, 다수의(6 개의) 수산기를 포함할 수 있음), 및 아스코르브산(C6H8O6) 중 하나 이상을 포함할 수 있다. 접합면 위에 유리 향상 층을 형성한 이후에, 금속 패드 표면은 접합 이전에 선택적으로 세척될 수 있다. 일부 실시형태들에서, 접합 계면에 과산화물-함유종을 도입하면 결합 요소들의 결합 에너지를 증가시키고, 또한 접합 계면에 있는 보이드를 감소시킬 수 있다. 일부 실시형태들에서, 유리-성형 화학종 S는 희석된 인산을 포함할 수 있다. 유리-성형 종 S의 농도는 도전성 콘택 패드를 과다하게 에칭하는 것을 피하기 위해서 매우 묽을 수 있다. 예를 들어, 유리-성형 종 S는 1 ppm 내지 10,000 ppm의 범위에 속하는, 1 ppm 내지 1,000 ppm의 범위에 속하는, 1 ppm 내지 500 ppm의 범위에 속하는, 1 ppm 내지 400 ppm의 범위에 속하는, 5 ppm 내지 10,000 ppm의 범위에 속하는, 5 ppm 내지 4,000 ppm의 범위에 속하는, 또는 5 ppm 내지 500 ppm의 범위에 속하는 농도를 가지도록 용액(예를 들어, 수성 용액 또는 비-수성 용액) 내에서 희석될 수 있다. 다양한 실시형태들에서, 최종 화학 처리는 적어도 3.1, 또는 적어도 3.3의 pH를 가질 수 있다. 예를 들어, 최종 화학 처리는 3.3 내지 10의 범위에 속하거나 4 내지 10의 범위에 속하는 pH를 가질 수 있다.
일부 실시형태들에서, 유리-성형 화학종 S는 테트라메틸 수산화 암모늄을 포함할 수 있다. 테트라메틸 수산화 암모늄의 pH는 7 내지 11의 범위에 속하거나 7 내지 10의 범위에 속할 수 있다. 테트라메틸 수산화 암모늄의 농도는 200 ppm 미만, 또는 100 ppm 미만일 수 있다. 예를 들어, 테트라메틸 수산화 암모늄의 농도는 5 ppm 내지 75 ppm의 범위에 속하거나 5 ppm 내지 60 ppm의 범위에 속할 수 있다.
도 2c의 최종 화학 처리 T는 접합 도중에는 접합층(24) 및/또는 다른 요소의 접합층(24)과 화학적으로 반응하는 액체 처리를 포함할 수 있다. 일부 실시형태들에서, 예를 들어 액체 처리는 접합면(들)에 있는 보이드의 크기를 줄이도록 반응할 수 있다. 예를 들어, 종래의 웨이퍼-웨이퍼(W2W) 접합 동작에서는, 제 1 요소 제 2 요소(18, 20)의 평평한 접합면이 DIW 또는 임의의 적절한 세척제를 사용하여 세척될 수 있다. 세척된 표면들은 활성화 단계 이전에 애싱되고 DIW로 세정될 수 있다. 전술된 바와 같이, 활성화 단계는 제 1 및/또는 제 2 요소(18, 20)의 접합면을 질소-함유 플라즈마, 수증기 플라즈마, 또는 양자 모두의 타입의 플라즈마의 다양한 조합에 노출시키는 것을 포함할 수 있다. 활성화 프로세스 이후에, 활성화된 접합면은 웨이퍼들을 접합하기 이전에 DIW로 완전히 세정될 수 있다. 개시된 실시형태에서, 최종 화학 처리는 순수한 물, 예를 들어 순수한 DIW를 포함하지 않을 수 있다.
예를 들어, 실리콘 이산화물인 평면 접합면들의 웨이퍼-웨이퍼(W2W) 접합 프로세스에서는, 제 1 및/또는 제 2 요소(18, 20)가 DIW 또는 임의의 적절한 세척제를 사용하여 세척될 수 있다. 세척된 평면형 실리콘 산화물 표면은 애싱될 수 있고(예를 들어, 애싱 프로세스는 본 명세서에서 설명된 바와 같은 수증기 플라즈마를 사용하는 것을 포함할 수 있음), 애싱 단계 이후에는, 제 1 및/또는 제 2 요소(18, 20)의 애싱된 표들이 W2W 접합 동작 이전에 DIW를 사용하여 세정될 수 있으며, 이들은 활성화 단계가 없이 수행될 수도 있다. 일부 실시형태들에서, 애싱 단계 이후에, 제 1 및/또는 제 2 요소의 애싱된 표면은 W2W 접합 동작 이전에 최종 화학 처리(T)에 노출될 수 있다. 최종 화학 처리(T)는 유리-성형 화학종(S), 예를 들어 매우 묽은 테트라메틸 수산화 암모늄을 포함할 수 있다. 테트라메틸 수산화 암모늄의 pH는 W2W 접합 동작 이전에 7 내지 11의 범위에 속하거나 7 내지 10의 범위에 속할 수 있다. 일 예로서, 최종 화학 처리(T)는, 제 1 및/또는 제 2 요소(18, 20)의 애싱된 표면을 화학종(S) 내에 담그는 것을 포함할 수 있고, 또는 화학종(S)이 애싱된 표면 상에 분산 디바이스(25)를 사용하여 분무되거나 코팅될 수도 있다. 예를 들어, 화학종(S)은 애싱된 표면 또는 표면 상의 종(S)을 스핀 드라잉(spin drying)하기 이전에 5 초 내지 120 초의 범위 내의 시간 동안에 분무되거나 코팅될 수 있다. 따라서, 화학종(S)은 애싱된 표면을 화학종(S)에 노출시키고, 노출된 표면으로부터 임의의 다른 세척제를 사용하지 않고서 종(S)을 건조시킴으로써 적용될 수 있다. 일 예에서, 애싱되고 DIW로 세정되며 150 ℃에서 15 분 동안 어닐링된 평면형 실리콘 산화물 표면의 접합된 쌍의 측정된 결합 에너지는 500 mJ/m2 내지 700 mJ/m2였다. 대조적으로, 애싱되고 어닐링 단계 이전에 매우 묽은 테트라메틸 수산화 암모늄에 노출되었던 평면형 실리콘 산화물 표면의 접합된 쌍의 측정된 결합 에너지는 2200 mJ/m2 내지 2400 mJ/m2였는데, 이것은 접합 이전에 DIW로 세정된 표면과 비교할 때 실질적으로 더 강한 직접 접합을 제공한다. 이러한 예에서, 제 1 및/또는 제 2 요소(18, 20)의 애싱된 접합면을 처리하기 위해서 최종 화학 처리 프로세스를 적용하면, 접합 구조체의 결합 강도 또는 결합 에너지를 적어도 3의 인자만큼 개선할 수 있다. 일부 실시형태들에서, 최종 화학 처리는 제 1 및/또는 제 2 요소의 활성화된 표면에 접합 단계 직전에 적용될 수 있다.
최종 화학 처리는, 접합층의 활성화된 표면과 반응하거나 이러한 표면에 흡착되고(또는 해당 요소가 접합되는 다른 요소의 접합면과 반응함), 다른 요소의 접합면과 접촉하게 되면 높은 결합 에너지를 제공하는 화학적으로 활성인 종(S)을 포함할 수 있다. 다양한 실시형태들에서는 최종 화학 처리 및 직접 접합 사이에 추가적인 처리가 수행되지 않는다. 예를 들어, 최종 화학 처리 이후에 추가적인 액체 처리가 존재하지 않을 수 있다(예를 들어, DIW 세척 또는 다른 순수한 물 세척이 없음).
일부 실시형태들에서는, 제 1 및/또는 제 2 요소(18, 20)의 세척되거나 애싱되거나 활성화된 표면에 대한 최종 화학 처리를 위해서 두 개 이상의 타입의 화학종(S)이 적용될 수 있다. 일 예로서, 제 1 요소(18)의 세척된 접합면에 적용되는 최종 화학 처리는 화학종(A)을 포함할 수 있다. 예를 들어, 종(A)은 매우 묽은 테트라메틸 수산화 암모늄을 사용한 처리에서와 같이 접합면이 알칼리성이 되게 할 수 있다. 제 2 요소(20)의 세척된 접합면에 적용되는 최종 화학 처리는 화학종(B)을 포함할 수 있다. 예를 들어, 종(B)은 매우 완충된 HF를 사용한 처리에서와 같이 접합면이 산성이 되게 할 수 있다. 처리 단계 이후에, 제 1 요소 및 제 2 요소(18, 20)의 처리된 접합면은 결합되고 어닐링되어, 결합된 제 1 및 제 2 요소(18, 20) 사이의 계면의 결합 강도를 증가시킬 수 있다. 요소-요소 적층 동작을 위하여, 접합면은 제 1 또는 제 2 요소(18, 20)의 후면에 형성될 수 있다. 예를 들어, 접합면을 제 2 요소(20)의 후면에 형성하는 것은, 제 2 요소(20)를 후면으로부터 박형화 및 연마하는 것, 제 2 요소(20) 상의 임베딩된 도전성 층과 함께 평면형 유전체 접합면을 형성하는 것, 제 2 요소(20)의 후면에서 접합면을 애싱 또는 활성화하는 것, 및 제 3 요소(미도시)를 제 2 요소(20)의 후면에 결합시키기 이전에 최종 화학 처리를 수행하는 것을 포함할 수 있다. 적층된 결합 요소들은 후속 동작 이전에 어닐링될 수 있다. 일 실시형태에서, 적층된 결합 요소들은 후속 프로세스 이전에 어닐링되지 않을 수도 있고, 적층된 결합 요소들은 후속 동작 이전에 철저하게 세정될 수 있다. 예를 들어, 후속 동작 중 하나는, 접합된 적층된 요소들을 싱귤레이션하는 것을 포함할 수 있거나, 예들은 접합된 적층 요소들의 하부 또는 상부 표면 상에 도전성 구조체를 형성하는 것을 포함할 수도 있다. 도전성 구조체는 평면형 도체 또는 유동성 도체 또는 양자 모두를 포함할 수 있다.
도 2d로 돌아가면, 제 1 요소 및 제 2 요소(18, 20)는 서로 접촉하게 되어 제 1 요소 및 제 2 요소(18, 20)의 비도전성 접합 구역들(22) 사이의 접합 계면(27)에 따른 직접 접합을 포함하는 접합 구조체(26)를 형성할 수 있다. 접합 구조체(26)는 어닐링될 수 있고, 콘택 패드(23)는 접합 계면(27)을 따라서 직접 콘택 및 전기적 연결을 이루도록 연장될 수 있다. 접합 계면(27)은 최종 화학 처리(T)로부터의 침전물을 포함할 수 있다. 예를 들어, 도 2d에 도시된 바와 같이, 도 2c에서 도입된 유리-성형 종(S)의 침전물(28)이 접합 계면(27)에 존재할 수 있다. 예를 들어, 최종 화학 처리(T)에서 사용된 특정 용액에 따라서, 접합 계면(27)에서의 유리-성형 화학종(S)은 붕소, 인, 망간, 비소, 과산화물, 셀레늄, 탄소, 및 불소 또는 불화물 소스 중 적어도 하나를 포함할 수 있다. 다양한 실시형태들에서, 접합 계면(27)은 활성화 프로세스 A의 서명을 더 포함할 수 있다. 예를 들어, 일부 실시형태들에서, 접합 계면(27)은 계면(27)에서 또는 그 근처에서 질소 및/또는 산소 농도 피크를 더 포함할 수 있다. 제 1 요소 및 제 2 요소(18, 20) 사이의 접합 계면(27)에 있는 종(S)의 농도는 직접 접합층 아래 또는 그 안에 있는 다른 유전체-유전체 계면에서 발견되는 종(S)의 공칭 배경 레벨을 초과할 수 있다.
유리하게도, 유리-성형 종(S)은 제 1 요소 및 제 2 요소(18, 20)의 활성화된 표면과 반응함으로써 접합 구조체(26) 내의 결합 요소들(18, 20) 사이의 결합 에너지를 개선할 수 있다. 전술된 바와 같이, 유리-성형 종(S)은, 도전성 콘택 패드들(23)이 과다하게 에칭되지 않도록 희석 농도에서 제공될 수 있고, 이것은 접합된 패드들(23) 사이의 접합 및 전기적 연결을 개선할 수 있다. 과다 에칭은 패드(23)의 노출된 상부 표면 및 비도전성 접합 구역(22)의 외부 표면 사이의 리세스의 양을 증가시킬 수 있고, 그러면 전기적 연결의 신뢰도가 감소될 수 있다. 또한, 유리-성형 종(S)은 도전성 콘택 패드(23) 상에서의 산화물 형성을 억제할 수 있다. 더욱이, 접합 계면(27)을 따라서 더 적은 보이드 및/또는 결함이 존재하도록, 결합파는 도 1의 배열체에 비하여 속도가 느려질 수 있다.
본 명세서에서 설명되는 바와 같이, 제 1 및 제 2 요소(18, 20)는 접착제가 없이 서로에 직접 접합될 수 있는데, 이것은 증착 프로세스와 다른 것이다. 따라서, 제 1 및 제 2 요소(18, 20) 사이의 접합 계면(27)은 증착되지 않은(non-deposited) 계면을 포함할 수 있다. 더 나아가, 증착된 층들과 달리, 직접 접합 구조체(26)는 나노보이드(nanovoid)가 존재하는 접합 계면(27)을 따라서 결함 구역을 포함할 수 있다. 나노보이드는 접합면의 활성화(예를 들어, 플라즈마에 노출됨)에 기인하여 형성될 수 있다. 전술된 바와 같이, 접합 계면(27)은 접합층(24)(통상적으로 무기 유전체) 내의 더 깊은 위치에 비하여, 활성화(A)및/또는 최종 화학 처리 프로세스(T)로부터의 더 높은 농도의 처리 요소를 포함할 수 있다. 예를 들어, 활성화를 위해서 질소 플라즈마 및/또는 암모늄 딥(dip)을 활용하는 실시형태들에서, 질소 피크는 접합층(24)의 벌크에 상대적으로, 실리콘 산화물-기반 접합층에 대한 접합 계면(27)에서 형성될 수 있다. 질소 활성화의 결과, 벌크에 상대적으로, 실리콘 질화물 및 실리콘 탄질물 접합층의 계면 표면에서 산소 피크가 생길 수도 있다. 활성화를 위해서 산소 플라즈마를 활용하는 실시형태들에서는 산소 피크가 접합 계면(27)에 형성될 수 있다. 일부 실시형태들에서, 접합 계면(27)은 실리콘 산화질화물, 실리콘 옥시카르보질화물(산화탄질물), 또는 실리콘 카르보질화물(탄질물)을 포함할 수 있다. 본 명세서에서 설명되는 바와 같이, 직접 접합은 공유 결합을 포함할 수 있고, 이것은 반데르 발스 결합보다 더 강하다. 접합층(24)은 높은 평활도로 평탄화된 연마된 표면을 더 포함할 수 있다.
본 명세서에서 설명되는 실시형태에서는, 활성화로부터의 N 또는 O 피크에 추가하여, 유리-성형 종(S)으로부터의 잔여물도 계면(27)에 존재할 수 있다. 예를 들어, 계면(27)은 붕소, 인, 망간, 비소, 과산화물, 셀레늄, 탄소, 및 불소 또는 불화물 소스 중 적어도 하나를 포함할 수 있다.
다양한 실시형태들에서, 콘택 패드(23) 사이의 금속-금속 접합들은 구리 알갱이들이 접합 계면(27)을 가로질러 서로의 내부로 성장하도록 접합될 수 있다. 일부 실시형태들에서, 구리는 접합 계면을 통과하는 개선된 구리 확산을 위한 111 결정면(crystal plane)을 따라서 배향된 알갱이들을 가질 수 있다. 접합된 콘택 패드(23)에 또는 그 근처의 비도전성 접합 구역들(22) 사이에 실질적으로 갭이 존재하지 않도록, 접합 계면(27)은 접합된 콘택 패드(23)의 적어도 일부를 향해 실질적으로 전체적으로 연장될 수 있다. 일부 실시형태들에서는, 베리어층(미도시)이 콘택 패드(예를 들어, 구리를 포함할 수 있음) 아래에 제공될 수 있다. 그러나, 다른 실시형태들에서는, 예를 들어 US 2019/0096741에 설명된 바와 같이 콘택 패드(23) 아래에 베리어층이 존재하지 않을 수도 있는데, 이것은 본 명세서에서 그 전체로서 그리고 모든 점에서 통합된다.
도 3은 접합 구조체(26)를 형성하기 위한 예시적인 프로세스(30)를 보여주는 흐름도이다. 도 3에서는 애싱 이후에 제 1 요소(28)에 최종 화학 처리가 수행되지만, 제 2 요소(20)에는 수행되지 않는다. 오히려, 호스트 웨이퍼 또는 캐리어를 포함할 수 있는 제 2 요소(20)는 최종 화학 처리에 노출되지 않고서 활성화되고 DIW로 세척될 수 있다. 충분히 강한 직접 접합은 제 2 요소(20)만이 활성화될 때 그리고 제 1 요소(18)만이 최종 화학 처리(T)에 노출될 때에 발생될 수 있다. 요소(18, 20)는 개재된 액체 처리가 최종 화학 처리 및 직접 접합 사이에 제 1 요소(18)에 적용되지 않은 상태로 직접 접합될 수 있다.
도 3에서, 적절한 보호 재료, 예를 들어 유기 보호층(예를 들어, 포토레지스트)이 웨이퍼를 포함할 수 있는 제 1 요소의 접합면에 형성될 수 있다. 보호층을 제공한 이후에, 제 1 요소(18)는 다이 싱귤레이션 동작을 위해서 다이싱 시트 또는 다이싱 층 상에 장착될 수 있다. 보호층이 있는 제 1 요소(18)는 소 스트릿(saw street)을 통해서 싱귤레이션되어 복수 개의 싱귤레이션된 요소(18)를 형성할 수 있다. 다른 애플리케이션에서는, 제 1 요소(18)가 보호층을 도포하기 이전에 다이싱 층 상에 장착될 수 있다. 이러한 예에서, 보호층은 다이싱 시트의 일부 상에 배치될 수 있다. 유리하게도, 보호층은 싱귤레이션 프로세스(및 다른 프로세스) 도중에 활성화된 접합면을 잔해 또는 손상으로부터 보호할 수 있다. 도 3의 블록(31)에서 표시된 바와 같이, 보호층은 세척제를 사용하여 제거될 수 있다. 일부 실시형태들에서, 세척된 싱귤레이션된 요소(18)는 블록(32)에서 추가적으로 애싱되어(예를 들어, 산소 플라즈마에 노출됨), 싱귤레이션된 다이의 접합면 상에 최종 화학 처리(T)를 수행하기 이전에 임의의 원치 않는 잔여물을 제거할 수 있다. 블록(33)에서, 최종 화학 처리(T)는 도 2a 내지 도 2d와 연계하여 전술된 바와 같이 제 1 요소(18)의 애싱된 접합면에 적용될 수 있다. 블록(33)의 최종 화학 처리(T)는 전술된 가스-함유종(S) 중 임의의 것을 활용할 수 있다.
이와 유사하게, 제 2 요소(20)의 접합면은(34)에서 세척되고 블록(35)에서 애싱되어 접합면 상의 원치 않는 잔여물을 제거할 수 있다. 일부 실시형태들에서, 블록(36)에 표시된 바와 같이, 제 2 요소(20)의 접합면은 접합 동작 이전에 활성화되고 DIW로 세정될 수 있다. 블록(37)에서, 제 1 및 제 2 요소들은 전술된 바와 같이 개재된 접착제가 없이 직접 접합될 수 있다.
도 3의 예에서는, 제 1 요소(18)의 싱귤레이션된 접합면만이 최종 화학 처리(T)에 노출되는 반면에, 제 2 요소(20)는 DIW로 세정될 수 있고 블록(36)의 활성화 및 블록(37)의 접합 사이에서 최종 화학 처리(T)를 거치지 않을 수도 있다. 다른 구현형태들에서, 제 1 싱귤레이션된 요소(18)의 접합면 및 제 2 싱귤레이션된 요소(20)의 접합면 양자 모두는 다음 도 5에 표시된 바와 같이 블록(37)의 접합 동작 이전에 최종 화학 처리(T)에 노출될 수 있다. 또한, 비록 도 3에는 도시되지 않지만 일부 실시형태들에서는, 제 1 싱귤레이션된 요소(18)의 접합면이 블록(33)의 최종 화학 처리(T) 이전에 활성화될 수 있다. 따라서, 일부 실시형태들에서는 제 2 요소(20)만이 접합 이전에 활성화되는 반면에, 다른 실시형태들에서는 제 1 요소 및 제 2 요소(18, 20) 양자 모두가 접합 이전에 활성화될 수 있다. 또 다른 실시형태에서는 제 1 요소(18)만이 접합 이전에 활성화될 수 있다.
본 명세서에서 설명된 바와 같이, 제 1 싱귤레이션된 요소(18)의 접합면은 마지막 화학종(A)으로 처리될 수 있고, 제 2 싱귤레이션된 요소(20)의 접합면은 단계(37)의 접합 동작 이전에 마지막 화학종(B)으로 처리될 수 있다. 이러한 예에서, 종(A)은 종(B)과 다른 화학적 모이어티(moiety)이다. 일 예로서, 종(A)은 산성(예를 들어, 약산성)일 수 있고, 종(B)은 알칼리성(예를 들어, 약알칼리성)일 수 있다. 종(A)은 두 개 이상의 화학적 모이어티를 포함할 수 있고, 종(B)은 두 개 이상의 화학적 모이어티를 포함할 수 있다. 예를 들어, 종(A)은 매우 묽은 버퍼 HF 및 매우 묽은 인산 또는 매우 묽은 붕산의 혼합물을 포함할 수 있는 반면에, 종(B)은 매우 묽은 테트라메틸 수산화 암모늄과 매우 묽은 디메틸아민 보란의 혼합물을 포함할 수 있다. 일부 실시형태들에서, 최종 화학 처리(T)는 종(A)(하나 또는 다수의 성분을 포함할 수 있음)을 제 1 요소(18)에 적용할 수 있고, 제 2 요소(20)는 최종 화학 처리를 거치지 않을 수 있으며, 또는 그 반대의 경우도 마찬가지이다. 일부 실시형태들에서, 최종 화학 처리(T)는 종(B)(하나 또는 다수의 성분을 포함할 수 있음)을 제 1 요소(18)에 적용할 수 있고, 제 2 요소(20)는 최종 화학 처리(T)를 거치지 않을 수 있으며, 또는 그 반대의 경우도 마찬가지이다. 또 다른 조합들도 적합할 수 있다. 최종 화학 처리(T)는, 유전층의 부드러운 접합면을 실질적으로 조면화하지 않고, 패드 금속을 실질적으로 에칭하여 패드 금속 위에 과도한 리세스를 형성하지 않도록 선택될 수 있다. 전술된 바와 같이, 과도한 패드 리세스는, 너무 깊어서 패드-패드 접합이 적절한 어닐링 조건(예를 들어, 어닐링 온도 및 시간)에서 형성되지 않을 수 있는 리세스를 형성할 수 있다. 따라서, 최종 처리 화학물질 또는 화학적 조성의 약제를 위해서 적절한 화학적 모이어티들이 선택될 수 있다.
접합 동작 이후에, 결합 요소들은 더 높은 온도에서 어닐링되어 제 1 요소 및 제 2 요소 사이의 계면의 결합 강도를 증가시킬 수 있다.
도 4는 접합 구조체(26)를 형성하기 위한 다른 예시적인 방법(40)을 보여주는 흐름도이다. 그렇지 않다고 표시되지 않는 한, 도 4의 방법(40)의 단계는 일반적으로 도 2a 내지 도 3과 연계하여 진술된 단계들과 유사할 수 있다. 예를 들어, 제 1 요소(18)의 보호층은 블록(41)에서 세척제를 이용하여 세척되고, 블록(42)에서 애싱될 수 있다(그리고 DIW로 세척됨). 제 2 요소(20)의 접합면은 블록(43)에서 세척되고, 블록(44)에서 애싱될 수 있다(그리고 DIW로 세척됨). 제 2 요소(20)의 접합면은 블록(45)에서 활성화될 수 있다. 최종 화학 처리(T)가 제 2 요소(20)의 활성화된 접합면에 수행될 수 있다. 도 4에서, 제 1 요소(18)는 블록(47)에서의 직접 접합 이전에 활성화되거나 최종 화학 처리에 노출되지 않을 수 있다. 오히려, 제 2 요소(20)의 접합층이 활성화될 수 있고, 후속하여, 제 2 요소(20)의 활성화된 접합면이 블록(47)에서 직접 접합되기 이전에 최종 화학 처리에 노출될 수 있다.
도 5는 접합 구조체(26)를 형성하기 위한 다른 예시적인 방법(50)을 보여주는 흐름도이다. 그렇지 않다고 표시되지 않는 한, 도 5의 방법(50)의 단계는 일반적으로 도 2a 내지 도 4와 연계하여 진술된 단계들과 유사할 수 있다. 예를 들어, 제 1 요소(18)의 보호층은 블록(51)에서 세척제를 이용하여 세척되고, 블록(52)에서 애싱될 수 있다(그리고 DIW로 세척됨). 도 5의 블록(53)에서, 제 1 요소(18)는 활성화되지 않을 수 있지만, 블록(52)의 애싱 이후에 최종 화학 처리에 노출될 수 있다. 제 2 요소(20)의 접합면은 블록(54)에서 세척되고, 블록(55)에서 애싱될 수 있다(그리고 DIW로 세척됨). 제 2 요소(20)는 블록(56)에서 활성화될 수 있고, 후속하여 최종 화학 처리(T)가 블록(58)에서의 직접 접합 이전에 블록(57)에서 수행될 수 있다. 제 1 요소 및 제 2 요소(18, 20)를 최종 화학 처리(T)에 노출시킨 이후에, 제 1 요소 및 제 2 요소(18, 20)는 블록(53, 57)의 최종 화학 처리 및 블록(58)의 직접 접합 사이에 개재된 액체 처리가 없이 블록(58)에서 직접 접합될 수 있다.
도 6은 접합 구조체(26)를 형성하기 위한 다른 예시적인 프로세스(60)를 보여주는 흐름도이다. 그렇지 않다고 표시되지 않는 한, 도 6의 방법(60)의 단계는 일반적으로 도 2a 내지 도 5와 연계하여 진술된 단계들과 유사할 수 있다. 예를 들어, 제 1 요소(18)의 보호층은 블록(61)에서 세척제를 이용하여 세척되고, 블록(62)에서 애싱될 수 있다(그리고 DIW로 세척됨). 도 6의 실시형태에서는, 제 1 요소 및 제 2 요소(18, 20)의 양자 모두의 접합층이 활성화될 수 있고, 후속하여, 제 1 요소 및 제 2 요소의 활성화된 표면이 각각의 최종 화학 처리(T)에 노출될 수 있다. 예를 들어, 제 1 요소(18)의 접합면이 블록(63)에서 활성화될 수 있고(그리고 DIW로 세척됨), 제 1 요소(18)의 활성화된 접합면이 블록(64)에서 최종 화학 처리(T)에 노출될 수 있다. 제 2 요소(20)의 접합면은 블록(65)에서 세척될 수 있고, 블록(66)에서 애싱될 수 있다(그리고 DIW로 세척됨). 제 2 요소(20)는 블록(67)에서 활성화될 수 있고, 후속하여 최종 화학 처리(T)가 블록(68)에서 제 2 요소(20)에 수행될 수 있다. 제 1 요소 및 제 2 요소(18, 20)는 블록(64, 68)의 최종 화학 처리 및 블록(69)의 직접 접합 사이에 개재된 액체 처리가 없이 블록(69)에서 직접 접합될 수 있다.
도 7은 접합 구조체(26)를 형성하기 위한 다른 예시적인 프로세스(70)를 보여주는 흐름도이다. 그렇지 않다고 표시되지 않는 한, 도 7의 방법(70)의 단계는 일반적으로 도 2a 내지 도 6과 연계하여 진술된 단계들과 유사할 수 있다. 예를 들어, 제 1 요소(18)의 보호층은 블록(71)에서 세척제를 이용하여 세척되고, 블록(72)에서 애싱될 수 있다(그리고 DIW로 세척됨). 도 7의 블록(73)에서, 제 1 요소(18)는 애싱 이후에 그리고 개재된 처리가 없이(예를 들어, 개재된 액체 처리가 없이) 직접 접합하기 이전에 최종 화학 처리(T)에 노출될 수 있다.
제 2 요소(20)의 접합면은 블록(74)에서 세척될 수 있고, 블록(75)에서 애싱될 수 있다(그리고 DIW로 세척됨). 블록(76)에서, 제 2 요소(20)의 접합층은 블록(75)의 애싱 이후에 화학 처리에 노출될 수 있다. 블록(77)에서 제 2 요소(20)의 접합층이 블록(76)의 화학 처리 이후에 활성화될 수 있다는 것을 제외하고는, 블록(76)의 화학 처리는 도 2a 내지 도 6과 연계하여 전술된 최종 화학 처리와 유사할 수 있다. 따라서, 도 7의 실시형태에서는, 활성화되기 전에 블록(76)의 화학 처리에서, 제 2 요소(20)의 접합면이 전술된 유리-성형 종(S)에 노출될 수 있다. 제 1 요소 및 제 2 요소는 블록(78)에서 직접 접합될 수 있다.
처리 단계 이후에, 제 1 요소 및 제 2 요소(18, 20)의 처리된 접합면은 직접 접합되고 더 높은 온도에서 어닐링되어 결합 요소들(18, 20) 사이의 계면(27)의 결합 강도를 증가시킬 수 있다. 다이-다이(D2D) 또는 요소-요소 적층 동작을 위하여, 추가적인 다이가 제 1 또는 제 2 요소(18, 20)의 후면에 형성된 접합면에 접합될 수 있다. 제 3 요소(미도시)를 제 1 요소(18)의 후면에 접합하는 것은, 제 3 요소를 제 1 요소(18)의 후면에 접착하기 이전에, 제 1 요소(18)의 후면을 세척하는 것, 제 1 요소(18)의 후면 상의 접합면을 애싱 또는 활성화하는 것, 및 싱귤레이션된 제 3 요소의 접합면 또는 제 1 요소(18)의 후면(또는 양자 모두의 표면)에 최종 화학 처리를 수행하는 단계를 수행하는 것을 포함할 수 있다. 적층된 결합 요소들은 후속 동작 이전에 더 높은 온도에서 어닐링될 수 있다. 일 실시형태에서, 적층된 결합 요소들은 후속 프로세스 이전에 어닐링되지 않을 수도 있고, 적층된 결합 요소들은 후속 동작 이전에 철저하게 세정될 수 있다.
전술된 바와 같이, 후속 동작 중 하나는, 예를 들어 적층된 요소 또는 요소들이 있는 제 2 요소를 싱귤레이션하여 직접 접합된 적층된 요소를 형성하는 것을 포함할 수 있다. 다른 후속 동작은 접합된 적층된 요소의 하부 또는 상부 표면에 도전성 구조체를 형성하는 것을 포함할 수 있다. 도전성 구조체는 평면형 도체 또는 유동성 도체 또는 양자 모두를 포함할 수 있다.
일 실시형태에서, 접합 방법은, 제 1 요소의 제 1 접합층을 직접 접합(direct bonding)을 위하여 연마하는 단계 - 상기 제 1 접합층은 제 1 도전성 패드 및 제 1 비도전성 접합 구역을 포함함 -; 상기 연마하는 단계 이후에, 연마된 제 1 접합층의 최종 화학 처리를 수행하는 단계; 및 상기 최종 화학 처리를 수행하는 단계 이후에, 제 1 요소의 제 1 접합층을 제 2 요소의 제 2 접합층에, 상기 제 1 도전성 패드를 상기 제 2 접합층의 제 2 도전성 패드에 직접 접합하는 것과 상기 제 1 비도전성 접합 구역을 상기 제 2 접합층의 제 1 비도전성 접합 구역에 직접 접합하는 것을 포함하여, 개재된 접착제가 없이 직접 접합하는 단계를 포함할 수 있고, 상기 최종 화학 처리를 수행하는 단계와 상기 직접 접합하는 단계 사이에, 상기 제 1 접합층 상에 어떠한 처리 또는 세정도 수행되지 않는다.
일부 실시형태들에서, 상기 방법은 상기 제 1 접합층을 직접 접합을 위하여 활성화하는 단계를 포함할 수 있다. 일부 실시형태들에서, 상기 활성화하는 단계는 상기 최종 화학 처리를 수행하는 단계 이전에 수행된다. 일부 실시형태들에서, 상기 활성화하는 단계는, 상기 제 1 접합층을 플라즈마에 노출시키는 것을 포함한다. 일부 실시형태들에서, 상기 활성화하는 단계는, 상기 제 1 접합층을 질소-함유 플라스마에 노출시키는 것을 포함한다. 일부 실시형태들에서, 상기 제 1 접합층은 실리콘 산화물 또는 실리콘 탄질물을 포함한다. 일부 실시형태들에서, 상기 활성화하는 단계는 상기 제 1 접합층을 산소-함유 플라스마에 노출시키는 것을 포함한다. 일부 실시형태들에서, 상기 제 1 접합층은 실리콘 질화물 또는 실리콘 탄질물을 포함한다. 일부 실시형태들에서, 상기 최종 화학 처리를 수행하는 단계는, 상기 제 1 접합층을 붕소, 인, 망간, 비소, 과산화물, 셀레늄, 탄소, 및 불소 또는 불화물 소스 중 적어도 하나를 포함하는 화학종에 노출시키는 것을 포함한다. 일부 실시형태들에서, 상기 화학종의 농도는 1 ppm 내지 1,000 ppm의 범위에 속한다. 일부 실시형태들에서, 상기 화학종의 농도는 1 ppm 내지 500 ppm의 범위에 속한다. 일부 실시형태들에서, 상기 최종 화학 처리를 수행하는 단계는, 상기 제 1 접합층을 붕소 소스에 노출시키는 것을 포함한다. 일부 실시형태들에서, 상기 최종 화학 처리를 수행하는 단계는, 상기 제 1 접합층을 매우 묽은 보란 디메틸아민(borane dimethylamine; BDMA)에 노출시키는 것을 포함한다. 일부 실시형태들에서, 상기 BDMA의 농도는 5 ppm 내지 10,000 ppm의 범위에 속한다. 일부 실시형태들에서, 상기 최종 화학 처리를 수행하는 단계는, 상기 제 1 접합층을 붕산에 노출시키는 것을 포함한다. 일부 실시형태들에서, 상기 최종 화학 처리를 수행하는 단계는, 상기 제 1 접합층을 매우 묽은 인산에 노출시키는 것을 포함한다. 일부 실시형태들에서, 상기 인산의 농도는 5 ppm 내지 10,000 ppm의 범위에 속한다. 일부 실시형태들에서, 상기 최종 화학 처리를 수행하는 단계는, 상기 제 1 접합층을 매우 묽은 완충된 불산(buffered hydrofluoric acid; BHF)에 노출시키는 것을 포함한다. 일부 실시형태들에서, 상기 BHF의 pH는 4 내지 6.5의 범위에 속한다. 일부 실시형태들에서, 상기 최종 화학 처리는 적어도 3.1의 pH를 가진다. 일부 실시형태들에서, 상기 최종 화학 처리는 적어도 3.3의 pH를 가진다. 일부 실시형태들에서, 상기 최종 화학 처리는 3.3 내지 9.5의 범위에 속하는 pH를 가진다. 일부 실시형태들에서, 상기 최종 화학 처리는 3.3 내지 4의 범위에 속하는 pH를 가진다. 일부 실시형태들에서, 상기 최종 화학 처리를 수행하는 단계는, 상기 제 1 접합층을 테트라메틸 수산화 암모늄(tetramethyl ammonium hydroxide)에 노출시키는 것을 포함한다. 일부 실시형태들에서, 상기 최종 화학 처리는 7 내지 11의 범위에 속하는 pH를 가진다. 일부 실시형태들에서, 상기 최종 화학 처리는 7 내지 9.8의 범위에 속하는 pH를 가진다. 일부 실시형태들에서, 상기 테트라메틸 수산화 암모늄의 농도는 55 ppm 미만이다. 일부 실시형태들에서, 상기 테트라메틸 수산화 암모늄의 농도는 48 ppm 미만이다. 일부 실시형태들에서, 상기 테트라메틸 수산화 암모늄의 농도는 5 ppm 내지 45 ppm의 범위에 속한다. 일부 실시형태들에서, 상기 테트라메틸 수산화 암모늄의 농도는 5 ppm 내지 35 ppm의 범위에 속한다. 일부 실시형태들에서, 상기 최종 화학 처리를 수행하는 단계는, 상기 제 1 접합층을, 수산화 테트라메틸암모늄(tetramethylammonium hydroxide; C4H12N), 수산화 삼차-부틸암모늄(tert-butylammonium hydroxide), 수산화 테트라에틸암모늄(tetraethylammonium hydroxide), 수산화 에틸트리메틸암모늄(ethyltrimethylammonium hydroxide), 무수 붕산(boric anhydride), 붕산, 보란-암모니아(H6BN), 보란 트리메틸아민 착물(borane trimethylamine complex), 보란 디메틸 아민 착물(borane dimethyl amine complex; C2H10BN), 테트라하이드록시디보론 용액(tetrahydroxydiboron solution), 마니톨(mannitol; C6H14O6), 및 아스코르브산(ascorbic acid; C6H8O6) 중 하나 이상을 포함하는 화학 처리에 노출시키는 것을 포함한다. 일부 실시형태들에서, 상기 제 1 접합층은 제 1 도전성 콘택 패드를 포함하는 복수 개의 제 1 도전성 콘택 패드를 포함하고, 상기 제 2 접합층은 제 2 도전성 콘택 패드를 포함하는 복수 개의 제 2 도전성 콘택 패드를 포함하며, 상기 직접 접합하는 단계는, 복수 개의 제 1 및 제 2 도전성 콘택 패드를 접착제가 없이 서로 직접 접합하는 것을 포함한다. 일부 실시형태들에서, 상기 방법은, 상기 직접 접합하는 단계 이전에 상기 제 2 접합층을 활성화하는 단계를 포함할 수 있다. 일부 실시형태들에서, 상기 방법은, 상기 제 2 접합층을 활성화하는 단계 이후에, 상기 제 2 접합층의 최종 화학 처리를 수행하는 단계를 포함할 수 있다. 일부 실시형태들에서, 상기 직접 접합하는 단계는 상기 제 2 접합층을 활성화하지 않고서 수행된다. 일부 실시형태들에서, 상기 제 1 요소는 웨이퍼를 포함하고, 상기 방법은, 상기 제 1 접합층 상에 보호층을 제공하고, 상기 웨이퍼를 복수 개로 싱귤레이션된 집적된 디바이스 다이로 싱귤레이션하는 단계를 더 포함한다. 일부 실시형태들에서, 상기 방법은, 상기 최종 화학 처리를 수행하는 단계 이전에 상기 보호층을 제거하는 단계를 포함할 수 있다.
다른 실시형태에서, 접합 방법은, 직접 접합을 위하여 제 1 요소의 제 1 접합층을 연마하는 단계; 상기 연마하는 단계 이후에, 연마된 제 1 접합층의 최종 처리를 수행하는 단계 - 상기 최종 처리는 붕소, 인, 망간, 셀레늄, 탄소, 과산화물 및 비소 중 적어도 하나를 포함하는 용액을 포함함 -; 및 상기 최종 처리를 수행하는 단계 이후에, 개재된 접착제가 없이 상기 제 1 요소의 제 1 접합층을 제 2 요소의 제 2 접합층에 직접 접합하는 단계를 포함할 수 있다.
일부 실시형태들에서, 상기 최종 화학 처리를 수행하는 단계와 상기 직접 접합하는 단계 사이에 상기 제 1 접합층에 용액 처리가 수행되지 않는다. 일부 실시형태들에서, 상기 최종 화학 처리는 5 ppm 내지 10,000 ppm의 범위에 속하는 농도를 가지는 유리-성형 종을 포함한다.
다른 실시형태에서, 접합 방법은 직접 접합을 위하여 제 1 요소의 제 1 접합층을 활성화하는 단계; 상기 활성화하는 단계 이후에, 활성화된 제 1 접합층의 연마된 제 1 접합층으로의 최종 처리를 수행하는 단계; 및 상기 최종 처리를 수행하는 단계 이후에, 개재된 접착제가 없이 제 1 요소의 제 1 접합층의 제 1 비도전성 구역을 제 2 요소의 제 2 접합층의 제 2 비도전성 구역에 직접 접합하고, 개재된 접착제가 없이 제 1 접합층의 제 1 콘택 패드를 제 2 접합층의 제 2 콘택 패드에 직접 접합하는 단계를 포함할 수 있다.
일부 실시형태들에서, 상기 최종 화학 처리를 수행하는 단계와 상기 직접 접합하는 단계 사이에 상기 제 1 접합층에 용액 처리가 수행되지 않는다. 일부 실시형태들에서, 상기 최종 화학 처리를 수행하는 단계와 상기 직접 접합하는 단계 사이에 상기 제 1 접합층에 화학 처리가 수행되지 않는다. 일부 실시형태들에서, 방법은 본 명세서에서 설명되는 접합 방법에 의해서 형성된 접합 구조체를 포함할 수 있다. 일부 실시형태들에서, 제 1 요소와 제 2 요소는 접합 계면을 따라서 직접 접합되고, 상기 접합 계면은 최종 화학 처리로부터의 침전물을 포함한다. 일부 실시형태들에서, 상기 침전물은 적어도 상기 화학 처리에서 사용되는 묽은 화학물질의 국소 최고 농도(local peak concentration)를 포함한다. 일부 실시형태들에서, 상기 침전물은 붕소, 인, 망간, 비소 및 불소 중 적어도 하나를 포함한다.
다른 실시형태에서, 접합 방법은 제 1 요소에 접합면을 형성하는 단계; 상기 제 1 요소의 접합면을 보호층으로 코팅하는 단계; 상기 제 1 요소 및 보호층을 다이싱 시트 상에서 싱귤레이션하는 단계; 상기 제 1 요소가 여전히 다이싱 시트 상에 있는 동안에 상기 제 1 요소의 접합면으로부터 상기 보호층을 세척하는 단계; 싱귤레이션된 제 1 요소의 세척된 표면을 플라즈마에 노출시키는 단계; 연마된 제 1 접합층의 최종 화학 처리를 수행하는 단계; 및 상기 최종 화학 처리를 수행하는 단계 이후에, 개재된 접착제가 없이 상기 제 1 요소의 제 1 접합층을 상기 제 2 요소의 제 2 접합층에 직접 접합하는 단계를 포함할 수 있고, 상기 최종 화학 처리를 수행하는 단계와 상기 직접 접합하는 단계 사이에 상기 제 1 접합층에 탈이온수(deionized water; DIW) 세정이 수행되지 않는다.
일부 실시형태들에서, 상기 최종 화학 처리는 상기 제 1 요소의 접합면을 열화시키지 않는다. 일부 실시형태들에서, 상기 플라즈마는 산소 플라즈마, 수증기 플라즈마, 또는 질소 플라즈마를 포함한다. 일부 실시형태들에서, 상기 제 1 요소의 플라즈마-처리된 접합면적(bonding surface area)은 접합 동작 이전에 DIW로 세정된다. 일부 실시형태들에서, 상기 제 1 요소의 접합면은 상기 최종 화학 처리를 수행하는 단계 이전에 DIW로 세정된다. 일부 실시형태들에서, 상기 방법은, 접합하기 이전에 상기 제 2 요소의 접합면을 플라즈마에 노출시키는 단계를 포함할 수 있고, 상기 플라즈마는 산소 플라즈마, 수증기 플라즈마, 또는 질소 플라즈마를 포함한다. 일부 실시형태들에서, 상기 제 1 요소의 접합면적은 상기 제 2 요소의 접합면적보다 작다. 일부 실시형태들에서, 방법은 접합 구조체를 실온보다 높은 온도에서 어닐링하는 단계를 포함할 수 있다.
다른 실시형태에서, 접합 방법은, 제 1 요소 상에 접합면을 형성하는 단계; 제 2 요소 상에 접합면을 형성하는 단계; 상기 제 1 요소 및 제 2 요소 중 적어도 하나의 접합면을 플라즈마에 노출시키는 단계; 상기 제 1 요소의 접합면에 제 1 최종 화학 처리를 수행하는 단계; 상기 제 2 요소의 접합면에 제 2 최종 화학 처리를 수행하는 단계; 개재된 접착제가 없이, 상기 제 1 요소 및 제 2 요소의 각각의 비도전성 구역들을 직접 접합하는 단계; 및 개재된 접착제가 없이, 상기 제 1 요소 및 제 2 요소의 각각의 도전성 패드들을 직접 접합하는 단계를 포함할 수 있다.
일부 실시형태들에서, 상기 제 1 화학 처리는 상기 제 2 화학 처리와 다르다. 일부 실시형태들에서, 상기 방법은, 접합 구조체를 실온보다 높은 온도에서 어닐링하는 단계를 포함할 수 있다. 일부 실시형태들에서, 상기 제 1 최종 화학 처리는 산성 화학종을 포함하고, 상기 제 2 최종 화학 처리는 알칼리성 화학종을 포함한다. 일부 실시형태들에서, 상기 제 2 요소는 상기 제 1 요소보다 크고, 상기 방법은, 더 큰 상기 제 2 요소를 싱귤레이션하여 접합된 복수 개의 요소를 형성하는 단계를 더 포함한다.
다른 실시형태에서, 접합 구조체는, 제 1 비도전성 구역 내에 적어도 부분적으로 임베딩된 제 1 콘택 패드를 가지는 제 1 요소; 및 제 2 비도전성 구역 내에 적어도 부분적으로 임베딩된 제 2 요소를 포함할 수 있고, 상기 제 1 요소 및 제 2 요소는 접합 계면을 따라서 서로 직접 접합되며, 상기 제 1 비도전성 구역 및 제 2 비도전성 구역은 접착제가 없이 직접 접합되고, 상기 제 1 콘택 패드 및 제 2 콘택 패드는 접착제가 없이 직접 접합되며, 상기 접합 계면은 상기 제 1 비도전성 구역 및 제 2 비도전성 구역 중 적어도 하나에 적용된 최종 화학 처리로부터의 침전물을 포함한다.
일부 실시형태들에서, 상기 침전물은 적어도 상기 최종 화학 처리에서 사용되는 묽은 화학물질의 국소 최고 농도(local peak concentration)를 포함한다. 일부 실시형태들에서, 상기 침전물은 붕소, 인, 망간, 비소, 셀레늄 및 불소 중 적어도 하나를 포함한다. 일부 실시형태에서, 상기 침전물은 탄소를 포함한다.
이러한 실시형태들 모두는 본 발명의 범위 안에 속하는 것으로 의도된다. 이러한 실시형태들과 다른 실시형태는 첨부 도면을 참조하는 실시형태들의 후속하는 상세한 설명으로부터 당업자에게 명백해질 것이며, 청구항은 개시된 임의의 특정 실시형태(들)로 한정되지 않는다. 비록 이러한 특정 실시형태와 예들이 본 명세서에서 개시되었지만, 개시된 구현형태들이 특정하게 개시된 실시형태를 넘어 다른 대안적인 실시형태 및/또는 본 발명의 용도 및 명백한 수정예 및 균등물까지 확장된다는 점이 당업자들에게 이해될 것이다. 또한, 여러 가지 변형예가 상세히 도시 및 기술되었지만, 본 개시내용에 기초하여 그 외의 수정예가 당업자에게 자명해질 것이다. 또한, 실시형태의 특정한 특징부 및 양태의 다양한 조합 또는 부분 조합이 이루어질 수 있고, 이 또한 본 발명의 범위 내에 있다는 것이 고찰된다. 개시된 실시형태의 다양한 특징부 및 양태가 개시된 구현형태의 다양한 모드를 형성하기 위해 서로 조합되거나 대체될 수 있다는 것이 이해되어야 한다. 따라서, 본 명세서에서 개시된 청구 요지의 범위가 특정하게 개시된 전술된 실시형태에 의해서 한정되어서는 안 되고, 후속하는 청구항을 정독함으로써만 결정되어야 하는 것이 의도된다.

Claims (64)

  1. 접합 방법으로서,
    제 1 요소의 제 1 접합층을 직접 접합(direct bonding)을 위하여 연마하는 단계 - 상기 제 1 접합층은 제 1 도전성 패드 및 제 1 비도전성 접합 구역을 포함함 -;
    상기 연마하는 단계 이후에, 연마된 제 1 접합층의 최종 화학 처리를 수행하는 단계; 및
    상기 최종 화학 처리를 수행하는 단계 이후에, 상기 제 1 요소의 제 1 접합층을 제 2 요소의 제 2 접합층에 개재된 접착제가 없이 직접 접합하는 단계
    를 포함하고,
    상기 직접 접합하는 단계는, 상기 제 1 도전성 패드를 상기 제 2 접합층의 제 2 도전성 패드에 직접 접합하는 것과 상기 제 1 비도전성 접합 구역을 상기 제 2 접합층의 제 1 비도전성 접합 구역에 직접 접합하는 것을 포함하며,
    상기 최종 화학 처리를 수행하는 단계와 상기 직접 접합하는 단계 사이에, 상기 제 1 접합층 상에 어떠한 처리 또는 세정도 수행되지 않는, 접합 방법.
  2. 제 1 항에 있어서,
    상기 방법은,
    상기 제 1 접합층을 직접 접합을 위하여 활성화하는 단계를 더 포함하는, 접합 방법.
  3. 제 2 항에 있어서,
    상기 활성화하는 단계는, 상기 최종 화학 처리를 수행하는 단계 이전에 수행되는, 접합 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 활성화하는 단계는, 상기 제 1 접합층을 플라즈마에 노출시키는 것을 포함하는, 접합 방법.
  5. 제 4 항에 있어서,
    상기 활성화하는 단계는, 상기 제 1 접합층을 질소-함유 플라스마에 노출시키는 것을 포함하는, 접합 방법.
  6. 제 5 항에 있어서,
    상기 제 1 접합층은 실리콘 산화물 또는 실리콘 탄질물(silicon carbonitride)을 포함하는, 접합 방법.
  7. 제 4 항에 있어서,
    상기 활성화하는 단계는, 상기 제 1 접합층을 산소-함유 플라스마에 노출시키는 것을 포함하는, 접합 방법.
  8. 제 7 항에 있어서,
    상기 제 1 접합층은 실리콘 질화물 또는 실리콘 탄질물을 포함하는, 접합 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 최종 화학 처리를 수행하는 단계는,
    상기 제 1 접합층을 붕소, 인, 망간, 비소, 과산화물, 셀레늄, 탄소, 및 불소 또는 불화물 소스 중 적어도 하나를 포함하는 화학종에 노출시키는 것을 포함하는, 접합 방법.
  10. 제 9 항에 있어서,
    상기 화학종의 농도는 1 ppm 내지 1,000 ppm의 범위에 속하는, 접합 방법.
  11. 제 9 항에 있어서,
    상기 화학종의 농도는 1 ppm 내지 500 ppm의 범위에 속하는, 접합 방법.
  12. 제 9 항에 있어서,
    상기 최종 화학 처리를 수행하는 단계는,
    상기 제 1 접합층을 붕소 소스에 노출시키는 것을 포함하는, 접합 방법.
  13. 제 10 항에 있어서,
    상기 최종 화학 처리를 수행하는 단계는,
    상기 제 1 접합층을 매우 묽은 보란 디메틸아민(borane dimethylamine; BDMA)에 노출시키는 것을 포함하는, 접합 방법.
  14. 제 13 항에 있어서,
    상기 BDMA의 농도는 5 ppm 내지 10,000 ppm의 범위에 속하는, 접합 방법.
  15. 제 10 항에 있어서,
    상기 최종 화학 처리를 수행하는 단계는,
    상기 제 1 접합층을 붕산에 노출시키는 것을 포함하는, 접합 방법.
  16. 제 9 항에 있어서,
    상기 최종 화학 처리를 수행하는 단계는,
    상기 제 1 접합층을 매우 묽은 인산에 노출시키는 것을 포함하는, 접합 방법.
  17. 제 16 항에 있어서,
    상기 인산의 농도는 5 ppm 내지 10,000 ppm의 범위에 속하는, 접합 방법.
  18. 제 9 항에 있어서,
    상기 최종 화학 처리를 수행하는 단계는,
    상기 제 1 접합층을 매우 묽은 완충된 불산(buffered hydrofluoric acid; BHF)에 노출시키는 것을 포함하는, 접합 방법.
  19. 제 18 항에 있어서,
    상기 BHF의 pH는 4 내지 6.5의 범위에 속하는, 접합 방법
  20. 제 9 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 최종 화학 처리는 적어도 3.1의 pH를 가지는, 접합 방법.
  21. 제 9 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 최종 화학 처리는 적어도 3.3의 pH를 가지는, 접합 방법.
  22. 제 9 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 최종 화학 처리는 3.3 내지 9.5의 범위에 속하는 pH를 가지는, 접합 방법.
  23. 제 9 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 최종 화학 처리는 3.3 내지 4의 범위에 속하는 pH를 가지는, 접합 방법.
  24. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 최종 화학 처리를 수행하는 단계는,
    상기 제 1 접합층을 테트라메틸 수산화 암모늄(tetramethyl ammonium hydroxide)에 노출시키는 것을 포함하는, 접합 방법.
  25. 제 24 항에 있어서,
    상기 최종 화학 처리는 7 내지 11의 범위에 속하는 pH를 가지는, 접합 방법
  26. 제 24 항에 있어서,
    상기 최종 화학 처리는 7 내지 9.8의 범위에 속하는 pH를 가지는, 접합 방법
  27. 제 24 항에 있어서,
    상기 테트라메틸 수산화 암모늄의 농도는 55 ppm 미만인, 접합 방법.
  28. 제 27 항에 있어서,
    상기 테트라메틸 수산화 암모늄의 농도는 48 ppm 미만인, 접합 방법.
  29. 제 28 항에 있어서,
    상기 테트라메틸 수산화 암모늄의 농도는 5 ppm 내지 45 ppm의 범위에 속하는, 접합 방법.
  30. 제 28 항에 있어서,
    상기 테트라메틸 수산화 암모늄의 농도는 5 ppm 내지 35 ppm의 범위에 속하는, 접합 방법.
  31. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 최종 화학 처리를 수행하는 단계는,
    상기 제 1 접합층을,
    수산화 테트라메틸암모늄(tetramethylammonium hydroxide; C4H12N), 수산화 삼차-부틸암모늄(tert-butylammonium hydroxide), 수산화 테트라에틸암모늄(tetraethylammonium hydroxide), 수산화 에틸트리메틸암모늄(ethyltrimethylammonium hydroxide), 무수 붕산(boric anhydride), 붕산, 보란-암모니아(H6BN), 보란 트리메틸아민 착물(borane trimethylamine complex), 보란 디메틸 아민 착물(borane dimethyl amine complex; C2H10BN), 테트라하이드록시디보론 용액(tetrahydroxydiboron solution), 마니톨(mannitol; C6H14O6), 및 아스코르브산(ascorbic acid; C6H8O6)
    중 하나 이상을 포함하는 화학 처리에 노출시키는 것을 포함하는, 접합 방법.
  32. 제 1 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 제 1 접합층은 제 1 도전성 콘택 패드를 포함하는 복수 개의 제 1 도전성 콘택 패드를 포함하고,
    상기 제 2 접합층은 제 2 도전성 콘택 패드를 포함하는 복수 개의 제 2 도전성 콘택 패드를 포함하며,
    상기 직접 접합하는 단계는,
    복수 개의 제 1 및 제 2 도전성 콘택 패드를 접착제가 없이 서로 직접 접합하는 것을 포함하는, 접합 방법.
  33. 제 32 항에 있어서,
    상기 방법은,
    상기 직접 접합하는 단계 이전에 상기 제 2 접합층을 활성화하는 단계를 더 포함하는, 접합 방법.
  34. 제 33 항에 있어서,
    상기 방법은,
    상기 제 2 접합층을 활성화하는 단계 이후에, 상기 제 2 접합층의 최종 화학 처리를 수행하는 단계를 더 포함하는, 접합 방법.
  35. 제 32 항 내지 제 34 항 중 어느 한 항에 있어서,
    상기 직접 접합하는 단계는 상기 제 2 접합층을 활성화하지 않고서 수행되는, 접합 방법.
  36. 제 1 항 내지 제 35 항 중 어느 한 항에 있어서,
    상기 제 1 요소는 웨이퍼를 포함하고,
    상기 방법은,
    상기 제 1 접합층 상에 보호층을 제공하고, 상기 웨이퍼를 복수 개로 싱귤레이션된 집적된 디바이스 다이로 싱귤레이션하는 단계(singulating)를 더 포함하는, 접합 방법.
  37. 제 36 항에 있어서,
    상기 방법은,
    상기 최종 화학 처리를 수행하는 단계 이전에 상기 보호층을 제거하는 단계를 더 포함하는, 접합 방법.
  38. 접합 방법으로서,
    직접 접합을 위하여 제 1 요소의 제 1 접합층을 연마하는 단계;
    상기 연마하는 단계 이후에, 연마된 제 1 접합층의 최종 처리를 수행하는 단계 - 상기 최종 처리는 붕소, 인, 망간, 셀레늄, 탄소, 과산화물 및 비소 중 적어도 하나를 포함하는 용액을 포함함 -; 및
    상기 최종 처리를 수행하는 단계 이후에, 개재된 접착제가 없이 상기 제 1 요소의 제 1 접합층을 제 2 요소의 제 2 접합층에 직접 접합하는 단계를 포함하는, 접합 방법.
  39. 제 38 항에 있어서,
    상기 최종 화학 처리를 수행하는 단계와 상기 직접 접합하는 단계 사이에 상기 제 1 접합층에 용액 처리가 수행되지 않는, 접합 방법.
  40. 제 38 항 또는 제 39 항에 있어서,
    상기 최종 화학 처리는 5 ppm 내지 10,000 ppm의 범위에 속하는 농도를 가지는 유리-성형 종을 포함하는, 접합 방법.
  41. 접합 방법으로서,
    직접 접합을 위하여 제 1 요소의 제 1 접합층을 활성화하는 단계;
    상기 활성화하는 단계 이후에, 활성화된 제 1 접합층의 연마된 제 1 접합층으로의 최종 처리를 수행하는 단계; 및
    상기 최종 처리를 수행하는 단계 이후에, 개재된 접착제가 없이 제 1 요소의 제 1 접합층의 제 1 비도전성 구역을 제 2 요소의 제 2 접합층의 제 2 비도전성 구역에 직접 접합하고, 개재된 접착제가 없이 제 1 접합층의 제 1 콘택 패드를 제 2 접합층의 제 2 콘택 패드에 직접 접합하는 단계를 포함하는, 접합 방법.
  42. 제 41 항에 있어서,
    상기 최종 화학 처리를 수행하는 단계와 상기 직접 접합하는 단계 사이에 상기 제 1 접합층에 용액 처리가 수행되지 않는, 접합 방법.
  43. 제 41 항에 있어서,
    상기 최종 화학 처리를 수행하는 단계와 상기 직접 접합하는 단계 사이에 상기 제 1 접합층에 화학 처리가 수행되지 않는, 접합 방법.
  44. 제 1 항 내지 제 43 항 중 어느 한 항의 접합 방법에 따라 형성되는 접합 구조체(bonded structure).
  45. 제 44 항에 있어서,
    제 1 요소와 제 2 요소는 접합 계면을 따라서 직접 접합되고,
    상기 접합 계면은 최종 화학 처리로부터의 침전물을 포함하는, 접합 구조체.
  46. 제 45 항에 있어서,
    상기 침전물은 적어도 상기 화학 처리에서 사용되는 묽은 화학물질의 국소 최고 농도(local peak concentration)를 포함하는, 접합 구조체.
  47. 제 45 항에 있어서,
    상기 침전물은 붕소, 인, 망간, 비소 및 불소 중 적어도 하나를 포함하는, 접합 구조체.
  48. 접합 방법으로서,
    제 1 요소에 접합면을 형성하는 단계;
    상기 제 1 요소의 접합면을 보호층으로 코팅하는 단계;
    상기 제 1 요소 및 보호층을 다이싱 시트 상에서 싱귤레이션하는 단계;
    상기 제 1 요소가 여전히 다이싱 시트 상에 있는 동안에 상기 제 1 요소의 접합면으로부터 상기 보호층을 세척하는 단계;
    싱귤레이션된 제 1 요소의 세척된 표면을 플라즈마에 노출시키는 단계;
    연마된 제 1 접합층의 최종 화학 처리를 수행하는 단계; 및
    상기 최종 화학 처리를 수행하는 단계 이후에, 개재된 접착제가 없이 상기 제 1 요소의 제 1 접합층을 상기 제 2 요소의 제 2 접합층에 직접 접합하는 단계
    를 포함하고,
    상기 최종 화학 처리를 수행하는 단계와 상기 직접 접합하는 단계 사이에 상기 제 1 접합층에 탈이온수(deionized water; DIW) 세정이 수행되지 않는, 접합 방법.
  49. 제 48 항에 있어서,
    상기 최종 화학 처리는 상기 제 1 요소의 접합면을 열화시키지 않는, 접합 방법.
  50. 제 48 항에 있어서,
    상기 플라즈마는 산소 플라즈마, 수증기 플라즈마, 또는 질소 플라즈마를 포함하는, 접합 방법.
  51. 제 48 항에 있어서,
    상기 제 1 요소의 플라즈마-처리된 접합면적(bonding surface area)은 접합 동작 이전에 DIW로 세정되는, 접합 방법.
  52. 제 48 항에 있어서,
    상기 제 1 요소의 접합면은 상기 최종 화학 처리를 수행하는 단계 이전에 DIW로 세정되는, 접합 방법.
  53. 제 48 항에 있어서,
    상기 방법은,
    접합하기 이전에 상기 제 2 요소의 접합면을 플라즈마에 노출시키는 단계를 더 포함하고,
    상기 플라즈마는 산소 플라즈마, 수증기 플라즈마, 또는 질소 플라즈마를 포함하는, 접합 방법.
  54. 제 48 항에 있어서,
    상기 제 1 요소의 접합면적은 상기 제 2 요소의 접합면적보다 작은, 접합 방법.
  55. 제 48 항에 있어서,
    상기 방법은,
    접합 구조체를 실온보다 높은 온도에서 어닐링하는 단계를 더 포함하는, 접합 방법.
  56. 접합 방법으로서,
    제 1 요소 상에 접합면을 형성하는 단계;
    제 2 요소 상에 접합면을 형성하는 단계;
    상기 제 1 요소 및 제 2 요소 중 적어도 하나의 접합면을 플라즈마에 노출시키는 단계;
    상기 제 1 요소의 접합면에 제 1 최종 화학 처리를 수행하는 단계;
    상기 제 2 요소의 접합면에 제 2 최종 화학 처리를 수행하는 단계;
    개재된 접착제가 없이, 상기 제 1 요소 및 제 2 요소의 각각의 비도전성 구역들을 직접 접합하는 단계; 및
    개재된 접착제가 없이, 상기 제 1 요소 및 제 2 요소의 각각의 도전성 패드들을 직접 접합하는 단계를 포함하는, 접합 방법.
  57. 제 56 항에 있어서,
    상기 제 1 화학 처리는 상기 제 2 화학 처리와 다른, 접합 방법.
  58. 제 56 항에 있어서,
    상기 방법은,
    접합 구조체를 실온보다 높은 온도에서 어닐링하는 단계를 더 포함하는, 접합 방법.
  59. 제 56 항에 있어서,
    상기 제 1 최종 화학 처리는 산성 화학종을 포함하고,
    상기 제 2 최종 화학 처리는 알칼리성 화학종을 포함하는, 접합 방법.
  60. 제 1 항 내지 제 58 항 중 어느 한 항에 있어서,
    상기 제 2 요소는 상기 제 1 요소보다 크고,
    상기 방법은,
    더 큰 상기 제 2 요소를 싱귤레이션하여 접합된 복수 개의 요소를 형성하는 단계를 더 포함하는, 접합 방법.
  61. 접합 구조체로서,
    제 1 비도전성 구역 내에 적어도 부분적으로 임베딩된 제 1 콘택 패드를 가지는 제 1 요소; 및
    제 2 비도전성 구역 내에 적어도 부분적으로 임베딩된 제 2 요소를 포함하고,
    상기 제 1 요소 및 제 2 요소는 접합 계면을 따라서 서로 직접 접합되며,
    상기 제 1 비도전성 구역 및 제 2 비도전성 구역은 접착제가 없이 직접 접합되고,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 접착제가 없이 직접 접합되며,
    상기 접합 계면은 상기 제 1 비도전성 구역 및 제 2 비도전성 구역 중 적어도 하나에 적용된 최종 화학 처리로부터의 침전물을 포함하는, 접합 구조체.
  62. 제 61 항에 있어서,
    상기 침전물은 적어도 상기 최종 화학 처리에서 사용되는 묽은 화학물질의 국소 최고 농도(local peak concentration)를 포함하는, 접합 구조체.
  63. 제 61 항에 있어서,
    상기 침전물은 붕소, 인, 망간, 비소 셀레늄, 및 불소 중 적어도 하나를 포함하는, 접합 구조체.
  64. 제 61 항에 있어서,
    상기 침전물은 탄소를 포함하는, 접합 구조체.
KR1020237018040A 2020-10-29 2021-10-28 직접 접합 방법 및 구조체 KR20230097121A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063107228P 2020-10-29 2020-10-29
US63/107,228 2020-10-29
PCT/US2021/072096 WO2022094587A1 (en) 2020-10-29 2021-10-28 Direct bonding methods and structures

Publications (1)

Publication Number Publication Date
KR20230097121A true KR20230097121A (ko) 2023-06-30

Family

ID=81380440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237018040A KR20230097121A (ko) 2020-10-29 2021-10-28 직접 접합 방법 및 구조체

Country Status (4)

Country Link
US (1) US20220139867A1 (ko)
KR (1) KR20230097121A (ko)
CN (1) CN116529867A (ko)
WO (1) WO2022094587A1 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10719762B2 (en) 2017-08-03 2020-07-21 Xcelsis Corporation Three dimensional chip structure implementing machine trained network
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
TWI782939B (zh) 2016-12-29 2022-11-11 美商英帆薩斯邦德科技有限公司 具有整合式被動構件的接合結構
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
KR20210009426A (ko) 2018-06-13 2021-01-26 인벤사스 본딩 테크놀로지스 인코포레이티드 패드로서의 ｔｓｖ
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
US11842894B2 (en) 2019-12-23 2023-12-12 Adeia Semiconductor Bonding Technologies Inc. Electrical redundancy for bonded structures
WO2021188846A1 (en) 2020-03-19 2021-09-23 Invensas Bonding Technologies, Inc. Dimension compensation control for directly bonded structures
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
US11817420B2 (en) * 2021-07-19 2023-11-14 Micron Technology, Inc. Systems and methods for direct bonding in semiconductor die manufacturing
CN114823594B (zh) * 2022-06-28 2022-11-11 之江实验室 一种基于二维材料界面的混合键合结构及方法
WO2024054803A1 (en) * 2022-09-07 2024-03-14 Adeia Semiconductor Bonding Technologies Inc. Bonded structure and method of forming same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4139456B2 (ja) * 1997-10-02 2008-08-27 三菱レイヨン株式会社 脱気膜
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US20040077757A1 (en) * 2002-02-06 2004-04-22 Toru Araki Coating composition for use in producing an insulating thin film
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7109092B2 (en) * 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
FR2965398B1 (fr) * 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
JP6212720B2 (ja) * 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
KR102320673B1 (ko) * 2016-12-28 2021-11-01 인벤사스 본딩 테크놀로지스 인코포레이티드 적층된 기판의 처리
US10269756B2 (en) * 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10840205B2 (en) * 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11031285B2 (en) * 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10727219B2 (en) * 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11424205B2 (en) * 2018-06-29 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure and method
US20200035641A1 (en) * 2018-07-26 2020-01-30 Invensas Bonding Technologies, Inc. Post cmp processing for hybrid bonding
US11373963B2 (en) * 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US20210175280A1 (en) * 2019-12-09 2021-06-10 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11631714B2 (en) * 2019-12-29 2023-04-18 Seoul Viosys Co., Ltd. Light emitting device for display and unit pixel having the same
WO2021188846A1 (en) * 2020-03-19 2021-09-23 Invensas Bonding Technologies, Inc. Dimension compensation control for directly bonded structures
US11282769B2 (en) * 2020-06-11 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oversized via as through-substrate-via (TSV) stop layer
US11631647B2 (en) * 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element

Also Published As

Publication number Publication date
CN116529867A (zh) 2023-08-01
US20220139867A1 (en) 2022-05-05
WO2022094587A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
US20220139867A1 (en) Direct bonding methods and structures
US20220139869A1 (en) Direct bonding methods and structures
US11348801B2 (en) Processing stacked substrates
US20230140107A1 (en) Direct bonding methods and structures
US10985133B2 (en) Die processing
US11855064B2 (en) Techniques for processing devices
KR20190140967A (ko) 처리된 적층 다이들
US11899242B2 (en) Method of manufacturing a packaged device with optical pathway
US20230384521A1 (en) Packaged device with optical pathway
EP3613073B1 (en) Ic die processing