JPH10112517A - 電子部品収納用パッケージ - Google Patents
電子部品収納用パッケージInfo
- Publication number
- JPH10112517A JPH10112517A JP28332996A JP28332996A JPH10112517A JP H10112517 A JPH10112517 A JP H10112517A JP 28332996 A JP28332996 A JP 28332996A JP 28332996 A JP28332996 A JP 28332996A JP H10112517 A JPH10112517 A JP H10112517A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- ceramic substrate
- vias
- peripheral surface
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/171—Frame
- H01L2924/1711—Structure
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】電磁波によるノイズ発生や電子部品の誤動作、
さらには電磁波の放射を防止するシールド機能を備え、
高周波領域でも使用可能な半導体素子等の電子部品収納
用パッケージを提供する。 【解決手段】セラミック基板上に載置する電子部品を取
り囲むように接合した枠体にメタライズ層やビアを形成
し、接地させることによって、シールド効果を向上させ
て、電磁波によるノイズ発生や電子部品の誤動作の防
止、さらには電磁波の放射を防ぐことができる電子収納
用パッケージ。
さらには電磁波の放射を防止するシールド機能を備え、
高周波領域でも使用可能な半導体素子等の電子部品収納
用パッケージを提供する。 【解決手段】セラミック基板上に載置する電子部品を取
り囲むように接合した枠体にメタライズ層やビアを形成
し、接地させることによって、シールド効果を向上させ
て、電磁波によるノイズ発生や電子部品の誤動作の防
止、さらには電磁波の放射を防ぐことができる電子収納
用パッケージ。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品収納用パ
ッケージに関し、特にノイズ防止作用などを有する電子
部品収納用パッケージに関する。
ッケージに関し、特にノイズ防止作用などを有する電子
部品収納用パッケージに関する。
【０００２】
【従来技術】情報処理の高速化・大容量化に伴い、高周
波領域でも使用可能な半導体素子等の電子部品を収納す
るためのパッケージの改良・開発が重要視されている。
従来のパッケージとしては、熱伝導性の良好な金属材料
のからなる基板と枠体とからなるものがある。この場
合、金属材料からなる基板上に直接配線を形成すること
ができないので、配線形成用のセラミック製の小ブロッ
ク上に配線を形成し、さらに金属製枠体の直下部分にお
いては、絶縁用のセラミック製の小ブロックを介在させ
て配線と枠体との電気的短絡を防止していた。
波領域でも使用可能な半導体素子等の電子部品を収納す
るためのパッケージの改良・開発が重要視されている。
従来のパッケージとしては、熱伝導性の良好な金属材料
のからなる基板と枠体とからなるものがある。この場
合、金属材料からなる基板上に直接配線を形成すること
ができないので、配線形成用のセラミック製の小ブロッ
ク上に配線を形成し、さらに金属製枠体の直下部分にお
いては、絶縁用のセラミック製の小ブロックを介在させ
て配線と枠体との電気的短絡を防止していた。
【０００３】一方、金属製の枠体とセラミック基板とを
用いる場合には、セラミック基板上に形成した配線と金
属製の枠体との電気的短絡を防止するために、基板にビ
アを形成する方法とセラミック製の小ブロックを枠体と
配線の間に介在させる方法とがある。なお、いずれの場
合もセラミック基板の下側は金属製の箱体で包むと、よ
りシールド効果が確保される。
用いる場合には、セラミック基板上に形成した配線と金
属製の枠体との電気的短絡を防止するために、基板にビ
アを形成する方法とセラミック製の小ブロックを枠体と
配線の間に介在させる方法とがある。なお、いずれの場
合もセラミック基板の下側は金属製の箱体で包むと、よ
りシールド効果が確保される。
【０００４】このうち前者は、金属製の枠体とセラミッ
ク基板との接合部分を信号用配線が通らないようにビア
を介して迂回させることによって、金属製の枠体とセラ
ミック基板とのロウ付けを可能にしたものである。
ク基板との接合部分を信号用配線が通らないようにビア
を介して迂回させることによって、金属製の枠体とセラ
ミック基板とのロウ付けを可能にしたものである。
【０００５】また、後者は前記セラミック基板上に形成
した配線の上にセラミック製の小ブロックを接合し、金
属製の枠体に形成した切り欠き部と嵌合させつつ、セラ
ミック基板と金属製の枠体とを接合し、セラミック基板
上の配線と金属製の枠体との電気的短絡を防止するもの
である。
した配線の上にセラミック製の小ブロックを接合し、金
属製の枠体に形成した切り欠き部と嵌合させつつ、セラ
ミック基板と金属製の枠体とを接合し、セラミック基板
上の配線と金属製の枠体との電気的短絡を防止するもの
である。
【０００６】
【発明が解決しようとする課題】しかし、基板にビアを
形成して、信号用配線が金属製の枠体とセラミック基板
との接合部分を通らないようにする方法では、信号用配
線の途中にビアを介することで高周波特性が悪くなる。
形成して、信号用配線が金属製の枠体とセラミック基板
との接合部分を通らないようにする方法では、信号用配
線の途中にビアを介することで高周波特性が悪くなる。
【０００７】また、セラミック製の小ブロックを用いた
方法では、特にＭＣＭ化する場合には、該セラミック製
の小ブロックと金属製の枠体の切り欠き部との寸法精度
を極めて高くしなければ、両者の接合は困難である。
方法では、特にＭＣＭ化する場合には、該セラミック製
の小ブロックと金属製の枠体の切り欠き部との寸法精度
を極めて高くしなければ、両者の接合は困難である。
【０００８】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされたものであり、電磁波によるノイズ
発生や電子部品の誤動作、さらには電磁波の放射を防止
するシールド機能を備えた電子部品収納用パッケージの
提供を目的とするものである。本発明に係る請求項１に
記載の電子部品収納用パッケージは、セラミック基板
と、該セラミック基板に接合され、絶縁材料からなり、
上面でキャップと接合して封止するための枠体と、該セ
ラミック基板表面に形成され、該枠体で囲まれた該セラ
ミック基板内部表面から該枠体との接合面を経由して該
枠体の外部の該セラミック基板外周表面まで延在する信
号用配線と、を備え、前記枠体は少なくとも上面がメタ
ライズ層で覆われており、該メタライズ層に接続する複
数のビアが列設されており、前記ビアは、前記枠体の上
面から接合面に向かって延ばされ、少なくとも１つのビ
アは前記セラミック基板上に形成された接地用配線と電
気的に接続されていることを特徴とする。
決するためになされたものであり、電磁波によるノイズ
発生や電子部品の誤動作、さらには電磁波の放射を防止
するシールド機能を備えた電子部品収納用パッケージの
提供を目的とするものである。本発明に係る請求項１に
記載の電子部品収納用パッケージは、セラミック基板
と、該セラミック基板に接合され、絶縁材料からなり、
上面でキャップと接合して封止するための枠体と、該セ
ラミック基板表面に形成され、該枠体で囲まれた該セラ
ミック基板内部表面から該枠体との接合面を経由して該
枠体の外部の該セラミック基板外周表面まで延在する信
号用配線と、を備え、前記枠体は少なくとも上面がメタ
ライズ層で覆われており、該メタライズ層に接続する複
数のビアが列設されており、前記ビアは、前記枠体の上
面から接合面に向かって延ばされ、少なくとも１つのビ
アは前記セラミック基板上に形成された接地用配線と電
気的に接続されていることを特徴とする。
【０００９】このような構成とすると、枠体に関し、従
来の金属に代えて絶縁材料を用いることで、セラミック
基板との接合面での配線形成が自由になる。また、少な
くとも枠体の上面にメタライズ層を形成し、該枠体に列
設されたビアと接続させ、さらに、セラミック基板上の
接地用配線と電気的に接続することによって、電子部品
に与える電磁誘導等の外部要因を除去することができ
る。該ビアは前記セラミック基板上の信号用配線との絶
縁性を維持するために、接合面において該信号用配線間
に露出するようにするとよい。隣接する高速信号を伝送
する信号用配線の間にビアを形成すると、隣接する高速
の信号を伝送する信号用配線同士の漏話を低減すること
ができるからである。
来の金属に代えて絶縁材料を用いることで、セラミック
基板との接合面での配線形成が自由になる。また、少な
くとも枠体の上面にメタライズ層を形成し、該枠体に列
設されたビアと接続させ、さらに、セラミック基板上の
接地用配線と電気的に接続することによって、電子部品
に与える電磁誘導等の外部要因を除去することができ
る。該ビアは前記セラミック基板上の信号用配線との絶
縁性を維持するために、接合面において該信号用配線間
に露出するようにするとよい。隣接する高速信号を伝送
する信号用配線の間にビアを形成すると、隣接する高速
の信号を伝送する信号用配線同士の漏話を低減すること
ができるからである。
【００１０】また、各信号用配線間に接地用配線を形成
し、該接地用配線をそれぞれ前記ビアと導通させると、
より確実に信号用配線間の漏話を防止できる。接地用配
線と電気的に接続するビア（導通用ビア）については、
前記枠体の接合面まで貫通して延在させ、接合面で接地
用配線と重なるようにすると、両者の接続が容易とな
る。
し、該接地用配線をそれぞれ前記ビアと導通させると、
より確実に信号用配線間の漏話を防止できる。接地用配
線と電気的に接続するビア（導通用ビア）については、
前記枠体の接合面まで貫通して延在させ、接合面で接地
用配線と重なるようにすると、両者の接続が容易とな
る。
【００１１】なお、セラミック基板上に高密度の配線パ
ターンを形成する必要があるときは、セラミック基板上
の接地用配線と導通するための導通用ビアのみ枠体の最
下部まで貫通させ、接合面（下面）まで露出するように
しておいてもよい。このようにすると、枠体の最下部に
は導通用ビア以外にビアが露出していないので、セラミ
ック基板上に高密度に信号用配線を形成しても、ビアと
信号用配線がショートすることがない。
ターンを形成する必要があるときは、セラミック基板上
の接地用配線と導通するための導通用ビアのみ枠体の最
下部まで貫通させ、接合面（下面）まで露出するように
しておいてもよい。このようにすると、枠体の最下部に
は導通用ビア以外にビアが露出していないので、セラミ
ック基板上に高密度に信号用配線を形成しても、ビアと
信号用配線がショートすることがない。
【００１２】本発明に係る請求項２に記載の電子部品収
納用パッケージは、セラミック基板と、該セラミック基
板に接合され、絶縁材料からなり、上面でキャップと接
合して封止するための枠体と、該セラミック基板表面に
形成され、該枠体で囲まれた該セラミック基板内部表面
から該枠体との接合面を経由して該枠体の外部の該セラ
ミック基板の外周表面まで延在する信号用配線と、を備
え、該枠体の上面、および該信号用配線近傍を除く内周
面または外周面の少なくともいずれかに接地されたメタ
ライズ層を有することを特徴とする。
納用パッケージは、セラミック基板と、該セラミック基
板に接合され、絶縁材料からなり、上面でキャップと接
合して封止するための枠体と、該セラミック基板表面に
形成され、該枠体で囲まれた該セラミック基板内部表面
から該枠体との接合面を経由して該枠体の外部の該セラ
ミック基板の外周表面まで延在する信号用配線と、を備
え、該枠体の上面、および該信号用配線近傍を除く内周
面または外周面の少なくともいずれかに接地されたメタ
ライズ層を有することを特徴とする。
【００１３】絶縁材料からなる枠体の上面および内周面
もしくは外周面にメタライズ層を形成することによっ
て、ビアを形成することなく、シールド効果を得ること
ができる。ただし、この場合、前記セラミック基板上の
信号用配線との絶縁を確保するために、内周面および外
周面のうち信号用配線近傍にはメタライズ層は設けない
ようにする。メタライズ層は、内側面もしくは外側面の
どちらに設けても良い。
もしくは外周面にメタライズ層を形成することによっ
て、ビアを形成することなく、シールド効果を得ること
ができる。ただし、この場合、前記セラミック基板上の
信号用配線との絶縁を確保するために、内周面および外
周面のうち信号用配線近傍にはメタライズ層は設けない
ようにする。メタライズ層は、内側面もしくは外側面の
どちらに設けても良い。
【００１４】なお、前記メタライズ層を接地するには、
基板上に形成した接地用配線と前記メタライズ層とを電
気的に接続するようにするとよい。
基板上に形成した接地用配線と前記メタライズ層とを電
気的に接続するようにするとよい。
【００１５】また、隣接する信号用配線間にメタライズ
層を形成することによって、隣接する高速の信号を伝送
する信号用配線同士の漏話を低減することができる。さ
らに、前記接地用配線は、各信号用配線間に形成し、そ
れぞれを前記メタライズ層と接続すると、より確実に信
号用配線相互の漏話を防止できる。
層を形成することによって、隣接する高速の信号を伝送
する信号用配線同士の漏話を低減することができる。さ
らに、前記接地用配線は、各信号用配線間に形成し、そ
れぞれを前記メタライズ層と接続すると、より確実に信
号用配線相互の漏話を防止できる。
【００１６】本発明に係る請求項３に記載の電子部品収
納用パッケージは、セラミック基板と、該セラミック基
板に接合され、絶縁材料からなり、上面でキャップと接
合して封止するための枠体と、該セラミック基板表面に
形成され、該枠体で囲まれた該セラミック基板内部表面
から該枠体との接合面を経由して該枠体の外部の該セラ
ミック基板外周表面まで延在する信号用配線と、を備
え、前記枠体の上面、および前記セラミック基板との接
合面近傍を除く内周面または外周面の少なくともいずれ
かに接地されたメタライズ層を有することを特徴とす
る。
納用パッケージは、セラミック基板と、該セラミック基
板に接合され、絶縁材料からなり、上面でキャップと接
合して封止するための枠体と、該セラミック基板表面に
形成され、該枠体で囲まれた該セラミック基板内部表面
から該枠体との接合面を経由して該枠体の外部の該セラ
ミック基板外周表面まで延在する信号用配線と、を備
え、前記枠体の上面、および前記セラミック基板との接
合面近傍を除く内周面または外周面の少なくともいずれ
かに接地されたメタライズ層を有することを特徴とす
る。
【００１７】このように接合面近傍にメタライズ層を設
けないようにすると、セラミック基板上の信号用配線と
ショートすることがないので、信号用配線を自由に配置
できる。
けないようにすると、セラミック基板上の信号用配線と
ショートすることがないので、信号用配線を自由に配置
できる。
【００１８】なお、前記メタライズ層を接地するには、
基板上に形成した接地用配線と前記枠体の下部を接合面
から上下に貫通して形成された導通用ビアとを電気的に
接続するようにするとよい。前記導通用ビアは、枠体の
接合面の上方に形成され、内部メタライズ層を介して、
前記メタライズ層と電気的に接続されている。
基板上に形成した接地用配線と前記枠体の下部を接合面
から上下に貫通して形成された導通用ビアとを電気的に
接続するようにするとよい。前記導通用ビアは、枠体の
接合面の上方に形成され、内部メタライズ層を介して、
前記メタライズ層と電気的に接続されている。
【００１９】さらに、内部メタライズ層と接続しつつ、
信号用配線の間に位置するように複数のビアを列設して
もよい。
信号用配線の間に位置するように複数のビアを列設して
もよい。
【００２０】本発明に係る請求項４に記載の電子部品収
納用パッケージは、セラミック基板と、絶縁材料からな
る下部枠体と該下部枠体上に接合され、上面でキャップ
と接合して封止するための上部金属枠体とを備え、該下
部枠体で前記セラミック基板に接合された枠体と、該セ
ラミック基板表面に形成され、該枠体で囲まれた該セラ
ミック基板内部表面から該枠体との接合面を経由して該
枠体の外部の該セラミック基板外周表面まで延在する信
号用配線と、を備え、前記セラミック基板上の接地用配
線と前記上部金属枠体とが、前記下部枠体を上下に貫通
して形成された導通用ビアを介して、電気的に接続され
ていることを特徴とする。
納用パッケージは、セラミック基板と、絶縁材料からな
る下部枠体と該下部枠体上に接合され、上面でキャップ
と接合して封止するための上部金属枠体とを備え、該下
部枠体で前記セラミック基板に接合された枠体と、該セ
ラミック基板表面に形成され、該枠体で囲まれた該セラ
ミック基板内部表面から該枠体との接合面を経由して該
枠体の外部の該セラミック基板外周表面まで延在する信
号用配線と、を備え、前記セラミック基板上の接地用配
線と前記上部金属枠体とが、前記下部枠体を上下に貫通
して形成された導通用ビアを介して、電気的に接続され
ていることを特徴とする。
【００２１】このようにすると、金属製の上部枠体を用
いることにより、メタライズ層や多数のビアを形成する
ことなく、容易にシールド効果が得られ、しかも絶縁材
料からなる下部枠体によって信号用配線との絶縁性が確
保される。また、該上部枠体は、該絶縁材料からなる下
部枠体に形成された導通ビアによってセラミック基板上
に形成された接地用配線と容易に接地されているので、
高いシールド効果が得られる。
いることにより、メタライズ層や多数のビアを形成する
ことなく、容易にシールド効果が得られ、しかも絶縁材
料からなる下部枠体によって信号用配線との絶縁性が確
保される。また、該上部枠体は、該絶縁材料からなる下
部枠体に形成された導通ビアによってセラミック基板上
に形成された接地用配線と容易に接地されているので、
高いシールド効果が得られる。
【００２２】さらに、以上の請求項１乃至４に記載のい
ずれかに電子部品収納用パッケージについて、前記枠体
に用いた絶縁材料として、基板と同じセラミック材を用
いるとよい。絶縁材料からなる枠体と基板との熱膨張率
の相違から生じるクラック等の問題が解決され、また、
同時焼成により、枠体の取付接合が容易になるからであ
る。
ずれかに電子部品収納用パッケージについて、前記枠体
に用いた絶縁材料として、基板と同じセラミック材を用
いるとよい。絶縁材料からなる枠体と基板との熱膨張率
の相違から生じるクラック等の問題が解決され、また、
同時焼成により、枠体の取付接合が容易になるからであ
る。
【００２３】加えて、セラミック基板の表面に接合され
た前記枠体に加えて、裏面および側面を囲むように金属
製の箱体を設けると、よりノイズの発生や、電子部品の
誤動作、電磁波の放射防止機能を備えた電子部品収納用
パッケージを得ることができる。なお、金属製の箱体を
設けるほか、金属板を裏面に貼り付けたり、メタライズ
層を裏面、あるいは側面および裏面に設ける手法によっ
ても同様の効果を得ることができる。これらの接地用配
線と箱体や金属板、メタライズ層とを、セラミック基板
に形成したビアまたはスルーホールを介して、または接
地用配線をセラミック基板の側面まで延在させることに
よって接続し、前記枠体上のメタライズ層や前記上部枠
体とを電気的に接続するとよい。
た前記枠体に加えて、裏面および側面を囲むように金属
製の箱体を設けると、よりノイズの発生や、電子部品の
誤動作、電磁波の放射防止機能を備えた電子部品収納用
パッケージを得ることができる。なお、金属製の箱体を
設けるほか、金属板を裏面に貼り付けたり、メタライズ
層を裏面、あるいは側面および裏面に設ける手法によっ
ても同様の効果を得ることができる。これらの接地用配
線と箱体や金属板、メタライズ層とを、セラミック基板
に形成したビアまたはスルーホールを介して、または接
地用配線をセラミック基板の側面まで延在させることに
よって接続し、前記枠体上のメタライズ層や前記上部枠
体とを電気的に接続するとよい。
【００２４】
【発明の実施の形態】本発明の実施の形態について、図
１〜８を参照しつつ説明する。セラミック基板１と、こ
れに接合した枠体２とを有する電子部品収納用パッケー
ジは、枠体２に囲まれた基板１の表面に電子部品１１を
載置できるようになっている。
１〜８を参照しつつ説明する。セラミック基板１と、こ
れに接合した枠体２とを有する電子部品収納用パッケー
ジは、枠体２に囲まれた基板１の表面に電子部品１１を
載置できるようになっている。
【００２５】第１実施形態を図１を参照しつつ説明す
る。本例のパッケージにおいては枠体２の上面はメタラ
イズ層３で覆われており、複数のビア４、４が枠体２を
上下に貫通して列設され、かつメタライズ層３に接続し
ている。
る。本例のパッケージにおいては枠体２の上面はメタラ
イズ層３で覆われており、複数のビア４、４が枠体２を
上下に貫通して列設され、かつメタライズ層３に接続し
ている。
【００２６】また、セラミック基板１の表面には、枠体
２で囲まれたセラミック基板１の表面（内部表面７）か
ら該枠体２との接合面を経由して枠体２の外部のセラミ
ック基板１の表面（外周表面８）まで延在し、かつ接合
面において、ビア４と絶縁を保ちつつ、ビア４の間を通
るようにして、信号用配線５が形成されている。これら
のビア４のうち少なくとも一本（ビア４’）は、セラミ
ック基板１上に形成された接地用配線６と枠体２との接
合面において電気的に接続されている。
２で囲まれたセラミック基板１の表面（内部表面７）か
ら該枠体２との接合面を経由して枠体２の外部のセラミ
ック基板１の表面（外周表面８）まで延在し、かつ接合
面において、ビア４と絶縁を保ちつつ、ビア４の間を通
るようにして、信号用配線５が形成されている。これら
のビア４のうち少なくとも一本（ビア４’）は、セラミ
ック基板１上に形成された接地用配線６と枠体２との接
合面において電気的に接続されている。
【００２７】このようにすると、ビア４’を介して、メ
タライズ層３およびビア４が接地されるので、枠体２の
側面から電磁波が内部に侵入したり、外部へ放射される
ことがなくなる。すなわち、高いシールド効果が得られ
る。
タライズ層３およびビア４が接地されるので、枠体２の
側面から電磁波が内部に侵入したり、外部へ放射される
ことがなくなる。すなわち、高いシールド効果が得られ
る。
【００２８】さらに、信号用配線間に位置するようにビ
ア４を形成しているので、信号用配線５間で電磁干渉が
生じたりして信号の反射やクロストークが発生するのを
防止することができる。
ア４を形成しているので、信号用配線５間で電磁干渉が
生じたりして信号の反射やクロストークが発生するのを
防止することができる。
【００２９】次いで、第２実施形態について、図２を参
照しつつ説明する。図２は、信号用配線５、５のそれぞ
れの間に接地用配線６、６を形成し、該接地用配線６は
それぞれ導通用ビア４’と電気的に接続されている。こ
のように各信号用配線５間に接地用配線６を形成するこ
とによって、信号用配線５間で電磁干渉が生じたりして
信号の反射やクロストークが発生するのをより確実に防
止することができる。
照しつつ説明する。図２は、信号用配線５、５のそれぞ
れの間に接地用配線６、６を形成し、該接地用配線６は
それぞれ導通用ビア４’と電気的に接続されている。こ
のように各信号用配線５間に接地用配線６を形成するこ
とによって、信号用配線５間で電磁干渉が生じたりして
信号の反射やクロストークが発生するのをより確実に防
止することができる。
【００３０】次いで、第３実施形態について、図３を参
照しつつ説明する。本例の電子部品収納用パッケージで
は、枠体２の上面はメタライズ層３で覆われており、枠
体２中に列設され、上面でメタライズ層３に接続するビ
ア４、４は枠体２の上方から接合面に向かって延ばされ
ているが、枠体２の下面（接合面）には露出しないよう
に形成されている。ただし、導通用ビア４’のみ接合面
まで貫通、露出し、セラミック基板１上の接地用配線６
と導通している。
照しつつ説明する。本例の電子部品収納用パッケージで
は、枠体２の上面はメタライズ層３で覆われており、枠
体２中に列設され、上面でメタライズ層３に接続するビ
ア４、４は枠体２の上方から接合面に向かって延ばされ
ているが、枠体２の下面（接合面）には露出しないよう
に形成されている。ただし、導通用ビア４’のみ接合面
まで貫通、露出し、セラミック基板１上の接地用配線６
と導通している。
【００３１】半導体素子等の電子部品の高密度化、高集
積化に伴い、セラミック基板１上の信号用配線５の配線
パターンの本数や密度が増すと、第１実施形態のように
信号用配線５の間にビア４を列設することが困難になる
場合がある。そこで、本実施形態では、枠体２の接合面
には導通用ビア４’のみ露出させ、接地用配線６と電気
的に接続させる。このようにすれば、シールド効果を得
つつ、信号用配線５の本数や密度を増すことができる。
積化に伴い、セラミック基板１上の信号用配線５の配線
パターンの本数や密度が増すと、第１実施形態のように
信号用配線５の間にビア４を列設することが困難になる
場合がある。そこで、本実施形態では、枠体２の接合面
には導通用ビア４’のみ露出させ、接地用配線６と電気
的に接続させる。このようにすれば、シールド効果を得
つつ、信号用配線５の本数や密度を増すことができる。
【００３２】図４は、第４実施形態に係るパッケージを
示す。本例では、枠体２の上面および外周面のうち信号
用配線５、５の近傍２’、２’を除いて、メタライズさ
れ、接地されている。信号用配線５は、枠体２で囲まれ
たセラミック基板１の内部表面７から、枠体２との接合
面を経由して、該枠体２の外部の該セラミック基板１の
外周表面８まで延在するように形成されているが、枠体
２の外周面のうち信号用配線５の近傍２’にはメタライ
ズ層３が形成されていないので、メタライズ層３とのシ
ョートが防止されている。
示す。本例では、枠体２の上面および外周面のうち信号
用配線５、５の近傍２’、２’を除いて、メタライズさ
れ、接地されている。信号用配線５は、枠体２で囲まれ
たセラミック基板１の内部表面７から、枠体２との接合
面を経由して、該枠体２の外部の該セラミック基板１の
外周表面８まで延在するように形成されているが、枠体
２の外周面のうち信号用配線５の近傍２’にはメタライ
ズ層３が形成されていないので、メタライズ層３とのシ
ョートが防止されている。
【００３３】また、メタライズ層３は、接合面を通る接
地用配線６と電気的に接続されている。このようにする
と、ビアを枠体２の内部に形成しなくとも、外周面にペ
ーストを塗布、焼成することでメタライズ層とすること
により、シールド効果が得られる。
地用配線６と電気的に接続されている。このようにする
と、ビアを枠体２の内部に形成しなくとも、外周面にペ
ーストを塗布、焼成することでメタライズ層とすること
により、シールド効果が得られる。
【００３４】なお、本例では、枠体２の外周面にメタラ
イズを施した例を示したが、内周面にメタライズ層を施
しても、あるいは両面に施しても良い。
イズを施した例を示したが、内周面にメタライズ層を施
しても、あるいは両面に施しても良い。
【００３５】図５に示す第５実施形態では、枠体２の外
周面のうち接合面近傍にはメタライズ層３は形成せず、
メタライズ層３と接地用配線６とを接続する導通用ビア
４’を枠体２内に形成している。
周面のうち接合面近傍にはメタライズ層３は形成せず、
メタライズ層３と接地用配線６とを接続する導通用ビア
４’を枠体２内に形成している。
【００３６】なお、導通用ビア４’は、枠体２の内部に
形成された内部メタライズ層３’を介して外周面のメタ
ライズ層３と接続している。
形成された内部メタライズ層３’を介して外周面のメタ
ライズ層３と接続している。
【００３７】また、内部メタライズ層３’と接続しつ
つ、信号用配線５の間に位置するように複数のビア４を
列設してもよい。
つ、信号用配線５の間に位置するように複数のビア４を
列設してもよい。
【００３８】図６に示す第６実施形態では、枠体２は、
金属製の上部枠体９と、セラミック等の絶縁材料からな
る下部枠体２”の２つからなっている。下部枠体２”を
絶縁材料で形成するのは、信号用配線５とのショート防
止のためである。さらに、上部枠体９と接地用配線６と
の電気的接続のために、下部枠体２”には導通用ビア
４’が貫通して形成されている。上部枠体９と接続しつ
つ信号用配線５の間に位置するように複数のビア４を列
設しても良い。
金属製の上部枠体９と、セラミック等の絶縁材料からな
る下部枠体２”の２つからなっている。下部枠体２”を
絶縁材料で形成するのは、信号用配線５とのショート防
止のためである。さらに、上部枠体９と接地用配線６と
の電気的接続のために、下部枠体２”には導通用ビア
４’が貫通して形成されている。上部枠体９と接続しつ
つ信号用配線５の間に位置するように複数のビア４を列
設しても良い。
【００３９】枠体２に用いられる絶縁材料としては、ア
ルミナ，ＡｌＮ、ガラスセラミック、ＳｉＣ、ムライト
等のセラミック材料が好適であるが、エポキシ樹脂等の
プラスチックを用いてもよい。特に、セラミック基板１
の材質と同様な材質で枠体２を形成するのが好ましい。
熱膨張差を生ぜず、接合面にクラック等を生じにくいか
らである。
ルミナ，ＡｌＮ、ガラスセラミック、ＳｉＣ、ムライト
等のセラミック材料が好適であるが、エポキシ樹脂等の
プラスチックを用いてもよい。特に、セラミック基板１
の材質と同様な材質で枠体２を形成するのが好ましい。
熱膨張差を生ぜず、接合面にクラック等を生じにくいか
らである。
【００４０】図７は、第１実施形態で用いたパッケージ
のセラミック基板１の裏面および側面を、さらに金属製
の箱体１２によって覆った状態を示す断面図である。接
地用配線６を外側面まで延在させることによって、枠体
２上のメタライズ層３および金属製蓋体１０と金属製の
箱体１２とが電気的に接続されている。このようにする
と、よりシールド効果を向上させた電子部品収納用パッ
ケージを得ることができる。
のセラミック基板１の裏面および側面を、さらに金属製
の箱体１２によって覆った状態を示す断面図である。接
地用配線６を外側面まで延在させることによって、枠体
２上のメタライズ層３および金属製蓋体１０と金属製の
箱体１２とが電気的に接続されている。このようにする
と、よりシールド効果を向上させた電子部品収納用パッ
ケージを得ることができる。
【００４１】また、図８は、金属製の箱体１２の代わり
にメタライズ層１３をセラミック基板１の裏面に形成し
た状態を示す断面図である。本例では、セラミック基板
に導通用ビア４’と接続するように貫通ビア１４を形成
し、枠体２の上面にあるメタライズ層３および金属製の
蓋体１０とメタライズ層１３とを電気的に接続してい
る。
にメタライズ層１３をセラミック基板１の裏面に形成し
た状態を示す断面図である。本例では、セラミック基板
に導通用ビア４’と接続するように貫通ビア１４を形成
し、枠体２の上面にあるメタライズ層３および金属製の
蓋体１０とメタライズ層１３とを電気的に接続してい
る。
【００４２】このように、上記の実施形態の総てについ
て、金属製の箱体１２を形成したり、あるいは金属板を
裏面に貼り付けたり、メタライズ層１３を裏面、あるい
は裏面および側面に形成したりすれば、さらにシールド
効果を向上させることができる。なお、箱体やメタライ
ズ層を接地するには、接地用配線を側面まで延在させた
り、セラミック基板を貫通するビア、もしくはスルーホ
ールを形成する方法などいずれを用いてもよい。
て、金属製の箱体１２を形成したり、あるいは金属板を
裏面に貼り付けたり、メタライズ層１３を裏面、あるい
は裏面および側面に形成したりすれば、さらにシールド
効果を向上させることができる。なお、箱体やメタライ
ズ層を接地するには、接地用配線を側面まで延在させた
り、セラミック基板を貫通するビア、もしくはスルーホ
ールを形成する方法などいずれを用いてもよい。
【００４３】
【発明の効果】上記したように、セラミック基板上に載
置する電子部品を取り囲むように接合した枠体にメタラ
イズ層やビアを形成し、接地させることによって、シー
ルド効果を向上させて、電磁波によるノイズ発生や電子
部品の誤動作の防止、さらには電磁波の放射を防ぐこと
ができる電子部品収納用パッケージを得ることができ
る。
置する電子部品を取り囲むように接合した枠体にメタラ
イズ層やビアを形成し、接地させることによって、シー
ルド効果を向上させて、電磁波によるノイズ発生や電子
部品の誤動作の防止、さらには電磁波の放射を防ぐこと
ができる電子部品収納用パッケージを得ることができ
る。
【図１】各信号用配線５の間に位置するように枠体２内
にビア４を列設した電子部品収納用パッケージを示す斜
視図である。
にビア４を列設した電子部品収納用パッケージを示す斜
視図である。
【図２】図１に示す電子部品収納用パッケージにおい
て、さらに信号用配線５間に形成された接地用配線とビ
ア４とをそれぞれ接地したものを示す斜視図である。
て、さらに信号用配線５間に形成された接地用配線とビ
ア４とをそれぞれ接地したものを示す斜視図である。
【図３】枠体２内のビア４のうち導通用ビア４’のみ接
合面まで貫通、露出させた電子部品収納用パッケージを
示す斜視図である
合面まで貫通、露出させた電子部品収納用パッケージを
示す斜視図である
【図４】枠体２の外周面のうち信号用配線５、５の近傍
２’、２’を除いてメタライズされた電子部品収納用パ
ッケージを示す状態を示す斜視図である。
２’、２’を除いてメタライズされた電子部品収納用パ
ッケージを示す状態を示す斜視図である。
【図５】接合面近傍を除きメタライズ層３を形成し接地
した電子部品収納用パッケージを示す斜視図である。
した電子部品収納用パッケージを示す斜視図である。
【図６】金属製上部枠体９を用いた電子部品収納用パッ
ケージを示す斜視図である。
ケージを示す斜視図である。
【図７】金属製の箱体１２と接地用配線６と接続した電
子部品収納用パッケージを示す断面図である。
子部品収納用パッケージを示す断面図である。
【図８】メタライズ層１３を貫通ビア１４と接続した電
子部品収納用パッケージを示す断面図である。
子部品収納用パッケージを示す断面図である。
１：セラミック基板 ２：枠体、２’：信号用配線５の近傍、２”：下部枠体 ３：メタライズ層、１３：メタライズ層 ４：ビア、４’：導通用ビア、１４：貫通ビア ５：信号用配線 ６：接地用配線 ７：内部表面 ８：外周表面 ９：上部枠体 １０：金属製蓋体 １１：電子部品 １２：金属製箱体
Claims (4)
- 【請求項１】セラミック基板と、 該セラミック基板に接合され、絶縁材料からなり、上面
でキャップと接合して封止するための枠体と、 該セラミック基板表面に形成され、該枠体で囲まれた該
セラミック基板内部表面から該枠体との接合面を経由し
て該枠体の外部の該セラミック基板外周表面まで延在す
る信号用配線と、を備え、 前記枠体は少なくとも上面がメタライズ層で覆われてお
り、該メタライズ層に接続する複数のビアが列設されて
おり、 前記ビアは、前記枠体の上面から接合面に向かって延ば
され、少なくとも１つのビアは前記セラミック基板上に
形成された接地用配線と電気的に接続されていることを
特徴とする電子部品収納用パッケージ。 - 【請求項２】セラミック基板と、 該セラミック基板に接合され、絶縁材料からなり、上面
でキャップと接合して封止するための枠体と、 該セラミック基板表面に形成され、該枠体で囲まれた該
セラミック基板内部表面から該枠体との接合面を経由し
て該枠体の外部の該セラミック基板の外周表面まで延在
する信号用配線と、を備え、 該枠体の上面、および該信号用配線近傍を除く内周面ま
たは外周面の少なくともいずれかに接地されたメタライ
ズ層を有することを特徴とする電子部品収納用パッケー
ジ。 - 【請求項３】セラミック基板と、 該セラミック基板に接合され、絶縁材料からなり、上面
でキャップと接合して封止するための枠体と、 該セラミック基板表面に形成され、該枠体で囲まれた該
セラミック基板内部表面から該枠体との接合面を経由し
て該枠体の外部の該セラミック基板外周表面まで延在す
る信号用配線と、を備え、 前記枠体の上面、および前記セラミック基板との接合面
近傍を除く内周面または外周面の少なくともいずれかに
接地されたメタライズ層を有することを特徴とする電子
部品収納用パッケージ。 - 【請求項４】セラミック基板と、 絶縁材料からなる下部枠体と該下部枠体上に接合され、
上面でキャップと接合して封止するための上部金属枠体
とを備え、該下部枠体で前記セラミック基板に接合され
た枠体と、 該セラミック基板表面に形成され、該枠体で囲まれた該
セラミック基板内部表面から該枠体との接合面を経由し
て該枠体の外部の該セラミック基板外周表面まで延在す
る信号用配線と、を備え、 前記セラミック基板上の接地用配線と前記上部金属枠体
とが、前記下部枠体を上下に貫通して形成された導通用
ビアを介して、電気的に接続されていることを特徴とす
る電子部品収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28332996A JPH10112517A (ja) | 1996-10-03 | 1996-10-03 | 電子部品収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28332996A JPH10112517A (ja) | 1996-10-03 | 1996-10-03 | 電子部品収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10112517A true JPH10112517A (ja) | 1998-04-28 |
Family
ID=17664074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28332996A Pending JPH10112517A (ja) | 1996-10-03 | 1996-10-03 | 電子部品収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10112517A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185888A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | シールドケース |
| JP2002057548A (ja) * | 2000-08-09 | 2002-02-22 | Murata Mfg Co Ltd | 弾性表面波デバイス |
| US6486534B1 (en) * | 2001-02-16 | 2002-11-26 | Ashvattha Semiconductor, Inc. | Integrated circuit die having an interference shield |
| JP2003152131A (ja) * | 2001-08-31 | 2003-05-23 | Mitsubishi Electric Corp | 中空封着パッケージおよびその製造方法 |
| WO2005004572A1 (de) * | 2003-07-02 | 2005-01-13 | Siemens Aktiengesellschaft | Abschirmung für emi-gefährdete elektronische bauelemente und/oder schaltungen von elektronischen geräten |
| JP2009010660A (ja) * | 2007-06-27 | 2009-01-15 | Daishinku Corp | 圧電振動デバイス |
| JP2009010671A (ja) * | 2007-06-28 | 2009-01-15 | Daishinku Corp | 圧電振動デバイス |
| WO2009037807A1 (ja) * | 2007-09-21 | 2009-03-26 | Panasonic Corporation | 電子部品パッケージとその製造方法 |
| JP2009076589A (ja) * | 2007-09-19 | 2009-04-09 | Daishinku Corp | 電子部品用ベース |
| JP2016032097A (ja) * | 2014-07-25 | 2016-03-07 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
| JP2016511939A (ja) * | 2013-02-08 | 2016-04-21 | クアルコム，インコーポレイテッド | 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド |
| CN106612610A (zh) * | 2016-12-05 | 2017-05-03 | 上海阿莱德实业股份有限公司 | 一种电路的屏蔽结构 |
| JP2020509942A (ja) * | 2017-02-09 | 2020-04-02 | インヴェンサス ボンディング テクノロジーズ インコーポレイテッド | 接合構造物 |
| CN111952273A (zh) * | 2016-10-25 | 2020-11-17 | 日月光半导体制造股份有限公司 | 半导体器件封装及其制造方法 |
| KR20210133648A (ko) * | 2020-04-29 | 2021-11-08 | 알에프에이치아이씨 주식회사 | 고주파 반도체 소자 패키지 및 그 제조 방법 |
| US11600542B2 (en) | 2017-12-22 | 2023-03-07 | Adeia Semiconductor Bonding Technologies Inc. | Cavity packages |
| US11670615B2 (en) | 2016-12-21 | 2023-06-06 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures |
| US11948847B2 (en) | 2017-12-22 | 2024-04-02 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures |
| US11955393B2 (en) | 2018-05-14 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Structures for bonding elements including conductive interface features |
-
1996
- 1996-10-03 JP JP28332996A patent/JPH10112517A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185888A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | シールドケース |
| JP2002057548A (ja) * | 2000-08-09 | 2002-02-22 | Murata Mfg Co Ltd | 弾性表面波デバイス |
| US6486534B1 (en) * | 2001-02-16 | 2002-11-26 | Ashvattha Semiconductor, Inc. | Integrated circuit die having an interference shield |
| JP2003152131A (ja) * | 2001-08-31 | 2003-05-23 | Mitsubishi Electric Corp | 中空封着パッケージおよびその製造方法 |
| WO2005004572A1 (de) * | 2003-07-02 | 2005-01-13 | Siemens Aktiengesellschaft | Abschirmung für emi-gefährdete elektronische bauelemente und/oder schaltungen von elektronischen geräten |
| US7269032B2 (en) | 2003-07-02 | 2007-09-11 | Siemens Aktiengesellschaft | Shielding for EMI-sensitive electronic components and or circuits of electronic devices |
| CN100386010C (zh) * | 2003-07-02 | 2008-04-30 | 西门子公司 | 易受电磁干扰的电子元件和/或电子装置的电路的屏蔽装置 |
| KR100851683B1 (ko) | 2003-07-02 | 2008-08-11 | 지멘스 악티엔게젤샤프트 | 전자파간섭으로 방해받는 전자 장치들의 전자 컴포넌트들 및/또는 회로들 차폐 |
| JP2009010660A (ja) * | 2007-06-27 | 2009-01-15 | Daishinku Corp | 圧電振動デバイス |
| JP2009010671A (ja) * | 2007-06-28 | 2009-01-15 | Daishinku Corp | 圧電振動デバイス |
| JP2009076589A (ja) * | 2007-09-19 | 2009-04-09 | Daishinku Corp | 電子部品用ベース |
| JP5234001B2 (ja) * | 2007-09-21 | 2013-07-10 | パナソニック株式会社 | 電子部品パッケージとその製造方法 |
| WO2009037807A1 (ja) * | 2007-09-21 | 2009-03-26 | Panasonic Corporation | 電子部品パッケージとその製造方法 |
| JP2016511939A (ja) * | 2013-02-08 | 2016-04-21 | クアルコム，インコーポレイテッド | 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド |
| JP2016032097A (ja) * | 2014-07-25 | 2016-03-07 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
| CN111952273A (zh) * | 2016-10-25 | 2020-11-17 | 日月光半导体制造股份有限公司 | 半导体器件封装及其制造方法 |
| CN111952273B (zh) * | 2016-10-25 | 2023-09-05 | 日月光半导体制造股份有限公司 | 半导体器件封装及其制造方法 |
| CN106612610A (zh) * | 2016-12-05 | 2017-05-03 | 上海阿莱德实业股份有限公司 | 一种电路的屏蔽结构 |
| CN106612610B (zh) * | 2016-12-05 | 2019-05-07 | 上海阿莱德实业股份有限公司 | 一种电路的屏蔽结构 |
| US11670615B2 (en) | 2016-12-21 | 2023-06-06 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures |
| JP2020509942A (ja) * | 2017-02-09 | 2020-04-02 | インヴェンサス ボンディング テクノロジーズ インコーポレイテッド | 接合構造物 |
| US11600542B2 (en) | 2017-12-22 | 2023-03-07 | Adeia Semiconductor Bonding Technologies Inc. | Cavity packages |
| US11948847B2 (en) | 2017-12-22 | 2024-04-02 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures |
| US11955393B2 (en) | 2018-05-14 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Structures for bonding elements including conductive interface features |
| KR20210133648A (ko) * | 2020-04-29 | 2021-11-08 | 알에프에이치아이씨 주식회사 | 고주파 반도체 소자 패키지 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10112517A (ja) | 電子部品収納用パッケージ | |
| JP6760397B2 (ja) | モジュール | |
| US6351194B2 (en) | Electronic component utilizing face-down mounting | |
| US7436056B2 (en) | Electronic component package | |
| US6777620B1 (en) | Circuit board | |
| JP2004537861A (ja) | 電子部品パッケージ用ｅｍｉ遮蔽 | |
| JP3335227B2 (ja) | 集積回路実装システム | |
| JP3500335B2 (ja) | 高周波回路装置 | |
| JP2006511071A (ja) | 表面実装を伴うマイクロ波パッケージ、および多層回路を備えた対応する実装体 | |
| US6712284B2 (en) | High frequency semiconductor device | |
| KR100698570B1 (ko) | 전자파 간섭을 감소시키는 패키지 디바이스 | |
| JP4594016B2 (ja) | フレキシブル回路 | |
| JP2003179181A (ja) | 樹脂製配線基板 | |
| US7071556B2 (en) | Tape ball grid array package with electromagnetic interference protection and method for fabricating the package | |
| JP2973646B2 (ja) | ベアチップｌｓｉの実装構造 | |
| JP2004071772A (ja) | 高周波パッケージ | |
| JPH0575313A (ja) | 混成集積回路装置 | |
| JP2940478B2 (ja) | シールド付き表面実装部品 | |
| JP2000183488A (ja) | ハイブリッドモジュール | |
| JPH1168029A (ja) | 半導体装置 | |
| JP2754401B2 (ja) | 電子部品用パッケージ | |
| JPH0645401A (ja) | 半導体装置用パッケージ | |
| JP3080078B2 (ja) | Ｐｇａパッケージ | |
| JP3023720B2 (ja) | 半導体装置 | |
| JP2000269382A (ja) | 半導体装置及び半導体チップの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040113 Free format text: JAPANESE INTERMEDIATE CODE: A02 |