JP6239017B2 - 窒化物半導体基板 - Google Patents

窒化物半導体基板 Download PDF

Info

Publication number
JP6239017B2
JP6239017B2 JP2016027459A JP2016027459A JP6239017B2 JP 6239017 B2 JP6239017 B2 JP 6239017B2 JP 2016027459 A JP2016027459 A JP 2016027459A JP 2016027459 A JP2016027459 A JP 2016027459A JP 6239017 B2 JP6239017 B2 JP 6239017B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
single crystal
semiconductor substrate
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016027459A
Other languages
English (en)
Other versions
JP2016195241A (ja
JP2016195241A5 (ja
Inventor
典子 大森
典子 大森
大石 浩司
浩司 大石
阿部 芳久
芳久 阿部
小宮山 純
純 小宮山
健一 江里口
健一 江里口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Coorstek KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coorstek KK filed Critical Coorstek KK
Priority to US15/084,119 priority Critical patent/US9530846B2/en
Publication of JP2016195241A publication Critical patent/JP2016195241A/ja
Publication of JP2016195241A5 publication Critical patent/JP2016195241A5/ja
Application granted granted Critical
Publication of JP6239017B2 publication Critical patent/JP6239017B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、単結晶基板の一主面上に形成された窒化物半導体層を備えた窒化物半導体基板に関する。
GaN(窒化ガリウム)等の窒化物半導体は、高い電子移動度を有しており、例えば、高電子移動度トランジスタ(HEMT)等のパワー系トランジスタに好適である。
この高電子移動度トランジスタは、例えば、異種基板の上に窒化物半導体層を形成した窒化物半導体基板を用いて作製される。窒化物半導体基板は、例えば、Si(ケイ素)、SiC(炭化ケイ素)、又は、サファイアよりなる単結晶基板の一主面上に、AlN(窒化アルミニウム)、SiC、又は、SiN(窒化ケイ素)よりなる初期層を形成し、この初期層の上にGaN等の窒化物半導体層を形成した構造を有している。
特開2013−12767号公報 特開2012−15304号公報
この高電子移動度トランジスタ等で求められる電気特性としては、例えば、耐圧の向上、リーク電流の低減、及び、電流コラプスの改善がある。これらの特性をバランス良く向上させるための技術が以前から開発されているが、より簡単な構造で、より効果的にこれらの性能を向上させることが求められている。
本発明は、このような問題に基づきなされたものであり、第1の目的は、リーク電流を低減し、耐圧を向上させることができる窒化物半導体基板を提供することを目的とする。
また、本発明の第2の目的は、更に、電流コラプスも改善することができる窒化物半導体基板を提供することを目的とする。
なお、特許文献1には、単結晶基板の上に形成されたAlN層と、このAlN層の上に形成された窒化物半導体のバッファ層とを有し、単結晶基板とAlN層間界面よりもAlN層とバッファ層間界面の方が凹凸が大きく、AlN層の表面のスキューネスRskが正である化合物半導体装置が記載されている。この特許文献1は、AlN層とバッファ層との界面構造に着目したものではあるが、単結晶基板とAlN層間界面よりもAlN層とバッファ層間界面の方の凹凸を大きくすることを特徴としており、より平坦とすることを特徴とする本願発明とは考え方が異なっている。また、特許文献1は、高周波信号遮断との回復を早くすることを目的としており、リーク電流を低減させることを目的とする本願発明とは目的も異なっている。
また、特許文献2には、Si基板の主面に形成されたAlN層と、このAlN層の上に形成されたGaN層とを有し、AlN層の(002)面のX線回折におけるロッキングカーブの半値幅が2000sec以下である半導体装置が記載されている。しかしながら、特許文献2では、AlN層の(002)面のX線回折におけるロッキングカーブの半値幅をより小さくするものであるのに対して、本願発明では、半値幅を所定の範囲内とするものである点で異なっている。
本発明の窒化物半導体基板は、単結晶基板の一主面上に形成された第1層と、この第1層の上に形成された窒化物半導体層とを備えたものであって、窒化物半導体基板の一主面上の直径部で劈開した断面から径方向に任意の3ヶ所を選択し、それぞれ第1層と窒化物半導体層との界面を径方向に少なくとも500nmの幅を取って観察した時に、単結晶基板から窒化物半導体層に向かう厚さ方向において、単結晶基板の一主面を基準とした第1層の凸部頂部の最大高さと、凹部底部の最小高さとの差は、3ヶ所の平均値で6nm以上15nm以下の範囲内であり、3ヶ所の断面において、隣接する凸部頂部と凹部底部との径方向の間隔は、前記3ヶ所の平均値で10nm以上25nm以下の範囲である。
本発明によれば、第1層の凸部頂部の最大高さと凹部底部の最小高さとの差を3ヶ所の平均値で6nm以上15nm以下とするようにし、かつ、隣接する凸部頂部と凹部底部との径方向の間隔を前記3ヶ所の平均値で10nm以上25nm以下とするようにしたので、第1層の表面が平坦となり、第1層の上に形成される窒化物半導体層に対して転位が斜めに進展するようにすることができる。このため、転位は途中で屈曲して転位同士が合体し、上に伸びる転位進展を減少させることができる。よって、リーク電流を低減させることができ、耐圧を向上させることができる。
また、第1層をAlNにより構成し、(002)面のX線回折におけるロッキングカーブの半値幅を1900arcsec以下とするようにすれば、第1層に存在する転位が少なくなり、窒化物半導体層に伝搬する転位を少なくすることができる。よって、リーク電流をより低減させることができる。更に、(002)面のX線回折におけるロッキングカーブの半値幅を1000arcsec以上とするようにすれば、第1層に存在する転位により格子不整合を緩和することができ、窒化物半導体基板の反りを低減することができる。
加えて、第1層をAlNにより構成し、Si濃度を1×1016atoms/cm以上1×1017atoms/cm以下の範囲内とするようにすれば、電流コラプスの悪化をより効果的に抑制することができる。
本発明の一実施の形態に係る窒化物半導体基板の構成を表す図である。 図1に示した窒化物半導体基板の一部を拡大して表す図である。 本発明の実施例1における窒化物半導体基板の断面構造を表す走査透過電子顕微鏡(STEM;以下、STEMと表記する)像である。 図3に示した窒化物半導体基板の断面構造を縮小して表すSTEM像である。 図4に示した窒化物半導体基板の断面構造において転位線を強調して示した模式図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図1は、本発明の一実施の形態に係る窒化物半導体基板1の構成を表わすものである。図2は、図1において破線丸印で示した部分を拡大して表すものである。なお、図1及び図2は構造を概念的に表したものであり、実際の構造とは寸法等が異なっている。
この窒化物半導体基板1は、例えば、単結晶基板10の一主面上に形成された第1層20と、この第1層20の上に形成された窒化物半導体層30とを備えている。この窒化物半導体基板1は、高電子移動度トランジスタ等のパワー系トランジスタに好ましく用いられるものであり、図1では、高電子移動度トランジスタに用いられる場合の一構成例を示している。
単結晶基板10は、窒化物半導体とは異なる材料により構成されたいわゆる異種基板により構成されている。単結晶基板10としては、例えば、Si単結晶基板、六方晶SiC基板、Si単結晶基板に立方晶SiC層が形成された基板、又は、サファイア基板が挙げられる。中でも、Si単結晶基板を用いるようにすれば、大口径化や低コスト化を図ることができ、また、不純物濃度や酸素濃度を変更することにより、適切かつ精度良く比抵抗及び硬さを調整することができるので好ましい。Si単結晶基板には、公知の半導体用の基板を広く適用することができる。結晶育成方法、面方位、酸素濃度、不純物濃度、PNタイプ、面粗さ、厚さ等の各仕様は、設計される窒化物半導体基板1の要求事項に応じて適宜設定することができる。
また、単結晶基板10としては、例えば、(111)面又は(0001)面から0.15°以上1°以下の範囲内のオフ角が形成された一主面を有するものが好ましい。例えば、Si単結晶基板であれば、(111)面から0.15°以上1°以下の範囲内のオフ角が形成された一主面を有するものが好ましく、六方晶SiC基板又はSi単結晶基板に立方晶SiC層が形成された基板であれば、(0001)面から0.15°以上1°以下の範囲内のオフ角が形成された一主面を有するものが好ましい。
単結晶基板10の一主面がオフ角を有していることにより、オフ角を有していない場合に比べて、ステップの規則性が保持され、平坦性が良好な第1層20を形成することができるからである。また、一方で、オフ角が大きすぎると、大きなステップ段差の影響により、この平坦性が損なわれてしまうからである。そして、上記のように、(111)面又は(0001)面から0.15°以上1°以下の範囲内のオフ角であれば、後述する本発明の特徴的な、平坦性の高い第1層20の凹凸形状を、より効果的に形成することが可能となる。
第1層20は、単結晶基板10の一主面に接してエピタキシャル成長により形成されている。第1層20は、AlN、SiC、又は、SiNにより構成されることが好ましい。中でも、Si単結晶基板の上に、AlNよりなる第1層20を形成するようにすれば、その上に良好な窒化物半導体層30を形成することができるので、より好ましい。
第1層20の窒化物半導体層30の側の表面は、平坦であることが好ましい。具体的には、窒化物半導体基板1の一主面上の直径部で劈開した断面から径方向に任意の3ヶ所を選択し、それぞれ第1層20と窒化物半導体層30との界面を径方向に少なくとも500nmの幅を取って観察した時に、単結晶基板10から窒化物半導体層30に向かう厚さ方向において、単結晶基板10の一主面を基準とした第1層20の凸部頂部21の最大高さT1と、凹部底部22の最小高さT2との差dは、3ヶ所の平均値で6nm以上15nm以下の範囲内となっている。また、この3ヶ所の断面において、隣接する凸部頂部21と凹部底部22との径方向の間隔Lは、前記3ヶ所の平均値で10nm以上25nm以下の範囲となっている。
ここで、「窒化物半導体基板1の一主面上の直径部で劈開した断面から径方向に任意の3ヶ所を選択し」というのは、例えば、一主面の直径上において、中心部及び両外周端から10mm内側の計3ヶ所を選択することが好適である。もちろん、これら以外の箇所を選択してもよく、更には選択する数を3ヶ所以上に増やしてもよい。
上記で選択した箇所の断面の観察では、単結晶基板10との界面を含み、かつ、この第1層20の上に形成された窒化物半導体層30の一部が含まれるように厚さ方向を確保することが好ましい。そして、本発明の観察において、径方向というのは、図2に示すように、単結晶基板10と第1層20との界面を基準面Kとし、この基準面Kを断面から見た線と平行の方向を径方向として取り扱う。
「径方向に少なくとも500nmの幅を取って観察」というのは、上記の通り定めた径方向に沿って、任意の点から500nmの幅を取って観察範囲とするものである。この幅は、サンプリングのバラツキを考慮して、少なくとも500nm確保する。もちろん、これ以上の幅で観察してもよい。
なお、観察には、透過電子顕微鏡(TEM;以下、TEMと表記する),STEM、走査電子顕微鏡(SEM;以下、SEMと表記する)、原子間力顕微鏡(AFM;以下、AFMと表記する)、その他の高倍率での観察が可能な手段を、適宜用いることが可能である。
このように第1層20の凸部頂部21の最大高さT1と、凹部底部22の最小高さT2との差d、及び、隣接する凸部頂部21と凹部底部22との径方向の間隔Lを規定するのは、例えば、第1層20の表面に15nmを超える大きさでかつ鋭角な凸部及び凹部が存在すると、その凸部頂部21あるいは凹部底部22の少なくともいずれかを起点として、転位が積層方向に進展し、上方まで転位が進み、貫通転位となりやすいからである。この窒化物半導体基板1では、例えば、凸部及び凹部が15nm以内の大きさでかつ鈍角であるので、第1層20の表面は平坦であり、第1層20の上に形成される窒化物半導体層30に対して転位が斜めに進展し、途中で屈曲して転位同士が合体し、上に伸びる転位進展を減少させることができるようになっている。
第1層20の凸部頂部21の最大高さT1と、凹部底部22の最小高さT2との差dは、3ヶ所の平均値で6nm以上8nm以下の範囲内であればより好ましい。この差dが3ヶ所の平均値で6nmよりも小さくなるように製造すると、転位が積層方向に対して斜めに進展することが難しくなり、6nm以上であっても、貫通転位の発生を抑制することができるためである。ここで、第1層20の凸部頂部21の最大高さT1及び凹部底部22の最小高さT2は、基準面Kからの高さである。
なお、隣接する凸部頂部21と凹部底部22との径方向の間隔Lが、前記3ヶ所の平均値で25nmを超えると、特に気相成長法においては、隣接する凸部頂部21と凹部底部22との間に、新たな凸部または凹部が発生する確率が高くなる。すなわち、前記差dを小さく保ちつつ前記間隔Lを大きくとることは、実用的ではないので、前記間隔Lは25nm以下とすることが好ましい。
また、第1層20は、AlNにより構成される場合には、(002)面のX線回折におけるロッキングカーブの半値幅が1000arcsec以上1900arcsec以下の範囲内であることが好ましく、1300arcsec以上1700arcsec以下の範囲内とすればより好ましい。(002)面のX線回折におけるロッキングカーブの半値幅を1900arcsec以下、更には、1700arcsec以下とするようにすれば、第1層20に存在する転位が少なくなり、窒化物半導体層30に伝搬する転位を少なくすることができるからである。一方、(002)面のX線回折におけるロッキングカーブの半値幅を1000arcsec以上、更には、1300arcsec以上とするようにすれば、第1層20に存在する転位により、単結晶基板10と窒化物半導体層30との熱膨張係数の差で発生する応力が分散されて、格子不整合を緩和することができ、窒化物半導体基板1の反りを低減することができるからである。
更に、第1層20は、AlNにより構成される場合には、Si濃度が1×1016atoms/cm以上1×1017atoms/cm以下の範囲内であることが好ましい。AlN中のSi濃度が高いと、AlN中のSi、又は、AlN中にSiが存在することでその近傍に発生する欠陥に、自由電子がトラップされ、これが電流コラプス悪化の原因となると考えられるからである。これは単結晶基板10にSi単結晶基板を用いる場合に、特に有効である。
なお、上記Si濃度は低い方が好ましいが、1×1016atoms/cmより低い値は、一般的に用いられる元素の測定手法(例えば、二次イオン質量分析法(SIMS;以下、SIMSと表記する))の測定下限値であり、また、このようなSi濃度を、例えば有機金属気相成長(MOCVD;以下、MOCVDと表記する)法において実現することも実用的でない。これらを考慮すると、Si濃度は1×1016atoms/cm以上でよいが、そこまで低くなくても、5×1016atoms/cm以上であればよい。
第1層20の厚さは、例えば、80nm以上500nm以下の範囲内であることが好ましい。80nmよりも薄いと、第1層20の上に形成する窒化物半導体層30の結晶性が低下してリーク電流が増加してしまい、500nmよりも厚いと、クラックが発生してしまう恐れがあるからである。より好ましい厚さは、120nm以上200nm以下の範囲内である。
窒化物半導体層30は、第1層20の上にエピタキシャル成長により形成されている。窒化物半導体層30の層構造は、目的に応じて適宜設計される。一例としては、図1に示したように、窒化物半導体層30は、第1層20の上に形成されたAlGa1−xN(0<x<1)よりなる第2層31と、第2層31の上に形成され、AlN層とGaN層とを交互に繰り返し積層したマルチレイヤー層よりなる第3層32と、第3層32の上に形成されたGaNよりなる第4層33と、第4層33の上に形成されたGaNよりなる活性層34と、活性層34の上に形成されたAlGa1−yN(0<y<1)よりなる電子供給層35と、電子供給層35の上に形成されたGaNよりなるキャップ層36とを備えている。
この窒化物半導体基板1は、例えば、単結晶基板10の上に、MOCVD法により第1層20及び窒化物半導体層30をエピタキシャル成長させることにより形成することができる。その際、温度、原料の種類、流量、及び、供給時間等を調整することにより、第1層20の構造を制御する。例えば、第1層20を成長温度が異なる2段階以上の複数段階に分けて積層するようにしてもよい。
このように本実施の形態によれば、第1層20の凸部頂部21の最大高さT1と凹部底部22の最小高さT2との差dを3ヶ所の平均値で6nm以上15nm以下とするようにし、かつ、隣接する凸部頂部21と凹部底部22との径方向の間隔Lを前記3ヶ所の平均値で10nm以上25nm以下とするようにしたので、第1層20の表面が平坦となり、第1層20の上に形成される窒化物半導体層30に対して転位が斜めに進展するようにすることができる。このため、転位は途中で屈曲して転位同士が合体し、上に伸びる転位進展を減少させることができる。よって、リーク電流を低減させることができ、耐圧も向上させることができる。
また、第1層20をAlNにより構成し、(002)面のX線回折におけるロッキングカーブの半値幅を1900arcsec以下とするようにすれば、第1層20に存在する転位が少なくなり、窒化物半導体層30に伝搬する転位を少なくすることができる。よって、リーク電流をより低減させることができる。更に、(002)面のX線回折におけるロッキングカーブの半値幅を1000arcsec以上とするようにすれば、第1層20に存在する転位により格子不整合を緩和することができ、窒化物半導体基板1の反りを低減することができる。
加えて、第1層20をAlNにより構成し、Si濃度を1×1016atoms/cm以上1×1017atoms/cm以下の範囲内とするようにすれば、電流コラプスの悪化をより効果的に抑制することができる。
(実施例1)
図1に示した窒化物半導体基板1を以下の工程により作製した。まず、単結晶基板10として、直径6インチ、比抵抗0.01Ωcm、基板中央1点での厚さ625μm、Pタイプ、(111)面から0.2°のオフ角度が形成された一主面を有するSi単結晶基板を用意した。次いで、この単結晶基板10をMOCVD装置にセットし、原料として、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、NH、メタンを用い、積層する層に応じてこれらの原料を適宜使い分け、気相成長温度1000℃を基準として、表1に示す組成と膜厚で、各層を気相成長により形成した。なお、各層の組成及び膜厚等は、各原料の選択、流量、供給時間、成長圧力、成長温度の微調整により、設定された各値となるように行った。
作製した窒化物半導体基板1を任意の1直径上で劈開後、基板の一主面上の中心部及び両外周端から10mm内側の計3ヶ所の断面で、第1層20と窒化物半導体層30との界面の構造をSTEMで観察した。図3と図4に中心部の断面STEM像を示すと共に、図5に図4の断面STEM像について転位線を表した模式図を示す。図3に示したように、第1層20の表面は極めて平坦であった。また、図4及び図5に示したように、窒化物半導体層30には第1層20から転位が斜めに進展し、途中で屈曲して転位同士が合体していることが分かった。
また、3ヶ所における500nm幅の断面について、STEMにより、第1層20の凸部頂部21の最大高さT1と、凹部底部22の最小高さT2との差d、及び、隣接する凸部頂部21と凹部底部22との径方向の間隔Lを調べた。その結果、第1層20の凸部頂部21の最大高さT1と、凹部底部22の最小高さT2との差dは、3ヶ所の平均値で7nmであり、隣接する凸部頂部21と凹部底部22との径方向の間隔Lは、3ヶ所の平均値で12nmであった。表2にその結果を示す。
更に、第1層20について、X線回折により、(002)面のロッキングカーブの半値幅を調べたところ、1600arcsecであった。加えて、第1層20について、SIMSにより、Si濃度を測定したところ、5×1016atoms/cmであった。これらの結果も、表2に合わせて示す。
更にまた、作製した窒化物半導体基板1について、耐圧を評価した。耐圧は、縦方向にデバイスを想定し、リセスゲート領域及び素子分離領域の溝をドライエッチングにより形成し、活性層34の側にゲート電極として径2mmのAu電極を、ソース電極及びドレイン電極として径0.5mmのAl電極を、また、単結晶基板10の裏面側に裏面電極としてAl電極を、それぞれ真空蒸着により形成し、市販のカーブトレーサを用いて、電界をかけて測定した。そして、この値が650V以上の場合を合格とした。
その結果、耐圧は740Vであり、良好な結果であった。これらの結果を表2に合わせて示す。
(比較例1)
第1層を形成する際の成長温度、原料の種類、流量、又は、供給時間等を調整することにより、第1層の構造を制御することを除き、他は実施例1と同様にして窒化物半導体基板を作製した。なお、比較例1の第1層の組成は実施例1と同一とし、第1層の厚さも100nmとした。比較例1についても、実施例1と同様にして、第1層と窒化物半導体層との界面の構造、第1層の(002)面のX線回折におけるロッキングカーブの半値幅、第1層のSi濃度、並びに、窒化物半導体基板1の耐圧を調べた。それらの結果を図3から図5及び表2に合わせて示す。
図3に示したように、比較例1の第1層の表面には、大きなピット状の凹部がみられた。また、図4と図5に示したように、比較例1の窒化物半導体層には、第1層の凸部頂部及び凹部底部を起点として、転位が積層方向に進展し、転位の量は実施例1よりも多いことが分かった。
また、表2に示したように、第1層の凸部頂部の最大高さT1と、凹部底部の最小高さT2との差dは、3ヶ所の平均値で20nmであり、隣接する凸部頂部と凹部底部との径方向の間隔Lは、3ヶ所の平均値で50nmであった。なお、第1層の(002)面のX線回折におけるロッキングカーブの半値幅は2500arcsec、第1層のSi濃度は5×1016atoms/cm、耐圧は600Vであった。
(実施例1と比較例1の結果)
実施例1と比較例1の結果からわかるように、第1層20の凸部頂部21の最大高さT1と凹部底部22の最小高さT2との差dを3ヶ所の平均値で6nm以上15nm以下とするようにし、かつ、隣接する凸部頂部21と凹部底部22との径方向の間隔Lを3ヶ所の平均値で10nm以上25nm以下とするようにすれば、窒化物半導体基板1の耐圧を向上させることができることが分かった。
ここで、本発明を実施する好適な一態様として、第1層20のAlN層を、第1の温度で第1の層厚を形成後、第2の温度で第2の層厚を形成するという2段階積層方法が挙げられる。すなわち、これらの第1の温度、第2の温度、第1の層厚、第2の層厚を適時調整することで、上記の差dの平均値を、ある程度任意に設定する事が可能となる。なお、必要に応じて3段階以上で積層してもよい。
実施例1は、第1の温度が750℃、第1の層厚が30nm、第2の温度が1050℃、第2の層厚が70nmである。比較例1は、第1の温度が750℃、第1の層厚が30nm、第2の温度が900℃、第2の層厚が70nmである。
(実施例2)
第1の温度を750℃、第1の層厚を50nm、第2の温度を1050℃、第2の層厚を50nmとする以外は実施例1と同様にして、実施例2の窒化物半導体基板を作製した。
(実施例3)
第1の温度を750℃、第1の層厚を5nm、第2の温度を1050℃、第2の層厚を95nmとする以外は実施例1と同様にして、実施例3の窒化物半導体基板を作製した。
実施例2,3についても、実施例1と同様に評価した。その結果を実施例1の結果と共に表3に示す。
表3に示したように、実施例2は実施例1に比べ、耐圧がやや低く、実施例3は実施例2に比べ、やはり耐圧が低かった。さらに、(002)面半値幅は、実施例2,3共に実施例1に比べてやや高い傾向を示した。
このことから、第1層20の凸部頂部21の最大高さT1と凹部底部22の最小高さT2との差dの平均値、および、隣接する凸部頂部21と凹部底部22との径方向の間隔Lの平均値が、実施例1から大きくなるに従い、耐圧または結晶性は、やや低下する傾向にあると言える。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態では、窒化物半導体層30の層構造について具体的に説明したが、他の層構造を有するように構成してもよい。また、上記実施の形態では、窒化物半導体基板1を高電子移動度トランジスタ等のパワー系トランジスタに用いる場合について説明したが、その他の窒化物化合物半導体素子についても同様に用いることができる。
高電子移動度トランジスタ等のパワー系トランジスタに好ましく用いることができる。
1…窒化物半導体基板、10…単結晶基板、20…第1層、21…凸部頂部、22…凹部底部、30…窒化物半導体層、31…第2層、32…第3層、33…第4層、34…活性層、35…電子供給層、36…キャップ層、T1…最大高さ、T2…最小高さ、d…T1とT2の差、L…径方向の隣接する凸部頂部と凹部底部との間隔、K…基準面

Claims (6)

  1. 単結晶基板の一主面上に形成された第1層と、この第1層の上に形成された窒化物半導体層とを備えた窒化物半導体基板であって、
    前記窒化物半導体基板の一主面上の直径部で劈開した断面から径方向に任意の3ヶ所を選択し、それぞれ前記第1層と前記窒化物半導体層との界面を径方向に少なくとも500nmの幅を取って観察した時に、前記単結晶基板から前記窒化物半導体層に向かう厚さ方向において、前記単結晶基板の一主面を基準とした前記第1層の凸部頂部の最大高さと、凹部底部の最小高さとの差は、前記3ヶ所の平均値で6nm以上13nm以下の範囲内であり、かつ、凸部及び凹部が鈍角であり、
    前記3ヶ所の断面において、隣接する凸部頂部と凹部底部との径方向の間隔は、前記3ヶ所の平均値で10nm以上21nm以下の範囲内である
    ことを特徴とする窒化物半導体基板。
  2. 前記第1層の最大高さの凸部頂部と、最小高さの凹部底部との間の差は、前記3ヶ所の平均値で6nm以上8nm以下の範囲内であることを特徴とする請求項1記載の窒化物半導体基板。
  3. 前記第1層はAlNよりなることを特徴とする請求項1又は請求項2記載の窒化物半導体基板。
  4. 前記第1層の(002)面のX線回折におけるロッキングカーブの半値幅が、1000arcsec以上1900arcsec以下の範囲内であることを特徴とする請求項3記載の窒化物半導体基板。
  5. 前記単結晶基板はSi単結晶基板よりなり、前記第1層のSi濃度は、1×1016atoms/cm以上1×1017atoms/cm以下の範囲内であることを特徴とする請求項3又は請求項4記載の窒化物半導体基板。
  6. 前記単結晶基板は、(111)面又は(0001)面から0.15°以上1°以下の範囲内のオフ角度が形成された一主面を有することを特徴とする請求項1から請求項5のいずれか1に記載の窒化物半導体基板。
JP2016027459A 2015-03-31 2016-02-16 窒化物半導体基板 Active JP6239017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/084,119 US9530846B2 (en) 2015-03-31 2016-03-29 Nitride semiconductor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015072914 2015-03-31
JP2015072914 2015-03-31

Publications (3)

Publication Number Publication Date
JP2016195241A JP2016195241A (ja) 2016-11-17
JP2016195241A5 JP2016195241A5 (ja) 2017-03-02
JP6239017B2 true JP6239017B2 (ja) 2017-11-29

Family

ID=57323037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016027459A Active JP6239017B2 (ja) 2015-03-31 2016-02-16 窒化物半導体基板

Country Status (1)

Country Link
JP (1) JP6239017B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6925117B2 (ja) * 2016-11-18 2021-08-25 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板
JP2019125737A (ja) * 2018-01-18 2019-07-25 株式会社サイオクス 窒化物半導体エピタキシャル基板
JP7100871B6 (ja) * 2018-03-02 2022-08-17 国立大学法人東海国立大学機構 Iii族窒化物半導体素子の製造方法
US11515408B2 (en) 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484049B (zh) * 2009-08-07 2015-05-20 日本碍子株式会社 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
JP5891650B2 (ja) * 2011-08-18 2016-03-23 富士通株式会社 化合物半導体装置及びその製造方法
JP5465295B2 (ja) * 2012-08-31 2014-04-09 富士通株式会社 化合物半導体装置、およびその製造方法
JP6055325B2 (ja) * 2013-01-30 2016-12-27 シャープ株式会社 窒化物半導体結晶の製造方法
JP6108609B2 (ja) * 2013-04-25 2017-04-05 クアーズテック株式会社 窒化物半導体基板
JP5787417B2 (ja) * 2013-05-14 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板
JP6261523B2 (ja) * 2015-01-08 2018-01-17 信越半導体株式会社 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法

Also Published As

Publication number Publication date
JP2016195241A (ja) 2016-11-17

Similar Documents

Publication Publication Date Title
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5492984B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2017077806A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
WO2012157228A1 (ja) 半導体素子及びその製造方法
US20130026486A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US8969880B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
JP2010232293A (ja) 半導体装置
KR101615822B1 (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼, 및 질화물 반도체층의 형성 방법
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
US8853829B2 (en) Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device
JP6239017B2 (ja) 窒化物半導体基板
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JPWO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2016084311A1 (ja) エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
US20150287791A1 (en) Nitride semiconductor device and nitride semiconductor substrate
US9748344B2 (en) Nitride semiconductor substrate having recesses at interface between base substrate and initial nitride
US9530846B2 (en) Nitride semiconductor substrate
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP4933513B2 (ja) 窒化物半導体成長用基板
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
US9520286B2 (en) Semiconductor substrate, semiconductor device and method of manufacturing the semiconductor device
US9401420B2 (en) Semiconductor device
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP6527667B2 (ja) 窒化物半導体基板の製造方法
JP6108609B2 (ja) 窒化物半導体基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170126

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170126

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171031

R150 Certificate of patent or registration of utility model

Ref document number: 6239017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350