JP2013080776A - 窒化物半導体基板 - Google Patents

窒化物半導体基板 Download PDF

Info

Publication number
JP2013080776A
JP2013080776A JP2011219182A JP2011219182A JP2013080776A JP 2013080776 A JP2013080776 A JP 2013080776A JP 2011219182 A JP2011219182 A JP 2011219182A JP 2011219182 A JP2011219182 A JP 2011219182A JP 2013080776 A JP2013080776 A JP 2013080776A
Authority
JP
Japan
Prior art keywords
layer
dislocation density
nitride semiconductor
substrate
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011219182A
Other languages
English (en)
Other versions
JP5912383B2 (ja
Inventor
Yoshihisa Abe
芳久 阿部
Jun Komiyama
純 小宮山
Koji Oishi
浩司 大石
Akira Yoshida
晃 吉田
Kenichi Eriguchi
健一 江里口
Shunichi Suzuki
俊一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2011219182A priority Critical patent/JP5912383B2/ja
Priority to US13/633,473 priority patent/US8637960B2/en
Publication of JP2013080776A publication Critical patent/JP2013080776A/ja
Application granted granted Critical
Publication of JP5912383B2 publication Critical patent/JP5912383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155Comprising only semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】Si単結晶を下地基板として用いた場合の、リーク電流低減と電流コラプス改善が、効果的に達成された窒化物半導体基板を提供する。
【解決手段】Si単結晶基板Wの一主面上に窒化物からなる複数のバッファ層Bを介して窒化物半導体の活性層Cが形成されている窒化物半導体基板であって、バッファ層Bは少なくとも活性層Cと接する層50の炭素濃度が1E+18atoms/cm以上1E+20atoms/cm以下であること、バッファ層Bと活性層Cの界面領域80において全転位密度に対するらせん転位密度の比が0.15以上0.3以下であること、さらにバッファ層Bと活性層Cの界面領域80における全転位密度が15E+9cm−2以下である窒化物半導体基板。
【選択図】図1

Description

本発明は、Si単結晶基板上に、窒化物からなるバッファ層を介して、窒化物半導体層を形成した窒化物半導体基板に関する。
窒化ガリウム(GaN)や窒化アルミニウム(AlN)等の窒化物半導体は、優れた耐熱性と高い電子移動度を有し、高電子移動度トランジスタ、ヘテロ接合電界効果トランジスタ等に好適である。
この窒化物半導体に用いられる窒化物半導体基板の一形態に、異種基板上にバッファ層を介して活性層となる窒化物半導体層を形成した窒化物半導体基板がある。特に、基板にSi単結晶を用いたものは、大口径化や低コスト化に有利である。
また、窒化物半導体の重要な電気特性に、リーク電流低減と電流コラプス改善があり、バッファ層の改善でこの特性を向上させる技術も、いくつか知られている。
特許文献1には、少なくとも基板と、バッファ層、電子走行層及び電子供給層から成る半導体積層構造と電極とを有し、バッファ層はMg又はBe又はZn又はCを1×1016cm−3以上1×1021cm−3以下含むことを特徴とする窒化物系化合物半導体、という技術が開示されている。
特許文献2には、基板上に、それぞれGaN系化合物半導体からなる低温バッファ層、バッファ層、電子走行層および電子供給層を、この順に積層して有し、電子供給層上には、ソース電極、ゲート電極およびドレイン電極を備え、バッファ層の転位密度は、転位密度に対する体積抵抗率が極大値近傍となる密度値である、あるいは、前記転位密度を基準とした前記バッファ層のらせん転位密度比は0.12以下である半導体素子、という技術が開示されている。
特開2005−085852号公報 特開2007−096261号公報
特許文献1に記載の技術は、バッファ層が、膜厚や組成の異なる2つの層の繰り返し構造を含み、バッファ層に、MgあるいはCを、高濃度でドープして電気的に中性とすることで、リーク電流を低減できるとしている。
しかし、バッファ層に高濃度で不純物をドーピングすると、結晶ひずみが大きくなり、転位密度も増大するので、電流コラプスや結晶性の悪化が問題となる。従って、ドーピングのみでは、リーク電流低減と電流コラプス改善が、十分に達成されているとは言い難い。
特許文献2に記載の技術は、特に、バッファ層の全転位密度に対するらせん転位密度の比を0.12以下とすることで、バッファ層の体積抵抗率を高抵抗化し、よって耐圧を向上できるとしている。また、具体的な実施形態として、サファイア基板に窒化物半導体を形成した場合のデータが開示されており、基板は、サファイアに限定されず、Siでもよいとも記載されている。
しかし、Si単結晶基板上に、窒化物のバッファ層を介して、窒化物半導体層を形成した構造の窒化物半導体基板では、特許文献2に記載された範囲で、転位密度やドーパント濃度を制御しても、良好な耐圧と電流コラプス改善を得ることが困難であった。
また、転位密度やドーパント濃度を変化させると、窒化物膜に発生する応力が変化する。したがって、転位密度やドーパント濃度を変化させて、良好な耐圧と電流コラプスを達成したとしても、基板の曲率半径が減少してしまっては、デバイス工程にマッチングせず、意味が失われる。
本発明はかかる課題を鑑み、特に、Si単結晶を下地の基板として用い、窒化物のバッファ層を介して窒化物半導体を形成した窒化物半導体基板において、リーク電流低減と電流コラプス改善、さらには、基板の曲率半径を大きく保持してリーク電流抑制と電流コラプス低減を、効果的に達成することを目的とする。
本発明に係る窒化物半導体基板は、Si単結晶基板の一主面上に窒化物からなる複数のバッファ層を介して窒化物半導体の活性層が形成されている窒化物半導体基板であって、前記バッファ層は少なくとも前記活性層と接する層の炭素濃度が1E+18atoms/cm以上1E+20atoms/cm以下であること、前記バッファ層と前記活性層の界面領域において全転位密度に対するらせん転位密度の比が0.15以上0.3以下であること、さらに前記バッファ層と前記活性層の界面領域における前記全転位密度が15E+9cm−2以下であることを特徴とする。
このような構成により、リーク電流低減と電流コラプス改善が、効果的に達成された窒化物半導体基板とすることができ、さらに、基板の曲率半径を大きく保持して、リーク電流抑制と電流コラプス低減を、効果的に達成することを可能とする。
また、本発明に係る窒化物半導体基板は、バッファ層と活性層の界面領域における全転位密度が、1.2E+9cm−2以上15E+9cm−2以下であることが望ましい。
本発明によれば、特に、Si単結晶を下地の基板として用い、窒化物のバッファ層を介して、窒化物半導体を形成した窒化物半導体基板において、リーク電流低減と電流コラプス改善が、効果的に達成された窒化物半導体基板とすることができ、さらに、基板の曲率半径を大きく保持して、リーク電流抑制と電流コラプス低減を効果的に達成できる。
図1は、本発明の一実施形態に係る窒化物半導体基板の構造を、断面方向から見た模式図である。
以下、本発明に係る窒化物半導体基板を、図1を参照して詳細に説明する。
本発明に係る窒化物半導体基板Zは、Si単結晶基板Wの一主面上に、窒化物からなるバッファ層Bを介して、窒化物半導体の活性層Cが形成されている。
Si単結晶基板Wには、公知の半導体用の基板を広く適用できる。結晶育成方法、面方位、酸素濃度、不純物濃度、PNタイプ、面粗さ、厚さ、等の各仕様も、設計される窒化物半導体基板Zの要求事項に応じて、適時設定できる。
Si単結晶基板Wは、公知の技術でドーパント濃度や酸素濃度を変更することにより、適切かつ精度よく比抵抗や硬さを調整できる点で、他の材料と比して優れている。
なお、Si単結晶基板Wの厚さは、300μm以上2000μm以下が好ましい。ここで、厚さは、一例として、Si単結晶基板Wの一主面の中央一点、もしくは、外周5mmの周方向等間隔4点を含めた面内5点の平均値で表すことができる。
Si単結晶基板Wの厚さは、後述する曲率半径の制御に影響する。基板厚みが300μm未満であると、バッファ層Bによる曲率半径の制御が困難となる。一方、基板厚みが2000μmを超えると、曲率半径の制御性に影響はないが、基板の重量が大きくなるために、成膜ハンドリングが煩雑となる。
バッファ層Bは、窒化物半導体からなり、結晶方位の異なる異種基板上に窒化物半導体層を形成する際に挿入され、転位の抑制、基板の曲率半径の増大(基板反りの低減)の効果を有する。図1には、その好適な一形態を例示したが、これに限定されるものではなく、設計される窒化物半導体の仕様や目的に応じて、組成や層の数、およびこれらの組み合わせは、任意に選択することができる。
少なくとも活性層Cと接する層、すなわち図1におけるバッファ層Bの一部である層50の炭素濃度は、1E+18atoms/cm以上1E+20atoms/cm以下である。炭素濃度は、一例として、二次イオン質量分析法(SIMS)により、バッファ層Bの任意の箇所を選択して測定でき、測定箇所も、一例として、窒化物半導体基板Zの一主面の中心部を選択することができる。
なお、バッファ層Bの炭素濃度は、少なくとも活性層Cの層60と接する第五層50が、本発明の炭素濃度の範囲であればよい。一例として、バッファ層B全体、第五層50のみ、第四層40と第五層50のみが、この炭素濃度の範囲であればよい。
本発明において、界面領域80は、図1における第五層50と第六層60が接して形成されている平面を指すが、厳密に2次元の平面部のみに限定するものではない。界面領域80の測定では、第五層50と第六層60の主面方向に対する厚さ方向の一部分も含めて評価される。従って、実質上、層厚の不均一性、層の表面凹凸も考慮して、各層の厚さ方向に対して、±1nmの範囲も、本発明においては界面領域80に含むものとする。
例えば、図1の第一層1と第二層2は対象外として、第四層40と第五層50を本発明の炭素濃度の対象としてもよい。Si単結晶基板Wに近い領域は、本発明の炭素濃度が界面領域80に及ぼす影響が小さいからである。
バッファ層Bにドープされた炭素は、特に3−5族の窒化物内において、転位により発生した電子を捕獲して電気的に中和して、バッファ層Bを高抵抗化する。リーク電流抑制のためには高抵抗化が必要で、ドーピング量が多いほうがよい。しかし、逆に転位密度は増加するので、あまりドーピング濃度を高くすることは適切でない。
炭素濃度が1E+18atoms/cm未満では、高抵抗化の効果が得られず、1E+20atoms/cmを超えると、転位密度の増大の影響が顕著になり、いずれも好ましくない。好適には、炭素濃度が1E+19atoms/cm以上7E+19atoms/cm以下である。
本発明に係る窒化物半導体基板Zは、界面領域80において、全転位密度に対するらせん転位密度の比が0.15以上0.3以下である。ここで、全転位密度とは、刃状転位とらせん転位とを合わせた転位の密度を指すものとする。なお、リーク電流抑制と電流コラプス低減に影響するのは、界面領域80の転位密度のため、本発明では、バッファ層B内の転位密度は、界面領域80で測定した転位密度で代表することができる。
すなわち、全転位密度との比において、らせん転位密度が0.15以上0.3以下に制御されていると、窒化物半導体基板Zの曲率半径を大きく保ちつつ、リーク電流抑制と電流コラプス低減を、好適に達成できる。
公知の技術によれば、バッファ層Bの全転位密度に占めるらせん転位密度の比を低く抑える、すなわち、刃状転位密度を大きくすることで、バッファ層Bの低リーク電流化は可能となる。
しかし、Si単結晶基板Wを下地の基板として用いた場合は、バッファ層Bの刃状転位をある密度の幅を持って存在させたほうが、窒化物半導体基板Zの曲率半径を大きくできることを見出した。言い換えると、窒化物半導体基板Zの曲率半径が大きくなるようにした場合において、刃状転位密度はある程度低くなっているということでもある。
この理由は、次のように考えられる。Siに比べGaNの熱膨張係数は大きく、気相成長法等で成膜後に、室温まで戻したとき、GaNを成膜したSi単結晶基板Wは、成膜面を上にすると凹形状となる。GaNの膜には引張応力が印加されるため、クラックの発生や、窒化物半導体基板Zの曲率半径の低下、すなわち大きな反り発生をもたらす。
上記課題を解決するために、通常は、GaNとSi単結晶基板Wとの間に、応力を制御するバッファ層Bを設けている。引張応力が印加されてしまうGaNに対して、対向する圧縮応力を印加できるようにすることで、室温すなわち5℃以上40℃以下での、窒化物半導体基板Zの曲率半径を制御している。
この場合、GaNの成長方向に対して垂直方向に2軸の圧縮応力が印加されることになる。刃状転位は成長方向に対して垂直方向にバーガーズベクトルを有しているので、GaNに圧縮応力が印加されると、そのバーガーズベクトルに作用し、転位の消滅に繋がると考えられる。すなわち、適切に応力制御がなされ、室温にて大きな曲率半径を有する窒化物半導体基板Zは、ある程度以下の刃状転位密度を示していることになる。
これらのことより、バッファ層Bの刃状転位とらせん転位の比を、本発明の実施範囲のように適正化することで、バッファ層Bのリーク電流の抑制と電流コラプス改善を、窒化物半導体基板Zの曲率半径を大きく保った状態で実現できる。
全転位密度に対するらせん転位密度の比が0.15未満では、高抵抗化および電流コラプスに関してはほとんど変化がない一方で、窒化物半導体基板Zの曲率半径が小さくなってしまい、大きな反りを有することになる。また、0.3を超えると、らせん転位密度過多となり、電流コラプスはほとんど変化がない一方で、リーク電流が上昇する。さらには、窒化物半導体基板Zの曲率半径が小さくなってしまい、大きな反りを有する。より好ましくは、0.15以上0.25以下である。
ここで、らせん転位密度は、X線回折によるGaN(0002)面のロッキングカーブ半値幅から算出し、刃状転位密度は、GaN(10−10)面のロッキングカーブ半値幅から、公知の方法を適用して算出する。なお、転位密度の測定箇所は、窒化物半導体基板Zの一主面中央1点でよいが、必要に応じて、面内5点、または面内9点としてもよい。
なお、本発明の実施例では、転位密度の算出は、次に示す文献に記載されたX線回折における方法を用いた。「T.Metzger,R.Hopler,E.Born,O.Ambacher,M.Stutzmann,R.Stommer,M.Schuster,H.Gobel,S.Christiansen,M.Albrecht,and H.P.Strunk,“Defect structure of epitaxial GaN films determined by transmission electron microscopy and triple−axis X−ray diffractometry”,Philos,Mag.A,Phys.Condens.Matter Defects Mech.Prop.,vol.77,no.4,pp.1013−1025,1998」
また、バッファ層Bは、図1に示すように、互いに異なる組成または膜厚で構成される1対の窒化物半導体層が複数積層された構造を含むと、精密な転位密度や反り制御が可能となる点で、より好ましい形態といえる。
界面領域80における全転位密度は、15E+9cm−2以下である。15E+9cm−2を超えると、リーク電流が増加やクラックの発生をもたらす。
界面領域80における全転位密度は、より好ましくは、1.2E+9cm−2以上15E+9cm−2以下である。1.2E+9cm−2未満では、高抵抗化および電流コラプスにほとんど変化がない一方で、窒化物半導体基板Zの曲率半径が小さくなってしまい、大きな反りを有することが懸念されるからである。なお、全転位密度の制御性が容易な観点から、1.5E+9cm−2以上10E+9cm−2以下が、さらに好ましい。
本発明の窒化物半導体基板Zの、好ましい一製造方法として、有機金属気相成長(MOCVD)法が挙げられる。成膜制御性の高さ、層の良好な再現性、そして、転位密度、らせん転位密度比も、バッファ層Bの製造条件で適時調整できる点で優れているからである。
以上のとおり、本発明によれば、特に、Si単結晶を下地の基板として用い、窒化物のバッファ層を介して、窒化物半導体を形成した窒化物半導体基板において、リーク電流低減と電流コラプス改善を、基板の曲率半径を大きく保ちつつ、効果的に達成することを可能とする。
さらに、本発明によれば、基板の一主面に対して縦方向のデバイスを設計したときに、電流コラプスも改善されたうえで、縦方向の耐圧を向上させることができる。
以下、本発明の好ましい実施形態を実施例に基づき説明するが、本発明はこの実施例により限定されるものではない。
(実施例1)
図1の層構造を備えた窒化物半導体基板Zを、以下の工程により作製した。共通する製造条件として、直径4インチ、面方位(111)、比抵抗0.02Ωcm、中央1点の厚さ0.62mm、Nタイプ、のSi単結晶基板WをMOCVD装置にセットし、窒化物半導体の原料として、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、NH、メタンを用い、積層する層に応じてこれらの原料を適時使い分け、気相成長温度を1000℃にして、表1に示す組成と層厚で、各層を気相成長にて形成した。なお、各層の組成、層厚、炭素濃度は、各原料の選定、流量および供給時間の調整により、各値になるよう行った。
この窒化物半導体基板Zに対して、それぞれ耐圧と電流コラプスを評価した。耐圧は、縦方向のデバイスを想定し、リセスゲート領域および素子分離領域の溝をドライエッチングにより形成し、活性層側にゲート電極として径2mmのAu電極を、ソースおよびドレイン電極として径0.5mmのAl電極を、また、Si基板の裏面側に裏面電極としてAl電極を、それぞれ真空蒸着により形成し、縦方向デバイスを作製した。そして、市販のカーブトレーサを用いて、電界をかけて耐圧を測定した。
電流コラプスは、ゲート−ドレイン間に、バイアス印加として5分間100ボルトの電界をかけ、(バイアス印加後のオン抵抗/バイアス印加前のオン抵抗)により規定した。このとき、電流コラプスのないとき、オン抵抗比は1になる。電流コラプスが存在するときには、電流コラプスは1よりも大きくなる。
また曲率半径は、公知の半導体基板の形状測定装置を用いて、反りと同時に測定、算出することができる。ここでは、市販の形状測定装置である、コムス社製モデルEMS2002AD−3Dにより、測定を実施した。
バッファ層Bの全転位密度に対するらせん転位密度の比は、窒化物半導体基板Zの主面中央1点において、前述のX線回折を用いた方法で測定し評価した。
実施例1は、耐圧700Vを示し、良好な値を示した。また、電流コラプスを表すオン抵抗比は1.8であり、こちらも良好な値となった。なお、らせん転位密度比は0.2、全転位密度は5E+9cm−2であった。
(比較例1)
実施例1において、基板Wをサファイアとした以外は、同様の規格、製法、評価方法で実施したものを比較例1とした。サファイアは絶縁性基板なので、縦方向耐圧は測定せず、電流コラプスのみ比較した。
比較例1は、オン抵抗比は2.4となり、実施例1より大きく、電流コラプスとしては劣るものであった。ここでは、バッファ層Bを含む窒化物の構造は全く同じであるが、下地基板の導電性の違いにより、電流コラプスで差がみられたものと考えられる。
(実施例2〜7、比較例2〜5)
表2に示す内容で、評価サンプルを作製し、その他の製法と評価方法は実施例1と同様にした。らせん転位密度比の値は、バッファ層Bの各層の厚さと組成を適時変更することで調整した。全転位密度が表3の各値になるように、また、らせん転位密度比がほぼ0.2になるように、バッファ層の成長温度、膜厚を微調整し、その他は、実施例1と同様の製法、評価を実施した。
なお、らせん転位密度比の0.2は、厳密には、0.195〜0.205の範囲内にあるものも含む。これは、成長温度や膜厚の調整では、全ての実施形態において、らせん転位密度比を厳密に0.2に合わせることは、実用上困難なためである。
耐圧の評価は、500Vを下回ったものを×、500V以上600V以下を△、600Vを超えたものを○とした。電流コラプスの評価は、オン抵抗比が3以上を×、2以上3未満を△、2未満を○とした。基板の曲率半径に関しては、±15m以上を○、それ以外を△、クラック発生で×とした。
耐圧と電流コラプスと基板の曲率半径の3つの評価項目において、×がひとつでもあるものまたは△が2つ以上のものは総合評価を×、△がひとつでもあれば総合評価を△とした。さらに、3つの評価項目全て○でも、総合評価が△または×のものについては、○でない理由を特記事項に記載した。そして、総合評価を○または△のものを、本発明の効果を有するものとした。
表2の結果より、本発明の実施範囲では、曲率半径、耐圧、電流コラプスともに、良好な結果を示した。また、バッファ層炭素濃度が1E+18atoms/cm、または1E+20atoms/cmの場合は、3つの評価項目では有意差はみられないものの、全転位密度やらせん転位密度比を、所定の範囲に調整する制御性の観点からは、より好ましい範囲のものと比べると、やや見劣りするものであった。
(実施例8〜11、比較例6)
全転位密度が表3の各値になるように、また、らせん転位密度比がほぼ0.2になるように、バッファ層Bの成長温度、膜厚を微調整し、その他は、実施例1と同等の製法、評価を実施した。
表3の結果から、全転位密度が1.2E+9cm−2を下回ると、全転位密度を所定の値にする、いわゆる転位密度の制御性が悪くなり、曲率半径の適切な制御に支障を生じる懸念がみられた。特に曲率半径に関わる基板の反り制御の点では、より好ましい範囲と比べて相対的に見劣りする傾向がみられた。
一方、全転位密度が15E+9cm−2の範囲を超えると、本発明の実施範囲の効果を超えて、全転位密度の及ぼす影響が過大になり、窒化物半導体基板としては不適切となる傾向がみられた。
なお、Si単結晶基板Wの主面中央1点における厚さを、それぞれ250μm、300μm、900μm、1500μm、2500μmのものを選択し、その他は、実施例1と同様の製法、評価を実施したところ、本発明の好ましい範囲である300μm以上2000μm以下の範囲を外れたものは、本発明の実施範囲の効果を超えて、反り増大や基板ハンドリングの悪化のおそれがあり、本発明のより好ましい範囲との比較では、相対的に見劣りするものであった。
本発明に係る窒化物半導体基板は、高電子移動度トランジスタ、ヘテロ接合電界効果トランジスタ等に好適である。特に、縦方向の耐圧を重視するデバイスにおいては、有効といえる。
窒化物半導体基板
W Si単結晶基板
B バッファ層(多層構造)
C 窒化物半導体の活性層
1 第一層
2 第二層
3 第三層(対の層)
31 対の一層目
32 対の二層目
40 第四層(第三層を繰り返し積層した層)
50 第五層
60 第六層
70 第七層
80 バッファ層Bと活性層Cとの界面領域

Claims (2)

  1. Si単結晶基板の一主面上に窒化物からなる複数のバッファ層を介して窒化物半導体の活性層が形成されている窒化物半導体基板であって、前記バッファ層は少なくとも前記活性層と接する層の炭素濃度が1E+18atoms/cm以上1E+20atoms/cm以下であること、前記バッファ層と前記活性層の界面領域において全転位密度に対するらせん転位密度の比が0.15以上0.3以下であること、さらに前記バッファ層と前記活性層の界面領域における前記全転位密度が15E+9cm−2以下であることを特徴とする窒化物半導体基板。
  2. バッファ層と活性層の界面領域における全転位密度が、1.2E+9cm−2以上15E+9cm−2以下であることを特徴とする請求項1に記載の窒化物半導体基板。
JP2011219182A 2011-10-03 2011-10-03 窒化物半導体基板 Active JP5912383B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011219182A JP5912383B2 (ja) 2011-10-03 2011-10-03 窒化物半導体基板
US13/633,473 US8637960B2 (en) 2011-10-03 2012-10-02 Nitride semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011219182A JP5912383B2 (ja) 2011-10-03 2011-10-03 窒化物半導体基板

Publications (2)

Publication Number Publication Date
JP2013080776A true JP2013080776A (ja) 2013-05-02
JP5912383B2 JP5912383B2 (ja) 2016-04-27

Family

ID=47991783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011219182A Active JP5912383B2 (ja) 2011-10-03 2011-10-03 窒化物半導体基板

Country Status (2)

Country Link
US (1) US8637960B2 (ja)
JP (1) JP5912383B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222716A (ja) * 2013-05-14 2014-11-27 コバレントマテリアル株式会社 窒化物半導体基板
WO2015008532A1 (ja) * 2013-07-19 2015-01-22 シャープ株式会社 電界効果トランジスタ
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2016094309A (ja) * 2014-11-13 2016-05-26 古河機械金属株式会社 単結晶半導体層、自立基板、積層構造体及びこれらの製造方法
JP2016201433A (ja) * 2015-04-09 2016-12-01 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2018172284A (ja) * 2013-07-30 2018-11-08 住友化学株式会社 半導体基板および半導体基板の製造方法
JP2019112302A (ja) * 2019-04-03 2019-07-11 古河機械金属株式会社 単結晶半導体層、自立基板、積層構造体及びこれらの製造方法
JP2021007142A (ja) * 2018-12-12 2021-01-21 クアーズテック株式会社 窒化物半導体基板
WO2022259651A1 (ja) 2021-06-08 2022-12-15 信越半導体株式会社 窒化物半導体基板及びその製造方法
WO2023063046A1 (ja) * 2021-10-15 2023-04-20 信越半導体株式会社 窒化物半導体基板及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728498B (zh) * 2018-12-12 2021-05-21 日商闊斯泰股份有限公司 氮化物半導體基板
DE102021203271A1 (de) 2021-03-31 2022-10-06 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales Halbleiterbauelement und Verfahren zur Erzeugung eines abrupten Endpunktdetektionssignals bei der Herstellung eines derartigen vertikalen Halbleiterbauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199441A (ja) * 2009-02-26 2010-09-09 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
JP2012243886A (ja) * 2011-05-18 2012-12-10 Sharp Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3960957B2 (ja) 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
US7012016B2 (en) * 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
JP2007096261A (ja) 2005-09-01 2007-04-12 Furukawa Electric Co Ltd:The 半導体素子
US20080224268A1 (en) * 2007-03-13 2008-09-18 Covalent Materials Corporation Nitride semiconductor single crystal substrate
JP2009065025A (ja) * 2007-09-07 2009-03-26 Covalent Materials Corp 化合物半導体基板
US20090065812A1 (en) * 2007-09-11 2009-03-12 Covalent Materials Corporation Compound semiconductor substrate
JP5133927B2 (ja) * 2009-03-26 2013-01-30 コバレントマテリアル株式会社 化合物半導体基板
JP5631034B2 (ja) * 2009-03-27 2014-11-26 コバレントマテリアル株式会社 窒化物半導体エピタキシャル基板
JP2011258782A (ja) * 2010-06-10 2011-12-22 Covalent Materials Corp 窒化物半導体基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199441A (ja) * 2009-02-26 2010-09-09 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
JP2012243886A (ja) * 2011-05-18 2012-12-10 Sharp Corp 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117743B2 (en) 2013-05-14 2015-08-25 Covalent Materials Corportion Nitride semiconductor substrate
JP2014222716A (ja) * 2013-05-14 2014-11-27 コバレントマテリアル株式会社 窒化物半導体基板
US9437726B2 (en) 2013-07-19 2016-09-06 Sharp Kabushiki Kaisha Field effect transistor
CN105264651A (zh) * 2013-07-19 2016-01-20 夏普株式会社 场效应晶体管
WO2015008532A1 (ja) * 2013-07-19 2015-01-22 シャープ株式会社 電界効果トランジスタ
JP6055918B2 (ja) * 2013-07-19 2016-12-27 シャープ株式会社 電界効果トランジスタ
JP2018172284A (ja) * 2013-07-30 2018-11-08 住友化学株式会社 半導体基板および半導体基板の製造方法
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2016094309A (ja) * 2014-11-13 2016-05-26 古河機械金属株式会社 単結晶半導体層、自立基板、積層構造体及びこれらの製造方法
JP2016201433A (ja) * 2015-04-09 2016-12-01 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2021007142A (ja) * 2018-12-12 2021-01-21 クアーズテック株式会社 窒化物半導体基板
JP7179706B2 (ja) 2018-12-12 2022-11-29 クアーズテック株式会社 窒化物半導体基板
JP2019112302A (ja) * 2019-04-03 2019-07-11 古河機械金属株式会社 単結晶半導体層、自立基板、積層構造体及びこれらの製造方法
WO2022259651A1 (ja) 2021-06-08 2022-12-15 信越半導体株式会社 窒化物半導体基板及びその製造方法
WO2023063046A1 (ja) * 2021-10-15 2023-04-20 信越半導体株式会社 窒化物半導体基板及びその製造方法

Also Published As

Publication number Publication date
JP5912383B2 (ja) 2016-04-27
US8637960B2 (en) 2014-01-28
US20130082355A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
JP5912383B2 (ja) 窒化物半導体基板
JP5634681B2 (ja) 半導体素子
JP4685961B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP5787417B2 (ja) 窒化物半導体基板
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2011166067A (ja) 窒化物半導体装置
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP2012051774A (ja) 化合物半導体基板
WO2015115126A1 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP7034739B2 (ja) 窒化物半導体基板およびその製造方法
TW201508915A (zh) 半導體功率元件
WO2012020565A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
US11588014B2 (en) Epitaxial structure
JP7458904B2 (ja) 窒化物半導体基板
JP5560866B2 (ja) 窒化物電子デバイス、窒化物電子デバイスを作製する方法
TW201905970A (zh) 化合物半導體及其製造方法
US11201217B2 (en) Nitride semiconductor substrate
JP6108609B2 (ja) 窒化物半導体基板
US10593790B2 (en) Nitride semiconductor substrate and method for manufacturing the same
JP2011258782A (ja) 窒化物半導体基板
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
WO2016152106A1 (ja) 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
TWI730516B (zh) 氮化物半導體基板以及氮化物半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151204

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160229

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160401

R150 Certificate of patent or registration of utility model

Ref document number: 5912383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250