TWI605506B - 用於極薄晶圓之利用雷射剝離與電漿蝕刻損害移除之基板切割 - Google Patents

用於極薄晶圓之利用雷射剝離與電漿蝕刻損害移除之基板切割 Download PDF

Info

Publication number
TWI605506B
TWI605506B TW103102509A TW103102509A TWI605506B TW I605506 B TWI605506 B TW I605506B TW 103102509 A TW103102509 A TW 103102509A TW 103102509 A TW103102509 A TW 103102509A TW I605506 B TWI605506 B TW I605506B
Authority
TW
Taiwan
Prior art keywords
substrate
laser
layer
mask
plasma
Prior art date
Application number
TW103102509A
Other languages
English (en)
Other versions
TW201430935A (zh
Inventor
雷偉生
伊爾亞帕爾納
伊頓貝德
亞拉曼奇里麥德哈瓦饒
庫默亞傑
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201430935A publication Critical patent/TW201430935A/zh
Application granted granted Critical
Publication of TWI605506B publication Critical patent/TWI605506B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Description

用於極薄晶圓之利用雷射剝離與電漿蝕刻損害移除之基板切割 【優先權主張】
本申請案為申請於2013年1月25日之美國臨時專利申請案第61/757,030號之非臨時申請案，本申請案主張該申請案第61/757,030號之優先權，及為了所有目的以引用之方式將該申請案第61/757,030號全部併入本文中。
本發明之實施例係關於半導體處理領域，及特定而言，本發明之實施例係關於用於切割基板之遮蔽方法，每一基板上具有一積體電路(integrated circuit；IC)。
在半導體基板處理中，IC在基板(亦被稱作晶圓)上形成，基板通常由矽或其他半導體材料構成。大體而言，利用各種材料(亦即半導電、導電，或絕緣材料)之薄膜層以形成IC。該等材料係使用各種眾所熟知之製程得以摻雜、沉積，及蝕刻，以在同一基板上同時形成複數個並聯IC，例如記憶體裝置、邏輯裝置、光電裝置等。
在裝置形成之後，將基板安裝在支撐部件上，該支撐部件例如在整個薄膜框架上拉伸之黏合薄膜，及「切割」基板以將每一單個裝置或「晶粒」彼此分開以用於進行封裝等。目前，兩種最風行之切割技術係機械劃割及鋸切。對於劃割而言，將鑲鑽石之劃割器沿預先形成之劃割線移動橫穿基板表面。在(例如利用輥)施加壓力之後，基板沿劃割線分開。對於鋸切而言，鑲鑽石之鋸沿晶粒間隔切割基板。對於薄基板分割，例如厚度為50-150μm之整塊矽分割，習用方法僅得到極低之製程質量。當自薄基板分割晶粒時可能面對之一些困難可包括在不同層之間形成微裂或發生剝落、無機介電層之碎裂、嚴格鋸口寬度控制或精密剝離深度控制之保持。
儘管亦已慮及電漿切割，但用於圖案化抗蝕劑之標準微影術操作可致使實施成本高昂。可能阻礙電漿切割之實施的另一限制係在於沿晶粒間隔切割時的常見金屬(例如，銅)之電漿處理可能造成生產問題或產量限制。最終，依據尤其是基板之厚度及頂表面構形、電漿蝕刻之選擇性，及基板頂表面上存在之材料，電漿切割製程中之遮蔽可能出現問題。因此，一旦執行了晶粒分割，所選之遮蔽材料可能出現問題而無法移除。
本發明之一或更多個實施例係針對切割半導體晶圓之方法，每一晶圓上具有複數個積體電路(integrated circuit；IC)。
根據一實施例，切割包括複數個IC之半導體基板之方法涉及在基板上方形成遮罩，從而覆蓋及保護IC。該方法涉及利用雷射劃割製程圖案化遮罩以提供具有間隙之圖案化遮罩，從而曝露IC之間的基板區域。該方法進一步涉及利用雷射劃割製程剝離圖案化遮罩中之間隙內的基板整體厚度以分割IC。該方法亦涉及對藉由雷射劃割而曝露之基板表面進行電漿蝕刻。
根據一實施例，切割包括複數個IC之半導體基板之方法涉及在基板上方形成遮罩，從而覆蓋及保護IC。該方法涉及利用雷射劃割製程來圖案化遮罩以提供具有間隙之圖案化遮罩；曝露IC之間的基板區域；及利用雷射劃割製程剝離圖案化遮罩中之間隙內之基板的整體厚度以分割IC。該方法進一步涉及對藉由雷射劃割曝露之基板表面進行電漿蝕刻。
在一實施例中，用於切割包括複數個IC之半導體基板之系統包括雷射劃割器模組，該雷射劃割器模組用以圖案化遮罩及剝離IC之間基板之整體厚度。該系統包括實體耦接至雷射劃割器模組之電漿蝕刻模組，該電漿蝕刻模組經配置以蝕刻藉由雷射模組而曝露之基板側壁。該系統亦包括機器人移送室，該機器人移送室用以在雷射劃割器模組與電漿蝕刻模組之間移送雷射劃割基板。
100‧‧‧混合雷射剝離電漿蝕刻分割製程
102‧‧‧操作
103‧‧‧操作
105‧‧‧操作
107‧‧‧操作
200‧‧‧混合雷射剝離電漿蝕刻分割製程
300‧‧‧製程工具
302‧‧‧工廠介面
304‧‧‧負載鎖
306‧‧‧群集工具
308‧‧‧蝕刻腔室
310‧‧‧雷射劃割設備
312‧‧‧蝕刻腔室
314‧‧‧蝕刻腔室
402‧‧‧遮罩層
404‧‧‧裝置層
405‧‧‧側壁
406‧‧‧基板
407‧‧‧背側薄膜層
408‧‧‧晶粒黏附薄膜(die attach film；DAF)
410‧‧‧襯帶
411‧‧‧載體
412‧‧‧溝槽
414‧‧‧溝槽
425‧‧‧第一IC
426‧‧‧第二IC
427‧‧‧晶粒間隔
500‧‧‧橫剖面展開視圖
501‧‧‧底表面
502‧‧‧水溶性層
503‧‧‧頂表面
504‧‧‧二氧化矽層
505‧‧‧氮化矽層
507‧‧‧層間介電層
508‧‧‧銅互連層
511‧‧‧鈍化層
512‧‧‧凸塊
514‧‧‧溝槽表面
515‧‧‧蝕刻表面
600‧‧‧電腦系統
602‧‧‧處理器
604‧‧‧主記憶體
606‧‧‧靜態記憶體
608‧‧‧網路介面裝置
610‧‧‧視訊顯示單元
612‧‧‧文數字輸入裝置
614‧‧‧遊標控制裝置
616‧‧‧信號產生裝置
618‧‧‧輔助記憶體
620‧‧‧網路
622‧‧‧軟體
626‧‧‧處理邏輯
630‧‧‧匯流排
631‧‧‧機器可存取儲存媒體
本發明之實施例以實例但非限制之方式在附圖之圖式中進行說明，在該等附圖中：第1圖係一流程圖，該圖圖示依據本發明之一實施 例之雷射剝離電漿蝕刻分割方法；第2圖係一流程圖，該圖圖示依據本發明之一實施例之雷射剝離電漿蝕刻分割方法；第3圖圖示依據本發明之一實施例之整合切割系統的平面示意圖；第4A圖圖示依據本發明之一實施例之包括複數個IC之半導體基板的橫剖面視圖，該圖對應於第1圖中圖示之切割方法中之操作102；第4B圖圖示依據本發明之一實施例之包括複數個IC之半導體基板的橫剖面視圖，該圖對應於第1圖中圖示之切割方法中之操作103；第4C圖圖示依據本發明之一實施例之包括複數個IC之半導體基板的橫剖面視圖，該圖對應於第1圖中圖示之切割方法中之操作103；及第4D圖圖示依據本發明之一實施例之包括複數個IC之半導體基板的橫剖面視圖，該圖對應於第1圖中圖示之切割方法中之操作105；第5圖圖示依據本發明之實施例之水溶性遮罩的橫剖面視圖，該水溶性遮罩經塗覆以覆於包括複數個IC之基板的頂表面薄膜及下表面薄膜之上；及第6圖圖示依據本發明之一實施例之示例性電腦系統的方塊圖，該電腦系統控制本文所述之遮蔽、雷射劃割、電漿切割方法中之一或更多個操作之自動化實施。
本文描述切割基板之方法，每一基板上具有複數個IC。在以下描述中，闡述眾多特定細節，諸如毫微微秒雷射劃割及深層矽電漿蝕刻條件，以便描述本發明之示例性實施例。然而，熟習該項技術者將顯而易見，本發明之實施例可在無需該等特定細節之情況下得以實施。在其他情況下，不詳細描述諸如IC製造、基板薄化、膠帶化等眾所熟知之態樣，以避免無謂地使本發明之實施例混淆不清。本說明書之全文中對「一實施例」之引用意謂著結合實施例而描述之特定特徵、結構、材料，或特性被包括在本發明之至少一實施例中。由此，在本說明書之全文中之多處出現的用語「在一實施例中」並非一定指示本發明之同一實施例。而且，該等特定特徵、結構、材料，或特性可在一或更多個實施例中以任一適合之方式組合。同樣，將理解，圖式中所示之多個示例性實施例僅以說明性展示為目的，並非一定按比例繪製而成。
術語「耦接」及「連接」與該兩者之衍生詞在本文中可用以描述組件之間的結構關係。應理解，該等術語並非旨在作為彼此之同義詞。相反，在特定實施例中，「連接」可用以指示兩個或兩個以上之元件彼此直接實體接觸或電接觸。「耦接」可用以指示兩個或兩個以上元件彼此直接或間接(該兩個或兩個以上元件之間具有其他介入元件)實體接觸或電接觸，及/或兩個或兩個以上元件彼此協作或交互(例如，如在原因及效應關係中)。
如本文中所使用之術語「上方(over)」、「下方(under)」、「之間(between)」，及「之上(on)」係指一材料層 相對於其他材料層之相對位置。由此，例如，如若一層安置在另一層上方或下方，則該層可與該另一層直接接觸，或該兩層之間可具有一或更多個介入層。而且，如若一層安置在兩層之間，則該層可與該兩層直接接觸，或該等層之間可具有一或更多個介入層。相反，位於第二層「之上」的第一層與該第二層接觸。此外，提供一層相對於其它層之相對位置，從而假設在不慮及基板絕對定向之情況下相對於基板執行操作。
大體而言，涉及初始雷射劃割及後續電漿蝕刻之混合基板或基板切割製程係利用一遮罩得以實施，以用於晶粒分割。雷射劃割製程可用以清潔地移除未圖案化(亦即毯覆)之遮罩層、鈍化層，及下表面薄膜裝置層，亦在基板半導體足夠薄(例如，35μm或更薄)之情況下剝離穿過整塊基板(諸如穿過整塊單晶態矽)以進行晶片分割或切割。然後，在分割之後執行電漿蝕刻以蝕刻半導體基板之經曝露側壁，移除經劃割損害之半導體材料，及由此改良分割晶粒之強度。
依據本發明之一實施例，毫微微秒雷射劃割與電漿蝕刻之組合用以將半導體基板切割為個體化IC或分割IC及改良劃割後晶粒強度。在一實施例中，毫微微秒雷射劃割基本上(如果並非完全)係非平衡製程。例如，基於毫微微秒之雷射劃割可利用可忽略之熱損害區域而經定位。在一實施例中，雷射劃割用以分割具有超低介電常數薄膜(亦即介電常數低於3.0)之IC。在一實施例中，利用雷射直接寫入免除了微影術圖案化操作，從而容許遮蔽材料具有非感光性。然 後，可執行諸如各向同性電漿蝕刻之電漿蝕刻以自半導體基板之經剝離側壁移除目標厚度之半導體，較佳在整合平臺中執行此製程以將成本降至最低。
第1圖係圖示依據本發明之實施例之混合雷射剝離電漿蝕刻分割製程100的流程圖。第2圖係圖示依據本發明之實施例之混合雷射剝離電漿蝕刻分割製程200的流程圖。可將分割製程200視作方法100之特殊情況，在該情況中，基板進一步包括背側薄膜。第4A圖至第4D圖圖示依據本發明之實施例之基板406之橫剖面視圖，該基板406包括第一IC 425及第二IC 426，該等橫剖面視圖對應於方法100及方法200中之操作。
參看第1圖之操作102及對應之第4A圖，遮罩層402在基板406上方形成。大體而言，基板406由適合於耐受在該基板上形成之薄膜裝置層的製造製程之任何材料組成。例如，在一實施例中，基板406係基於第IV族之材料，諸如但不限定於單晶矽、鍺，或矽/鍺。在另一實施例中，基板406係基於第III-V族之材料，例如，用於發光二極體(light emitting diode；LED)之製造中的III-V族材料基板。在裝置製造期間，基板406相對較厚。例如，在一實施例中，基板406之厚度範圍為100μm至800μm。在第4A圖中圖示之實施例中，基板406已經薄化至少於35μm(例如20μm至35μm)，及薄化基板係由載體支撐。例如，薄化基板406可由諸如襯帶410之載體411支撐，該襯帶410在整個框架(未圖示)上拉伸及利用晶粒黏附薄膜(die attach film；DAF) 408黏附至基板406之背側。
在實施例中，第一IC 425及第二IC 426包括記憶體裝置或在矽基板406中製造而成及被封裝在介電質堆疊中之互補金屬氧化物半導體(complementary metal-oxide-semiconductor；CMOS)電晶體。複數個金屬互連件可在該等裝置或電晶體上方及周圍介電層之中形成，及複數個金屬互連件可用以電耦接該等裝置或電晶體以形成IC 425、IC 426。構成晶粒間隔427之材料可與用以形成IC 425、IC 426之彼等材料類似或相同。例如，晶粒間隔427可包括介電材料、半導體材料，及鍍金屬薄膜層。在一實施例中，晶粒間隔427包括類似於IC 425、IC 426之測試裝置。在一實施例中，晶粒間隔427之寬度可為10μm至100μm之間之任一值。
在實施例中，遮罩層402包括水溶性(遮罩)材料層，該材料層覆蓋IC 425、IC 426之頂表面。在圖示之實施例中，遮罩層402在裝置層404上方形成。遮罩層402亦覆蓋IC 425與IC 426之間的介入晶粒間隔427。水溶性材料層係用以在混合雷射劃割、電漿蝕刻切割方法100(第1圖)期間為IC 425、IC 426之頂表面提供防護。在一實施例中，遮罩層402在雷射劃割操作103之前未經圖案化，該雷射劃割操作涉及藉由剝離安置在晶粒間隔427上方之遮罩層402之部分來使用雷射執行劃割線之直接寫入。
第5圖圖示依據本發明之實施例之一示例性實施例的橫剖面展開視圖500，該示例性實施例包括與IC 426之頂 表面及晶粒間隔427接觸之水溶性層502。如第5圖中所示，基板406具有頂表面503，薄膜裝置層安置在該頂表面上，該頂表面與底表面501相對，該底表面501與DAF(例如，第4A圖之DAF 408)介面連接。大體而言，薄膜裝置層材料可包括但不限定於有機材料(例如，聚合物)、金屬(例如，銅)，或諸如二氧化矽及氮化矽之無機介電質。第5圖中圖示之示例性薄膜裝置層包括二氧化矽層504、氮化矽層505、銅互連層508，該等層之間安置有諸如摻碳氧化物(carbon doped oxide；CDO)之低介電常數(例如，低於3.5)或超低介電常數(例如，低於3.0)之層間介電層(interlayer dielectric layer；ILD)507。IC 426之頂表面包括由鈍化層511(通常為聚醯亞胺(polyimide；PI)或類似之聚合物)環繞之凸塊512(通常為銅)。凸塊512及鈍化層511由此構成IC之頂表面，其中薄膜裝置層形成下表面IC層。凸塊512自鈍化層511之頂表面延伸達凸塊高度HB，在示例性實施例中，該高度HB之範圍在10μm至50μm之間。
在一實施例中，水溶性層502係遮罩層402，以便遮罩層402不包括其他材料層。在其他實施例中，水溶性層502僅為多層遮罩堆疊之第一(底部)層。與其他更多習用之遮蔽材料(例如光阻劑)、無機介電硬質遮罩(例如二氧化矽)，或倍半氧矽烷不同，包括水溶性層502之遮罩可在不損傷下層之鈍化層511及/或凸塊512之情況下易於移除。當水溶性層502為遮罩層402時，水溶性層502不僅是用於習用劃割製程期間之污染物防護層，亦用以在晶粒間隔之後續 電漿蝕刻期間提供防護。由此，水溶性層502之厚度將足以在經歷後續之電漿蝕刻製程之後保全。在一實施例中，水溶性層502之厚度足以保護在曝露於蝕刻劑電漿之情況下可能損傷、氧化，或遭到其他污染之凸塊512(該凸塊為銅)。水溶性層502之最小厚度隨後續電漿蝕刻(例如，第1圖中之操作105)所達到之選擇性而變更。電漿蝕刻選擇性至少依賴於水溶性層502之材料/組成物與所採用之蝕刻製程。大體而言，在所使用之電漿為離子轟擊能量相對較低之各向同性過程之情況下，在遮罩材料方面之蝕刻選擇性得以改良，從而容許更薄之水溶性層502。
在一實施例中，水溶性材料係水溶性聚合物。眾多該種聚合物可購得以用於諸如洗衣袋或購物袋、綠色包裝等應用。然而，本發明中水溶性材料之選擇則因對最大薄膜厚度、耐蝕刻性、熱穩定性、將材料塗覆至基板及將材料自基板移除之力學，及微污染物之嚴格要求而較為複雜。在晶粒間隔中，水溶性層502之最大厚度T最大值受限於雷射藉由剝離來圖案化穿過遮罩之能力。水溶性層502在IC 425、IC 426及/或晶粒間隔427邊緣之上方可更厚，該等位置將不會形成晶粒間隔圖案。由此，T最大值通常隨與雷射波長相關聯之光學轉換效率而變更。由於T最大值與晶粒間隔427相關連，因此可選擇晶粒間隔特徵構形、晶粒間隔寬度，及塗覆水溶性層502之方法以達到所需之T最大值。在特定實施例中，水溶性層502之厚度T最大值小於20μm及較佳為小於10μm，該水溶性層具有較厚遮罩，該遮罩需要經受多次雷射。
在一實施例中，當材料溫度可升溫(例如以改良基板半導體之化學蝕刻速度)時，水溶性層502經熱穩定至至少60℃，較佳為穩定在100℃下，及理想為穩定至120℃以在後續之電漿蝕刻製程期間避免過度交聯。大體而言，過度交聯不利地影響材料之溶解性，從而使得遮罩層之蝕刻後移除更為困難。根據該實施例，可將水溶性層502濕塗覆在基板406上方以覆蓋鈍化層511及凸塊512，或將水溶性層502作為乾燥膜層塗覆。對於上述任一塗覆模式，示例性材料包括以下各者中至少一者：聚乙烯醇、聚丙烯酸、聚甲基丙烯酸、聚丙烯醯胺，或聚環氧乙烷，眾多其他水溶性材料亦易於使用，特別是用作乾燥膜層。用於疊層之乾燥薄膜可僅包括水溶性材料或可進一步包括黏接層，該黏接層亦可為水溶性或不為水溶性。在一特定實施例中，乾燥薄膜包括紫外線感光黏接層，該黏接層在曝露於紫外線之後黏接強度降低。該種紫外線曝露可在後續之電漿晶粒間隔蝕刻期間發生。
就實驗方式而言，已發現，在示例性各向異性矽電漿蝕刻製程中，聚乙烯醇(poly(vinyl alcohol)；PVA)具有在1μm/min與1.5μm/min之間(亦即PVA：矽約為1：20)之蝕刻速度及更低之蝕刻速度以達到改良電漿蝕刻之各向同性特性的條件。其他示例性材料可提供類似之蝕刻效能。由此，IC之凸塊頂表面上方之最小厚度(例如第5圖中之T最小值)可由所需之電漿蝕刻凹槽決定，該最小厚度隨雷射劃割損害層之厚度而變更，如自剝離側壁所量測。在採用毫微微秒雷射之示例性實施例中，水溶性層502之最小厚度小於10μm， 及較佳為小於5μm，該最小厚度提供充足邊限以用於利用電漿蝕刻製程對基板進行的1μm至3μm之間的開槽(例如，在第5圖中虛線514與虛線515之間劃分之蝕刻凹槽距離)，如本文中其他處進一步所述。
在方法100之操作103及對應之第4B圖中，遮罩層402利用雷射劃割製程藉由剝離而圖案化，該雷射劃割製程形成溝槽412，該等溝槽延伸穿過下表面薄膜裝置層，及曝露IC 425與IC 426之間的基板406之區域。由此，雷射劃割製程用以剝離最初在IC 425與IC 426之間形成之晶粒間隔427之薄膜材料。依據本發明之一實施例，利用基於雷射之劃割製程來圖案化遮罩層402之步驟包括使溝槽414在IC 425與IC 426之間的基板406之區域內部分形成，如第4B圖中所繪示。
在基板406之厚度為35μm或更小之示例性極薄晶圓實施例中，依據鈍化層511及下表面薄膜裝置層之前側薄膜厚度TF及水溶性層502之厚度T最大值(及作為遮罩502之部分被包括在內之任何額外材料層)，雷射劃割總深度DL通常小於50μm深。
在一實施例中，遮罩層502利用脈寬(歷時)範圍為毫微微秒(亦即10-15秒)之雷射而經圖案化，該雷射在本文中被稱作毫微微秒雷射。諸如脈寬之雷射參數選擇對開展成功的雷射劃割及切割製程而言至關重要，該等製程將碎裂、微裂，及剝落情況降至最低，以便達成清潔的雷射劃割切口。處於毫微微秒範圍內之雷射頻率有利地減輕相對更長之脈寬(例如微微秒或毫微秒)的熱損害問題。儘管不受理 論約束，但按照目前之理解，毫微微秒能量源避免對於微微秒源出現低能量重新耦接機制，及毫微微秒能量源比毫微秒源提供更高之熱非平衡。利用毫微秒或微微秒雷射源，晶粒間隔427中存在之多種薄膜裝置層材料在光學吸收及剝離機制方面的特性顯著不同。例如，諸如二氧化矽之介電質層在正常條件下基本上對所有市售雷射波長皆為透明。相反，金屬、有機物(例如低介電常數材料)及矽可極為易於耦接光子，特別是基於毫微秒或基於微微秒之雷射輻射。如若選擇非最佳雷射參數，則在涉及無機介電質、有機介電質、半導體，或金屬中之兩個或兩個以上者之堆疊結構中，晶粒間隔427之雷射輻射可能不利地導致剝落。例如，無可量測吸收之穿透高能帶隙能量介電質(例如具有約9eV之能帶隙之二氧化矽)之雷射可在下層之金屬或矽層中被吸收，從而導致該等金屬或矽層之顯著汽化。該汽化可產生較高壓力，從而可能到導致嚴重的層間剝落及微裂。基於毫微微秒之雷射輻射製程已經證實避免或減輕該種材料堆疊之該種微裂或剝落。
用於基於毫微微秒雷射之製程的參數可經選擇以對於無機及有機介電質、金屬，及半導體具有實質相同之剝離特性。例如，二氧化矽之吸收率/吸收比為非線性，及可使該吸收率/吸收比與有機介電質、半導體，及金屬之吸收率/吸收比更為一致。在一實施例中，高強度及短脈寬之基於毫微微秒的雷射製程用以剝離薄膜層堆疊，該等堆疊包括二氧化矽層及有機介電質、半導體，或金屬中之一或更多者。依據本發明之一實施例，適合之基於毫微微秒之雷射製程具有高峰 值強度(輻射照度)之特性，該特性常導致多種材料之非線性互動。在該種實施例中，毫微微秒雷射源之脈寬範圍約為10毫微微秒至450毫微微秒，儘管較佳範圍為50毫微微秒至500毫微微秒。
在某些實施例中，雷射發射跨越可見光譜、紫外線(ultra-violet；UV)，及/或紅外線(infra-red；IR)光譜之任一組合以達到寬頻帶或窄頻帶發光光譜。即使在毫微微秒之雷射剝離中，某些波長可比其他波長提供更佳效能。例如，在一實施例中，基於毫微微秒之雷射製程的波長更接近紫外線範圍或處於紫外線範圍內，該製程比波長接近紅外線範圍或處於紅外線範圍內之基於毫微微秒之雷射製程提供更為清潔的剝離製程。在一具體實施例中，適合用於半導體基板或基板劃割之毫微微秒雷射基於波長約小於或等於540奈米之雷射，儘管較佳之範圍為540奈米至250奈米。在一特定實施例中，波長小於或等於540奈米之雷射的脈寬小於或等於500毫微微秒。然而，在一替代性實施例中，使用雙雷射波長(例如紅外線雷射及紫外線雷射之組合)。
在一實施例中，雷射及相關聯之光學路徑在工作表面處提供焦點，該焦點範圍約為3μm至15μm，儘管較佳範圍為5μm至10μm。工作表面處之空間光束輪廓可為單模態(高斯(Gaussian))或具有光束形狀之頂帽型輪廓。在一實施例中，雷射源之脈波重復率範圍約為300kHz至10MHz，儘管較佳範圍約為500kHz至5MHz。在一實施例中，雷射源在工作表面傳遞脈波能量，該脈波能量範圍約為0.5 μJ至100μJ，儘管較佳範圍約為1μJ至5μJ。在一實施例中，雷射劃割製程以範圍約為500mm/sec至5m/sec之速度沿工件表面進行，儘管較佳之速度範圍約為600mm/sec至2m/sec。
可僅進行單次劃割製程，或進行多次劃割製程，但較佳為不多於兩次劃割製程。雷射可以單脈波列方式按既定脈波重復率應用，或以脈波猝發列方式應用。在一實施例中，所產生之雷射光束之鋸口寬度範圍約為2μm至15μm，儘管在矽基板劃割/切割中較佳範圍約為6μm至10μm，如在裝置/矽介面處所測量。
返回至第1圖及第4C圖，基板406經由圖案化遮罩層402中之溝槽412經剝離以分割IC 426。依據本發明之一實施例，剝離基板406之步驟包括利用基於毫微微秒之雷射劃割製程完全穿過基板406來剝離溝槽412，如第4C圖中所繪示。第2圖係圖示依據本發明之一實施例之雷射剝離電漿蝕刻切割方法200的流程圖，在該實施例中，IC包括背側薄膜層以及本文其他處(例如在第5圖之上下文中)所述之前側薄膜層。大體而言，背側薄膜層可包括所述之用於前側薄膜之任何材料，諸如但不限於金屬層(例如銅)及介電層(例如二氧化矽、低介電常數介電質等)。對於該等實施例而言，背側薄膜層407在雷射劃割操作103期間亦經剝離，如第4C圖中進一步圖示。在又一些實施例中，DAF 408在雷射劃割操作(例如藉由毫微微秒雷射)期間亦經剝離以曝露襯帶410。因此，利用充分薄之半導體基板，可操作103處之雷射 劃割製程期間完全剝離前側及背側薄膜層，該前側及背側薄膜層相對較難以進行電漿蝕刻。
在雷射劃割製程之後，IC晶粒經分割，且方法100及方法200繼續進行電漿蝕刻操作105。在操作105處，如第4D圖中進一步繪示，電漿蝕刻移除經劃割損害之基板半導體。經分割之晶粒需要充分高之晶粒斷裂強度，以確保可靠的晶粒拾取及放置及後續之組裝過程。已發現，在雷射剝離操作103之後存在之粗糙、損傷側壁不可接受地降低晶粒斷裂強度。然而，亦已發現，用於毫微微秒雷射之矽基板中之損害層小於3μm，及可藉由執行電漿蝕刻操作105以自由溝槽412曝露之側壁405移除可比較之半導體厚度來達成較高之晶粒斷裂強度。再次參看第5圖，可自經剝離之溝槽表面514實現一凹槽量以到達清潔的蝕刻表面515。在實施例中，蝕刻凹槽至少為1μm及較佳為1μm與3μm之間。應注意，在操作103處已採用毫微秒雷射之情況下，較長脈波將使得半導體基板中之損害層超過7μm，從而使該損害層更難以在電漿蝕刻操作105期間被移除，及可能需要超量之底切(導致因薄膜剝落及/或粒子問題而發生晶粒損失)。
在一實施例中，以高功率操作之高密度電漿源可用於電漿蝕刻操作105。示例性功率之範圍係在3kW和6kW之間，或6kW以上。適合用以執行該種電漿蝕刻製程之處理腔室之實例係Applied Centura® SilviaTM蝕刻系統，該蝕刻系統可自美國加利福尼亞州桑尼維爾市之應用材料公司(Applied Materials)購得。Applied Centura® SilviaTM蝕刻系統 組合電容式及電感式耦接射頻產生器，相較於僅利用電容式耦接或電感式耦接，甚至利用藉由磁性增強所提供之改良所可能達到之控制，該系統賦能對離子密度及離子能量之更多的獨立控制。此組合賦能離子密度與離子能量之有效解耦，以便在沒有高潛在損害性之直流偏壓位準之情況下達到相對較高密度之電漿，甚至在極低壓力下亦如此。多射頻源配置亦使得製程視窗格外寬。在替代性實施例中，任何習用之下游電漿源用以向安置在蝕刻腔室內之基板提供反應蝕刻物種。
在一示例性實施例中，電漿蝕刻操作105需要各向同性蝕刻製程，例如採用基於氟或氯之化學品，該製程較佳為非聚合化(例如用於示例性矽基板之NF3、SF6、Cl2，或SiF4等)。依據製程條件，垂直蝕刻速度預期為10μm/min，橫向蝕刻速度為該垂直蝕刻速度之50%與100%之間。由此，依據電漿蝕刻之所需底切及各向同性特性，蝕刻時間一般在10秒至90秒內。在實施例中，晶圓溫度在電漿蝕刻操作105期間升溫至至少50℃，及較佳升溫至70℃與80℃之間達電漿蝕刻製程之至少一部分之久以實現最高化學蝕刻速度，儘管有利的是將遮罩層維持在100℃以下之溫度以防止遮罩材料過度交聯及後續之遮罩移除困難。在低於100℃之溫度下，有利於維持遮罩之水溶性。
依據蝕刻腔室之能力，可使用電漿加熱(例如經由併入足夠的離子轟擊以達到所需之晶圓溫度)，及/或卡盤加熱。在利用電漿加熱之實施例中，可以經修正之深矽蝕刻之 形式提供離子轟擊。離子轟擊亦可有利於移除熱損害半導體。因此，具有多個射頻源之腔室可優於無法向蝕刻腔室提供離子之下游源。為了提高深矽蝕刻製程之各向同性特性，與蝕刻週期隨時間而交錯之採用聚合化CxFy氣體(諸如但不限定於C4F6或C4F8)的防護聚合物沉積週期(如若有)少於在習用之各向異性深矽蝕刻時之典型防護聚合物沉積週期。例如，在實施例中，蝕刻製程與沉積製程之間的工作週期較佳遠遠小於1：1(例如1：0.25)。
在電漿蝕刻操作105之後，移除遮罩層402。在一實施例中，首先用水將遮罩洗掉，例如利用去離子水之加壓噴射或藉由浸沒在室溫或加熱之水浴中。在操作107處，利用習用之晶粒組裝技術完成方法100及方法200。
第3圖繪示一製程工具300，該工具經配置以按整合方式執行切割方法100及方法200。參看第3圖，製程工具300包括工廠介面302(factory interface；FI)，該工廠介面耦接有複數個負載鎖304。群集工具306與工廠介面302耦接。群集工具306包括一或更多個電漿蝕刻腔室，例如各向同性電漿蝕刻腔室、各向異性蝕刻腔室、可經調諧以獲取多種程度之各向同性蝕刻特性的多射頻源腔室，及/或適合於深矽蝕刻之沉積/蝕刻腔室。多個蝕刻腔室308、312、314可被包括以用於與雷射劃割設備310產量匹配，亦可耦接至工廠介面302。製程工具300之總佔地面積在一實施例中是約3500毫米(3.5米)乘以約3800毫米(3.8米)，如第3圖中所繪示。
在一實施例中，雷射劃割設備310中置有基於毫微 微秒之雷射。基於毫微微秒之雷射適合用於執行混合雷射及蝕刻分割製程中之雷射剝離部分，例如上述之雷射剝離製程。在一實施例中，雷射劃割設備310中亦包括可移動平臺，該可移動平臺經配置以用於相對於基於毫微微秒之雷射來移動晶圓或基板(或晶圓及基板之載體)。在一具體實施例中，基於毫微微秒之雷射亦可移動。雷射劃割設備310之總佔地面積在一實施例中可為約2240毫米乘以約1270毫米，如第3圖中所繪示。
在一實施例中，一或更多個電漿蝕刻腔室308經配置以用於經由圖案化遮罩中之間隙來蝕刻晶圓或基板以分割複數個積體電路。在一該種實施例中，一或更多個電漿蝕刻腔室308經配置以執行深矽蝕刻製程。在一具體實施例中，該一或更多個電漿蝕刻腔室308、312、314中之每一者皆為Applied Centura® SilviaTM蝕刻系統，該系統可自美國加利福尼亞州桑尼維爾市之應用材料公司(Applied Materials)購得。蝕刻腔室可經特殊設計以用於深矽蝕刻，該深矽蝕刻用以產生置於單晶矽基板或晶圓之上或之中之分割積體電路。在一實施例中，電漿蝕刻腔室308中包括高密度電漿源以促進較高的(橫向/各向同性)矽蝕刻速度，該矽蝕刻速度具有用於離子轟擊(例如用於電漿加熱及/或熱損害半導體移除)的足夠偏壓。在一實施例中，製程工具300之群集工具306部分中包括一個以上之該種蝕刻腔室，以賦能分割或切割製程的高製造產量。
工廠介面302可為適合之大氣埠以在具有雷射劃割 設備310之外側製造設施與群集工具306之間介面連接。工廠介面302可包括具有機械臂或葉片之機器人以用於自儲存單元(諸如前開口統一盒)將晶圓(或晶圓載體)傳送至群集工具306或雷射劃割設備310中之一者內，或傳送至該兩者內。
群集工具306可包括適合用於執行分割方法中之功能的其他腔室。例如，在一實施例中，包括沉積腔室312來代替額外蝕刻腔室。沉積腔室312可經配置以在晶圓或基板之雷射劃割之前例如藉由均勻旋塗製程於該晶圓或基板之裝置層之上或上方遮罩沉積。在一該種實施例中，沉積腔室312適合用於沉積正形性因數在約10%之內的均勻層。
第6圖圖示電腦系統600，在該電腦系統內可執行指令集，該指令集用於使機器執行本文中論述之劃割方法中之一或更多者。示例性電腦系統600包括處理器602、主記憶體604(例如唯讀記憶體(read-only memory；ROM)、快閃記憶體、動態隨機存取記憶體(dynamic random access memory；DRAM)(例如同步DRAM(synchronous DRAM；SDRAM)或Rambus DRAM(Rambus DRAM；RDRAM)等)、靜態記憶體606(例如快閃記憶體、靜態隨機存取記憶體(static random access memory；SRAM)等)，及輔助記憶體618(例如資料儲存裝置)，上述各者經由匯流排630與彼此通信。
處理器602代表一或更多個通用處理裝置，例如微處理器、中央處理單元，或類似物。更特定而言，處理器602可為複雜指令集計算(complex instruction set computing；CISC) 微處理器、精簡指令集計算(reduced instruction set computing；RISC)微處理器、極長指令字(very long instruction word；VLIW)微處理器等。處理器602亦可為一或更多個專用處理裝置，例如特殊應用積體電路(application specific integrated circuit；ASIC)、現場可程式化閘極陣列(field programmable gate array；FPGA)、數位信號處理器(digital signal processor；DSP)、網路處理器，或類似者。處理器602經配置以執行處理邏輯626以用於執行本文中所論述之操作及步驟。
電腦系統600可進一步包括網路介面裝置608。電腦系統600亦可包括視訊顯示單元610(例如液晶顯示器(liquid crystal display；LCD)或陰極射線管(cathode ray tube；CRT))、文數字輸入裝置612(例如鍵盤)、遊標控制裝置614(例如滑鼠)，及信號產生裝置616(例如揚聲器)。
輔助記憶體618可包括機器可存取儲存媒體(或更具體而言，電腦可讀取儲存媒體)631，在該儲存媒體上儲存有一或更多個指令集(例如軟體622)，該等指令集實施本文中所述方法或功能中之任何一或更多者。軟體622亦可完全或至少部分地常駐於主記憶體604內及/或在電腦系統600執行該軟體期間常駐於處理器602內，該主記憶體604及該處理器602亦構成機器可讀取儲存媒體。軟體622可進一步在網路620上經由網路介面裝置608而經傳輸或接收。
儘管機器可存取儲存媒體631在一示例性實施例中圖示為單個媒體，但術語「機器可讀取儲存媒體」應被理解為包括儲存一或更多個指令集之單個媒體或多個媒體(例如 集中式或分散式資料庫，及/或相關聯快取記憶體及伺服器)。術語「機器可讀取儲存媒體」亦應被理解為包括能夠儲存或編碼指令集以用於藉由機器執行及使機器執行本發明之方法中之任何一或更多者的任何媒體。術語「機器可讀取儲存媒體」應相應地被理解為包括但不限定於固態記憶體，及光學及磁性媒體，及其他非暫態機器可讀取儲存媒體。
由此，本文已揭示切割半導體基板之方法，其中每一基板具有複數個IC。本發明之說明性實施例的以上描述包括【摘要】中所述內容，該以上描述並非旨在詳盡說明本發明或將本發明限定於已揭示之精確形式。儘管本發明之具體實施方式及實例在本文中僅以說明為目的而進行描述，但在本發明之範疇內進行多種同等效力之修飾是可能的，如熟習相關技術者將認可。本發明之範疇因此將完全由以下請求項決定，該等請求項將依據既定的申請項釋義原理而得以解釋。
100‧‧‧混合雷射剝離電漿蝕刻分割製程
102‧‧‧操作
103‧‧‧操作
105‧‧‧操作
107‧‧‧操作

Claims (20)

  1. 一種切割一半導體基板之方法，該半導體基板包含複數個積體電路(integrated circuit；IC)，該方法包含以下步驟：在該基板上方形成一遮罩，從而覆蓋並保護該等IC；利用一雷射劃割製程圖案化該遮罩，以提供具有間隙之一圖案化遮罩，從而曝露該等IC之間的該等基板區域；利用該雷射劃割製程剝離在該圖案化遮罩中之該等間隙內之該基板的整體厚度，以切割該等IC；及電漿蝕刻藉由該雷射劃割製程而曝露之基板表面。
  2. 如請求項1所述之方法，其中該電漿蝕刻步驟包括各向同性式(isotropically)蝕刻該經劃割基板之一側壁。
  3. 如請求項1所述之方法，其中該基板之該厚度小於35μm。
  4. 如請求項1所述之方法，其中該基板包括一背側金屬層及一背側介電層中之至少一者，該背側金屬層及該背側介電層安置在該半導體基板之一背側上且與該遮罩相對；且其中該方法進一步包含：利用該雷射劃割製程剝離該背側金屬層或該背側介電層。
  5. 如請求項1所述之方法，其中該基板利用一晶粒黏附薄膜(die attach film；DAF)黏附至一載體，且其中該方法進一步包含：利用該雷射劃割製程剝離該DAF之該整體厚度。
  6. 如請求項1所述之方法，其中該遮罩包含一水溶性聚合物。
  7. 如請求項6所述之方法，其中該水溶性聚合物包含與該等IC之一鈍化層的一頂表面接觸之以下至少一者：聚乙烯醇、聚丙烯酸、聚甲基丙烯酸、聚丙烯醯胺，或聚環氧乙烷。
  8. 如請求項1所述之方法，其中圖案化該遮罩及劃割穿過該基板之步驟係利用一毫微微秒雷射劃割製程(femtosecond laser scribing process)執行，該毫微微秒雷射劃割製程利用一雷射，該雷射具有小於或等於540奈米之一波長及小於或等於500毫微微秒之一雷射脈寬。
  9. 如請求項1所述之方法，其中電漿蝕刻該等基板表面之步驟進一步包含：自藉由該雷射劃割製程而曝露之基板側壁移除介於1μm與3μm之間的半導體。
  10. 如請求項1所述之方法，其中電漿蝕刻該等基板表面之步驟包含：產生一蝕刻氣體之一電漿，該蝕刻氣體包括以下至少一者：NF3、SF6、Cl2，及SiF4。
  11. 一種切割一矽基板之方法，該矽基板包含複數個積體電路(integrated circuit；IC)，該方法包含以下步驟：在該矽基板上方形成一水溶性遮罩層，該水溶性遮罩層覆蓋該基板之一區域，該區域將藉由該切割而移除；圖案化該水溶性遮罩層，並利用一毫微微秒雷射剝離穿過該基板之一厚度，以曝露該等IC之間的該矽基板之側壁，並切割該等IC；及電漿蝕刻該矽基板之該等經曝露側壁，以移除劃割損害。
  12. 如請求項11所述之方法，其中該電漿蝕刻步驟包括各向同性式蝕刻該經劃割基板之該等側壁。
  13. 如請求項11所述之方法，其中該基板之該厚度小於35μm，且其中該電漿蝕刻步驟自該經劃割基板之該等側壁移除1μm至3μm之半導體。
  14. 如請求項11所述之方法，其中該基板包括一背側金屬層及一背側介電層中之至少一者，該背側金屬層及該背側介電層安置在該基板之一背側上且與該水溶性遮罩層相對；且其中該方法進一步包含：利用該毫微微秒雷射剝離該背側金屬層或該背側介電層。
  15. 如請求項11所述之方法，其中該基板利用一晶粒黏附薄膜(die attach film；DAF)黏附至一載體，且其中該方法進一步包含：利用該毫微微秒雷射剝離該DAF之該整體厚度。
  16. 如請求項11所述之方法，其中該水溶性遮罩層包含與該等IC之一鈍化層的一頂表面接觸之以下至少一者：聚乙烯醇、聚丙烯酸、聚甲基丙烯酸、聚丙烯醯胺，或聚環氧乙烷。
  17. 一種用於切割一半導體基板之系統，該半導體基板包括複數個IC，該系統包含：一雷射劃割器模組，用以圖案化一遮罩並剝離該等IC之間之一基板之整體厚度；一電漿蝕刻模組，實體耦接至該雷射劃割器模組，該電漿蝕刻模組經配置以蝕刻藉由該雷射劃割器模組而曝露之該基板之側壁；及一機器人移送室，用以在該雷射劃割器模組與該電漿蝕刻模組之間移送一經雷射劃割基板。
  18. 如請求項17所述之系統，其中該雷射劃割器模組包含一毫微微秒雷射，該毫微微秒雷射具有小於或等於540奈米之一波長及小於或等於500毫微微秒之一脈寬。
  19. 如請求項17所述之系統，其中該電漿蝕刻模組包括一電容式耦接射頻產生器及一電感式耦接射頻產生器，其中一組合射頻功率範圍為3kW至6kW。
  20. 如請求項18所述之系統，進一步包含一蝕刻源氣體，該蝕刻源氣體耦接至該電漿蝕刻模組，該蝕刻源氣體由NF3、SF6、Cl2，或SiF4組成。
TW103102509A 2013-01-25 2014-01-23 用於極薄晶圓之利用雷射剝離與電漿蝕刻損害移除之基板切割 TWI605506B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361757030P 2013-01-25 2013-01-25
US14/158,632 US8980726B2 (en) 2013-01-25 2014-01-17 Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers

Publications (2)

Publication Number Publication Date
TW201430935A TW201430935A (zh) 2014-08-01
TWI605506B true TWI605506B (zh) 2017-11-11

Family

ID=51223378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103102509A TWI605506B (zh) 2013-01-25 2014-01-23 用於極薄晶圓之利用雷射剝離與電漿蝕刻損害移除之基板切割

Country Status (3)

Country Link
US (1) US8980726B2 (zh)
TW (1) TWI605506B (zh)
WO (1) WO2014116829A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140092402A (ko) * 2011-11-16 2014-07-23 어플라이드 머티어리얼스, 인코포레이티드 레이저 스크라이빙 시스템들, 장치들, 및 방법들
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9646854B2 (en) * 2014-03-28 2017-05-09 Intel Corporation Embedded circuit patterning feature selective electroless copper plating
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8932939B1 (en) * 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
GB2529808B (en) * 2014-08-26 2018-07-25 M Solv Ltd Apparatus and methods for performing laser ablation on a substrate
DE102015100686A1 (de) 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102015100783A1 (de) 2015-01-20 2016-07-21 Infineon Technologies Ag Verfahren zum Zertrennen eines Wafers und Halbleiterchip
US10163709B2 (en) 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102520042B1 (ko) 2015-11-25 2023-04-12 삼성전자주식회사 3차원 반도체 장치
JP2017163070A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
WO2017170523A1 (ja) * 2016-03-28 2017-10-05 アイシン・エィ・ダブリュ株式会社 ロータの製造方法
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
JP2018181908A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181902A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
GB201708927D0 (en) 2017-06-05 2017-07-19 Spts Technologies Ltd Methods of plasma etching and plasma dicing
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11469141B2 (en) * 2018-08-07 2022-10-11 Texas Instruments Incorporated Laser dicing for singulation
US20200194270A1 (en) * 2018-12-13 2020-06-18 Asm Technology Singapore Pte Ltd Plasma chemical processing of wafer dies
US10818551B2 (en) * 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
JP7372336B2 (ja) * 2019-09-19 2023-10-31 株式会社Kokusai Electric 基板処理方法、プログラム、基板処理装置及び半導体装置の製造方法
US20220406601A1 (en) * 2021-06-16 2022-12-22 Monolithic Power Systems, Inc. Laser induced semiconductor wafer patterning

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US6498074B2 (en) * 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
WO2001051243A2 (en) 2000-01-10 2001-07-19 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光***和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
CN1515025A (zh) 2002-02-25 2004-07-21 ������������ʽ���� 半导体片的分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2005523583A (ja) 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
GB2420443B (en) * 2004-11-01 2009-09-16 Xsil Technology Ltd Increasing die strength by etching during or after dicing
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US7867688B2 (en) * 2006-05-30 2011-01-11 Eastman Kodak Company Laser ablation resist
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4488037B2 (ja) * 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch

Also Published As

Publication number Publication date
TW201430935A (zh) 2014-08-01
US8980726B2 (en) 2015-03-17
US20140213042A1 (en) 2014-07-31
WO2014116829A1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
TWI605506B (zh) 用於極薄晶圓之利用雷射剝離與電漿蝕刻損害移除之基板切割
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
JP6223325B2 (ja) レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
KR102303143B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 마스크 잔류물 제거
KR102036728B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 수용성 마스크
TWI543248B (zh) 用以切割包含複數個積體電路之基板的方法及系統
TWI659461B (zh) 使用具有藉由真空層疊之遮罩應用的混成雷射與電漿蝕刻方法之晶圓切割
TWI646593B (zh) 使用混合式雷射劃線及電漿蝕刻方式切割晶圓伴隨著用以增進遮罩蝕刻抗性的遮罩電漿處理
TWI539518B (zh) 使用具有多重脈衝叢發的脈衝列雷射與電漿蝕刻之晶圓切割
TWI619165B (zh) 以雷射及電漿蝕刻進行的基板切割所用的含非光可界定雷射能量吸收層的多層遮罩
TW201601205A (zh) 自單粒化晶粒側壁移除殘留物
TWI607526B (zh) 切割包含複數個積體電路之基板的方法
TWI667709B (zh) 用於改良晶圓塗佈處理之烘烤工具
TW201517152A (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩