TW201517152A - 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法 - Google Patents

用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法 Download PDF

Info

Publication number
TW201517152A
TW201517152A TW103130850A TW103130850A TW201517152A TW 201517152 A TW201517152 A TW 201517152A TW 103130850 A TW103130850 A TW 103130850A TW 103130850 A TW103130850 A TW 103130850A TW 201517152 A TW201517152 A TW 201517152A
Authority
TW
Taiwan
Prior art keywords
mask
semiconductor wafer
laser
patterned
laser scribing
Prior art date
Application number
TW103130850A
Other languages
English (en)
Other versions
TWI735406B (zh
Inventor
Wei-Sheng Lei
Ajay Kumar
Brad Eaton
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201517152A publication Critical patent/TW201517152A/zh
Application granted granted Critical
Publication of TWI735406B publication Critical patent/TWI735406B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

茲描述使用雷射刻劃及電漿蝕刻進行之用於晶圓切割之交替的遮蔽及雷射刻劃方式。在實例中，切割具有複數個積體電路之半導體晶圓的方法包括在半導體晶圓上方形成第一遮罩。以第一雷射刻劃製程圖案化第一遮罩，以提供經圖案化第一遮罩，經圖案化第一遮罩具有第一複數條刻劃線暴露介於積體電路之間的半導體晶圓的區域。在以第一雷射刻劃製程圖案化第一遮罩之後，在經圖案化第一遮罩上方形成第二遮罩。以第二雷射刻劃製程圖案化第二遮罩，以提供經圖案化第二遮罩，經圖案化第二遮罩具有第二複數條刻劃線暴露介於積體電路之間的該半導體晶圓的區域。第二複數條刻劃線與第一複數條刻劃線對齊並重疊。透過第二複數條刻劃線電漿蝕刻半導體晶圓，以單分積體電路。

Description

用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法 【交互參照之相關申請案】
本申請案主張於2013年9月19日提出申請之美國專利臨時申請案第61/879,782號的權益，該臨時申請案全文以引用之方式併入本文中。
本發明的實施例關於半導體處理領域，且特別關於切割半導體晶圓的方法，各晶圓上具有複數個積體電路。
在半導體晶圓處理中，積體電路形成在由矽或其它半導體材料組成的晶圓(亦稱作基板)上。通常，各種半導體、導體或絕緣材料層用於形成積體電路。利用各種已知製程來摻雜、沉積及蝕刻該等材料，以形成積體電路。各晶圓經處理而形成大量個別區域，該等區域含有稱為晶粒的積體電路。
在積體電路形成製程後，可「切割(dice)」晶圓，以將個別晶粒彼此分開供封裝或以未封裝形式用於較大電路內。兩種主要晶圓切割技術為刻劃及鋸切。採行刻劃時，鑽 石尖端劃片沿著預成形刻劃線移動越過晶圓表面。該等刻劃線沿著晶粒的間隔延伸。這些間隔一般稱作「切割道(street)」。鑽石劃片沿著切割道在晶圓表面形成淺劃痕。如利用輥施加壓力後，晶圓即沿著刻劃線分開。晶圓中的裂縫依循晶圓基板的晶格結構而行。刻劃可用於厚度約10密耳(千分之一吋)或以下的晶圓。對較厚晶圓而言，鋸切係目前較佳的切割方法。
採行鋸切時，每分鐘高轉速旋轉的鑽石尖端鋸子接 觸晶圓表面及沿著切割道鋸切晶圓。晶圓裝設在支撐構件上，例如延展整個膜框的黏著膜，鋸子反覆用於垂直與水平切割道。採行刻劃或鋸切的一個問題在於碎片和鑿孔會沿著晶粒的斷裂邊緣形成。此外，裂痕會形成及從晶粒邊緣傳佈到基板內，導致積體電路無效。剝落和破裂在刻劃方面尤其嚴重，因為在晶體結構的<110>方向上，方形或矩形晶粒只有一側可被刻劃。因而，劈開晶粒另一側將產生鋸齒狀分離線。 由於剝落和破裂，晶圓上的晶粒間需有額外間距，以免破壞積體電路，例如使碎片和裂痕與實際積體電路保持距離。因應間距要求，標準尺寸晶圓上無法形成許多晶粒，以致浪費了可用於電路的晶圓地產(real estate)。使用鋸子加劇了半導體晶圓上的地產浪費。鋸刃厚度為約15微米。故為確保鋸切周圍的破裂和其它破壞不會損害積體電路，各晶粒的電路往往需分開300至500微米。另外，切割後，需實質清洗各晶粒，以移除鋸切製程產生的微粒和其它污染物。
亦已採用電漿切割，但電漿切割也有所限制。舉例 而言，阻礙電漿切割實施的一限制為成本。用於圖案化光阻的標準微影操作將致使實施成本過高。可能阻礙電漿切割實施的另一限制為沿著切割道切割時，常用金屬(例如銅)的電漿處理會造成生產問題或產量限制。
本發明的實施例包括切割半導體晶圓的方法，各晶圓上具有複數個積體電路。
在一實施例中，一種切割具有複數個積體電路之半導體晶圓的方法包括在半導體晶圓上方形成第一遮罩。以第一雷射刻劃製程圖案化第一遮罩，以提供經圖案化第一遮罩，經圖案化第一遮罩具有第一複數條刻劃線暴露介於積體電路之間的半導體晶圓的區域。在以第一雷射刻劃製程圖案化第一遮罩之後，在經圖案化第一遮罩上方形成第二遮罩。以第二雷射刻劃製程圖案化第二遮罩，以提供經圖案化第二遮罩，經圖案化第二遮罩具有第二複數條刻劃線暴露介於積體電路之間的該半導體晶圓的區域。第二複數條刻劃線與第一複數條刻劃線對齊並重疊。透過第二複數條刻劃線電漿蝕刻半導體晶圓，以單分積體電路。
在另一實施例中，一種切割具有複數個積體電路之半導體晶圓的方法包括在半導體晶圓上方形成第一遮罩。以第一雷射刻劃製程圖案化第一遮罩，以提供經圖案化第一遮罩，經圖案化第一遮罩具有第一複數條刻劃線暴露介於積體電路之間的半導體晶圓的區域，第一雷射刻劃製程涉及從介於積體電路之間的切割道區域剝蝕金屬及介電層。移除經圖 案化第一遮罩。在移除經圖案化第一遮罩之後，在半導體晶圓上方形成第二遮罩。以第二雷射刻劃製程圖案化第二遮罩，以提供經圖案化第二遮罩，經圖案化第二遮罩具有第二複數條刻劃線暴露介於該等積體電路之間的該半導體晶圓的區域。第二複數條刻劃線與第一複數條刻劃線對齊並重疊。 透過第二複數條刻劃線電漿蝕刻半導體晶圓，以單分積體電路。
在另一實施例中，一種切割具有複數個積體電路之 半導體晶圓的方法包括以第一雷射刻劃製程和第一複數條刻劃線一起圖案化半導體晶圓，第一複數條刻劃線暴露介於積體電路之間的半導體晶圓的區域，第一雷射刻劃製程涉及從介於積體電路之間的切割道區域剝蝕金屬及介電層。在圖案化半導體晶圓之後，在半導體晶圓上方形成遮罩。以第二雷射刻劃製程圖案化該罩，以提供經圖案化遮罩，經圖案化遮罩具有第二複數條刻劃線暴露介於積體電路之間的半導體晶圓的區域。第二複數條刻劃線與第一複數條刻劃線對齊並重疊。透過第二複數條刻劃線電漿蝕刻半導體晶圓，以單分積體電路。
100‧‧‧半導體晶圓
102‧‧‧區域
104、106‧‧‧切割道
200‧‧‧遮罩
202、204‧‧‧間隙
206‧‧‧區域
300‧‧‧流程圖
302~310‧‧‧操作
402、403‧‧‧遮罩
404‧‧‧半導體晶圓
406‧‧‧積體電路
407‧‧‧切割道
407’‧‧‧區域
408、409‧‧‧經圖案化遮罩
410、411‧‧‧刻劃線
412、413‧‧‧溝槽
500A、500B、500C‧‧‧通孔
502A‧‧‧顯著破壞
502B‧‧‧破壞
502C‧‧‧無破壞
600‧‧‧切割道區域
602‧‧‧頂部分
604‧‧‧第一二氧化矽層
606‧‧‧第一蝕刻終止層
608‧‧‧第一低K介電層
610‧‧‧第二蝕刻終止層
612‧‧‧第二低K介電層
614‧‧‧第三蝕刻終止層
616‧‧‧無摻雜矽玻璃層
618‧‧‧第二二氧化矽層
620‧‧‧混合式遮罩
622‧‧‧銅金屬化物
700‧‧‧作圖
702‧‧‧結晶矽
704‧‧‧銅
706‧‧‧結晶二氧化矽
708‧‧‧非晶二氧化矽
800‧‧‧方程式
902‧‧‧遮罩
904‧‧‧元件層
906‧‧‧基板
908‧‧‧晶粒附接膜
910‧‧‧支撐膠帶
912‧‧‧第二雷射刻劃製程
914、914’‧‧‧溝槽
916‧‧‧穿矽深電漿蝕刻製程
1000、1002‧‧‧佈局
1100、1102‧‧‧晶圓/基板
1200‧‧‧製程工具
1202‧‧‧生產介面
1204‧‧‧負載鎖定室
1206‧‧‧群集工具
1208‧‧‧電漿蝕刻腔室
1210‧‧‧雷射刻劃設備
1212‧‧‧沉積腔室
1214‧‧‧濕式/乾式站/UV站
1300‧‧‧電腦系統
1302‧‧‧處理器
1404‧‧‧主記憶體
1406‧‧‧靜態記憶體
1308‧‧‧網路介面裝置
1310‧‧‧視頻顯示器
1312‧‧‧文數輸入裝置
1314‧‧‧游標控制裝置
1316‧‧‧訊號產生裝置
1318‧‧‧次要記憶體
1320‧‧‧網路
1322‧‧‧軟體
1326‧‧‧處理邏輯
1330‧‧‧匯流排
第1圖繪示根據本發明之一實施例的待切割半導體晶圓的頂視圖。
第2圖繪示根據本發明之一實施例的待切割半導體晶圓的頂視圖，其中切割遮罩形成於待切割半導體晶圓上。
第3圖為流程圖，該流程圖代表根據本發明之一實 施例的切割半導體晶圓之方法中的操作，所述半導體晶圓包括複數個積體電路。
第4A至4E圖繪示根據本發明之一實施例，在切割半導體晶圓的方法進行期間，包括複數個積體電路之半導體晶圓的剖面視圖。
第5圖繪示根據本發明之一實施例，使用在飛秒範圍的雷射脈衝與更長脈衝時間比較的結果。
第6圖繪示根據本發明之一實施例，可用在半導體晶圓或基板的切割道區域中之材料堆疊的剖面視圖。
第7圖包括根據本發明之一實施例，就結晶矽(c-Si)、銅(Cu)、結晶二氧化矽(c-SiO2)及非晶二氧化矽(a-SiO2)而言之吸收係數作為光子能量之函數的作圖。
第8圖為一方程式，其顯示以給定雷射之雷射強度作為雷射脈衝能量、雷射脈衝寬度及雷射光束半徑之函數的關係。
第9A至9D圖繪示根據本發明之一實施例，在切割半導體晶圓的方法中之多個操作的剖面視圖。
第10圖繪示根據本發明之一實施例，相較於可能受限於最小寬度的習用切割，藉由使用較窄切割道所達成之半導體晶圓上的緊密度(compaction)。
第11圖繪示根據本發明之一實施例，自由形式的積體電路排列容許更密集的封裝，且因此相較於網格對齊(grid alignment)方式在每個晶圓上可容許更多的晶粒。
第12圖繪示根據本發明之一實施例，用於晶圓或基 板的雷射和電漿切割之工具佈局的方塊圖。
第13圖繪示根據本發明之一實施例的範例電腦系 統之方塊圖。
茲描述切割半導體晶圓的方法，各晶圓上具有複數 個積體電路。為了提供對本發明的實施例之徹底瞭解，在以下說明中提出許多特定細節，如飛秒系雷射刻劃(femtosecond-based laser scribing)及電漿蝕刻條件與材料狀態(material regime)。熟諳此技術者將明白，可不依該等特定細節實踐本發明的實施例。在其它例子中，並不詳述諸如積體電路製造等已知態樣，以免不必要地使本發明的實施例變得晦澀難懂。另外，應理解圖式所示各種實施例為代表性說明，且未必按比例繪製。
涉及雷射刻劃與後續電漿蝕刻的混合式晶圓或基板 切割製程可被執行來單分(singulate)晶粒。雷射刻劃製程可用於乾淨地移除遮罩層、有機與無機介電層和元件層。接著可在晶圓或基板暴露或部分蝕刻後，終止雷射蝕刻製程。接著可利用切割製程的電漿蝕刻部分來蝕刻穿過晶圓或基板的塊體(bulk)，如穿過塊體單晶矽，以產生晶粒或晶片單分或切割。
更特別地，一或多個實施例導向多重刻劃方式，其 中交替進行遮罩沉積及雷射刻劃反覆達兩次或更多次。為了提供背景，就厚晶圓切割而言，或就具有在切割期間需要被保護的高凸塊之晶圓而言，可耐受混合式切割方式的電漿蝕刻部分之合適遮罩層可較晶圓的切割道上之元件層厚得多。 由於這樣的安排花費長工期來雷射刻劃穿過遮罩及元件層，且花費長工期進行電漿蝕刻以乾淨地切割穿過晶圓，因此這樣的安排可顯著地降低經過切割的側壁品質及整體產量。此外，處理時間的漫長工期也可能遭遇後-切割清潔。然而，厚遮罩及/或寬切口產生也要求昂貴且現今可能難以取得的高雷射功率。
為了解決以上一或多個議題，本文所描述的一或多 個方式涉及兩個或更多個遮罩塗佈操作伴隨著居間的雷射刻劃操作。在實例中，如以下步驟進行遮罩塗佈製程：首先，將厚度小於3微米的遮罩塗佈於晶圓基礎表面上，且遮罩的厚度較佳小於1微米；接著，在經過薄層塗佈的晶圓上進行雷射刻劃，使得因可忽略的遮罩厚度(如，在需要的剝蝕工作量方面相較於元件層而言)的緣故，在完成精確的溝槽開口的同時乾淨地移除元件層；下一步，再次塗佈經預先刻劃的晶圓，以達到切合晶圓厚度或凸塊高度之所需遮罩厚度；下一步，於再塗佈的晶圓上再次進行雷射刻劃，以沿著預先打開的切割路線移除第二、較厚的遮罩層(由於現在切割路線上的材料堆疊為遮罩/矽，雷射刻劃打開的溝槽輪廓將非常一致，這有助於在蝕刻中達到較佳的側壁品質)；最後，以合適的經刻劃之第一及第二遮罩進行電漿蝕刻，以切割穿過晶圓。也可進行後切割清潔製程來移除(多個)遮罩層。
另一個方案為，無論晶圓厚度及凸塊高度如何，晶 片製造商可能希望移除分佈於切割道(通常寬度為50至100um)上的各種測試圖案，以保護製造商在電路設計方面的IP 不被其他人知悉。那麼，對此目的而言，寬刻劃切口變得必要。然而，最終切割切口可比刻劃切口窄得多。在此例子中，根據本發明之一實施例，首先可塗佈較薄的遮罩層來產生寬的雷射刻劃切口。接著加上第二層遮罩，隨後進行第二雷射製程來產生相同或較窄的切口，以容許進行電漿蝕刻製程。 因此，在兩個刻劃步驟中的雷射刻劃切口寬度可能不同：第二刻劃切口可比第一刻劃切口更窄。
本文所述之實施例的一或多個優點可包括，但不限 於：(1)顯著減少在雷射波長及雷射功率方面之雷射需求。舉例來說，就具有小於500fs之脈衝寬度的雷射而言，由於幾乎所有的雷射功率基本上都可用於元件層移除(如，當第一遮罩厚度可忽略時)，現在已可能使用紅外線雷射來移除元件層而不會造成脫層。(2)在仍使用綠光雷射波長的例子中，由於現在雷射刻劃目標已從移除厚(如，30至70微米)遮罩層+元件層變成移除可忽略的(如，3um或更小)遮罩+元件層合計，因此僅需要較小的雷射功率。(3)可依序進行遮罩層的移除。依序進行的材料移除製程確保較佳的脫層控制。比較而言，以現有技術一次移除遮罩及元件層二者，高得多的雷射功率會消耗在遮罩移除，且剩餘的雷射功率可能不足以移除元件層而不會造成脫層。本文所述的方式可在兩個雷射刻劃操作中確保改良的遮罩開口輪廓，改良的遮罩開口輪廓是在蝕刻製程中達成平滑側壁的關鍵。否則，可能需要長得多的蝕刻時間及更多的蝕刻劑消耗來使側壁平滑。
更一般而言，習用晶圓切割方式包括基於潔淨的機 械分離之鑽石鋸切割、起始雷射刻劃及後續的鑽石鋸切割，或奈秒或皮秒雷射切割。就薄的晶圓或基板單分(如50微米厚的塊體矽單分)而言，習用方式僅能產生不良的製程品質。當從薄的晶圓或基板單分晶粒時，可能面臨的某些挑戰包括：微裂痕形成或不同層間的脫層、無機介電層的剝落、嚴格切口寬度控制的保持、或精確的剝蝕深度控制。本發明的實施例包括，對克服一或多個以上挑戰來說可能有用的混合式雷射刻劃及電漿蝕刻晶粒單分方式。
根據本發明之一實施例，可使用雷射刻劃(如飛秒系 雷射刻劃)及電漿蝕刻之組合來切割半導體晶圓成為個體化的積體電路或單分的積體電路。在一個實施例中，飛秒系雷射刻劃可用作基本上的(若非完全的)非熱製程(non-thermal process)。舉例而言，可定位飛秒系雷射刻劃而無熱損傷區(heat damage zone)或僅有可忽略的熱損傷區。在一實施例中，本文的方式可用於單分具超低k膜的積體電路。採行習知切割時，需配合此低k膜減慢鋸切。另外，現今的半導體晶圓在切割前常會被薄化。有鑒於此，在一實施例中，現在可實踐遮罩圖案化及以飛秒系雷射進行部分晶圓劃線的組合，及隨後的電漿蝕刻製程。在一個實施例中，以雷射直接寫入可消除對光阻層之微影圖案化操作的需求，並可以很少的成本被執行。在一個實施例中，可使用穿過通孔類型的矽蝕刻以在電漿蝕刻環境中完成切割製程。
因此，在本發明之一態樣中，可使用飛秒系雷射刻 劃及電漿蝕刻的組合來切割半導體晶圓成為單分的積體電 路。第1圖繪示根據本發明之一實施例的待切割半導體晶圓之頂視圖。第2圖繪示根據本發明之一實施例的待切割半導體晶圓之頂視圖，其中切割遮罩形成於待切割半導體晶圓上。
請參照第1圖，半導體晶圓100具有複數個區域 102，複數個區域102包括積體電路。區域102被垂直切割道104及水平切割道106分隔。切割道104及106為不含有積體電路之半導體晶圓的區塊，且經設計使得晶圓將沿著切割道的位置被切割。本發明的某些實施例涉及使用飛秒系雷射刻劃及電漿蝕刻技術的組合，以沿著切割道切割通過半導體晶圓的溝槽，使得晶粒被分隔成單獨的晶片或晶粒。由於雷射刻劃和電漿蝕刻製程皆與晶體結構定向無關，因此待切割之半導體晶圓的晶體結構對於完成通過晶圓的垂直溝槽可能是不重要的。
請參照第2圖，半導體晶圓100具有遮罩200沉積 於半導體晶圓100上。在一個實施例中，遮罩可為雙層遮罩，可在雙層遮罩之第一及第二遮罩層的沉積之間進行居間的第一雷射刻劃製程，以分階段形成雙層遮罩。可用雷射刻劃製程來圖案化遮罩200及部分半導體晶圓100，以沿著切割道104及106定位(如，間隙202及204)，半導體晶圓100將於切割道處被切割。半導體晶圓100的積體電路區域被遮罩200覆蓋並保護。可安置遮罩200的區域206使得在後續蝕刻製程期間，積體電路不會被蝕刻製程劣化。水平間隙204及垂直間隙202形成於區域206之間來界定區塊，所述區塊將在蝕刻製程期間被蝕刻而最終切割半導體晶圓100。
第3圖為流程圖300，該流程圖代表根據本發明之 一實施例的切割半導體晶圓之方法中的操作，所述半導體晶圓包括複數個積體電路。第4A至4E圖繪示根據本發明之一實施例，在切割半導體晶圓的方法進行期間，對應流程圖300的操作，包括複數個積體電路之半導體晶圓的剖面視圖。
請參照流程圖300的操作302，並對應第4A圖，可 在半導體晶圓或基板404上方形成薄遮罩402。半導體晶圓或基板404上可包括複數個積體電路406。積體電路406由切割道407分隔，切割道407可包括金屬化物及介電層，切割道407的金屬化物及介電層類似於積體電路406的金屬化物及介電層。
在一實施例中，半導體晶圓或基板404可由適於承 受製造製程之材料所構成，且半導體處理層可適當地設置在所述材料上。舉例而言，在一個實施例中，半導體晶圓或基板404可由IV族系材料(例如，但不僅限於，結晶矽、鍺或矽/鍺)所構成。在特定實施例中，提供半導體晶圓404包括：提供單晶矽基板。在特定實施例中，可以雜質原子摻雜單晶矽基板。在另一實施例中，半導體晶圓或基板404可由III-V族材料(如，用於製造發光二極體(LED)之III-V族材料基板)所構成。
在一實施例中，半導體晶圓或基板404的上方或內部已設置半導體元件的陣列，作為積體電路406的一部分。這樣的半導體元件之實例可包括，但不限於，在矽基板中製造且包裝在介電層中的記憶元件或互補式金氧半導體(CMOS) 電晶體。複數個金屬互連線可形成在元件或電晶體上，及周遭之介電層中，且可被用於電氣耦接元件或電晶體，以形成積體電路406。組成切割道407之材料可類似或相同於用來形成積體電路406之材料。舉例而言，切割道407可由介電材料層、半導體材料層、與金屬化層所構成。在一個實施例中，一或多個切割道407包括測試元件，測試元件類似於積體電路406的實際元件。可認知到，積體電路406(及切割道407)不需要像圖示般平坦。取而代之的是，因包括有凸塊/柱體及其它類似特徵的緣故，可存在表面形貌(topography)。
請參照流程圖300的操作304，並對應第4B圖，以 第一雷射刻劃製程圖案化薄遮罩402，以提供具有第一複數條刻劃線410的經圖案化第一遮罩408，第一複數條刻劃線410可暴露介於積體電路406之間的半導體晶圓404的區域。刻劃線410包括區域407’，切割道407在被第一雷射刻劃製程移除之前位於區域407’處。請再次參照第4B圖，刻劃線410可終止於暴露的基板404表面處，或替代地，刻劃線410可如虛線溝槽412所描繪般部份地進入基板404。
請參照流程圖300的操作306，並對應第4C圖，在 以第一雷射刻劃製程圖案化薄遮罩402之後，在經圖案化第一遮罩408上方形成厚遮罩403。厚遮罩408覆蓋經圖案化第一遮罩408，並填充在從第一雷射刻劃製程所保留的區域407’中(若是用的話，厚遮罩408也填充於溝槽412中)。
請參照流程圖300的操作308，並對應第4D圖，以 第二雷射刻劃製程圖案化厚遮罩403，以提供具有第二複數條 刻劃線411之經圖案化第二遮罩409，第二複數條刻劃線411可暴露介於積體電路406之間的半導體晶圓404的區域。第二複數條刻劃線411與第一複數條刻劃線410對齊並重疊。 也就是說，刻劃線411也包括區域407’，切割道407在被第一雷射刻劃製程移除之前位於區域407’處。請再次參照第4D圖，刻劃線411可終止於暴露的基板404表面處，或替代地，刻劃線411可如虛線溝槽413所描繪般部份地進入基板404。 然而，可理解到，為了從切割道區域407’並從溝槽412(若存在的話)移除所有的厚遮罩層403材料，第二雷射刻劃製程必須暴露或穿透晶圓或基板402至少達到與第一雷射刻劃製程相同的程度。
請參照流程圖300的操作310，並對應第4E圖，透 過經圖案化遮罩408及409中的刻劃線411蝕刻半導體晶圓404，以單分(singulate)積體電路406。根據本發明之一實施例，蝕刻半導體晶圓404包括蝕刻由第二雷射刻劃製程所形成之溝槽413，以最佳地整體蝕刻穿過半導體晶圓404，如第4E圖所描繪。在一個實施例中，可藉由使用第一蝕刻操作來進行蝕刻，以提供主體蝕刻，並接著進行第二蝕刻操作，以使經切割之晶圓或基板的暴露表面平滑。在切割之後，可理解到，可從積體電路406移除經圖案化第一及第二遮罩408及409的材料，如第4E圖所描繪。
在聯合第4A至4E圖所描繪之製程的替代實施例 中，可在沉積第二遮罩層403之前移除第一經圖案化遮罩408。在聯合第4A至4E圖所描繪之製程的另一個替代實施例 中，不使用第一遮罩層，且藉由第一雷射刻劃製程直接圖案化晶圓。接著，一旦移除切割道407的材料，在所產生的結構上形成厚遮罩層，並以第二雷射刻劃製程圖案化厚遮罩層。
在一實施例中，可形成第一遮罩402達小於約3微 米的厚度，並且可形成第二遮罩403達大於約30微米(且在特定實施例中，大於約70微米)的厚度。在一實施例中，第一及第二遮罩402或403中之一或二者為水溶性遮罩。在另一實施例中，第一及第二遮罩402或403為UV可硬化遮罩。在另一實施例中，第一及第二遮罩402或403中之一者為UV可硬化遮罩，且第一及第二遮罩402或403中之另一者為水溶性遮罩。
在水溶性遮罩層的例子中，在一實施例中，水溶性 層可容易溶解在水性介質中。舉例而言，在一個實施例中，水溶性層由可溶解在鹼性溶液、酸性溶液或去離子水之一或多者中的材料所構成。在一實施例中，可依賴加熱製程維持水溶性層的水溶性，如在約攝氏50至160度之範圍內加熱。 舉例而言，在一個實施例中，水溶性層暴露在用於雷射和電漿蝕刻單分製程的腔室環境後，可溶解在水溶液中。在一個實施例中，水溶性晶粒層可由如，但不限於，聚乙烯醇、聚丙烯酸、聚葡萄糖、聚甲基丙烯酸、聚乙烯亞胺、或聚環氧乙烷之材料所構成。在一特定實施例中，水溶性層在水溶液中具有約在每分鐘1至15微米範圍內的蝕刻速率，且更特定地，是約每分鐘1.3微米。在另一特定實施例中，水溶性層由旋塗(spin-on)技術所形成。
在UV可硬化遮罩層的例子中，在一實施例中，遮 罩層具有對UV光的感受性，UV光可降低至少約80%之UV可硬化層的黏著度。在一個這樣的實施例中，UV層可由聚氯乙烯或丙烯酸系材料所構成。在一實施例中，UV可硬化層可由具有黏著性質的材料或材料的堆疊所構成，所述黏著性質可因暴露於UV光而弱化。在一實施例中，UV可硬化黏著膜對約365nm的UV光敏感。在一個這樣的實施例中，此敏感度使能用LED光來進行硬化。
在一實施例中，第一或第二雷射刻劃製程，或第一 及第二雷射刻劃製程二者可包括使用具有在飛秒範圍內之脈衝寬度的雷射。具體而言，具有波長在可見光譜加上紫外線(UV)和紅外線(IR)範圍(整體為寬頻光譜)之雷射，可被用於提供飛秒系雷射，即具脈衝寬度在飛秒(10-15秒)等級之雷射。 在一個實施例中，剝蝕不是，或實質上不是由波長決定的，且因此適用於複合膜，如遮罩402/403、切割道407及可能是半導體晶圓或基板404的一部分之膜。在一特定實施例中，第一及/或第二雷射刻劃製程涉及使用具有小於500fs之脈衝寬度的紅外線雷射。在另一特定實施例中，第一及/或第二雷射刻劃製程涉及使用具有小於約1600nm之波長及小於約500fs之脈衝寬度的雷射。
第5圖繪示根據本發明之一實施例，使用飛秒範圍 的雷射脈衝對照較長頻率的作用。請參照第5圖，對照較長脈衝寬度(例如以皮秒處理通孔500B造成的破壞502B和以奈秒處理通孔500A造成的顯著破壞502A)，使用具有飛秒範 圍內之脈衝寬度的雷射，可減輕或消除熱破壞問題(例如以飛秒處理通孔500C乃最小化成無破壞502C)。如第5圖所描繪，消除或減輕形成通孔500C期間的破壞可能是因為缺少低能量再耦合(如可見於皮秒系雷射剝蝕)或熱平衡(如可見於奈秒系雷射剝蝕)所致。
雷射參數選擇，如脈衝寬度，對於發展最小化剝落、 微裂痕、脫層以達成乾淨雷射刻劃切割之成功的雷射刻劃和切割製程而言可能是關鍵。雷射刻劃切割越乾淨，可對最終晶片切割進行的蝕刻處理就越平順。在半導體元件晶圓中，許多不同材料型(如，導體、絕緣體、半導體)和厚度的功能層通常被設置在半導體元件晶圓上。此類材料可包括，但不限於，有機材料(如聚合物)、金屬、或無機介電質(如二氧化矽和氮化矽)。
介於設置在晶圓或基板上之獨立積體電路之間的切 割道可包括與積體電路本身相似或相同的層。舉例而言，第6圖繪示根據本發明之一實施例，可用於半導體晶圓或基板之切割道區域的材料堆疊之剖面視圖。
請參照第6圖，切割道區域600可包括矽基板的頂 部分602、第一二氧化矽層604、第一蝕刻終止層606、第一低K介電層608(如，具有小於二氧化矽的介電常數4.0之介電常數)、第二蝕刻終止層610、第二低K介電層612、第三蝕刻終止層614、無摻雜矽玻璃(undoped silica glass，USG)層616、第二二氧化矽層618及混合式遮罩620，混合式遮罩620可由水溶性膜層及UV可硬化膜層構成，圖中描繪相對厚 度。銅金屬化物622安置在第一蝕刻終止層606與第三蝕刻終止層614之間，且穿過第二蝕刻終止層610。在一特定實施例中，第一、第二及第三蝕刻終止層606、610及614可由氮化矽組成，而低K介電層608及612由摻碳氧化矽材料組成。
在習知雷射照射(如奈秒系或皮秒系雷射照射)下， 切割道600之材料在光吸收和剝蝕機制方面表現得相當不同。舉例而言，如二氧化矽之介電層，在一般條件下，對於所有商業上可獲得的雷射波長而言基本上是透明的。相對的，金屬、有機物(如，低K材料)和矽可以很輕易地耦接光子，特別是在回應奈秒系或皮秒系雷射照射的情況下。舉例而言，第7圖包括根據本發明之一實施例，就結晶矽(c-Si，702)、銅(Cu，704)、結晶二氧化矽(c-SiO2，706)、與非晶二氧化矽(a-SiO2，708)而言之吸收係數作為光子能量之函數的作圖700。第8圖為方程式800，其顯示以給定雷射之雷射強度作為雷射脈衝能量、雷射脈衝寬度及雷射光束半徑之函數的關係。
在一實施例中，使用方程式800和吸收係數的作圖 700，用於飛秒系雷射製程之參數可經選擇以對無機和有機介電質、金屬與半導體具有基本上共通的剝蝕效果，儘管這些材料之通常能量吸收特徵在某些條件下可能有很大的差異。 舉例而言，二氧化矽之吸收率是非線性的，且在合適的雷射剝蝕參數下，可能變得與有機介電質、半導體及金屬的吸收率更趨一致。在一個這樣的實施例中，高強度和短脈衝寬度之飛秒系雷射製程被用來剝蝕層之堆疊，所述層包括二氧化 矽層，及有機介電質、半導體或金屬中之一或多者。在一特定實施例中，於飛秒系雷射照射製程中使用大約小於或等於400飛秒的脈衝，以移除由水溶性膜層及UV可硬化膜層構成之混合式遮罩、切割道及部分矽基板。
相對的，若選擇非最佳雷射參數，則在涉及無機介 電質、有機介電質、半導體或金屬中之兩者或兩者以上之堆疊結構中，雷射剝蝕製程可能造成脫層問題。舉例而言，雷射穿透高帶隙能量介電質(諸如具有約9eV帶隙之二氧化矽)，而無可量測的吸收。然而，雷射能量可在下方的金屬層或矽層中被吸收，從而引起該金屬層或矽層之顯著汽化。 汽化可產生高壓，使上覆的二氧化矽介電層升起，且可能造成嚴重的層間脫層及微裂。在一實施例中，儘管皮秒系雷射照射製程在複合堆疊中導致微裂及脫層，但已證明飛秒系雷射照射製程不會導致相同材料堆疊之微裂或脫層。
為了能夠直接剝蝕介電層，介電材料可能需要發生 離子化，以使得該等介電材料藉由強吸收光子而與導電材料表現相似。所述吸收可在最終剝蝕介電層之前阻礙大部分雷射能量穿透至下方的矽層或金屬層。在一實施例中，當雷射強度足夠高以致在無機介電材料中引發光子離子化及撞擊離子化時，無機介電質之離子化是可行的。
根據本發明之一實施例，合適的飛秒系雷射製程的 特徵為高峰值強度(照射度)，其通常在各種材料中造成非線性之交互作用。在一個這樣的實施例中，飛秒雷射源具有約在10飛秒至500飛秒之範圍的脈衝寬度，雖然較佳是在100飛 秒至400飛秒的範圍。在一個實施例中，飛秒雷射源具有約在1570奈米至200奈米之範圍的波長，雖然較佳是在540奈米至250奈米的範圍。在一個實施例中，雷射和相應的光學系統可在工作表面處提供約在3微米至15微米的範圍內之焦點，雖然較佳是約在5微米至10微米的範圍內。
在工作表面的特別光束輪廓可能是單模態(高斯)或 具有高帽(top-hat)形輪廓。在一實施例中，雷射源具有約在200kHz至10MHz之範圍的脈衝重覆率，雖然較佳是約在500kHz至5MHz之範圍。在一實施例中，雷射源在工作表面遞送約在0.5uJ至100uJ之範圍的脈衝能量，雖然較佳是約在1uJ至5uJ之範圍。在一實施例中，雷射刻劃製程沿著工件表面以約在500mm/sec至5m/sec之範圍的速度運作，雖然較佳是約在600mm/sec至2m/sec之範圍。
刻劃製程可只以單程運作，或多程運作，但在一實 施例中，較佳為1至2程。在一個實施例中，工件中的刻劃深度約在5微米至50微米深之範圍，較佳約在10微米至20微米深之範圍。可以給定之脈衝重覆率下的一連串單一脈衝或一連串脈衝爆發等方式來應用雷射。在一實施例中，在元件/矽介面量測之雷射光束產生的切口寬度約在2微米至15微米的範圍，雖然在矽晶圓刻劃/切割中，較佳是約在6微米至10微米的範圍。
可選擇具有效益和優點的雷射參數，如提供足夠高 之雷射強度，以達成無機介電質(如，二氧化矽)的離子化，和最小化在無機介電質的直接剝蝕前之下層損害所造成之脫層 和剝落。並且，可選擇參數以提供用於具有精確受控剝蝕寬度(如，切口寬度)和深度之工業應用的重要製程產量。如上所述，相較於皮秒系和奈秒系雷射剝蝕製程，飛秒系雷射更加適於提供這些優點。然而，即使在飛秒系雷射剝蝕的光譜中，某些波長可提供相較於其他波長更好的效能。舉例而言，在一個實施例中，相較於具有接近或在IR範圍之波長的飛秒系雷射，具有接近或在UV範圍之波長的飛秒系雷射提供更乾淨的剝蝕製程。在這樣特定的實施例中，適用於半導體晶圓或基板刻劃之飛秒系雷射製程，是基於具有約小於或等於540奈米波長之雷射。在這樣特定的實施例中，可使用具有約小於或等於540奈米波長之雷射的約小於或等於400飛秒之脈衝。然而，在替代的實施例中，可使用雙重雷射波長(如，IR雷射和UV雷射之結合)。
在一實施例中，蝕刻半導體晶圓404包括使用電漿 蝕刻製程。在一個實施例中，可使用穿矽通孔(through-silicon via)類型之蝕刻製程。舉例而言，在一特定實施例中，半導體晶圓404的材料之蝕刻速率可大於每分鐘25微米。超高密度電漿源可被用於晶粒單分製程之電漿蝕刻部分。適用於進行如此電漿蝕刻製程之範例製程腔室是可從美國加州森尼韋爾市之應用材料公司取得之Applied Centura® SilviaTM蝕刻系統。相較於即使藉由磁場增強提供改善之可能僅具有電容性耦合之系統，Applied Centura® SilviaTM蝕刻系統結合電容性和感應RF耦合，而可更獨立控制離子密度和離子能量。此結合使得離子密度能有效從離子能量去耦合，以便在即使非常 低壓力、在沒有高潛在損害性、高DC偏壓等級下，達成相對高密度電漿。此造成極寬之製程視窗。然而，可使用任何能蝕刻矽之電漿蝕刻腔室。在範例實施例中，使用深矽蝕刻，以在大於約40%之習用矽蝕刻速率之蝕刻速率下蝕刻單晶矽基板或晶圓404，而維持基本上精確輪廓控制和實際上無起伏側壁。在一特定實施例中，可使用穿矽通孔類型之蝕刻製程。 蝕刻製程是基於從反應氣體產生之電漿，反應氣體通常是氟系氣體，如SF6、C4F8、CHF3、XeF2或可在相對快的蝕刻速率下蝕刻矽之任何其它反應氣體。在一實施例中，如第4E圖所描繪，可在單分製程後移除由水溶性膜層及UV可硬化膜層408構成之經圖案化混合式遮罩。
因此，請再次參照流程圖300及第4A至4E圖，可 藉由多重雷射剝蝕製程，經過數個遮罩層、經過晶圓切割道(包括金屬化物)並部份進入矽基板，來進行晶圓切割。可選擇飛秒範圍中之雷射脈衝寬度。接著可藉由後續穿矽深電漿蝕刻來完成晶粒單分。根據本發明之一實施例，用於切割之材料堆疊的特定實例結合第9A至9D圖描述於下文。
請參照第9A圖，用於混合式雷射剝蝕及電漿蝕刻 切割的材料堆疊可包括：第一遮罩902、元件層904及基板906。圖中所示的第一遮罩902及元件層904中已具有藉由第一雷射刻劃操作而形成的雷射刻劃線。雷射刻劃線可延伸進入基板906，以形成溝槽914。接著第一遮罩沉積及雷射刻劃製程之後，可在結構上方形成第二、較厚的遮罩903。所示之遮罩層903/902、元件層904及基板906設置於晶粒附接膜908 上方，而晶粒附接膜908固定至支撐膠帶910。在一實施例中，遮罩902及903可分別為如上文所述與遮罩層402及403相關聯之遮罩。元件層904可包括無機介電層(如二氧化矽)設置於一或多個金屬層(如銅層)及一或多個低K介電層(如摻雜碳之氧化物層)上方。元件層904也包括佈置在積體電路之間的切割道，切割道包括與積體電路相同或類似的層(可理解到，第9A圖中所示之切割道已被第一雷射刻劃操作移除)。 在一實施例中，基板906可為塊體單晶矽基板。
在一實施例中，塊體單晶矽基板906在被固定至晶 粒附接膜908前，從背側被薄化。可藉由背側研磨製程來進行薄化。在一個實施例中，可將塊體單晶矽基板906薄化至大約在50至100微米的範圍內之厚度。重要的是，應注意到，在一實施例中，在雷射剝蝕及電漿蝕刻切割製程之前進行薄化。在一實施例中，晶粒附接膜908(或能將薄化的或薄的晶圓或基板接合至支撐膠帶910的任何合適的替代物)具有約20微米的厚度。
請參照第9B圖，以第二雷射刻劃製程912(即，飛 秒系雷射刻劃製程)來圖案化第二遮罩903，以重新打開溝槽914或在基板906中形成更深的溝槽914’。請參照第9C圖，可使用穿矽深電漿蝕刻製程916將溝槽914’向下延伸至晶粒附接膜908、暴露晶粒附接膜908的頂部分並單分矽基板906。保留的元件層904(即，其間的切割道被移除之保留的積體電路)在電漿蝕刻期間受到遮罩層902/903保護。
請參見第9D圖，單分製程可進一步包括：圖案化 晶粒附接膜908、暴露支撐膠帶910的頂部分，及單分晶粒附接膜908。在一實施例中，可藉由雷射製程或藉由蝕刻製程來單分晶粒附接膜。進一步的實施例可包括後續從支撐膠帶910移除基板906的經單分部分(如，作為獨立積體電路)。在一個實施例中，經單分的晶粒附接膜908仍保留在基板906的經單分部分之背側上。其它實施例可包括從元件層904移除遮罩902/903。在替代的實施例中，在基板906比約50微米更薄的例子中，雷射剝蝕製程912被用來完整地單分基板906而不使用額外的電漿製程。
請再次參照第4A至4E圖，複數個積體電路406可 被具有約10微米或更小之寬度的切割道407所分隔。飛秒系雷射刻劃方式的使用，至少部分歸因於雷射的緻密輪廓控制，可容許積體電路佈局中之如此緊密度。舉例而言，第10圖繪示根據本發明之一實施例，相較於可能受限於最小寬度的習用切割，藉由使用較窄切割道所達成之半導體晶圓上的緊密度(compaction)。
請參照第10圖，相較於可能受限於最小寬度(如， 在佈局1000中之約70微米或更大之寬度)之習用切割，可藉由使用較窄切割道(如，在佈局1002中之約10微米或更小之寬度)達成半導體晶圓上的緊密度。然而，應瞭解到，儘管可由飛秒系雷射刻劃製程作到，但將切割道寬度減少至小於10微米可能不總是理想的。舉例而言，某些應用可能需要至少40微米的切割道寬度，以在分隔積體電路的切割道中製造虛擬或測試元件。
請再次參照第4A至4E圖，可以不受限的佈局方式 在半導體晶圓或基板404上排列複數個積體電路406。舉例而言，第11圖繪示容許更密集的封裝之自由形式的積體電路排列。根據本發明之一實施例，相較於網格對齊(grid alignment)方式，更密集的封裝可在每個晶圓上提供更多晶粒。請參照第11圖，自由形式的佈局(如，半導體晶圓或基板1102上的不受限的佈局)容許更密集的封裝，且因此相較於網格對齊方式(如，半導體晶圓或基板1100上之受限的佈局)在每個晶圓上可容許更多的晶粒。在一實施例中，雷射剝蝕及電漿蝕刻單分製程的速度獨立於晶粒尺寸、佈局或切割道的數量。
單一製程工具可經配置以進行混合式雷射剝蝕和電 漿蝕刻單分製程中的許多或所有操作。舉例而言，第12圖繪示根據本發明之一實施例，用於晶圓或基板的雷射和電漿切割之工具佈局的方塊圖。
請參照第12圖，製程工具1200包括具有連接著複 數個負載鎖定室1204之生產介面(factory interface；FI)1202。群集工具1206被連接至生產介面1202。群集工具1206包括一或多個電漿蝕刻腔室，如電漿蝕刻腔室1208。雷射刻劃設備1210也被連接至生產介面1202。在一具體例中，製程工具1200總體的佔地面積可以是約3500毫米(3.5公尺)乘上3800毫米(3.8公尺)，如第12圖所描繪。
在一實施例中，雷射刻劃設備1210安放了飛秒系雷 射。飛秒系雷射適用於進行混合雷射和蝕刻單分製程之雷射剝蝕部分，如上述之雷射剝蝕製程。在一個實施例中，雷射 刻劃設備1210內也包括可移動平台，可移動平台被設置用以相對飛秒系雷射移動晶圓或基板(或其之載具)。在一特定實施例中，飛秒系雷射也是可移動的。在一個實施例中，雷射刻劃設備1210總體的佔地面積可以是約2240毫米乘上約1270毫米，如第12圖所示。
在一實施例中，一或多個電漿蝕刻腔室1208經配置 以透過經圖案化遮罩中之間隙來蝕刻晶圓或基板，以單分複數個積體電路。在一個這樣的實施例中，一或多個電漿蝕刻腔室1208經配置以進行深矽蝕刻製程。在一特定實施例中，一或多個電漿蝕刻腔室1208是可從美國加州森尼韋爾市的應用材料公司取得之Applied Centura® SilviaTM蝕刻系統。可就用於產生單分的積體電路之深矽蝕刻來特別設計蝕刻腔室，積體電路被安放在單晶矽基板或晶圓之上或之內。在一實施例中，電漿蝕刻腔室1208包括高密度電漿源，以促進高矽蝕刻速率。在一實施例中，製程工具1200之群集工具1206部分包括超過一個蝕刻腔室，以使得單分或切割製程能有高製造產量。
生產介面1202可以是合適的大氣埠(atmospheric port)，以作為外部製造設施與雷射刻劃設備1210及群集工具1206之間的介面。生產介面1202可包括具有手臂或葉片的機器人，以將晶圓(或晶圓載具)從儲存單元(例如前開式晶圓盒)傳送到群集工具1206或雷射刻劃設備1210或二者。
群集工具1206可包括適於執行單分方法中之功能的其它腔室。舉例而言，在一個實施例中，可包括沉積腔室 1212來代替額外蝕刻腔室。沉積腔室1212可經配置以在雷射刻劃晶圓或基板前，將遮罩沉積至晶圓或基板的元件層上或上方(如，藉由旋塗製程)。在一個這樣的實施例中，沉積腔室1212適用於沉積水溶性層或UV可硬化層，或二者，以提供第一及第二遮罩層。在另一實施例中，可包括濕式/乾式站1214來代替額外蝕刻腔室。濕式/乾式站可適用於在基板或晶圓的雷射刻劃及電漿蝕刻單分製程之後，清潔殘留物和碎片，或用於移除具有水溶性部分的遮罩。在一實施例中，包括有，例如，包括UV光源的紫外線(UV)照射站(為了方便，顯示為1214)，以軟化UV可硬化遮罩層。在一個這樣的實施例中，UV照射站經配置以降低至少約90%之UV可硬化層的黏著度。在一實施例中，也包括量測站作為製程工具1200的部件。
本發明的實施例可提供做為電腦程式產品或軟體， 電腦程式產品或軟體可包括內含儲存指令的機器可讀取媒體，用以程式化電腦系統(或其他電子裝置)而進行根據本發明的實施例的製程。在一個實施例中，電腦系統耦接第12圖所述之製程工具1200。機器可讀取媒體包括任何用來儲存或傳遞機器(例如電腦)可讀取形式資訊的機構。舉例而言，機器可讀取(例如電腦可讀取)媒體包括機器(例如電腦)可讀取儲存媒體(例如唯讀記憶體(「ROM」)、隨機存取記憶體(「RAM」)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等)、機器(例如電腦)可讀取傳輸媒體(電子、光學、聲音或其他形式的傳播訊號(例如紅外線訊號、數位訊號等))等等。
第13圖繪示了電腦系統1300及其之中可被執行之 指令集的示範型機器之圖示，其中指令集是用來使機器進行本文中所描述的方法之任意一或多者。在替代具體例中，機器可被連接(如，網路連接)至在區域網路(LAN)、內部網路、外部網路、或網際網路中之其它機器。機器可操作為主從網路環境之伺服器或客戶端機器，或為在點對點(或分散式)網路環境之對等機器。機器可以是個人電腦(PC)、平板個人電腦、機上盒(STB)、個人數位助理(PDA)、行動電話、網路電器、伺服器、網路路由器、交換器或橋接器、或能執行被機器所採取之具體行動之指令集(循序或其它方式)的任何機器。另外，雖然只有單一機器被顯示，但術語「機器(machine)」應該也被當成包括單獨或共同地執行一組(或多組)指令，以進行本文所述之方法的任一或多者之機器(如，電腦)的任何集合。
範例電腦系統1300包括處理器1302、主記憶體1304 (如，唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)，如同步動態隨機存取記憶體(SDRAM)或Rambus動態隨機存取記憶體(RDRAM)等)、靜態記憶體1306(如，快閃記憶體、靜態隨機存取記憶體(SRAM)等)、和次要記憶體1318(如，資料儲存裝置)，彼此間藉由匯流排1330互相通訊。
處理器1302代表一或多個通用處理裝置，如微處理 器、中央處理單元、或類似之物。更明確地，處理器1302可以是複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、極長指令(VLIW)微處理器、實施其他指令集之處理器、或實施指令集之組合的處理器。處理器1302也可以是 一或多個特用處理裝置，如特定應用積體電路(ASIC)、場式可程式閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器、或類似之物。處理器1302被設置以執行用來進行本文所述操作之處理邏輯1326。
電腦系統1300可進一步包括網路介面裝置1308。 電腦系統1300也可包括視頻顯示器1310(如，液晶顯示器(LCD)、發光二極體顯示器(LED)、陰極射線管(CRT))、文數輸入裝置1312(如，鍵盤)、游標控制裝置1314(如，滑鼠)、和訊號產生裝置1316(如，喇叭)。
次要記憶體1318可包括機器可存取儲存媒體(或更 特定地，電腦可讀儲存媒體)1331，在其中儲存收錄本文所述的方法或功能之任一或多者的一或更多組指令(如，軟體1322)。在電腦系統1300執行軟體1322期間，軟體1322也可完全或至少部分地駐留在主記憶體1304及/或處理器1302，主記憶體1304和處理器1302也構成機器可讀儲存媒體。軟體1322可進一步經由網路介面裝置1308在網路1320上被傳遞或接收。
雖然機器可存取儲存媒體1331在一示範具體例中 是被顯示為單一媒體，但術語「機器可讀儲存媒體(machine-readable storage medium)」應被當成包括儲存一或更多套指令集之單一媒體或複數媒體(如集中式或分散式資料庫、及/或結合快取與伺服器)。術語「機器可讀儲存媒體」也應被當成包括能儲存或編碼用於被機器執行的指令集與使機器進行本發明的方法之任一或多者的任何媒體。術語「機器 可讀儲存媒體」因此應被當成包括(但不僅限於)固態記憶體、及光學與磁學媒體。
根據本發明之一實施例，機器可存取儲存媒體具有儲存於其上的指令，所述指令可導致資料處理系統進行切割半導體晶圓的方法，所述半導體晶圓具有複數個積體電路。所述方法包括下列步驟：在半導體晶圓上方形成第一遮罩。以第一雷射刻劃製程圖案化第一遮罩，以提供經圖案化第一遮罩，經圖案化第一遮罩具有第一複數條刻劃線暴露介於積體電路之間的半導體晶圓的區域。在以第一雷射刻劃製程圖案化第一遮罩之後，在經圖案化第一遮罩上方形成第二遮罩。以第二雷射刻劃製程圖案化第二遮罩，以提供經圖案化第二遮罩，經圖案化第二遮罩具有第二複數條刻劃線暴露介於積體電路之間的半導體晶圓的區域。第二複數條刻劃線與第一複數條刻劃線對齊並重疊。透過第二複數條刻劃線電漿蝕刻半導體晶圓，以單分積體電路。
因此，已描述使用雷射刻劃及電漿蝕刻進行之用於晶圓切割之交替的遮蔽及雷射刻劃方式。
300‧‧‧流程圖
302~310‧‧‧操作

Claims (20)

  1. 一種切割一半導體晶圓的方法，該半導體晶圓包含複數個積體電路，該方法包含下列步驟：在該半導體晶圓上方形成一第一遮罩；以一第一雷射刻劃製程圖案化該第一遮罩，以提供一經圖案化第一遮罩，該經圖案化第一遮罩具有第一複數條刻劃線暴露介於該等積體電路之間的該半導體晶圓的區域；在以該第一雷射刻劃製程圖案化該第一遮罩之後，在該經圖案化第一遮罩上方形成一第二遮罩；以一第二雷射刻劃製程圖案化該第二遮罩，以提供一經圖案化第二遮罩，該經圖案化第二遮罩具有第二複數條刻劃線暴露介於該等積體電路之間的該半導體晶圓的區域，其中該等第二複數條刻劃線與該等第一複數條刻劃線對齊並重疊；以及透過該等第二複數條刻劃線電漿蝕刻該半導體晶圓，以單分(singulate)該等積體電路。
  2. 如請求項1所述之方法，其中該第一雷射刻劃製程及該第二雷射刻劃製程涉及使用一雷射，該雷射具有小於約1600nm之一波長及小於約500fs之一脈衝寬度。
  3. 如請求項1所述之方法，其中形成該第一遮罩包含形成具有小於約3微米之一厚度的該第一遮罩，且其中形成該第 二遮罩包含形成具有大於約70微米之一厚度的該第二遮罩。
  4. 如請求項1所述之方法，其中該第一雷射刻劃製程及該第二雷射刻劃製程之一或二者部份地刻劃入該半導體晶圓。
  5. 如請求項1所述之方法，其中以該第一雷射刻劃製程圖案化該第一遮罩之步驟進一步包含下列步驟：從介於該等積體電路之間的切割道區域剝蝕金屬及介電層。
  6. 如請求項1所述之方法，其中該第一遮罩及該第二遮罩之一或二者係一水溶性遮罩。
  7. 如請求項1所述之方法，其中該第一遮罩及該第二遮罩之一或二者係一UV可硬化遮罩。
  8. 如請求項1所述之方法，其中該第一遮罩及該第二遮罩之一者係一UV可硬化遮罩，且該第一遮罩及該第二遮罩之另一者係一水溶性遮罩。
  9. 如請求項1所述之方法，進一步包含下列步驟：在蝕刻該半導體晶圓之後，移除該經圖案化第二遮罩及該經圖案化第一遮罩。
  10. 一種切割一半導體晶圓的方法，該半導體晶圓包含複數 個積體電路，該方法包含下列步驟：在該半導體晶圓上方形成一第一遮罩；以一第一雷射刻劃製程圖案化該第一遮罩，以提供一經圖案化第一遮罩，該經圖案化第一遮罩具有第一複數條刻劃線暴露介於該等積體電路之間的該半導體晶圓的區域，該第一雷射刻劃製程包含從介於該等積體電路之間的切割道區域剝蝕金屬及介電層；移除該經圖案化第一遮罩；在移除該經圖案化第一遮罩之後，在該半導體晶圓上方形成一第二遮罩；以一第二雷射刻劃製程圖案化該第二遮罩，以提供一經圖案化第二遮罩，該經圖案化第二遮罩具有第二複數條刻劃線暴露介於該等積體電路之間的該半導體晶圓的區域，其中該等第二複數條刻劃線與該等第一複數條刻劃線對齊並重疊；以及透過該等第二複數條刻劃線電漿蝕刻該半導體晶圓，以單分(singulate)該等積體電路。
  11. 如請求項10所述之方法，其中該第一雷射刻劃製程及該第二雷射刻劃製程涉及使用一雷射，該雷射具有小於約1600nm之一波長及小於約500fs之一脈衝寬度。
  12. 如請求項10所述之方法，其中形成該第一遮罩包含形成具有小於約3微米之一厚度的該第一遮罩，且其中形成該第 二遮罩包含形成具有大於約70微米之一厚度的該第二遮罩。
  13. 如請求項10所述之方法，其中該第一雷射刻劃製程及該第二雷射刻劃製程之一或二者部份地刻劃入該半導體晶圓。
  14. 如請求項10所述之方法，其中該第一遮罩及該第二遮罩之一或二者係一水溶性遮罩。
  15. 如請求項10所述之方法，其中該第一遮罩及該第二遮罩之一或二者係一UV可硬化遮罩。
  16. 如請求項10所述之方法，其中該第一遮罩及該第二遮罩之一者係一UV可硬化遮罩，且該第一遮罩及該第二遮罩之另一者係一水溶性遮罩。
  17. 如請求項10所述之方法，進一步包含下列步驟：在蝕刻該半導體晶圓之後，移除該經圖案化第二遮罩。
  18. 一種切割一半導體晶圓的方法，該半導體晶圓包含複數個積體電路，該方法包含下列步驟：以一第一雷射刻劃製程和第一複數條刻劃線一起圖案化該半導體晶圓，該等第一複數條刻劃線暴露介於該等積體電路之間的該半導體晶圓的區域，該第一雷射刻劃製程包含從介於該等積體電路之間的切割道區域剝蝕金屬及介電層； 在圖案化該半導體晶圓之後，在該半導體晶圓上方形成一遮罩；以一第二雷射刻劃製程圖案化該遮罩，以提供一經圖案化遮罩，該經圖案化遮罩具有第二複數條刻劃線暴露介於該等積體電路之間的該半導體晶圓的區域，其中該等第二複數條刻劃線與該等第一複數條刻劃線對齊並重疊；以及透過該等第二複數條刻劃線電漿蝕刻該半導體晶圓，以單分(singulate)該等積體電路。
  19. 如請求項18所述之方法，其中該第一雷射刻劃製程及該第二雷射刻劃製程涉及使用一雷射，該雷射具有小於約1600nm之一波長及小於約500fs之一脈衝寬度。
  20. 如請求項18所述之方法，進一步包含下列步驟：在蝕刻該半導體晶圓之後，移除該經圖案化遮罩。
TW103130850A 2013-09-19 2014-09-05 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法 TWI735406B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361879782P 2013-09-19 2013-09-19
US61/879,782 2013-09-19
US14/103,515 US20150079760A1 (en) 2013-09-19 2013-12-11 Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
US14/103,515 2013-12-11

Publications (2)

Publication Number Publication Date
TW201517152A true TW201517152A (zh) 2015-05-01
TWI735406B TWI735406B (zh) 2021-08-11

Family

ID=52668309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103130850A TWI735406B (zh) 2013-09-19 2014-09-05 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法

Country Status (3)

Country Link
US (1) US20150079760A1 (zh)
TW (1) TWI735406B (zh)
WO (1) WO2015041851A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US10971401B2 (en) * 2018-10-16 2021-04-06 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
JP7333752B2 (ja) * 2019-12-25 2023-08-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
JP2022049438A (ja) * 2020-09-16 2022-03-29 株式会社ディスコ ウエーハの加工方法
US20220406601A1 (en) * 2021-06-16 2022-12-22 Monolithic Power Systems, Inc. Laser induced semiconductor wafer patterning

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP4840200B2 (ja) * 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4488037B2 (ja) * 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
US20100015782A1 (en) * 2008-07-18 2010-01-21 Chen-Hua Yu Wafer Dicing Methods
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch

Also Published As

Publication number Publication date
US20150079760A1 (en) 2015-03-19
WO2015041851A1 (en) 2015-03-26
TWI735406B (zh) 2021-08-11

Similar Documents

Publication Publication Date Title
TWI644350B (zh) 藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
TWI494983B (zh) 利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
TWI605508B (zh) 用於切割具有厚鈍化聚合物層之晶圓的方法以及設備
TWI521584B (zh) 使用ｕｖ－可硬化黏著膜的雷射及電漿蝕刻晶圓分割
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
TWI552215B (zh) 使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割
CN108766936B (zh) 使用具有多重脉冲串的脉冲列激光与等离子体蚀刻的晶圆切割
TWI647758B (zh) 無遮罩混合式雷射劃線及電漿蝕刻晶圓切割製程
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
KR20160055933A (ko) 웨이퍼 후면 및 전면으로부터의 웨이퍼 다이싱
TW201403698A (zh) 用於使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽
TW201405651A (zh) 運送切割晶圓的方法
KR20200118912A (ko) 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
TWI642509B (zh) 使用時間控制的雷射劃線製程及電漿蝕刻之混合式晶圓切割方法與系統
TW202025265A (zh) 使用混合雷射刻劃及具有中間穿透處理的電漿蝕刻方法的晶圓切割
TW201545235A (zh) 用於改良晶圓塗佈處理之烘烤工具
TW201508865A (zh) 塗佈用於雷射劃線及電漿蝕刻的水溶性光罩之方法
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩