TWI570796B - 用於形成穿底晶圓貫孔的方法 - Google Patents

用於形成穿底晶圓貫孔的方法 Download PDF

Info

Publication number
TWI570796B
TWI570796B TW101106858A TW101106858A TWI570796B TW I570796 B TWI570796 B TW I570796B TW 101106858 A TW101106858 A TW 101106858A TW 101106858 A TW101106858 A TW 101106858A TW I570796 B TWI570796 B TW I570796B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
copper
mrr
wafer
cmp slurry
Prior art date
Application number
TW101106858A
Other languages
English (en)
Other versions
TW201250809A (en
Inventor
李玉琢
王章旭
沈國宏
Original Assignee
巴斯夫歐洲公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 巴斯夫歐洲公司 filed Critical 巴斯夫歐洲公司
Publication of TW201250809A publication Critical patent/TW201250809A/zh
Application granted granted Critical
Publication of TWI570796B publication Critical patent/TWI570796B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

用於形成穿底晶圓貫孔的方法
本發明係關於一種用於形成穿底晶圓貫孔之新穎方法，特定言之，係關於一種用於形成穿矽貫孔(TSV)之新穎方法。
引用文獻
本申請案中所引用之文獻係以全文引用的方式併入本文中。
對積體電路(IC)元件進行三維(3D)整合可減小系統的外觀尺寸，整合方法為，將使用不同技術製成之晶片直接堆疊在一起並將其互連至同一個系統中。對於此3D整合，須電連接攜載晶片且彼此堆疊地配置之半導體晶圓。用於互連晶圓之此3D架構及方法在此項技術中係熟知的(參閱美國專利US 2010/0225002 A1及美國專利US 7,683,459 B2)。
為了建置此3D架構，所堆疊半導體晶圓必須含有呈金屬(特定言之，銅)釘之形式之互連件或穿底晶圓貫孔(特定言之，穿矽貫孔(TSV))。達成此TSV之實用技術中之一者為在半導體晶圓基板上形成渠溝，該等渠溝到達至半導體晶圓材料之深處但並未完全貫穿該半導體晶圓材料。因為半導體晶圓之厚度典型地為300μm至800μm，所以該等渠溝具有約50μm至約600μm之深度。該等渠溝可具有諸如正方形、矩形、三角形、圓形、橢圓形等的不同橫截 面，其直徑為約1 μm至200 μm。接著藉由各種熟知之沉積方法(例如，電鍍；參閱美國專利2010/0200412 A1)來以導電材料(例如，銅)填充該等渠溝。
此後，藉由自晶圓之背面移除半導體晶圓材料(例如，在矽晶圓處理情況下，為矽)來使具有已填充渠溝之半導體晶圓薄化。此舉可涉及將半導體晶圓之正面(亦即，所填充渠溝對其開放之面)膠合至載體晶圓且對該半導體晶圓之背面進行化學機械拋光(CMP)直至所填充渠溝之底部曝露為止。藉由此薄化製程，形成導電穿底晶圓貫孔。
在使積體電路(IC)元件達成局部及整體平坦度方面，化學機械平坦化或拋光(CMP)為一種主要製程。在該技術中，通常藉由施加負載將含有研磨劑及其他添加劑之CMP組合物或漿料以活性化學物質塗覆於旋轉基板表面與拋光墊之間。因此，CMP製程將諸如研磨之物理製程與諸如氧化或螫合之化學製程耦合在一起。基板材料之移除或拋光不需要包含純物理或純化學作用，但事實上需要包含兩種作用之協同組合以便實現快速均勻移除。以此方式，移除基板材料直至達成所要之平坦度為止。
在薄化製程之情況下，需要特定的CMP漿料，能夠在足夠高之速率下對半導體晶圓材料(例如，在矽晶圓情況下，為矽)進行拋光，如此便不再需要在CMP之前執行研磨步驟。此外，在CMP漿料移除穿底晶圓貫孔之導電材料(例如，銅)時，其速度必須與移除半導體材料(例如，矽)時相同或近乎相同，以避免有害缺陷的產生。此情形意謂， 銅之移除速率(MRR)對矽之MRR之比率(亦即，銅對矽選擇率)應接近1或在理想情況下等於1。
因此，當CMP漿料對銅層過度拋光時，該等CMP漿料可在銅貫孔及渠溝中產生凹陷或「凹坑」。此問題在穿矽貫孔之情況下變得更糟，此係因為此等穿矽貫孔通常具有大的直徑，例如，100 μm之直徑。此特徵失真在IC製造程序中並不為微影約束及其他約束所接受。對IC製造程序不利的另一特徵失真為「侵蝕」。侵蝕為在介電質區域與銅貫孔或渠溝之密集陣列之間的構形差異。在CMP期間，可按照快於周圍介電質區域之速率移除或侵蝕密集陣列之材料，此移除或侵蝕之效應引起構形差異。
在存在藉由使用單矽烷-氧電漿或四乙正矽酸酯(TEOS)-氧電漿之低壓及高壓電漿化學氣相沉積(LDP或HDP CVD)來製備之氧化矽介電膜(諸如，二氧化矽膜)時，類似問題出現於製造穿底晶圓貫孔(特定言之，TSV)之製造程序中。
舉例而言，此等架構描述於美國專利US 7,678,696 B2中。在此情況下，MRR應為高的且氧化物對銅選擇率應高於1。
美國專利申請案US 2010/0081279 A1揭示一種用於在一製造TSV之程序中移除銅及矽之CMP漿料。該CMP漿料包含- 氧化劑，諸如，過碘酸、過氯酸、過硫酸鹽或其酸、過錳酸鹽或其酸、臭氧、氧化銀或元素氟， - 金屬螯合劑，諸如，甘胺酸，- 研磨劑，- 與水互溶之溶劑，- 界面活性劑，- pH值調節劑，其用以將pH值在5與13之間調節，- 腐蝕抑制劑，諸如，1,2,4-***、苯并***、6-甲苯基***、甲苯基***、1-(2,3-二羧基丙基)苯并***及經支鏈烷基酚取代之苯并***，- 含氟化合物，諸如，氟化銨或氟化四甲銨，- 非聚合含氮化合物，諸如，氫氧化銨或乙醇胺，及- 生物製劑，諸如，殺菌劑、殺生物劑及殺真菌劑。
CMP漿料可經調整以在7 psi(410 mbar)之向下壓力下展現銅及矽之高MRR及接近1或等於1之選擇率。令人吃驚的是，過氧化氫不適用於先前技術之CMP漿料。關於二氧化矽MRR及銅對氧化物選擇率，未有描述。
然而，將極需要具有可用之CMP漿料，該等CMP漿料可經調整以展現：銅、矽及二氧化矽之高MRR；及接近1或等於1之銅對矽選擇率；以及大於1之二氧化矽對銅選擇率。
美國專利申請案US 2001/0054706 A1揭示用於藉由旋塗蝕刻平坦化製程來平坦化銅表面之蝕刻溶液。該蝕刻溶液不含有研磨劑。該蝕刻溶液包含：氧化劑，其選自過氧化氫及硝酸；去鈍化共反應物，其選自由磷酸、硫酸、硝酸、草酸、乙酸及有機酸組成之群；及擴散控制添加劑， 諸如，1,2,4-***、1,2,3-***及四唑。
美國專利US 6,974,777 B2揭示用於拋光具有約3.5或更低之介電常數之低k介電膜的基板的CMP漿料，該等CMP漿料包含研磨劑、兩親媒性非離子界面活性劑、諸如過氧化氫或過硫酸鹽之氧化劑、錯合劑及螯合劑以及諸如1,2,3-***、1,2,4-***及苯并***之腐蝕抑制劑。該等CMP漿料具有6至12之pH值。兩親媒性非離子界面活性劑降低低k介電膜之MRR，同時使其他金屬或氧化物膜之MRR實質上不變。未描述在穿底晶圓貫孔(特定言之，TSV)之製程中的該等CMP漿料之使用。
美國專利US 6,936,543 B2揭示用於拋光具有銅膜之基板之CMP漿料。該等CMP漿料具有與US 6,974,777 B2中揭示之CMP漿料相同或類似的組合物。該等CMP漿料減少銅之凹坑及介電侵蝕。該等CMP漿料提高銅對氧化物選擇率，同時使銅對鉭選擇率實質上不變。未描述在穿底晶圓貫孔(特定言之，TSV)之製程中的該等CMP漿料之使用。
發明目標
本發明之目標為提供一種用於製造具有至少一個穿底晶圓貫孔(特定言之，至少一個穿矽貫孔(TSV))之半導體晶圓之新穎方法，該方法應不再展現先前技術方法之缺陷及缺點。
該新穎方法應以高良率產生具有至少一個穿底晶圓貫孔(特定言之，至少一個TSV)之半導體晶圓，且該新穎方法應為可出色地再現的。更特定言之，該新穎方法應省 去半導體晶圓之薄化期間之研磨步驟且應展現銅及半導體(特定言之，矽)之高MRR以及接近1且在理想情況下等於1之銅對半導體(特定言之，矽)選擇率。且，該新穎方法應為可調整的以使得可達成氧化矽介電材料之高MRR及大於1之氧化物對銅選擇率。
此外，該新穎方法應顯著地減少銅之凹坑及侵蝕。
具有至少一個穿底晶圓貫孔(特定言之，至少一個TSV)之半導體晶圓應最出色地適用於製造包含至少兩個導電連接之所堆疊半導體晶圓之三維積體電路元件，該至少兩個導電連接之所堆疊半導體晶圓各自具有至少一個穿底晶圓貫孔(特定言之，至少一個TSV)。
因此，已發現用於製造具有至少一個穿底晶圓貫孔之半導體晶圓之新穎方法，該方法包含下列步驟(1)提供具有至少一個導電貫孔之半導體晶圓，該至少一個導電貫孔包含至少一種導電金屬且自該半導體晶圓之正面至少部分地延伸穿過該半導體晶圓；(2)將該半導體晶圓之該正面黏附至載體；(3)使該半導體晶圓之背面與拋光墊及水性化學機械拋光組合物接觸，該水性化學機械拋光組合物具有等於或大於9之pH值且包含(A)至少一種類型之研磨劑顆粒；(B)至少一種氧化劑，該氧化劑含有至少一個過氧化基；及 (C)至少一種添加劑，該添加劑充當金屬螯合劑及金屬腐蝕抑制劑兩者；(4)化學機械拋光該半導體晶圓之該背面直至至少一個導電貫孔曝露為止。
下文中，用於製造具有至少一個穿底晶圓貫孔之半導體晶圓之新穎方法稱為「本發明之方法」。
發明優點
鑒於先前技術，令人驚奇且熟習此項技術者不能預期的是：本發明之目標可藉由本發明之方法及用途來解決。
尤其令人驚奇的是：本發明之方法不再展現先前技術方法之缺陷及缺點。
本發明之方法以高良率產生具有至少一個穿底晶圓貫孔(特定言之，至少一個TSV)之半導體晶圓，且本發明之方法為可出色地再現的。更特定言之，本發明之方法省去半導體晶圓之薄化期間之研磨步驟且展現銅及半導體(特定言之，矽)之高MRR以及接近1且在理想情況下等於1之銅對半導體(特定言之，矽)選擇率。且，本發明之方法為可調整的以使得亦可達成氧化矽介電材料之高MRR及高於1之氧化物對銅選擇率。
最令人驚奇的是：在CMP期間，可藉由相當低的向下壓力來達成高MRR。
此外，本發明之方法顯著地減少銅之凹坑及侵蝕。
根據本發明之方法製造的具有至少一個穿底晶圓貫孔(特定言之，至少一個穿矽貫孔(TSV))之半導體晶圓最出 色地適用於製造包含至少兩個導電連接之所堆疊半導體晶圓之三維積體電路元件，該至少兩個導電連接之所堆疊半導體晶圓各自具有至少一個穿底晶圓貫孔(特定言之，至少一個穿矽貫孔(TSV))。
本發明之方法用於製造具有至少一個(較佳一個以上)穿底晶圓貫孔之半導體晶圓。
在本發明之方法之第一步驟中，提供導體晶圓，其較佳為矽或矽合金晶圓，更佳為矽晶圓且最佳為具有至少一個導電貫孔之矽晶圓，該至少一個導電貫孔包含至少一種導電金屬。
較佳地，使用常用於製造具有大規模整合(LSI)、極大規模整合(VLSI)及超大規模整合(ULSI)之IC元件之標準半導體晶圓。
原則上，可使用常用於製造IC元件(特定言之，三維整合式IC元件)之任何金屬。較佳地，該金屬係選自由下列各者組成之群：釩、鈮、鉭、鉻、鉬、鎢、錸、釕、鋨、銠、銥、鈀、鉑、銅、銀及金、含有該等金屬中之至少兩者的合金，及含有該等金屬中之至少一者及不同於該等金屬之至少一種金屬的合金。更佳地，該金屬係選自鎢及銅。最佳地，使用銅。
導電貫孔自半導體晶圓之正面至少部分地(較佳部分地)延伸穿過該半導體晶圓。若導電貫孔部分地延伸穿過該半導體晶圓，則其延伸較佳為半導體晶圓厚度之至少 50%，更佳為至少60%且最佳為至少80%。較佳地，最大延伸為半導體晶圓厚度之95%。
導電貫孔可具有各種橫截面。因此，該等橫截面可選自由下列各者組成之群：正方形、矩形、不規則四邊形(trapeziums)、三角形、五邊形、六邊形、圓形及橢圓形。
舉例而言，給定橫截面之最大直徑、圓形之直徑、正方形或矩形之對角線或三角形之最長邊可廣泛地變化且因此上述各項可經最有利地調節以滿足三維整合式IC元件之特定要求。較佳地，該等橫截面之最大直徑的範圍為2 μm至200 μm，較佳為2 μm至150 μm且最佳為2 μm至100 μm。
給定導電貫孔之橫截面可隨其深度而變化，亦即，該橫截面可減小。較佳地，該橫截面保持相同或基本上相同。
半導體晶圓之正面可為空白矽表面，導電貫孔之頂端曝露之區域除外。
正面亦可攜載圖案化或非圖案化之膜，該等圖案化或非圖案化之膜由常用於IC元件之製造中之材料組成或含有該等材料。此等圖案化或非圖案化之膜可完全覆蓋導電貫孔之頂端或可不完全覆蓋導電貫孔之頂端。
較佳地，此等圖案化或非圖案化之膜由氧化矽介電材料(特定言之，二氧化矽材料以及低k及超低k介電材料)組成或含有該等氧化矽介電材料。
可藉由使用單矽烷-氧電漿或四乙正矽酸酯(TEOS)-氧電漿之低壓及高壓電漿化學氣相沉積(LDP或HDP CVD)來預製備適合的二氧化矽材料，如例如美國專利申請案US 2007/0175104 A1，第7頁第[0092]段中所描述。
適合的低k或超低k材料及製備絕緣介電膜之適合的方法描述於例如美國專利申請案US 2005/0176259 A1，第2頁第[0025]至[0027]段、US 2005/0014667 A1，第1頁第[0003]段、US 2005/0266683 A1，第1頁第[0003]段及第2頁第[0024]段或US 2008/0280452 A1，第[0024]至[0026]段中或描述於美國專利US 7,250,391 B2，第1欄，第49至54行中或描述於歐洲專利申請案EP 1 306 415 A2，第4頁第[0031]段中。
此外，正面可攜載IC。
較佳地，該正面並非空白矽表面。
在本發明之方法之第二步驟中，半導體晶圓黏附至載體。以一方式達成此固定，以使得半導體晶圓之正面不受影響且在該正面與該載體之間的連接在半導體晶圓之背面之CMP期間未鬆動但在CMP之後可容易切割的而不會影響所拋光半導體晶圓。用於達成此固定之設備及材料在此項技術中係熟知的。
在本發明之方法之第三步驟中，使該半導體晶圓之背面與拋光墊及水性化學機械拋光組合物或CMP漿料接觸。
待用於本發明之方法中之CMP漿料為水性組合物。此意謂該CMP漿料含有水(特定言之，超純水)作為主溶劑及分散劑。儘管如此，該CMP漿料可含有下文中描述之與水互溶之有機溶劑(D)中之至少一者，然而含量為不會改變CMP漿料之水性性質的較少量。
較佳地，CMP漿料含水量為60重量%至99.95重量%， 更佳為70重量%至99.9重量%，更佳為80重量%至99.9重量%，且最佳為90重量%至99.9重量%，重量百分率係基於CMP漿料之全部重量。
CMP漿料之pH值調節為等於或大於9，較佳等於或大於10，且最佳大於或等於10.5。較佳地，下文中描述之pH值調節劑(D)用於調節pH值。較佳地，最大pH值為13且，最佳為12.5。
「水溶性」意謂，CMP漿料之相關組份或成份可在分子級上在水相中溶解。
「水分散性」意謂，CMP漿料之相關組份或成份可在水相中分散且形成穩定乳液或懸浮液。
CMP漿料之第一基本成份為至少一種類型(較佳為一種類型)之研磨劑顆粒(A)。
研磨劑顆粒(A)可為有機或無機顆粒。
研磨劑顆粒(A)之平均初始粒徑可廣泛地變化且因此研磨劑顆粒(A)之平均初始粒徑可經最有利地調節以滿足本發明之給定組合物及程序之特定要求。較佳地，如動態雷射光散射所測定之平均初始粒徑的範圍為1 nm至2000 nm，更佳為1 nm至1000 nm，更佳為1 nm至750 nm且最佳為1 nm至500 nm。初始顆粒亦可聚集，從而形成二次聚集體。
研磨劑顆粒(A)之粒徑分佈可為單峰的、雙峰的或多峰的。較佳地，粒徑分佈為單峰的以便在本發明之程序期間具有研磨劑顆粒(A)之可易再現之特性輪廓及具有可易 再現之條件。
且，研磨劑顆粒(A)之粒徑分佈可為窄的或寬的。較佳地，粒徑分佈為窄的，其中僅具有少量的小顆粒及大顆粒以便在本發明之程序期間具有研磨劑顆粒(A)之可易再現之特性輪廓及具有可易再現之條件。
研磨劑顆粒(A)可具有各種形狀。因此，研磨劑顆粒(A)可具有一種形狀或基本上一種類型之形狀。然而，亦有可能的是，研磨劑顆粒(A)具有不同形狀。特定言之，兩種類型之不同形狀之研磨劑顆粒(A)可存在於給定CMP漿料中。關於此等形狀自身，其可為立方體、具有倒角邊緣之立方體、八面體、二十面體、節結及具有或不具有突起或壓痕之球體。最佳地，該形狀為不具有突起或壓痕或僅具有極少突起或壓痕之球體。一般而言，此形狀為較佳的，此係因為該形狀通常提高對研磨劑顆粒(A)在CMP製程期間經受之機械力之阻力。
較佳地，使用無機研磨劑顆粒(A)。
更佳地，無機研磨劑顆粒(A)係選自由下列各者組成之群：金屬氧化物、金屬碳化物、金屬硼化物、上述各者共同形成之產物及上述各者之混合物。更佳地，金屬氧化物用作無機研磨劑顆粒(A)。
較佳地，金屬氧化物(A)係選自含有下列各者或由下列各者組成之顆粒之群：二氧化矽、氧化鋁、二氧化鈦、氧化鋯、氧化鍺、二氧化鈰、上述各者共同形成之產物及上述各者之混合物。
最佳地，二氧化矽用作無機研磨劑顆粒(A)。
用於CMP漿料中之無機研磨劑顆粒(A)之量可廣泛地變化且因此無機研磨劑顆粒(A)之量可經最有利地調節以滿足本發明之給定組合物及程序之特定要求。較佳地，CMP漿料含有之研磨劑顆粒(A)為0.005重量%至30重量%，更佳為0.01重量%至25重量%且最佳為0.01重量%至20重量%，重量百分率係基於CMP漿料之全部重量。
待用於本發明之方法中之CMP漿料的第二基本組份為至少一種(較佳為一種)氧化劑(B)，其含有至少一種(較佳為一種)過氧化基。
過氧化物(B)可為有機過氧化物或無機過氧化物。
適合的有機過氧化物(B)之實例為過氧化苯甲醯、過氧化二第三丁基及過氧乙酸。
適合的無機過氧化物(B)之實例為過氧化氫、脲過氧化氫加合物及過碳酸鹽、過硼酸鹽、單過硫酸鹽及二過硫酸鹽以及上述各項對應之酸。
較佳地，過氧化氫、單過硫酸鹽及二過硫酸鹽用作氧化劑(B)。
更佳地，在半導體晶圓(特定言之，矽晶圓)包含氧化矽介電膜(特定言之，二氧化矽膜)時，單過硫酸鹽及二過硫酸鹽，更佳地，單過硫酸鹽且最佳地，單過硫酸鉀用作氧化劑(B)。
更佳地，對於導電金屬膜(特定言之，銅膜)及半導體材料(特定言之，矽)之CMP，過氧化氫、單過硫酸鹽 及二過硫酸鹽，更佳地，單過硫酸鹽且最佳地，單過硫酸鉀用作氧化劑(B)。
待用於本發明之方法中之CMP漿料的第三基本組份為至少一種(較佳為一種)添加劑，該添加劑充當金屬螯合劑及金屬腐蝕抑制劑兩者。
如CMP之領域中已知，與不含有此金屬螯合劑之CMP漿料之金屬靜態蝕刻速率SER相比，金屬螯合劑常提高CMP漿料之金屬SER。金屬SER之此提高在CMP期間通常引起金屬MRR之提高。
相比而言，與不含有此金屬腐蝕抑制劑之CMP漿料之金屬SER相比，金屬腐蝕抑制劑降低CMP漿料之金屬SER。金屬SER之此降低在CMP期間通常引起金屬MRR之降低。
令人驚奇地是，充當金屬螯合劑及金屬腐蝕抑制劑兩者之添加劑(C)降低金屬SER，但儘管如此，與不含有該添加劑(C)之CMP漿料之金屬SER及MRR相比，充當金屬螯合劑及金屬腐蝕抑制劑兩者之添加劑(C)提高CMP漿料之金屬MRR。
原則上，展現上文提及之化學及物理化學特性之任何化合物可用作添加劑(C)，只要該化合物在本發明之方法中之各別CMP漿料的製備、儲存及處置之物理及化學條件下以及各別CMP漿料之使用之物理及化學條件下穩定即可。且，化合物(C)應不會引起CMP漿料之聚結及沉降。
較佳地，添加劑(C)係選自由下列各者組成之群：1,2,3- ***及四唑。最佳地，1,2,3-***用作添加劑(C)。
待用於本發明之方法中之CMP漿料中的添加劑(C)的濃度可廣泛地變化且因此該濃度可經最有利地調適以滿足本發明之給定方法之特定要求。較佳地，使用之添加劑(C)的量為0.05重量%至5重量%，較佳為0.1重量%至4重量%，更佳為0.1重量%至3重量%，且最佳為0.1重量%至2重量%，重量百分率係基於CMP漿料之全部重量。
待用於本發明之方法中之CMP漿料可含有至少一種功能組份(D)，該功能組份(D)不同於成份或組份(A)、(B)及(C)。
較佳地，該功能組份(D)係選自由下列各者組成之群：界面活性劑、具有至少兩個羥基之多元醇、具有下臨界溶解溫度LCST之材料、具有上臨界溶解溫度UCST之材料、氧化劑、鈍化劑、錯合劑或螯合劑、摩擦劑、穩定劑、金屬腐蝕抑制劑、pH值調節劑、緩衝劑、氮化鉭增強劑、流變劑、金屬陽離子、含氟化合物、電荷逆轉劑及與水互溶之有機溶劑。
例如自國際專利申請案WO 2005/014753 A1，第8頁第23行至第10頁第17行或美國專利US 7,300,601 B2，第5欄第4行至第6欄第8行獲知適合的界面活性劑(D)及其有效量。
較佳界面活性劑(D)係選自由下列各者組成之群的非離子界面活性劑：直鏈及支鏈環氧烷，較佳地，環氧乙烷及環氧丙烷、均聚物及共聚物。
較佳的環氧乙烷-環氧丙烷共聚物(D)可為雜亂共聚物、交替共聚物或嵌段共聚物(其含有聚環氧乙烷嵌段及聚環氧丙烷嵌段)。
較佳地，在環氧乙烷-環氧丙烷嵌段共聚物(D)中，聚環氧乙烷嵌段具有10至15之親水性-親油性-均衡(HLB)值。聚環氧丙烷嵌段可具有28至約32之HLB值。
較佳界面活性劑(D)為常用且已知的市售材料且描述於歐洲專利EP 1 534 795 B1，第3頁第[0013]段至第4頁第[0023]段；日本專利申請案JP 2001-240850 A，申請專利範圍第2項以及第[0007]至[0014]段；美國專利申請案US 2007/0077865 A1，第1頁第[0008]段至第2頁第[0010]段；美國專利申請案US 2006/0124594 A1，第3頁第[0036]及[0037]段以及美國專利申請案US 2008/0124913 A1，第3頁第[0031]至[0033]段以及申請專利範圍第14項中，或者較佳界面活性劑(D)由BASF Corporation及BASF SE以商標PluronicTM、TetronicTM及BasensolTM出售，如BASF Corporation之企業宣傳冊「PluronicTM & TetronicTM Block Copolymer Surfactants,1996」或美國專利US 2006/0213780 A1所證明。
最佳地，聚乙二醇(PEG)用作非離子界面活性劑(D)。
適合的具有兩個羥基之多元醇(D)之實例為乙二醇、丙二醇、丁二醇、戊二醇、己二醇、二乙二醇、三乙二醇、二丙二醇、三丙二醇、伸乙基丙二醇、二伸乙基丙二醇、伸乙基二丙二醇、1,2-、1,3-及1,4-二羥基環己烷及苯，以 及雙酚A及F。
適合的具有三個羥基之多元醇(D)之實例為甘油、1,2,3-三羥基-正丁烷、三羥甲基丙烷、1,2,3-、1,2,4-及1,3,5-三羥基環己烷及苯。
適合的具有多於三個羥基之多元醇(D)之實例為季戊四醇、1,2,3,4-、1,2,3,5-及1,2,4,5-四羥基環己烷及苯、醛醣醇、環醇、碳水化合物以及甘油、三羥甲基丙烷、季戊四醇、醛醣醇、環醇及碳水化合物之二聚物及寡聚物。
適合的醛醣醇(D)之實例為丁醣醇、戊糖醇、己糖醇、庚糖醇及辛糖醇，特定言之，赤藻糖醇、蘇糖醇、***糖醇、核糖醇、木糖醇、半乳糖醇、甘露糖醇、葡萄糖醇、蒜糖醇、阿卓糖醇及艾杜糖醇。
適合的二聚物(D)之實例為甘油、三羥甲基丙烷、赤藻糖醇、蘇糖醇及季戊四醇、麥芽糖醇、異麥芽糖及乳糖醇(特定言之，三-、四-、五-、六-、七-、八-、九-、十-、十一-及十二甘油)與-三羥甲基丙烷、-赤藻糖醇、-蘇糖醇及-季戊四醇的二聚物。
適合的環醇(D)之實例為1,2,3,4-四羥基環己烷、1,2,3,4,5-五羥基環己烷及環己六醇，特定言之，肌-、鯊-、黏質-、手性-、新-、別-、表-及順-肌醇。
適合的碳水化合物(D)之實例為單醣、雙醣、脫氧糖及胺糖，特定言之，單醣及雙醣。
適合的單醣(D)之實例為阿洛糖、阿卓糖、葡萄糖、甘露糖、艾杜糖、半乳糖及塔羅糖。
適合的雙醣(D)之實例為纖維二糖、龍膽二醣、異麥芽糖、乳糖、乳酮糖、麥芽糖、麥芽酮糖、蜜二糖、新橙皮糖、新海藻糖、黑麯黴糖、異麥芽酮糖、芸香糖、蔗糖、槐二糖及海藻糖。
展現下臨界溶解溫度LCST或上臨界溶解溫度UCST之適合的材料(D)描述於例如Chemical Communication，2005年，第4872至4874頁，H.Mori、H.Iwaya、A.Nagai及T.Endo之論文Controlled synthesis of thermoresponsive polymers derived from L-proline via RAFT polymerization 中；或Advanced Drug Delivery Reviews，第58卷(2006年)，第1655至1670頁，D.Schmaljohann之論文Thermo- and pH-responsive polymers and drug delivery中；或美國專利申請案US 2002/0198328 A1、US 2004/0209095 A1、US 2004/0217009 A1、US 2006/0141254 A1、US 2007/0029198 A1、US 2007/0289875 A1、US 2008/0249210 A1、US 2008/0050435 A1或US 2009/0013609 A1中；美國專利US 5,057,560、US 5,788,82及US6,682,642 B2；國際專利申請案WO 01/60926 A1、WO 2004/029160 A1、WO 2004/0521946 A1、WO 2006/093242 A2或WO 2007/012763 A1；歐洲專利申請案EP 0 583 814 A1、EP 1 197 587 B1及EP 1 942 179 A1中；或德國專利申請案DE 26 10 705。
適合的氧化劑(D)為含有處於高氧化狀態或最高氧化狀態中之元素之化合物、臭氧及元素氟。
適合的含有處於高氧化狀態或最高氧化狀態中之元素 之化合物(D)的實例為氯酸鹽、過氯酸鹽、溴酸鹽、過溴酸鹽、碘酸鹽、過碘酸鹽、硝酸鹽、鉻酸鹽、過錳酸鹽及上述各項對應之酸，四氧化鋨、氧化銀以及鐵鹽及銅鹽。
例如自美國專利US 7,300,601 B2，第3欄第59行至第4欄第9行、自美國專利申請案US 2008/0254628 A1，第4頁及第5頁第[0058]段或自歐洲專利EP 1 534 795 B1，第5頁第[0031]段獲知適合的鈍化劑(D)(亦可稱作腐蝕抑制劑)及其有效量。
例如自美國專利US 7,300,601 B2，第4欄第35至第48行或自歐洲專利EP 1 534 795 B1，第5頁第[0029]段獲知適合的錯合劑或螯合劑(D)(有時亦稱作摩擦劑，參見美國專利申請案US 2008/0254628 A1，第5頁第[0061]段；或蝕刻劑，參見美國專利申請案US 2008/0254628 A1，第4頁第[0054]段)及其有效量。胺基酸(特定言之，甘胺酸及L-組胺酸)及羧酸(諸如，酒石酸、檸檬酸、鄰苯二甲酸及丙二酸)可較佳用作錯合劑或螯合劑(D)。
例如自美國專利US 6,068,787，第8欄第4至第56行獲知適合的穩定劑(D)及其有效量。
例如自美國專利申請案US 2010/00812798 A1，第5頁第[0068]及第[0069]段獲知適合的金屬腐蝕抑制劑(D)及其有效量。
例如自歐洲專利申請案EP 1 036 836 A1，第8頁第[0080]、第[0085]及第[0086]段；國際專利申請案WO 2005/014753 A1，第12欄第19至第24行；美國專利申請 案US 2008/0254628 A1，第6頁第[0073]段；或美國專利US 7,300,601 B2，第5欄第33至第63行獲知適合的pH值調節劑及緩衝劑(D)及其有效量。
氮化鉭增強劑(D)為低分子羧酸，諸如，乙酸、草酸及丙二酸，特定言之，丙二酸。
例如自美國專利申請案US 2008/0254628 A1，第5頁第[0065]段至第6頁第[0069]段獲知適合的流變劑(D)及其有效量。
例如自歐洲專利申請案EP 1 036 836 A1，第8頁第[0076]段至第9頁第[0078]段獲知適合的多價金屬離子(D)及其有效量。
例如自美國專利申請案US 2010/00812798 A1，第5頁第[0070]段獲知適合的含氟化合物(D)及其有效量。
原則上，可使用常用於CMP領域中之任何已知電荷逆轉劑(D)。較佳地，電荷逆轉劑(D)係選自由下列各者組成之群：單體化合物、寡聚化合物及聚合化合物，該等化合物含有選自由下列各者組成之群之至少一種陰離子基團：羧酸基、亞磺酸基、硫酸基、膦酸基及磷酸基。
較佳地，陰離子磷酸鹽分散劑(特定言之，水溶性縮合磷酸鹽)用作電荷逆轉劑(D)。
適合的水溶性縮合磷酸鹽(D)之實例為通式I之偏磷酸鹽，特定言之，銨鹽、鈉鹽及鉀鹽：[M+ n(PO3)n] (I)；及通式II及III之聚磷酸鹽： M+ nPnO3n+1 (II)；M+H2PnO3n+1 (III)；其中M為銨、鈉及鉀且下標n為2至10,000。
尤為適合的水溶性縮合磷酸鹽(D)之實例為格來漢氏鹽(NaPO3)40-50(Graham's salt)、CalgonTM(NaPO3)15-20、顧羅氏鹽(NaPO3)n(Kurrol's salt)，其中(n=約5000)，以及六偏磷酸銨、六偏磷酸鈉及六偏磷酸鉀。
例如自美國專利US 7,361,603 B2，第7欄第32至第48行；或美國專利申請案US 2008/0254628 A1，第5頁第[0059]段獲知適合的水溶性有機溶劑(D)及其有效量。
待用於本發明之方法中之CMP漿料之製備不會展現任何特殊性，而是可藉由在水性介質(特定言之，去離子水)中溶解或分散上文描述之成份(A)、成份(B)及成份(C)以及視情況成份(D)來執行該製備。為此，可使用常用且標準之混合製程及混合裝置，諸如，攪拌槽、直列溶解器、高剪切葉輪、超音波混合器、均化器噴嘴或對流式混合器。較佳地，可經由適當篩孔孔徑之過濾器來過濾因此獲得的CMP漿料，以便移除粗粒顆粒，諸如固態精細分散之研磨劑顆粒(A)之聚結體或聚集體、。
在本發明之第四步驟中，對半導體晶圓之背面進行化學機械拋光直至至少一個導電貫孔及較佳地所有導電貫孔曝露為止。
如此項技術中已知，用於CMP之典型設備由覆蓋有拋光墊之旋轉壓板組成。將晶圓安裝在載體或夾盤上，使其 上側朝下面向拋光墊。載體將晶圓緊固於水平位置中。拋光及固持元件之此特定配置亦被稱作硬壓板設計。載體可保持載體墊，其位於載體之保持表面與不進行拋光的晶圓之表面之間。此墊可充當晶圓之緩衝墊。
在載體下方，較大直徑之壓板亦大體上水平安置且存在與待拋光之晶圓之表面平行的表面。在平坦化製程期間，該壓板之拋光墊接觸晶圓表面。在本發明之CMP製程期間，將本發明之組合物以連續串流或逐滴方式塗覆至拋光墊上。
使載體與壓板兩者圍繞其自載體及壓板垂直延伸的各別轉軸旋轉。旋轉中之載體轉軸可相對於旋轉中之壓板保持固定於適當位置中，或可相對於壓板水平地振盪。載體之旋轉方向典型地(但未必)與壓板之旋轉方向相同。載體及壓板之旋轉速度大體上(但未必)設定為不同值。
通常，壓板之溫度設定為介於10℃與70℃之間的溫度。
有關其他詳情，參見國際專利申請案WO 2004/063301 A1，特定言之，第16頁第[0036]段至第18頁第[0040]段以及圖1。
較佳地，在4 psi(234.3 mbar)或4 psi(234.3 mbar)以下之向下壓力下以至少5000 Å/min(500 nm/min)之矽MRR對半導體晶圓之背面進行化學機械拋光。
較佳地，在4 psi(234.3 mbar)或4 psi(234.3 mbar)以下之向下壓力下以至少5000 Å/min(500 nm/min)之銅MRR對半導體晶圓之背面進行化學機械拋光。
較佳地，在4 psi(234.3 mbar)或4 psi(234.3 mbar)以下之向下壓力下以至少3000 Å/min(300 nm/min)之氧化矽介電質MRR對半導體晶圓之背面進行化學機械拋光。
更佳地，對半導體晶圓之背面進行化學機械拋光以達成接近1且在理想情況下等於1之銅對矽選擇率。
更佳地，對半導體晶圓之背面進行化學機械拋光以達成大於1之氧化物對銅選擇率。
實施例及比較實驗 實施例1及比較實驗C1及C2
1,2,3-***作為銅抑制劑
藉由在超純水中溶解且分散CMP漿料1.1至1.15(實施例1.1至1.15)之組份來製備CMP漿料1.1至1.15。藉由氫氧化鉀來調節CMP漿料1.1至1.15之pH值。所使用之組份及量彙編於表1中。
以相同方式製備CMP漿料C1及C2(比較實驗C1及C2)，不同之處僅在於未添加1,2,3-***及額外抑制劑。
如下測定CMP漿料1.1至1.15(實施例1.1至1.15)及CMP漿料C1及C2(比較實驗C1及C2)之靜態蝕刻速率(SER或HSER)：在存在稀鹽酸溶液的情況下，藉由在等級200或200以上之極細砂紙上拋光所有面來調節銅盤。因此，在每一實驗之前對所拋光盤進行去離子水清洗、異丙醇沖洗、壓縮鼓風乾燥法乾燥且對其進行稱重。接著以覆蓋有鐵氟龍(Teflon)之一對鉗來固持銅盤以減少污染且接著在20℃下 將該銅盤直接浸漬於所攪動之CMP漿料1.1至1.8及CMP漿料C1及C2中以測定靜態蝕刻速率(SER)。此外，在50℃下將銅盤浸漬於CMP漿料1.9至1.15中以測定熱靜態蝕刻速率(HSER)。在各情況下浸漬時間均為5分鐘。在蝕刻之後，相繼用去離子水及異丙醇沖洗來清潔銅盤。此後，用穩定壓縮空氣流乾燥銅盤，且使用以下計算法基於盤之淨失重及表面積計算SER：SER=失重/[密度×(圓周面積+2×橫截面之面積)×時間]其中失重=溶解之後銅盤中之重量損失；密度=銅之密度；橫截面之面積=盤之橫截面面積；圓周面積=盤之圓周面積；及時間=溶解時間。
CMP漿料1.1至1.8以及C1及C2之SER以及CMP漿料1.9至1.15之HSER亦彙編於表1中。
a)購自Evonic之高純度煅製二氧化矽AerosilTM(初始平均粒徑為30 nm且分散後之二次粒徑為120 nm)；b)購自NYACOL之N125K二氧化矽(初始平均粒徑為85 nm)；c)在不改變CMP漿料1.9及1.10之pH值之情況下，在其製備後已將其儲存7日； d)苯并咪唑；e)苯并***；f)BASF SE之腐蝕抑制劑(烷氧基化炔丙醇)；g)BASF SE之腐蝕抑制劑(含氮有機酸之烷醇胺鹽)。
藉由動態雷射光散射進行之二氧化矽粒徑分佈之量測展示：即使在63日之存放期之後含有1,2,3-***之CMP漿料1.1至1.15中之平均粒徑亦未增大。
表1中彙編之資料使以下情況顯而易見：1,2,3-***在過氧化氫或過硫酸鉀兩者存在的情況下展現強的抑制效應，如0 nm/min之銅溶解速率或SER或略微負溶解速率或SER所例示(參閱CMP漿料1.1至1.8)。負SER展示抑制劑膜已形成於銅表面之頂部上。
同樣，在過硫酸鉀存在的情況下，1,2,3-***的HSER明顯展現負值。又，HSER明顯展現負值表示，抑制劑膜已形成於銅表面之頂部上(參閱CMP漿料1.9)。然而，1,2,3-***之抑制效應藉由過硫酸鉀之較高的濃度而抵消(參閱CMP漿料1.10)。1,2,3-***之HSER可藉由添加常用且已知的銅抑制劑而得以顯著提高(參閱CMP漿料1.11至1.13及1.15)或修改(參閱CMP漿料1.14)。
可藉由原子力顯微術(AFM)證實：引起重量增加之抑制劑膜藉由在CMP期間移除之銅鈍化釘而形成。
相比而言，不含有1,2,3-***但含有先前技術之金屬螯合劑甘胺酸之比較CMP漿料C1及C2展現相當高之SER。
實施例2
實施例1之CMP漿料1.9及1.11至1.15之材料移除速率(MRR)及比較CMP漿料C1之材料移除速率(MRR)
在下列條件下測定實施例1之CMP漿料1.9及1.11至1.15之矽MRR及銅MRR以及比較實驗C1之比較CMP漿料C1之矽MRR及銅MRR：- 200 mm銅晶圓；- 200 mm銅塊；- 200 mm矽晶圓；- 拋光裝置：Strasbaugh 6EG nHance拋光器；- 壓板速度：115 rpm；- 載體速度：105 rpm；- 拋光墊：IC1010-k槽墊；- 墊調節：原位；- 調節劑：3M S60；- 調節向下壓力：7lbf(31.13 N)；- CMP之前之四個虛設晶圓- 漿料流動速率：200 ml/min；- 拋光向下壓力：3 psi(175.71 mbar)；- 在兩區處之反壓力：3 psi(175.71 mbar)；- 拋光時間：60秒。
藉由在CMP之前及之後量測銅塊及矽晶圓之重量來測定銅塊及矽晶圓之MRR。藉由銅薄膜電阻率之4點探針量測來測定銅晶圓之MRR且接著將其轉換成在CMP之前及 之後的厚度。所獲得之MRR及所計算之選擇率彙編於表2中。
儘管實施例1證明：1,2,3-***具有顯著的抑制效應，但銅MMR可藉由添加此化合物而顯著地提高。因此，1,2,3-***充當銅腐蝕抑制劑及銅螯合劑兩者。
額外抑制劑1,2,4-***不會顯著地影響矽MRR及銅MRR。BIA引起矽MRR之下降但不會顯著地影響銅MRR。BTA引起銅MRR之下降但不會影響矽MRR。KorantinTMPM及KorantinTM MAT引起銅MRR之略微下降及矽MRR之較明顯下降。
額外的抑制劑在一週之罐儲期期間不會改變CMP漿料之pH值，KorantinTM MAT除外。
所有的CMP漿料1.9及1.11至1.15引起極相似的銅晶 圓MRR曲線，該等銅晶圓MRR曲線在晶圓之多數中間/中心部分中為平坦的且在晶圓之極邊緣處下降。
實施例3
CMP漿料3.1至3.2之矽MRR及銅MRR--1,2,3-***濃度之變化
藉由在超純水中溶解且分散CMP漿料3.1至3.3之組份來製備CMP漿料3.1至3.3。表3展示該等組份及其所使用之量。
在實施例2中描述之條件下且藉由實施例2中描述之設備來拋光200 mm矽晶圓及200 mm銅晶圓。所獲得之MRR彙編於表4中。
CMP漿料3.1至3.3展示所有三次運作之穩定的矽MRR及銅MRR，3.3之一次運作除外，該運作展現高於其他兩次 運作的矽MRR。1,2,3-***濃度之提高引起矽MRR之略微降低但引起銅MRR之提高。
實施例4
CMP漿料4.1至4.2之矽MRR及銅MRR--過硫酸鉀濃度之變化
藉由在超純水中溶解且分散CMP漿料4.1至4.2之組份來製備CMP漿料4.1至4.2。表5展示該等組份及其所使用之量。
在實施例2中描述之條件下且藉由實施例2中描述之設備來拋光200 mm矽晶圓及200 mm銅晶圓。所獲得之MRR彙編於表6中。
CMP漿料4.1及4.2展示所有三次運作之穩定的矽MRR及銅MRR。過硫酸鉀濃度之提高不會對矽MRR產生多大影響，略微提高除外。相比而言，銅MRR隨著過硫酸鉀濃度 提高而顯著地提高。
實施例5及比較實驗C3
CMP漿料5及C3之矽MRR及銅MRR-pH值之變化
藉由在超純水中溶解且分散CMP漿料5及C3(比較)之組份來製備CMP漿料5及C3(比較)。表7展示該等組份及其所使用之量。
在實施例2中描述之條件下且藉由實施例2中描述之設備來拋光200 mm矽晶圓及200 mm銅晶圓。所獲得之MRR彙編於表8中。
CMP漿料5及C3展示所有三次運作之穩定的矽MRR及銅MRR。在遠低於10的pH值下(未添加氫氧化鉀進行pH值調節)，矽MRR遠低於pH值10.9下的矽MRR，，但銅MRR顯著地提高。
實施例6
CMP漿料6.1至6.3之矽MRR及銅MRR-存放期效能
藉由在超純水中溶解且分散CMP漿料6.1至6.3之組份來製備CMP漿料6.1至6.3。表9展示該等組份及其所使用之量。
將CMP漿料6.1至6.3之新製備之前驅體(不含氧化劑KPS)儲存5日。在1日、4日及5日後對CMP漿料之pH值進行檢查且發現CMP漿料之pH值為穩定的。在5日之存放期後，添加氧化劑KPS且在實施例2中描述之條件下且藉由實施例2中描述之設備以CMP漿料來拋光200 mm矽晶圓及200 mm銅晶圓。所獲得之MRR彙編於表10中。
表10之MRR資料證實：不含KPS之CMP漿料6.1至6.3之前驅體具有至少5日之存放期。在添加KPS之後，CMP漿料6.1至6.3展現在此時段期間保持穩定之MRR。
又，新製備CMP及漿料6.1之前驅體(不含KPS)且儲存該前驅體5日及7日。此後，添加KPS且在與上文所述相同之條件下藉由與上文所述相同之設備來測定CMP漿料6.1之矽MRR及銅MRR。在前驅體之5日的存放期之後，獲得8060 Å/min之矽MRR及9010 Å/min之銅MRR。在前驅體之7日的存放期之後，獲得相同的矽MRR及基本上相同的銅MRR(9039 Å/min)。
又，新製備CMP漿料6.3(不含KPS)之前驅體且儲存該前驅體。在前驅體之1日、5日及7日的存放期之後，添加KPS至該前驅體，在相同條件下使用相同設備來測定CMP漿料6.3之矽MRR及銅MRR。所獲得之MRR彙編於表11中。
表11之資料使以下情況顯而易見：矽MRR及銅MRR隨著前驅體之存放期延長而僅略微提高。
實施例7
CMP漿料7.1至7.3之矽MRR及銅MRR--二氧化矽濃度之變化
藉由在超純水中溶解且分散CMP漿料7.1至7.3之組份來製備CMP漿料7.1至7.3。表12展示該等組份及其所使用之量。
在實施例2中描述之條件下且藉由實施例2中描述之設備以CMP漿料7.1至7.3來拋光200 mm矽晶圓及200 mm銅晶圓。所獲得之MRR彙編於表13中。
表13之資料使以下情況顯而易見：銅MRR與二氧化矽濃度無關。然而，二氧化矽濃度較佳地為5重量%或更高以便獲得高的矽MRR。
比較實驗C4至C7
含有二氧化矽及過氧化氫之CMP漿料之二氧化矽 MRR及銅MRR
藉由在超純水中溶解且分散二氧化矽及過氧化氫來製備CMP漿料C4至C7。所使用之量彙編於表14中。
在下列條件下藉由CMP漿料C4至C7來拋光200 mm TEOS晶圓及200 mm銅晶圓：- 拋光裝置：AMAT Mirra(旋轉型)；- 壓板速度：107 rpm；- 載體速度：102 rpm；- 拋光墊：IC1010-k槽墊；- 墊調節：原位；- 調節劑：3M A166；- 調節向下壓力：5 lbf(22.23 N)；- CMP之前之四個虛設晶圓- 漿料流動速率：200 ml/min；- 拋光向下壓力：3.5 psi(205 mbar)；- 拋光時間：60秒。
TEOS及銅MRR彙編於表15中。
表15之資料使以下情況顯而易見：可僅藉由添加過氧化氫而直接將二氧化矽CMP漿料應用至TSV應用中。然而，儘管所拋光銅晶圓之WIWNU為約5%，但出於實用目的，銅MRR為過低的。且，在高pH值(>9)下之水穩定性仍為一個挑戰。
實施例8
CMP漿料8.1至8.3之TEOS MRR及銅MRR以及銅對氧化物選擇率
藉由在超純水中溶解且分散CMP漿料8.1至8.3之組份來製備CMP漿料8.1至8.3。該等組份及其量彙編於表16中。
藉由將一份2重量%之過硫酸鉀溶液(pH值為13)添加至2重量份之每一CMP漿料來補充CMP漿料8.1至8.3。
使用比較實驗C4至C7中描述之設備及方法來測定 TEOS MRR及銅MRR。所獲得之MRR彙編於表17中。
表17之資料證明：1,2,3-***之添加導致銅MRR顯著提高。因此，1,2,3-***充當CMP漿料中之螯合劑且可最有效地用於調整CMP漿料。
實施例9
CMP漿料9.1至9.4之TEOS MRR及銅MRR以及氧化物對銅選擇率
藉由在超純水中溶解且分散CMP漿料9.1至9.4之組份來製備CMP漿料9.1至9.4。該等組份及其量彙編於表18中。
藉由將一份2重量%之過硫酸鉀溶液(pH值為13)添加至2重量份之每一CMP漿料來補充CMP漿料9.1至9.4。 使用比較實驗C4至C7中描述之設備及方法來測定TEOS MRR及銅MRR。所獲得之MRR彙編於表19中。
表19之資料再次說明：可藉由1,2,3-***而有效地調整TEOS MRR、銅MRR及銅對氧化物選擇率。可藉由添加1,2,4-***來提高銅WIWNU。
實施例10
隨二氧化矽濃度而變之CMP漿料10.1至10.8之銅MRR
藉由在超純水中溶解且分散CMP漿料10.1至10.8之組份來製備CMP漿料10.1至10.8。該等組份及其量彙編於表20中。
a)藉由將一份2重量%之過硫酸鉀溶液(pH值為13) 添加至2重量份之每一CMP漿料來補充CMP漿料10.5至10.9。
使用比較實驗C4至C7中描述之設備及方法來測定銅MRR。所獲得之MRR彙編於表21中。
表21之資料證實：在存在1,2,3-***的情況下，已藉由1重量%之二氧化矽達成極高之銅MRR；及銅MRR實質上與二氧化矽濃度無關。

Claims (13)

  1. 一種用於製造具有至少一個穿底晶圓貫孔之半導體晶圓之方法，該方法包含下列步驟(1)提供具有至少一個導電貫孔之半導體晶圓，該至少一個導電貫孔包含至少一種導電金屬且自該半導體晶圓之正面至少部分地延伸穿過該半導體晶圓；(2)將該半導體晶圓之該正面黏附至載體；(3)使該半導體晶圓之背面與拋光墊及水性化學機械拋光組合物接觸，該水性化學機械拋光組合物具有等於或大於9之pH值且包含(A)至少一種類型之研磨劑顆粒；(B)至少一種氧化劑，該氧化劑含有至少一個過氧化基；及(C)至少一種添加劑，該添加劑充當金屬螯合劑及金屬腐蝕抑制劑兩者，其中該添加劑(C)為1,2,3-***；(4)化學機械拋光該半導體晶圓之該背面直至至少一個導電貫孔曝露為止。
  2. 如申請專利範圍第1項之方法，其特徵為該半導體晶圓為矽晶圓。
  3. 如申請專利範圍第1或2項之方法，其特徵為該導電金屬係選自由下列各者組成之群：銅及鎢。
  4. 如申請專利範圍第1或2項之方法，其特徵為該半導體晶圓之該正面攜載積體電路。
  5. 如申請專利範圍第1或2項之方法，其特徵為該水性 化學機械拋光組合物之pH值具有等於或大於10之pH值。
  6. 如申請專利範圍第1或2項之方法，其特徵為該等研磨劑顆粒(A)係選自含有下列各者或由下列各者組成之顆粒之群：二氧化矽、氧化鋁、二氧化鈦、氧化鋯、氧化鍺、二氧化鈰、上述各者共同形成之產物及上述各者之混合物。
  7. 如申請專利範圍第1或2項之方法，其特徵為該氧化劑(B)係選自由下列各者組成之群：過氧化氫、單過硫酸鹽及二過硫酸鹽。
  8. 如申請專利範圍第1或2項之方法，其特徵為該水性化學機械拋光組合物另外含有不同於該組份(A)、該組份(B)及該組份(C)之至少一種功能組份(D)。
  9. 如申請專利範圍第8項之方法，其特徵為該功能組份(D)係選自由下列各者組成之群：具有界面活性劑之材料、具有至少兩個羥基之多元醇、具有下臨界溶解溫度LCST之材料、具有上臨界溶解溫度UCST之材料、氧化劑、鈍化劑、錯合劑或螯合劑、摩擦劑、穩定劑、金屬腐蝕抑制劑、pH值調節劑、緩衝劑、氮化鉭增強劑、流變劑、金屬陽離子、含氟化合物、電荷逆轉劑及與水互溶之有機溶劑。
  10. 如申請專利範圍第1或2項之方法，其特徵為該半導體晶圓之該背面另外包含至少一層氧化矽介電膜。
  11. 如申請專利範圍第1或2項之方法，其特徵為在4psi(234.3mbar)或4psi(234.3mbar)以下之向下壓力下以至少5000Å/min(500nm/min)之矽移除速率MRR對該半導體晶圓之該背面進行化學機械拋光。
  12. 如申請專利範圍第1或2項之方法，其特徵為在4psi(234.3mbar)或4psi(234.3mbar)以下之向下壓力下以至少5000Å/min(500nm/min)之銅移除速率MRR對該半導體晶圓之該背面進行化學機械拋光。
  13. 如申請專利範圍第1或2項之方法，其特徵為在4psi(234.3mbar)或4psi(234.3mbar)以下之向下壓力下以至少3000Å/min(300nm/min)之氧化矽介電質移除速率MRR對該半導體晶圓之該背面進行化學機械拋光。
TW101106858A 2011-03-11 2012-03-02 用於形成穿底晶圓貫孔的方法 TWI570796B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161451622P 2011-03-11 2011-03-11

Publications (2)

Publication Number Publication Date
TW201250809A TW201250809A (en) 2012-12-16
TWI570796B true TWI570796B (zh) 2017-02-11

Family

ID=46830102

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101106858A TWI570796B (zh) 2011-03-11 2012-03-02 用於形成穿底晶圓貫孔的方法

Country Status (5)

Country Link
US (1) US9496146B2 (zh)
EP (1) EP2684213A4 (zh)
KR (1) KR20140012660A (zh)
TW (1) TWI570796B (zh)
WO (1) WO2012123839A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6035346B2 (ja) * 2011-12-21 2016-11-30 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ 半導体装置の製造方法及びｃｍｐ組成物の使用方法
US10138117B2 (en) * 2013-07-31 2018-11-27 Entegris, Inc. Aqueous formulations for removing metal hard mask and post-etch residue with Cu/W compatibility
WO2015052988A1 (ja) * 2013-10-10 2015-04-16 日立化成株式会社 研磨剤、研磨剤セット及び基体の研磨方法
CN111356747A (zh) 2017-11-22 2020-06-30 巴斯夫欧洲公司 化学机械抛光组合物
US10867844B2 (en) 2018-03-28 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wet cleaning with tunable metal recess for VIA plugs

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201013771A (en) * 2008-09-30 2010-04-01 Dupont Air Products Nano Materials Llc Method for forming through-base wafer vias in fabrication of stacked devices

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2610705C3 (de) 1976-03-13 1978-10-19 Henkel Kgaa, 4000 Duesseldorf Saure galvanische Kupferbäder
US5057560A (en) 1987-10-05 1991-10-15 Ciba-Geigy Corporation Thermotropic copolymer hydrogels from N,N-dimethylacrylamide and methoxy-ethyl (meth) acrylate
FR2694939B1 (fr) 1992-08-20 1994-12-23 Schlumberger Cie Dowell Polymères thermoviscosifiants, leur synthèse et leurs applications notamment dans l'industrie pétrolière.
US6068787A (en) 1996-11-26 2000-05-30 Cabot Corporation Composition and slurry useful for metal CMP
US5770528A (en) 1996-12-31 1998-06-23 Kimberly-Clark Worldwide, Inc. Methylated hydroxypropylcellulose and temperature responsive products made therefrom
US7547669B2 (en) 1998-07-06 2009-06-16 Ekc Technology, Inc. Remover compositions for dual damascene system
KR100447552B1 (ko) 1999-03-18 2004-09-08 가부시끼가이샤 도시바 수계 분산체 및 반도체 장치의 제조에 사용하는 화학 기계연마용 수계 분산체 및 반도체 장치의 제조 방법 및 매립배선의 형성 방법
US20010054706A1 (en) * 1999-07-19 2001-12-27 Joseph A. Levert Compositions and processes for spin etch planarization
US7425581B2 (en) 1999-07-30 2008-09-16 Universiteit Utrecht Temperature sensitive polymers
DE10006538C2 (de) 2000-02-15 2002-11-28 Forsch Pigmente Und Lacke E V Verfahren zur Beschichtung von Partikeln mit LCST-Polymeren
JP2001240850A (ja) 2000-02-29 2001-09-04 Sanyo Chem Ind Ltd 研磨用砥粒分散剤および研磨用スラリー
EP1197587B1 (en) 2000-10-13 2006-09-20 Shipley Co. L.L.C. Seed layer repair and electroplating bath
FR2824832B1 (fr) 2001-05-16 2005-05-27 Oreal Polymeres hydrosolubles a squelette hydrosoluble et a unites laterales a lcst, leur procede de preparation, compositions aqueuses les contenant, et leur utilisation dans le domaine cosmetique
DE10152993A1 (de) 2001-10-26 2003-05-08 Bayer Ag Zusammensetzung für das chemisch-mechanische Polieren von Metall- und Metall/Dielektrikastrukturen mit hoher Selektivität
US7011930B2 (en) 2002-03-15 2006-03-14 The Penn State Research Foundation Method for control of temperature-sensitivity of polymers in solution
JP3516446B2 (ja) 2002-04-26 2004-04-05 東京応化工業株式会社 ホトレジスト剥離方法
US6974777B2 (en) 2002-06-07 2005-12-13 Cabot Microelectronics Corporation CMP compositions for low-k dielectric materials
US6936543B2 (en) 2002-06-07 2005-08-30 Cabot Microelectronics Corporation CMP method utilizing amphiphilic nonionic surfactants
JP4443864B2 (ja) 2002-07-12 2010-03-31 株式会社ルネサステクノロジ レジストまたはエッチング残さ物除去用洗浄液および半導体装置の製造方法
DE10243438A1 (de) 2002-09-18 2004-03-25 Merck Patent Gmbh Oberflächenmodifizierte Effektpigmente
DE10254430A1 (de) 2002-11-21 2004-06-03 Süd-Chemie AG LCST-Polymere
EP1422320A1 (en) 2002-11-21 2004-05-26 Shipley Company, L.L.C. Copper electroplating bath
DE10254432A1 (de) 2002-11-21 2004-06-03 Süd-Chemie AG LCST-Polymere
US7300601B2 (en) 2002-12-10 2007-11-27 Advanced Technology Materials, Inc. Passivative chemical mechanical polishing composition for copper film planarization
US20040175942A1 (en) 2003-01-03 2004-09-09 Chang Song Y. Composition and method used for chemical mechanical planarization of metals
WO2004094581A1 (en) 2003-04-18 2004-11-04 Ekc Technology, Inc. Aqueous fluoride compositions for cleaning semiconductor devices
WO2005014753A1 (en) 2003-07-09 2005-02-17 Dynea Chemicals Oy Non-polymeric organic particles for chemical mechanical planarization
US7485241B2 (en) * 2003-09-11 2009-02-03 Cabot Microelectronics Corporation Chemical-mechanical polishing composition and method for using the same
DE10358092A1 (de) 2003-12-10 2005-07-14 Merck Patent Gmbh Oberflächenmodifizierte Partikel
KR100640600B1 (ko) 2003-12-12 2006-11-01 삼성전자주식회사 슬러리 조성물 및 이를 이용한 화학기계적연마공정를포함하는 반도체 소자의 제조방법
JP2005203602A (ja) * 2004-01-16 2005-07-28 Hitachi Chem Co Ltd 一揃いのｃｍｐ用研磨液及び基体の研磨方法
US7026441B2 (en) 2004-08-12 2006-04-11 Intel Corporation Thermoresponsive sensor comprising a polymer solution
TWI400365B (zh) 2004-11-12 2013-07-01 Enthone 微電子裝置上的銅電沈積
KR100674927B1 (ko) 2004-12-09 2007-01-26 삼성전자주식회사 Ｃｍｐ용 슬러리 조성물 및 그 제조 방법과 이들을 이용한기판 연마 방법
US7300301B2 (en) 2005-02-04 2007-11-27 The Southern Company Conductor head
JP4131270B2 (ja) 2005-03-01 2008-08-13 トヨタ自動車株式会社 車輌の制駆動力制御装置
US20060213780A1 (en) 2005-03-24 2006-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Electroplating composition and method
FR2889194A1 (fr) 2005-07-27 2007-02-02 Rhodia Chimie Sa Copolymere a blocs comprenant un bloc lcst presentant une temperature inferieur critique de solubilite, formulations comprenant le copolymere et utilisation pour vectoriser un ingredient actif
CN101356628B (zh) 2005-08-05 2012-01-04 高级技术材料公司 用于对金属膜进行平坦化的高通量化学机械抛光组合物
JP4025916B2 (ja) 2005-09-30 2007-12-26 富山県 感熱応答性高分子を用いた穴パタン付き膜を有するチップ及びその製造方法
US20070077865A1 (en) 2005-10-04 2007-04-05 Cabot Microelectronics Corporation Method for controlling polysilicon removal
KR101444468B1 (ko) * 2005-10-05 2014-10-30 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 에칭후 잔류물을 제거하기 위한 산화성 수성 세정제
KR101029929B1 (ko) 2005-11-11 2011-04-18 히다치 가세고교 가부시끼가이샤 산화규소용 연마제, 첨가액 및 연마 방법
WO2008052216A2 (en) 2006-10-27 2008-05-02 University Of South Florida Polymeric microgels for chemical mechanical planarization (cmp) processing
CN101636465A (zh) 2007-01-31 2010-01-27 高级技术材料公司 用于化学机械抛光浆料应用的聚合物-二氧化硅分散剂的稳定化
US7683459B2 (en) 2008-06-02 2010-03-23 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Bonding method for through-silicon-via based 3D wafer stacking
US7678696B2 (en) 2008-08-08 2010-03-16 International Business Machines Corporation Method of making through wafer vias
US7776741B2 (en) 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US8035392B2 (en) 2008-10-17 2011-10-11 Baker Hughes Incorporated Method and apparatus for while-drilling transient resistivity measurements
US8487444B2 (en) 2009-03-06 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional system-in-package architecture
US8088690B2 (en) * 2009-03-31 2012-01-03 International Business Machines Corporation CMP method
US8691664B2 (en) * 2009-04-20 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Backside process for a substrate
US8916473B2 (en) * 2009-12-14 2014-12-23 Air Products And Chemicals, Inc. Method for forming through-base wafer vias for fabrication of stacked devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201013771A (en) * 2008-09-30 2010-04-01 Dupont Air Products Nano Materials Llc Method for forming through-base wafer vias in fabrication of stacked devices

Also Published As

Publication number Publication date
KR20140012660A (ko) 2014-02-03
EP2684213A1 (en) 2014-01-15
US20130344696A1 (en) 2013-12-26
WO2012123839A1 (en) 2012-09-20
EP2684213A4 (en) 2014-11-26
US9496146B2 (en) 2016-11-15
TW201250809A (en) 2012-12-16

Similar Documents

Publication Publication Date Title
KR102422713B1 (ko) 세리아-코팅된 실리카 연마재를 사용하는 배리어 화학 기계적 평탄화 슬러리
JP6771060B2 (ja) 腐食防止剤としてベンゾトリアゾール誘導体を含む化学的機械研磨組成物
JP6096670B2 (ja) 酸化ケイ素誘電体膜およびポリシリコン膜を含有する基板を化学的機械的に研磨するための水性研磨組成物および方法
JP6023125B2 (ja) 化学的機械的研磨スラリー組成物およびそれを使用した銅のための方法およびシリコン貫通ビア適用
TWI538971B (zh) 用於電子、機械及光學裝置之化學機械研磨基材之水性研磨組成物及方法
KR101100951B1 (ko) 스택 장치의 제작에서 베이스 웨이퍼 관통 비아를 형성시키는 방법
EP3169737B1 (en) A chemical mechanical polishing (cmp) composition
JP6125507B2 (ja) グリコシドを含む化学機械研磨（ｃｍｐ）組成物
US20080257862A1 (en) Method of chemical mechanical polishing of a copper structure using a slurry having a multifunctional activator
KR100956216B1 (ko) 구리의 화학 기계적 평탄화를 위한 조성물
JP2007318152A (ja) 銅／タンタル基体に有用な化学的機械研磨スラリー
JP7388842B2 (ja) 低ディッシングおよび低浸食トポグラフィを伴うタングステン化学機械平坦化（ｃｍｐ）
TWI606102B (zh) 包含蛋白質之化學機械拋光組合物
TWI570796B (zh) 用於形成穿底晶圓貫孔的方法
WO2017114309A1 (zh) 一种化学机械抛光液及其应用
RU2589482C2 (ru) Водная полирующая композиция и способ химико-механического полирования подложек, имеющих структурированные или неструктурированные диэлектрические слои с низкой диэлектрической постоянной
EP2847785A1 (en) Process for manufacture of semiconductor devices
US10043678B2 (en) Metal film polishing slurry composition, and method for reducing scratches generated when polishing metal film by using same
EP2662885A1 (en) A process for the manufacture of semiconductor devices comprising the chemical mechanical polishing (cmp) of iii-v material in the presence of a cmp composition comprising a compound containing an n-heterocycle
TWI565770B (zh) 水性研磨組成物及用來化學機械研磨具有經圖案化或未經圖案化低ｋ介電層之基板之方法
EP3234049B1 (en) Chemical mechanical polishing (cmp) composition for high effective polishing of substrates comprising germanium

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees