TWI534816B - 非揮發性記憶體裝置以及用於該記憶體裝置之抹除方法 - Google Patents

Description

非揮發性記憶體裝置以及用於該記憶體裝置之抹除方法

本發明係關於非揮發性記憶體裝置，更詳而言之，係用於抹除非揮發性記憶體裝置中之記憶體胞資料。

本發明係2004年八月三十日提交國際申請案PCT/JP2004/012486的延續，該申請案並未依據PCT第21(2)章以英文方式公開。在日本未審核專利公開案2002-25280中，如第1圖中所示的非揮發性記憶體裝置的抹除方法，當一個抹除操作開始時，首先，執行一種在抹除(預編程(preprogramming))前寫入的寫入操作於一個區塊(block)中的所有記憶體胞(memory cell)，藉以設定所有記憶體胞的臨限電壓(threshold voltages)為高臨限電壓。接著，對於每個字元線(word line)，將用以抹除資料之抹除脈衝(erase pulse)(S1)施加至連接該字元線之記憶體胞，而第一檢查操作(S2)確認該資料是否已被抹除，第二檢查操作(S3)確認是否發生過抹除(over-erasing)，且當發現過抹除的記憶體胞時，對於該記憶體胞的軟編程(soft-program)操作(S4)就會被執行。對於所有的字元線(word lines)，從步驟S1到S4的過程會被反覆運作。

因為施加抹除脈衝、第二檢查操作、以及軟編程操作會被執 行到各個字元線，在每個位元線(bit line)中唯一的過抹除的記憶體胞會特別明確，而該軟編程操作可以只對過抹除記憶體胞執行。

然而依據2002-25280案，當施加抹除脈衝到區塊中的所有記憶體胞，會因為每個記憶體胞特性的差異等情況而出現關於記憶體胞被過抹除的問題。特別是在2002-25280案中，如第15圖所示，是用一種軟編程分開(soft-program-separated)抹除的方法，其中在執行完對所有字元線抹除操作後才執行軟編程(soft-programming)。由於過抹除出現在同一個位元線而使一記憶體胞有負臨限電壓，如果執行軟編程檢查操作在不同於有負臨限電壓記憶體胞的正常臨限電壓記憶體胞上，則流至該過抹除記憶體胞的電流就會被加在該位元線上，使得在一些情況下，目標記憶體胞(target memory cell)的臨限電壓會被不同的微分放大器(differential amplifier)錯誤判讀。

然而，在上面所述2002-25280案的解決方法中，抹除脈衝的運用、確認過抹除是否發生的抹除檢查操作、當過抹除已被偵測到時的軟編程操作、以及用以偵測其完成之軟編程檢查操作係對每個字元線有次序地執行。因此，先前技術的缺點在於必須對區塊中排列的每個字元線做反覆運作，直到抹除步驟完成，因而耗費大量的時間。對於非揮發性記憶體裝置的加強結合，排列於區塊中字元線數量的增加是可預見的。因此，將來，如果使用該先前技術，抹除步驟的完成將會耗費更多的時間。

本發明可用來解決上述背景技術中至少一個的問題，以及提供一種用於非揮發性記憶體裝置之抹除方法，該非揮發性記憶體裝置能夠在短時間內於非揮發性記憶體裝置中，執行適合的軟編程操作而不會造成資料“1”到過抹除記憶體胞的讀出限界(readout margin)惡化，本發明也提供了一種具有該抹除方法之非揮發性記憶體裝置。

為了達到上述所提的目的，本發明提供了一種透過預定數目的資料輸入/輸出端子而連接多數電性可複寫記憶體胞之非揮發性記憶體裝置之資料抹除方法。該資料抹除方法包括執行對複數個記憶體胞抹除操作的步驟，以及根據對資料輸入/輸出端子之編程操作而施加偏壓，而在抹除操作後不需接連對特定記憶體胞執行程式操作。

於按照本發明之非揮發性記憶體裝置之抹除方法中，執行完電偏壓對共同連接資料輸入/輸出端子預定數目之記憶體胞的應用的抹除操作之後，執行藉由編程操作造成偏壓之應用的編程到過抹除記憶體胞中資料輸入/輸出端子，然而沒有接連執行編程操作於特定記憶體胞。

本發明之另一個目的乃提供一種非揮發性記憶體裝置，其中複數個電性可複寫記憶體胞係透過預定數目的資料輸入/輸出端子而共同連接，該非揮發性記憶體裝置包括透過資料輸入/輸出端子而共同連接的仿記憶體胞(dummy memory cells)，其中，在複數個記憶體胞的資料抹除處理中，在多數記憶體胞抹除操作之後，執行編程操作於仿記憶體胞。

於本發明之非揮發性記憶體裝置中，在執行完藉由電偏壓對 共同連接資料輸入/輸出端子之預定數目的記憶體胞之抹除操作之後，藉由編程操作對透過資料輸入/輸出端子而共同連接之仿記憶體胞的執行，施加因編程操作的偏壓到過抹除記憶體胞的資料輸入/輸出端子，於是執行編程。

根據本發明之非揮發性記憶體裝置之抹除方法，在大量執行包括共同連接輸入/輸出端子之預定數目的記憶體胞的多數記憶體胞的抹除操作之後，同時避免記憶體胞在一種過抹除態(over-erased state)中的不良影響，能夠執行編程操作以恢復過抹除記憶體胞之臨限值。

當在正常抹除態的記憶體胞和在過抹除態的記憶體胞共同連接至資料輸入/輸出端子時，對正常抹除態的記憶體胞抹除之後的檢查操作中，會有下述情況發生，流過過抹除態的記憶體胞電流會增加，而常態的記憶體胞會被錯誤判定為在過抹除態的記憶體胞。然而，即使在這個情況下，因為沒有編程操作被接連對同樣的記憶體胞執行。編程不會由於錯誤判定的編程操作而過度執行於正常抹除態的記憶體胞。其中在常態的記憶體胞被帶到過度編程態(excessively programmed state)的情況，或者是編程操作的完成因為大量的記憶體胞被連接到同一位元線而無法被偵測到的情況，均可以被避免。

除此之外，因為可以避免不必要的編程操作，所以對於其他記憶體胞的干擾現象也可以被減至最小。特別地，對於記憶體胞的臨限電壓的變化，像是因為閘極干擾(gate-disturb)現象造成臨限電壓的增加，以及因為汲極干擾(drain-disturb)現象造成臨限電壓 的變小，都可以被抑制。

除此之外，因為沒有不必要的編程操作和不必要的編程檢查操作，所以可以實現抹除步驟中時間的減少，同時也可實現抹除步驟中電流消耗的減少。

除此之外，不像2002-25280案中有次序地執行抹除脈衝到每個字元線的應用，避免上述情況發生之先決條件的刪除操作，可以大量執行於多數記憶體胞。與2002-25280案比較，抹除步驟可以在時間少很多的情況下完成。

在執行軟編程操作於記憶體胞之前，藉由執行對仿記憶體胞的編程操作，經由資料輸入/輸出端子而共同連接的過抹除態的記憶體胞，而引起汲極干擾。由此，可以執行一種偽編程(pseudo-program)的操作於過抹除態的記憶體胞，進而去減少或消除該過抹除態。

於此處，干擾現象(disturbance phenomenon)係指因為對閘極或汲極的偏壓應用的浮置閘極情況(floating gate condition)的部份重疊，相似於抹除操作或編程操作的電壓壓力(voltage stress)就被加在記憶體胞上。在編程態的記憶體胞中，閘極電壓因為在浮置閘極(floating gate)累積電荷而是低的(在臨限值是高的)，藉由低電壓閘極偏壓和/或高電壓汲極偏壓，施加一個在抹除操作中相似於此的壓力。在抹除態的記憶體胞中，閘極電壓因為沒有在浮置閘極的電荷而是高的(臨限值是低的)，且藉由高電壓閘極偏壓和/或低電壓汲極偏壓，施加一個相似於在編程操作的壓力。

根據本發明，提供了一種非揮發性記憶體裝置的抹除方法，而該方法能夠在短時間內執行適當軟編程操作於在過抹除態的記 憶體胞，而且不會造成對在非過抹除態的記憶體胞在資料“1”(抹除記憶體胞，即有著低臨限值的記憶體胞)的讀出限界的惡化。

1‧‧‧記憶體胞陣列

3‧‧‧仿記憶體胞陣列

7‧‧‧仿字元驅動程式

9‧‧‧行解碼器

11‧‧‧微分放大器

13‧‧‧參考胞選擇區域

50…5n‧‧‧字元驅動程式

第1圖顯示依照本發明之第一實施例執行抹除步驟之電路示意圖；第2圖顯示依照本發明之第一實施例抹除步驟之流程圖；第3圖顯示在抹除操作後之記憶體胞Id-Vg特性變化圖；第4圖顯示依照本發明之第一實施例當抹除步驟完成之記憶體胞Id-Vg特性圖；第5圖顯示依照本發明之第一實施例之第一修改項，當抹除步驟完成，記憶體胞之Id-Vg特性圖；第6圖顯示依照本發明之第一實施例之第二修改項之抹除步驟流程圖；第7圖顯示依照本發明之第一實施例之第三修改項之抹除步驟流程圖；第8圖顯示依照本發明之第二實施例之第一抹除步驟流程圖；第9圖顯示依照本發明之第二實施例之第二抹除步驟流程圖；第10圖顯示依照本發明之第二實施例之第一具體範例之流程圖；第11圖顯示依照本發明之第二實施例之第二具體範例之流程圖；第12圖顯示依照本發明之第二實施例之第三具體範例(1)之 流程圖；第13圖顯示依照本發明之第二實施例之第三具體範例(2)之流程圖；第14圖顯示依照本發明之第二實施例之第三具體範例(3)之流程圖；以及第15圖顯示依照本發明之第二實施例之第四具體範例之流程圖。

以下，將詳細說明用於非揮發性記憶體裝置之抹除方法以及該非揮發性記憶體裝置，參照附圖第1圖到第15圖。

第1圖說明依照本發明之第一實施例之電路圖，記憶體胞陣列1是由記憶體胞所組成，其中由介於由字元驅動程式(word driver)50至5n選擇得到的字元線WL0到WLn，以及由行解碼器9所選擇的位元線BL0到BLn而在各別相交位置排列記憶體胞。對於各別的記憶體胞，每一行的各別的閘極端子共同連接到一條字元線，而每一行的各別的汲極端子共同連接到一條位元線。

此外，仿記憶體胞的汲極端子連接到位元線，而其閘極端子共同連接到由仿字元驅動程式7(dummy word driver)所控制的仿字元線(dummy word line)DWL，提供此仿記憶體胞，由此形成仿記憶體胞陣列3(dummy memory cell array)。

除此之外，對於所有記憶體胞和所有仿記憶體胞而言，源極端子共同連接到參考電壓ARVSS。此外，由於沒有配置外部位址(external address)，所以仿記憶體胞無法根據外部位址而存取。仿記憶體胞在該抹除步驟中並沒成為抹除目標(erasing target)，因 此，該記憶體胞在抹除步驟中的抹除操作之後的編程操作並沒變成編程目標(program-target)記憶體胞。在抹除操作之後的編程操作，同時利用外部可存取(externally-accessible)正常記憶體胞作為集中記憶體胞(focused memory cells)時，執行編程操作，然而在為了恢復臨限電壓而執行的編程操作中，仿記憶體胞不被選擇且保持非集中記憶體胞。

由行解碼器9所選擇的位元線輸出的資料被輸入到微分放大器11(differential amplifier)，而比較操作(comparing operation)係與經由參考胞選擇區域13(reference cell selecting section)所選擇的參考胞RFC和RFDC其中之一執行。在參考胞選擇區域13中，以藉由控制區域(在圖中並未顯示)所控制的編程控制信號SSP和SDSP為根據，選擇該參考胞RFC以確認排列在記憶體胞陣列1的記憶體胞編程態，且選擇仿參考胞RFDC以確認排列在仿記憶體胞陣列3的記憶體胞編程態。因此，參考胞RFC和RFDC的臨限電壓可以根據有別於前面所述的個別編程操作而做校正。

藉由該比較操作，確認過抹除態的記憶體胞是否存在，而且，如果在過抹除態的記憶體胞存在，就會執行軟編程操作或編程操作，以及確認對每個連接到位元線的記憶體胞的編程態。

因此，在編程期間，像是由熱電子注入(hot-electron injection)方法到記憶體胞的編程，給予控制閘極(字元線或仿字元線)和記憶體胞之汲極一個高電壓，而給予該源極一個低電壓。在軟編程期間，使控制閘極的電壓稍微低於編程電壓的高電壓，給予汲極高電壓，而給予源極低電壓。也就是說，在軟編程期間的記憶體胞於端子間的電壓會比在編程期間的記憶體胞稍微低，而將熱電 子注入到浮置閘極的電子注入率因而變低。因此，軟編程也許需要增加控制閘極電壓到和編程電壓相當的高電壓，使汲極的電壓稍微低於編程電壓的高電壓，且給予源極低電壓。

除此之外，根據本發明，包括本發明之第一實施例，當存在過抹除態的記憶體胞時，對於由軟編程操作而具有正常臨限電壓的記憶體胞相同的恢復方法將敘述於後。然而，不需對軟編程操作做限制，本發明可利用用以恢復任何記憶體胞於由上述編程操作而有正常臨限電壓的記憶體胞的方法。在此情況下，一次編程在過抹除態的記憶體胞，而只有再編程(re-programmed)記憶體胞被抹除。

因為當記憶體胞含有在過抹除態的記憶體胞，每個位元線連接多數記憶體胞到位元線BL0至BLn，除了在過抹除態記憶體胞之外，記憶體胞也被錯誤判定而處於過抹除態。這是因為電流總是經由過抹除態的記憶體胞漏到該位元線(也稱做行漏出電流(column leak current)是可流動的)，所以抹除態的確認也因為藉由微分放大器附加行漏出電流而實現。

再者，當基於錯誤判定且沒有對非選擇過抹除記憶體胞的編程操作或軟編程操作，而執行編程操作或軟編程操作時，編程操作或軟編程操作就會繼續對有正常臨限值的錯誤判定記憶體胞作用。這是因為，當在過抹除態的記憶體胞存在於連接到行解碼器9所選擇的位元線的記憶體胞中，且在位元線流動的全部電流總合比於參考胞RFC流動的還大時，執行編程操作或軟編程操作於有正常臨限值的特定記憶體胞上，這在本質上是不必要的，同時，由於在過抹除態的記憶體胞所產生的問題也並未被排除。

依照本發明之第一實施例，在執行軟編程於單位分區(in units of sector)之前，其中該分區為根據編程控制信號SSP而存在過抹除態的記憶體胞之分區，藉由施加正電壓到字元線WL0至WLn，基於施加正電壓給仿字元線DWL的編程控制信號SSP而對仿記憶體胞執行軟編程操作或編程操作。由於對仿記憶體胞編程操作等等，相似編程操作可以被執行在連接到以汲極干擾現象作為依據的個別位元線上的過抹除態的記憶體胞。

藉由先前抹除操作後對仿記憶體胞執行編程操作等等，對於沒有連接相同位元線之多數記憶體胞的過抹除態記憶體胞，從過抹除態的復原或在過抹除態的釋放都可以實現。當大部份抹除步驟被執行到一個分區或分區群作為一個單位時，抹除操作之後從過抹除態的復原就可以實現。然後可以有效完成後續的軟編程操作，藉以避免不必要的偏壓運用。抹除步驟時間的縮短是可以實現的，而且由於抹除步驟的結果，個別記憶體胞的抹除態可以變的一致。

因此，在編程期間，藉著從控制區域(圖中未顯示)輸出的編程控制信號SSP或SDSP來控制字元驅動程式50至5n或仿字元驅動程式7將字元線WL0至WLn或仿字元線DWL偏壓到正電壓。在這個情況下，字元驅動程式50至5n被同時控制或被位址信號(圖中未顯示)所選擇等等。在抹除過程時的仿記憶體胞中，在對記憶體胞軟編程前，執行軟編程或編程。因此，在編程控制信號SSP之前，輸出編程控制信號SDSP。

在從控制區域(圖中未顯示)輸出的抹除控制信號SER的編程操作等等之前執行的抹除操作中，同時控制字元驅動程式50至 5n，藉以將對已連接之排列在記憶體胞陣列1之記憶體胞的字元線WL0至WLn偏壓到負電壓。在此時，仿驅動程式7不被抹除控制信號SEP所控制，而被連接到仿記憶體胞的仿字元線DWL保持在浮置態(floating state)。

當執行抹除操作到記憶體胞上時，該抹除操作不會執行在仿記憶體胞上。所以，仿記憶體胞不會被帶到過抹除態。因此，當在抹除過程中的抹除操作之後，對仿記憶體胞執行編程操作等等時，會造成對於沒有如此困難編程操作等等的時間無法完成或耗費大量時間。

位元線BL0至BLn係資料輸入/輸出端子的實例，而字元線WL0至WLn係控制端子(control terminal)的實例。除此之外，參考胞RFDC係用以設定對仿記憶體胞的編程確認電壓之專用參考區域之實例，而抹除偏置控制區域包括字元驅動程式50至5n、仿字元驅動程式7、以及由控制區域(圖中未顯示)輸出的控制信號SER。

第2圖顯示抹除步驟的流程圖。當抹除步驟開始時，執行預編程操作(S1)。反覆執行步驟S1直到預編程檢查操作(S2)已確認記憶體胞態改變至預編程態。以此方法，在對抹除態和未抹除態混和的記憶體胞群組的抹除操作之前，所有記憶體胞都被帶到未抹除態。因此，對所有後續的抹除操作的記憶體胞，可以共同執行大量的偏壓應用以執行抹除操作。

在完成預編程(S1、S2)之後，執行抹除操作(S3)。其後，執行APDE的檢查操作(S4)，而如果檢查操作並未通過(S4：F)，就會執行APDE操作。在此處，APDE係恢復過抹除記憶體胞的負臨限 值為正臨限值的方法，其中透過位元線均勻地施加偏壓至所有記憶體胞的各別的汲極，以汲極干擾為根據而特別對於在過抹除態的記憶體胞，實現過抹除態的釋放。同時施加電壓至共用位元線的多數記憶體胞的各別的汲極端子上。除此之外，還存在經由位元線到連接特定位元線之多數記憶體胞的各別的汲極而被執行的APDE方法。在任何一種情況中，藉由具有大概在Ov附近的各別的位元線和施加正偏壓到位元線，具有較高的浮置閘極位能(即較低臨限值)的過抹除記憶體胞會受到汲極干擾的影響，而降低浮置閘極的位能(即升高臨限值)，由此釋放過抹除態。釋放過抹除態的APDE方法與軟編程方法的差異在於APDE經由至少一個或更多位元線而與大量的記憶體胞運作，然而軟編程方法只作用在集中記憶體胞上。雖然APDE方法有高速處理效能，但它的臨限值校正量低。換句話說，軟編程的特性在於雖然有高臨限值校正能力，但並不具備高速的效能。

由通過抹除檢查操作(S4：P，S7：P)的結果，所有記憶體胞被帶到抹除態，或藉由ADPE操作(S5)和ADPE的檢查操作(S6)作為其檢查操作，確認該記憶體胞(S6：P，S7：P)，對於所有記憶體胞，過抹除態藉由APDE操作而釋放。即時在此情況下，過抹除態可保持在一些個別記憶體胞上。因此，對於每個在過抹除態的記憶體胞，藉由軟編程操作(S10)將過抹除態消除是有必要的。

在記憶體胞陣列1(第1圖)排列的大量記憶體胞通常在它們的特性上具有差異。這是因為記憶體胞(快速抹除胞(Fast Erase Cells))容易被在抹除操作的偏壓應用而改變至抹除態，而難以改變到抹除態的記憶體胞(慢速抹除胞(Slow Erase Cells))在記憶體胞陣列1 中被擾亂。於是，由抹除操作(S3)的結果，在抹除態發生變化，一些記憶體胞被帶到過抹除態。該變化是因為即使在從過抹除態恢復的APDE操作(S5)之後，過抹除態可以保持不變。

依照本發明之第一實施例，在軟編程操作(S10)之前，執行仿記憶體胞編程操作(S8)。仿記憶體胞編程操作(S8)連續執行直到仿記憶體胞編程檢查操作(S9)確認的編程操作的完成。

排列仿記憶體胞到連接多數記憶體胞的每個位元線，當應用編程操作到這些仿記憶體胞時，就會施加用以編程的偏壓到位元線上。由於透過位元線來偏壓，汲極干擾現象發生在過抹除態記憶體胞，而相似於編程操作的電壓壓力也會被應用。由此，可以減少過抹除態以降低由過抹除態造成的電流漏泄(current leakage)。藉由以各個記憶體胞的抹除態為根據而對仿記憶體胞的類似編程(program-like)的操作，減少該記憶體胞的過抹除態之後，執行軟編程(S10)和軟編程檢查操作(S11)作為其檢查步驟。

因此，對仿記憶體胞編程操作的電壓條件也許和軟編程操作的電壓條件相同，更適宜地，為了增加對過抹除態的汲極干擾，給予位元線的偏壓可能高過於編程條件的偏壓。

由於步驟A的執行，包括仿記憶體胞編程(S8)和仿記憶體胞編程檢查操作(S9)作為在軟編程操作之前的編程操作(S8)之檢查步驟，可以防止因為在過抹除條件下的記憶體胞而造成在軟編程檢查操作(S11)的錯誤判定，和避免過度軟編程而有效執行軟編程。

在第3圖中，顯示記憶體胞C1至C3和已通過抹除檢查操作(S7)之仿記憶體胞DC之Id-Vg特性圖。該圖顯示汲極電流Id(以 微安培為單位)對於閘極電壓Vg(以伏特為單位)之示意圖。因為所有記憶體胞C1至C3和仿記憶體胞DC已通過抹除檢查操作(S7：P)，這些分佈在對抹除檢查操作之參考電壓VRF_ER之參考曲線左邊。除此之外，因為該記憶體胞已通過APDE檢查操作(S6：P)，所以沒有特性為對負閘極電壓Vg非常干擾和在壓低態(depression state)的記憶體胞存在。然而，記憶體胞C3顯示電流漏泄特性，像是在小電流區域X的副臨限(subthreshold)特性，其中汲極電流Id係相關於0V之閘極電流Vg而流動。此稱做行漏出電流。

雖然傳統方法中係執行軟編程操作以消除該情況，當連接記憶體胞C1至C3到同一位元線時，即使在對沒有電流漏泄發生的任何小電流區域X之記憶體胞C1和C2的檢查操作，會增加記憶體胞C3的行漏出電流。以此方法，在一些情況下，可以執行本質上非必要的軟編程。舉例來說，如於第4圖所顯示之圖表(傳統技術)，因為反覆執行軟編程於不在過抹除態的記憶體胞C1上，同時如之前一樣留下有行漏出電流的記憶體胞C3，記憶體胞C1被過度編程而其Id-Vg特性在某些情況下可以超出對抹除檢查操作之參考電壓VRF_ER之參考曲線。因此，它可近似如圖所示對於讀取檢查操作之參考電壓VRF_ER之參考曲線以惡化對記憶體胞C1資料“1”之讀出限界。

與其相比，依照本發明之第一實施例，在軟編程操作(S10)之前，步驟A包括仿記憶體胞編程操作(S8)，與仿記憶體胞編程檢查操作(S9)。因此，如第4圖所示之圖表(第一實施例)，藉由編程仿記憶體胞編程的方式，直到其Id-Vg特性超過對編程檢查操作 之參考電壓VRF_ER之參考曲線，使得記憶體胞C3從過抹除態恢復或從過抹除態釋放。這此情況下，可以執行軟編程操作到各別的記憶體胞C1至C3，因此允許有效的軟編程的執行。

參考電壓VRF_SP曲線係確認軟編程操作結果的參考曲線。執行軟編程操作於Id-Vg特性曲線在該參考曲線左邊的記憶體胞。由於軟編程操作的結果，Id-Vg特性曲線偏移至右邊而確認軟編程的完成。

如第5圖所示之Id-Vg特性圖表說明第一實施例的修改項。取代第3圖和第4圖中之仿記憶體胞編程檢查操作(S9)之參考電壓VRF_P，該參考電壓VRF_DP高過於在仿記憶體胞編程檢查操作(S9)時為專用參考電壓之參考電壓VRF_P。這可以藉由執行參考胞RFDC編程深過於參考胞RFC編程而實現。

因此，在藉由增加編程操作次數的重複次數或施加較高偏壓到位元線的軟編程之前的仿記憶體胞編程期間，仿記憶體胞可被進一步深深地編程。由依照上述所提的仿記憶體胞編程的結果，可以更確切的執行對在過抹除態的記憶體胞的汲極干擾現象，因此，更確切地復原或減少該過抹除態。除此之外，如果執行充足的偏壓應用，在某些情況，APDE操作變的不必要，而進一步縮短抹除步驟的時間也成為可能。

在第6圖的流程圖中，顯示第一實施例之第二修改項。取代顯示於第2圖之步驟A，在此提供步驟B。步驟B置入於APDE操作(S5)和APDE操作後之APDE檢查操作(S6)之間。步驟B包括了下列各個步驟。

在APDE操作(S5)之後，計數APDE操作之重複次數(S21)，執 行APDE檢查操作(S6)。若檢查操作並未通過(S6：F)，判斷APDE操作之重複次數是否為最大值(S22)。若APDE操作重複次數未達到最大值(S22：N)，流程將回到步驟S5，而再次執行APDE的操作(S5)。若其已達到最大值(S22：Y)，執行仿記憶體胞編程操作(S23)。仿記憶體胞編程會重複運作直到通過仿記憶體胞檢查操作(S24：F)，根據通過(S24：P)，執行APDE檢查操作(S25)。若APDE檢查操作未通過(S25：F)，流程將回到仿記憶體胞編程操作(S23)，而若通過(S25：P)，流程將回到抹除檢查操作(S7)。若抹除檢查操作未通過(S7：F)，流程將回到抹除操作(S3)，如此，流程重複運作。若通過(S7：P)，軟編程操作(S26)會重複執行直到軟編程檢查操作(S27)通過。

在一些非揮發性記憶體中，在抹除操作(S3)之後記憶體胞特性的變化可以在按照APDE操作(S5)而被復原或減少的範圍之內。在該情況下，藉由設定一些APDE操作的重複次數(S5)(S22)，而不執行仿記憶體胞編程操作(S23)和該檢查操作(S24)，則可以完成記憶體胞抹除操作。除此之外，記憶體胞的復原緩慢表現在過抹除態記憶體胞的情況下，即使重複APDE的操作以施加偏壓給整個記憶體胞陣列1，復原可能無法有效達成。藉著事先設定一些APDE操作的重複次數(S5)，以及藉由當其超出時執行仿記胞編程操作(S23)，可以有效復原在過抹除態記憶體胞。

在第7圖之流程圖中，顯示第一實施利之第三修改項。提供步驟C以取代第2圖所示之流程圖之步驟A。相似於步驟A，步驟C置於抹除檢查操作(S7)和軟編程操作(S10)之間。步驟C包括，除步驟A的仿記憶體胞編程操作(S8)和仿記憶體胞編程檢查操作 (S9)之外，還有在介於仿記憶體胞編程操作(S8)和仿記憶體胞編程檢查操作(S9)之間編程(S8)控制仿記憶體胞連續編程次數的步驟(S31)。

在第2圖之流程圖中，對於每一個仿記憶體胞編程操作(S8)執行仿記憶體胞編程檢查操作(S9)以確認對於仿記憶體胞的每一個編程操作之仿記憶體胞狀況。然而，在第三修改項中，執行一種對每個仿記憶體胞編程操作之預定次數之檢查操作。當仿記憶體胞特性改變不足夠時與/或對仿記憶體胞單一編程操作之實例不能充足執行在記憶體胞中的汲極干擾現象時，若提供一個設定值使得以預定次數連續執行編程操作，則可以有效執行仿記憶體胞編程檢查操作(S9)以確認仿記憶體胞之編程態或從過抹除態記憶體胞之復原態。

在第8圖和第9圖中，顯示依照第二實施例之抹除步驟。此處提供可以防止非必要地連續執行對特定記憶體胞的軟編程之抹除方法，即使當已連接過抹除態之記憶體胞到同一位元線時，藉此防止因為過度編程操作而使資料“1”讀出限界的惡化，且不會錯誤判定軟編程目標記憶體胞(target memory cell)的編程態。

第8圖顯示第一種方法。該方法係關於軟編程處理為連續運作直到所有記憶體胞通過軟編程檢查操作，同時對每個軟編程操作有次序地改變記憶體胞為目標(target)。下文中將以軟編程處理1表示第一種方法。

當軟編程處理1開始時，位址初始化(address initialization)最先被執行(S41)。接著對與初始位址(initialized address)相對應的記憶體胞(S42)執行軟編程檢查操作。若檢查操作並未通過(S42：F)， 則執行軟編程操作(S43)，且不需檢查關於編程態的操作，位址就會增值(S45)。執行軟編程操作於藉由位址增值(address increment)所選擇之新記憶體胞(S42)。若檢查操作通過(S42：P)，則判斷所有藉由位址而選擇之記憶體胞是否已通過檢查操作(S44)，而若有未通過檢查操作的記憶體胞(S44：N)，則位址會逐步增值(S45)且再重複該流程。反應於所有通過檢查操作(S44：Y)的記憶體胞，結束該流程。

第9圖顯示第二種方法。該方法為，當有次序地改變各個軟編程操作的記憶體胞時，當已對所有記憶體胞執行軟編程時(即位址循環返回(looping back the addresses))，則結束該流程。下文中將以軟編程處理2表示第二種方法。

在軟編程處理2中，相似於軟編程處理1，執行步驟S41至S43和步驟45。然而，在軟編程處理2中，提供步驟S51以取代軟編程處理1的步驟S44。即反應通過在步驟S42之軟編程檢查操作(S42：P)，判斷所有位址是否被位址增值所選擇。若有未選擇位址(S51：N)，則步驟S45會增值位址且進一步重複流程，而反應於已選擇所有的位址(即位址循環返回)(S51：Y)，則結束該流程。

於此處，當完成軟編程(S43)之後，再次執行軟編程(S43)時，成為軟編程目標的集中記憶體胞(focused memory)由增值位址(S45)更新。即在下一個軟編程操作(S43)中成為軟編程操作目標的集中記憶體胞係在目前的軟編程操作中為非集中記憶體胞(non-focused memory)。

在第10至14圖中，顯示根據軟編程處理置入位置和/或軟編程處理之間(軟編程處理1和2之間)對比之具體實例之抹除步驟 流程圖。第10圖顯示第一具體實例，第11圖顯示第二具體實例，而第12圖至第14圖顯示第三具體例。

第10圖之第一具體實例係以步驟S1至S7之抹除步驟之流程圖來說明軟編程處理1之置入位置之具體實例。在完成軟編程操作的軟編程處理1可以被適當置入接連的抹除步驟。一種置入情況，在預編程操作(S1)和其檢查操作(S2)之後，以及在執行抹除操作(S3)和APDE操作(S5)之後(第10圖，位置(I))；或執行APDE操作(S5)之後之APDE檢查操作(S6)之後的一種置入情況(第10圖，位置(Ⅱ))；或抹除檢查操作(S7)之置入情況(第10圖，位置(Ⅲ))，等等皆可以考慮。

第11圖之第二具體實例係抹除步驟之流程圖，在APDE操作(S5)之後置入軟編程處理1或2。在APDE操作(S5)之後並沒有提供APDE之檢查操作，而且，以執行在軟編程處理1或2之軟編程檢查操作(S61)取代APDE之檢查操作。此外，當於軟編程處理1或2之後執行抹除檢查操作(S52)，且若抹除檢查操作未通過，則軟編程處理1或2(S61)會再次重複(第11圖，位置(IV))或在執行APDE檢查操作(S4)之後、APDE操作(S5)之前(第11圖，位置(V))重複。

第12至14圖之第三具體實例(1)至(3)係以下情況之流程圖，在步驟S1至S7之抹除步驟之流程圖中，置入軟編程處理1或2於抹除操作(S3)和APDE檢查操作(S4)之間。

第12圖所示之第三種具體實例(1)係軟編程處理1(S71)之置入之情況。在該情況中，在抹除操作(S3)之後，在APDE檢查操作(S4)前完成軟編程操作。

第13圖所示之第三種具體實例(2)係軟編程處理2(S81)之置入之情況。在該情況中，在抹除操作(S3)之後，在APDE檢查操作(S4)前對所有記憶體胞執行一次軟編程操作。

第14圖所示之第三種具體實例(3)係對軟編程處理2(S91)，提供判斷預定次數的步驟(S92)，且以預定次數重複軟編程處理2(S91)。在該情況下，在抹除操作(S3)之後，在APDE檢查操作(S4)前對所有記憶體胞執行預定次數(S92)的軟編程操作(S91)。

第15圖之第四具體實例係下面所述之流程圖，在步驟S1至S7之抹除步驟之流程圖中，對所有記憶體胞執行不超過預定次數之軟編程處理2，而且，當軟編程處理執行超過預定次數時，則執行APDE操作。

當APDE操作(S5)之後執行的APDE檢查操作通過時(S6：P)，則執行軟編程操作2(S101)。若其軟編程檢查操作未通過(S102：F)，則判斷對所有記憶體胞執行一次軟編程的軟編程處理2(S101)之處理次數(S103)。若其低於預定次數(S103：N)，則流程將再次回到軟編程處理2(S101)。若已達到預定次數(S103：Y)，則執行APDE操作(S104)，且重複執行直到APDE檢查操作(S105)通過(S105：P)。當檢查操作通過時，流程再次回到軟編程處理2(S101)。當關於軟編程處理2(S101)的軟編程檢查操作通過(S102：P)時，則流程移到抹除檢查操作(S7)。

根據本發明實施例，由上述說明是清楚易懂的，藉由對仿記憶體胞執行編程操作等等，可以引起共同連接位元線BL0至BLn之在過抹除態的記憶體胞中干擾現象。因此，執行偽編程操作於在過抹除態之記憶體胞以實現從過抹除態復原或過抹除態的清 除。

除此之外，在正常抹除態之記憶體胞和在過抹除態之記憶體胞共同連接到位元線BL0至BLn的情況下，因為沒有連續執行編程操作等等於相同的記憶體胞，所以過度編程操作等等就不會被基於錯誤判定的編程操作等等而執行於在正常態記憶體胞。因此，依照本發明的操作可以避免下列所述情況，對於在正常態的記憶體胞，資料“1”讀出限界的惡化的情況，或因為連接在過抹除態的大量記憶體胞，而編程操作等等的完成無法被偵測到的情況。

可以對大量多數記憶體胞執行抹除操作，且相較於有次序地對每個字元線執行抹除脈衝應用，依照本發明之抹除步驟可以在短時間內完成。在此，藉由大量抹除操作，如果提供多數字元線就會產生本發明的作用。

除此之外，理所當然的，本發明並不侷限於上述實施例，在不偏離本發明之要點，可以做各別的改進和修正。

舉例來說，APDE操作和軟編程操作都是實現從過抹除態復原的偏壓應用方法之實例，理所當然的，兩者之間應用的順序也不侷限於上述之實施例。再者，應用次數和運用情況也可以有所改變。除此之外，若提供一軟編程操作，省略APDE操作也是有可能做到的。

除此之外，參考胞RFC和RFDC可能是記憶體胞結構，或可能不是記憶體胞結構。

而且，參考胞RFC和RFDC可以在記憶體胞陣列排列且連接到微分放大器(differential amplifier)，或參考胞RFC和RFDC可以 經由位元線或參考位元線連接到微分放大器。

因此，雖然如編程或軟編程之寫入操作的方法已敘述為用熱電子注入方式，但也可以用Fowler-Nordheim穿隧(tunneling)方法。再者，雖然已經敘述過浮置閘極之記憶體胞，這些記憶體胞亦可能為ONO結構等等之記憶體胞。

1‧‧‧記憶體胞陣列

3‧‧‧仿記憶體胞陣列

7‧‧‧仿字元驅動程式

9‧‧‧行解碼器

11‧‧‧微分放大器

13‧‧‧參考胞選擇區域

50…5n‧‧‧字元驅動程式

Claims (5)

1. 一種非揮發性記憶體裝置(non-volatile memory device)之資料抹除方法，藉由預定數目之資料輸入/輸出端子而連接複數個電性可複寫記憶體胞至該非揮發性記憶體裝置，該資料抹除方法包括以下步驟：在該複數個記憶體胞上執行抹除操作；以及在該抹除操作後，施加與編程操作有關之偏壓到該等資料輸入/輸出端子，而不接連執行編程操作於該複數個記憶體胞中的任何一個記憶體胞上，其中，該編程操作係軟編程操作，並且其中，施加該偏壓之該步驟包括以下步驟：重複執行編程操作於該複數個記憶體胞中之一個記憶體胞；其後執行該編程操作到該複數個記憶體胞中的其他記憶體胞；執行軟編程檢查操作於該複數個記憶體胞的各個記憶體胞；以及視該軟編程檢查操作對於該複數個記憶體胞的各個記憶體胞的結果而定，執行軟編程操作於該複數個記憶體胞的上述一個記憶體胞，其中，執行該軟編程操作之該步驟係在執行刪除後自動程式干擾(APDE)操作之步驟後執行。
2. 如申請專利範圍第1項之資料抹除方法，其中，執行軟編程檢查操作之該步驟係包括以該APDE操作之結果連同該軟編程操作之結果執行軟編程檢查操作之步驟。
3. 如申請專利範圍第1項之資料抹除方法，其中，該等資料輸入/輸出端子係該等記憶體胞之汲極端子和組成位元線。
4. 一種非揮發性記憶體裝置之資料抹除方法，藉由預定數目之資料輸入/輸出端子而連接複數個電性可複寫記憶體胞至該非揮發性記憶體裝置，該資料抹除方法包括以下步驟：在該複數個記憶體胞上執行抹除操作；以及在該抹除操作後，施加與編程操作有關之偏壓到該等資料輸入/輸出端子，而不接連執行編程操作於該複數個記憶體胞中的任何一個記憶體胞上，其中，該編程操作係軟編程操作，並且其中，施加該偏壓之該步驟包括以下步驟：重複執行編程操作於該複數個記憶體胞中之一個記憶體胞；其後執行該編程操作到該複數個記憶體胞中的其他記憶體胞；執行軟編程檢查操作於該複數個記憶體胞的各個記憶體胞；以及視該軟編程檢查操作對於該複數個記憶體胞的各個記憶體胞的結果而定，執行軟編程操作於該複數個記憶體胞的上述一個記憶體胞，其中，執行該軟編程操作之該步驟係在執行刪除後自動程式干擾(APDE)操作之步驟前執行。
5. 如申請專利範圍第4項之資料抹除方法，其中，執行該APDE操作之該步驟係包括回應於執行該軟編程操作之預定次數而執行該APDE操作之步驟。