CN103000224A - 一种对存储器芯片进行擦除的方法 - Google Patents
一种对存储器芯片进行擦除的方法 Download PDFInfo
- Publication number
- CN103000224A CN103000224A CN2011102748507A CN201110274850A CN103000224A CN 103000224 A CN103000224 A CN 103000224A CN 2011102748507 A CN2011102748507 A CN 2011102748507A CN 201110274850 A CN201110274850 A CN 201110274850A CN 103000224 A CN103000224 A CN 103000224A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- memory chip
- bit line
- wiped
- grid end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000012795 verification Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 7
- 230000007306 turnover Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种对存储器芯片进行擦除的方法，将存储器芯片的共源极从接地方式改为接限流装置，该方法包括：对存储单元中的块进行预编程；对所有的存储单元进行擦除；对擦除之后的存储单元进行验证；以及以位线为单位进行软编程验证。利用本发明，在有效缩短擦除时间的同时，由于限流装置的使用，使得虽然同时对多个单元进行擦除，也不会使流过存储单元的电流过大而使存储单元被破坏，这使得擦除操作的可靠性也得到了保证，所以特别适用大容量存储器芯片。
Description
技术领域
本发明涉及集成电路和非易失性存储器芯片技术领域，特别涉及一种对存储器芯片进行擦除的方法。
背景技术
非易失性存储器是一个发展很快的领域，现在用于非易失性存储器芯片中的存储器件多采用浮栅结构存储器件，对该浮栅结构存储器件进行擦除多采用电可擦除方式。在擦除时，是在浮栅上加上负偏压，同时在衬底上加上正偏压，进而将浮栅上的电子移除，实现对该浮栅结构存储器件的擦除。
对浮栅存储器件进行擦除存在的一个问题是过擦除现象。当浮栅上的电子被移除过多时，就会出现过擦除，此时浮栅上就会存在一定量的正电荷，使得存储器件处于微开启的状态，在器件沟道中会有漏电流存在。这样会引起误读现象，而且会对下一次编程造成阻碍，因为如果要编程完全，需要往浮栅上加入比正常情况下更多的电子以中和浮栅上存在的正电荷。
对于存在过擦除现象的存储单元，需要进行软编程，即将浮栅上多余的正电荷除去，使存储单元恢复到正常的情况。软编程时在栅极端加上比编程时低的正电压，在漏极端加上一定的正电压，这样沟道中流过一定的电流，其中的一些电子会被捕获到浮栅上，进而中和过擦除时在浮栅上留下的正电荷。
现有常用的对存储器芯片进行擦除的方法如图1所示，首先对需要擦除的存储单元进行预编程，然后进行擦除操作，之后针对位元(Byte)进行擦除验证，软编程和软编程验证也是Byte-by-Byte。该方法具体描述如下：
(1)对所选中的块(Sector)进行预编程，即在存储单元的栅端和漏端分别加适当的正电压(如分别为7V和4V)，使存储单元沟道中流过电流，电流中的电子被浮栅捕获，因而将选中的所有存储单元编程至0；
(2)对所有的存储单元进行擦除，即在存储单元的栅端加适当的负压(如-9V)，衬底加适当的正亚(如7V)，将浮栅上的电子除去，因而将所有存储单元擦除至1；
(3)对擦除之后的存储单元进行验证，即以Byte为单位，在存储单元的栅端和漏端分别加适当的正压(如分别加5V和1V)，通过读取流过存储单元中的电流判断是否擦除成功。如果擦除成功，则将Byte地址置零，转入过擦除验证，否则对Sector再次进行擦除。如果对同一个Sector的擦除次数超过一定的次数如MAX(8)次，为了防止对一些正常单元造成损害，一般认为擦除出错，则产生错误信息，退出擦除；
(4)以Byte为单位进行过擦除验证(即软编程验证)，即以Byte为单位，在存储单元的栅端和漏端分别加适当的正压(如分别加5V和1V)，通过读取流过存储单元中的电流判断是否擦除成功。如果通过，则转入下一个Byte地址；否则对该Byte进行软编程，再转过擦除验证；如果对同一Byte的软编程次数超过Maxu次，则返回错误信息，进入下一个Byte地址，直至选中的Sector中最后那个Byte。
对于存储容量小的存储芯片来说，这种方法可靠性高，而且时间也在合理的范围内，是一种不错的选择。但是当存储容量变大时，这种方法操作起来将消耗较长的时间，这对于存储器芯片的使用将是严重的缺点。
发明内容
(一)要解决的技术问题
针对现有擦除方法时间过长的问题，本发明的主要目的在于提供一种对存储器芯片进行擦除的方法，以缩短擦除时间，并保证芯片的可靠性。
(二)技术方案
为了达到上述目的，本发明提出了一种对存储器芯片进行擦除的方法，将存储器芯片的共源极从接地方式改为接限流装置，该方法包括：对存储单元中的块进行预编程；对所有的存储单元进行擦除；对擦除之后的存储单元进行验证；以及以位线为单位进行软编程验证。
上述方案中，所述将存储器芯片的共源极从接地方式改为接限流装置，是将存储器芯片的存储单元的源端连接于限流装置的漏端。
上述方案中，所述对存储单元中的块进行预编程包括：在存储单元的栅端和漏端分别加正电压，使存储单元沟道中流过电流，电流中的电子被浮栅捕获，因而将存储单元编程至0。所述在存储单元的栅端加正电压为7V，在存储单元的漏端加正电压为4V。
上述方案中，所述对所有的存储单元进行擦除包括：在存储单元的栅端加负压，在衬底加正压，将浮栅上的电子除去，因而将所有的存储单元擦除至1。所述在存储单元的栅端加负压为-9V，在衬底加正压为7V。
上述方案中，所述对擦除之后的存储单元进行验证包括：以位线为单位，在存储单元的栅端和漏端分别加正压，通过读取流过存储单元中的电流判断是否擦除成功，如果擦除成功，则将位线地址置零，转入过擦除验证，否则对块再次进行擦除；如果对同一个块的擦除次数超过一定的次数，则认为擦除出错，产生错误信息，退出擦除。所述在存储单元的栅端加正电压为5V，在存储单元的漏端加正电压为1V。
上述方案中，所述以位线为单位进行软编程验证包括：以位线为单位，在存储单元的栅端和漏端分别加正压，通过读取流过存储单元中的电流判断是否擦除成功，如果擦除成功，则转入下一个位线地址；否则对该位线进行软编程，再转过擦除验证；如果对同一条位线的软编程次数超过设定的最大次数，则返回错误信息，进入下一个位线地址，直至选中的块中最后一条位线。所述在存储单元的栅端加正电压为5V，在存储单元的漏端加正电压为1V。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明相对现有常用的对存储器芯片进行擦除的方法，不需要对电路做大的改动，只需要将原有存储器阵列的共源极从接地方式改为接限流装置，限流装置如图3所示，存储单元320的源端与限流装置322的漏端相连，这易于实现。
2、在有效缩短擦除时间的同时，由于限流装置的使用，使得虽然同时对多个单元进行擦除，也不会使流过存储单元的电流(镜像作用使该电流与限流装置中的电流成比例)过大而使存储单元被破坏，这使得擦除操作的可靠性也得到了保证，所以特别适用大容量存储器芯片。
附图说明
图1是现有常用的对存储器芯片进行擦除的方法流程图；
图2是依照本发明实施例的对存储器芯片进行擦除的方法流程图；
图3是依照本发明实施例的限流装置的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提出的对存储器芯片进行擦除的方法，其基本思想是在擦除验证、软编程和软编程验证时都针对一条位线(Bit line)，并将存储器芯片的共源极从接地方式改为接限流装置，具体包括：对存储单元中的块进行预编程；对所有的存储单元进行擦除；对擦除之后的存储单元进行验证；以及以位线为单位进行软编程验证。
为使擦除验证和软编程验证时流过存储单元的电流过大而使单元和电路受损，在存储单元的源端加入限流装置。为了保证软编程的可靠性，在存储单元的源端添加限流装置，使软编程电流不超过某一数值，这样在恒定电流的情况下，存在过擦除现象的单元相对于没有存在过擦除现象的单元，将流过更多的电流，使软编程主要集中于存在过擦除现象的单元上。在字线方向加入适当的控制电路，使得在擦除验证、软编程验证和软编程时选中所有的字线。
图2是依照本发明实施例的对存储器芯片进行擦除的方法流程图，该方法具体描述如下：
(1)对所选中的块(Sector)进行预编程，即在存储单元的栅端和漏端分别加适当的正电压(如分别为7V和4V)，使存储单元沟道中流过电流，电流中的电子被浮栅捕获，因而将选中的所有存储单元编程至0；
(2)对所有的存储单元进行擦除，即在存储单元的栅端加适当的负压(如-9V)，衬底加适当的正亚(如7V)，将浮栅上的电子除去，因而将所有存储单元擦除至1；
(3)对擦除之后的存储单元进行验证，即以位线(Bit line)为单位，在存储单元的栅端和漏端分别加适当的正压(如分别加5V和1V)，通过读取流过存储单元中的电流判断是否擦除成功。如果擦除成功，则将Bitline地址置零，转入过擦除验证，否则对Sector再次进行擦除。如果对同一个Sector的擦除次数超过一定的次数如MAX(8)次，一般认为擦除出错，则产生错误信息，退出擦除；
(4)以Bit line为单位进行过擦除验证(即软编程验证)，即以Bit line为单位，在存储单元的栅端和漏端分别加适当的正压(如分别加5V和1V)，通过读取流过存储单元中的电流判断是否擦除成功。如果通过，则转入下一个Bit line地址；否则对该Bit line进行软编程，再转过擦除验证；如果对同一条Bitline的软编程次数超过设定的最大次数(Maxu)，则返回错误信息，进入下一个Bit line地址，直至选中的Sector中最后一条Bit line。
为了使上述方案中的擦除验证、过擦除验证和软编程可靠性提高，本发明提出了在存储单元的源端加限流装置的解决方案。图3是依照本发明实施例的限流装置的示意图，其中器件第一晶体管310、过第二晶体管312和限流装置322起到镜像作用，存储单元320的源端与限流装置322的漏端连接。这是一个电流镜结构，通过Vload控制第一晶体管310的电流，通过第二晶体管312和限流装置322组成的电流镜将第一晶体管310的电流镜像到限流装置322中；限流装置322的漏端接存储单元320的源端。根据镜像电路的原理可知流过存储单元320的电流与流过第一晶体管310的电流成比例，因而采用这样一种结构可以通过控制第一晶体管310的电流而有效地控制流过存储单元320的电流，可以保护电路和存储单元，同时由于电流是恒定的，所以在软编程的时候，电流更趋向流过存在过擦除现象的单元，使得软编程效率和可靠性都得到提高。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种对存储器芯片进行擦除的方法，其特征在于，将存储器芯片的共源极从接地方式改为接限流装置，该方法包括：
对存储单元中的块进行预编程；
对所有的存储单元进行擦除；
对擦除之后的存储单元进行验证；以及
以位线为单位进行软编程验证。
2.根据权利要求1所述的对存储器芯片进行擦除的方法，其特征在于，所述将存储器芯片的共源极从接地方式改为接限流装置，是将存储器芯片的存储单元的源端连接于限流装置的漏端。
3.根据权利要求1所述的对存储器芯片进行擦除的方法，其特征在于，所述对存储单元中的块进行预编程包括：
在存储单元的栅端和漏端分别加正电压，使存储单元沟道中流过电流，电流中的电子被浮栅捕获，因而将存储单元编程至0。
4.根据权利要求3所述的对存储器芯片进行擦除的方法，其特征在于，所述在存储单元的栅端加正电压为7V，在存储单元的漏端加正电压为4V。
5.根据权利要求1所述的对存储器芯片进行擦除的方法，其特征在于，所述对所有的存储单元进行擦除包括：
在存储单元的栅端加负压，在衬底加正压，将浮栅上的电子除去，因而将所有的存储单元擦除至1。
6.根据权利要求5所述的对存储器芯片进行擦除的方法，其特征在于，所述在存储单元的栅端加负压为-9V，在衬底加正压为7V。
7.根据权利要求1所述的对存储器芯片进行擦除的方法，其特征在于，所述对擦除之后的存储单元进行验证包括：
以位线为单位，在存储单元的栅端和漏端分别加正压，通过读取流过存储单元中的电流判断是否擦除成功，如果擦除成功，则将位线地址置零，转入过擦除验证，否则对块再次进行擦除；如果对同一个块的擦除次数超过一定的次数，则认为擦除出错，产生错误信息，退出擦除。
8.根据权利要求7所述的对存储器芯片进行擦除的方法，其特征在于，所述在存储单元的栅端加正电压为5V，在存储单元的漏端加正电压为1V。
9.根据权利要求1所述的对存储器芯片进行擦除的方法，其特征在于，所述以位线为单位进行软编程验证包括：
以位线为单位，在存储单元的栅端和漏端分别加正压，通过读取流过存储单元中的电流判断是否擦除成功，如果擦除成功，则转入下一个位线地址；否则对该位线进行软编程，再转过擦除验证；如果对同一条位线的软编程次数超过设定的最大次数，则返回错误信息，进入下一个位线地址，直至选中的块中最后一条位线。
10.根据权利要求9所述的对存储器芯片进行擦除的方法，其特征在于，所述在存储单元的栅端加正电压为5V，在存储单元的漏端加正电压为1V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102748507A CN103000224A (zh) | 2011-09-16 | 2011-09-16 | 一种对存储器芯片进行擦除的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102748507A CN103000224A (zh) | 2011-09-16 | 2011-09-16 | 一种对存储器芯片进行擦除的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103000224A true CN103000224A (zh) | 2013-03-27 |
Family
ID=47928695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102748507A Pending CN103000224A (zh) | 2011-09-16 | 2011-09-16 | 一种对存储器芯片进行擦除的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103000224A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653085A (zh) * | 2015-10-30 | 2017-05-10 | 爱思开海力士有限公司 | 储存器件、具有储存器件的存储***及其操作方法 |
| CN106971760A (zh) * | 2017-04-01 | 2017-07-21 | 北京兆易创新科技股份有限公司 | 基于nand闪存的阈值电压校验方法、装置和nand存储设备 |
| CN108389601A (zh) * | 2017-02-02 | 2018-08-10 | 三星电子株式会社 | 非易失性存储器装置的软擦除方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031766A (en) * | 1997-09-10 | 2000-02-29 | Macronix International Co., Ltd. | Method and circuit for substrate current induced hot e-injection (SCIHE) approach for VT convergence at low Vcc voltage |
| US6166955A (en) * | 1999-07-09 | 2000-12-26 | Macronix International Co., Ltd. | Apparatus and method for programming of flash EPROM memory |
| US20070019470A1 (en) * | 2005-07-25 | 2007-01-25 | Macronix International Co., Ltd. | Systems and methods for improved programming of flash based devices |
| CN101023497A (zh) * | 2004-08-30 | 2007-08-22 | 斯班逊有限公司 | 非易失性存储装置以及用于该存储装置的擦除方法 |
-
2011
- 2011-09-16 CN CN2011102748507A patent/CN103000224A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031766A (en) * | 1997-09-10 | 2000-02-29 | Macronix International Co., Ltd. | Method and circuit for substrate current induced hot e-injection (SCIHE) approach for VT convergence at low Vcc voltage |
| US6166955A (en) * | 1999-07-09 | 2000-12-26 | Macronix International Co., Ltd. | Apparatus and method for programming of flash EPROM memory |
| CN101023497A (zh) * | 2004-08-30 | 2007-08-22 | 斯班逊有限公司 | 非易失性存储装置以及用于该存储装置的擦除方法 |
| US20070019470A1 (en) * | 2005-07-25 | 2007-01-25 | Macronix International Co., Ltd. | Systems and methods for improved programming of flash based devices |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653085A (zh) * | 2015-10-30 | 2017-05-10 | 爱思开海力士有限公司 | 储存器件、具有储存器件的存储***及其操作方法 |
| CN106653085B (zh) * | 2015-10-30 | 2020-11-10 | 爱思开海力士有限公司 | 储存器件、具有储存器件的存储***及其操作方法 |
| CN108389601A (zh) * | 2017-02-02 | 2018-08-10 | 三星电子株式会社 | 非易失性存储器装置的软擦除方法 |
| CN108389601B (zh) * | 2017-02-02 | 2021-12-07 | 三星电子株式会社 | 非易失性存储器装置的软擦除方法 |
| CN106971760A (zh) * | 2017-04-01 | 2017-07-21 | 北京兆易创新科技股份有限公司 | 基于nand闪存的阈值电压校验方法、装置和nand存储设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102568594B (zh) | 一种非易失存储器的过擦除处理方法和处理*** | |
| US9490018B2 (en) | Extended select gate lifetime | |
| US8363482B2 (en) | Flash memory devices with selective bit line discharge paths and methods of operating the same | |
| CN104011800A (zh) | 用于非易失性存储器阵列的存储器单元的循环耐久性延展 | |
| CN101877244A (zh) | 非易失性现场可编程门阵列 | |
| CN101923900B (zh) | 一种非易失存储器的擦除方法及装置 | |
| CN101430935A (zh) | 闪存中过擦除存储单元的检测方法 | |
| KR20160063493A (ko) | 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 프로그램 방법 | |
| US20150179267A1 (en) | Program vt spread folding for nand flash memory programming | |
| CN104751885B (zh) | Flash芯片及应对flash芯片异常掉电的擦除或编程方法 | |
| CN104376872A (zh) | 一种对快闪存储器擦除中断的处理方法 | |
| US20060098492A1 (en) | Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof | |
| CN103426477A (zh) | 一种NOR Flash 存储器的读方法及装置 | |
| CN103000224A (zh) | 一种对存储器芯片进行擦除的方法 | |
| US20230420066A1 (en) | Performing select gate integrity checks to identify and invalidate defective blocks | |
| KR102119179B1 (ko) | 반도체 장치 및 그 동작 방법 | |
| US20100054044A1 (en) | Method of operating nonvolatile memory device | |
| CN111429961B (zh) | 补偿非易失存储元件编程时电荷流失与源极线偏置的方法 | |
| JP2011146103A (ja) | 半導体記憶装置 | |
| KR20070110634A (ko) | 플래쉬 메모리 장치의 소거 방법 | |
| CN104751893A (zh) | 增强nor型flash可靠性的方法 | |
| US20170351312A1 (en) | Semiconductor device | |
| CN102394108A (zh) | 闪存的编程验证优化方法 | |
| TWI543172B (zh) | 降低記憶體臨限電壓的方法、非揮發性記憶體的抹除操作方法、及使用該方法的非揮發性記憶體 | |
| CN104751884B (zh) | 应对flash芯片异常掉电的读取方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130327 |