TWI512858B - Installation device and installation method - Google Patents

Installation device and installation method Download PDF

Info

Publication number
TWI512858B
TWI512858B TW099108063A TW99108063A TWI512858B TW I512858 B TWI512858 B TW I512858B TW 099108063 A TW099108063 A TW 099108063A TW 99108063 A TW99108063 A TW 99108063A TW I512858 B TWI512858 B TW I512858B
Authority
TW
Taiwan
Prior art keywords
mounting
wafer
circuit pattern
circuit
bonding
Prior art date
Application number
TW099108063A
Other languages
English (en)
Other versions
TW201036077A (en
Inventor
Takayoshi Akamatsu
Katsumi Terada
Hajime Hirata
Original Assignee
Toray Eng Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Eng Co Ltd filed Critical Toray Eng Co Ltd
Publication of TW201036077A publication Critical patent/TW201036077A/zh
Application granted granted Critical
Publication of TWI512858B publication Critical patent/TWI512858B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02Feeding of components
    • H05K13/021Loading or unloading of containers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/0452Mounting machines or lines comprising a plurality of tools for guiding different components to the same mounting place
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)

Description

安裝裝置及安裝方法
本發明是關於安裝積體電路元件等的晶片(chip)零件於電路基板(circuit substrate)之安裝裝置及安裝方法。
近年來,伴隨電子製品的輕量化、小型化,電路基板的圖案(pattern)的微細間距(fine pitch)化(高精度化、微細化)被進行。對應於該微細間距化的技術被提出在以可剝離的黏著材貼在尺寸穩定性(dimensional stability)佳的補強板的可撓性薄片(flexible film)上,透過形成非常微細的電路圖案(circuit pattern)形成可撓性薄片基板,將晶片零件安裝於該可撓性薄片基板製作成電路基板(例如專利文獻1)。
[專利文獻1]日本國特開2003-298194號公報
這種可撓性薄片基板由於尺寸會因溫度或濕度而變化,故在由補強板剝離形成有微細的電路圖案的可撓性薄片基板前安裝晶片零件。
另一方面,於在可撓性薄片形成電路圖案的曝光製程(exposure process)中,由於曝光機內部的塵埃等使得電路圖案的曝光無法正常被進行,往往一部分的電路圖案會產生缺陷。而且,若在曝光前被塗佈於可撓性薄片的光阻(resist)未充分附著於可撓性薄片,則由於曝光後的蝕刻(etching)使得一部分的電路圖案變成不良而顯現。
因此,曝光製程及緊接著曝光製程的加工製程完了的可撓性薄片基板在檢查製程被檢查各電路圖案的缺陷的有無。此時,在不良電路圖案處附加有不良標記(bad mark),在製程管理資料記錄有不良。
在安裝晶片零件於電路圖案的製程中,一邊確認該不良標記或製程管理資料,一邊進行晶片零件的安裝。晶片零件被安裝於正常電路圖案,不被安裝於不良電路圖案。不良電路圖案的產生不規則。
若想使用習知的安裝裝置(定位晶片零件與基板的電路圖案,以接合工具(bonding tool)一個一個地將晶片零件安裝於電路圖案的裝置)安裝晶片零件於這種電路基板,則跳過(skip)不良電路圖案的處理變的煩雜,縮短安 裝作業時間(tact time)變的困難。
而且,即使為了縮短安裝作業時間而以複數個接合工具安裝晶片零件,也因想嘗試複數個接合工具對一片電路基板進行安裝而產生動作時的干涉造成的等候時間,無法有效地進行安裝作業。特別是在電路基板包含有不良電路圖案的情形下,容易引起動作干涉,安裝效率不會提高。
另一方面,在晶片零件的安裝時間包含有將晶片零件由晶片零件的供給部運送到接合工具的時間、晶片零件與電路圖案的對準所需的時間、將晶片零件加壓及加熱並安裝於電路圖案的時間等。特別是晶片零件的運送的時間在全體的安裝時間之中佔大的比例。因此,以複數個接合工具進行晶片零件的安裝的情形若不使在晶片零件的運送的時間不產生等候時間,則有無法縮短全體的安裝作業時間的問題。亦即,僅增加接合工具仍無法縮短安裝作業時間。
因此,本發明的課題為提供一種安裝裝置及安裝方法,即使複數個電路圖案形成於電路基板,在形成的電路圖案之中包含有不良電路圖案,也能縮短晶片零件的安裝作業時間。
為了解決上述課題,記載於申請專利範圍第1項的發明是一種安裝裝置,安裝晶片零件於形成有複數個電路圖案的電路基板的電路圖案,具備複數個安裝晶片零件於電路基板的各電路圖案之接合工具,對電路基板上的安裝晶片零件的區域,各接合工具具 有:僅前述各接合工具可安裝晶片零件之專用安裝區域;與前述各接合工具接鄰的接合工具的彼此可安裝晶片零件之共同安裝區域,前述各接合工具具有自前述專用安裝區域開始晶片零件的安裝,由先結束各專用安裝區域的晶片零件的安裝的接合工具將晶片零件安裝於前述共同安裝區域的功能,並且在形成複數個於前述電路基板的電路圖案之中包含有電路圖案成為不良的不良電路圖案,與電路圖案為正常的正常電路圖案,前述各接合工具具備根據預先被檢測的不良電路圖案的資訊,僅安裝晶片零件於電路基板上的前述正常電路圖案的功能。
記載於申請專利範圍第2項的發明是一種安裝裝置,其特徵為在上述發明中,具備:電路基板上的形成有複數個電路圖案之中,由前述不良電路圖案的配置資訊運算各接合工具的專用安裝區域與共同安裝區域,根據前述專用安裝區域與前述共同安裝區域的資訊,僅安裝晶片零件於電路基板上的前述正常電路圖案的功能。
記載於申請專利範圍第3項的發明是一種安裝裝置,在上述發明中,配設有正當複數個接合工具的任一個將晶片零件安裝於前述正常電路圖案的時候,將晶片零件供給至複數個剩餘的接合工具的任一個或複數個之運送手段(transport means)。
記載於申請專利範圍第4項的發明是一種安裝裝置,在上述發明中,在前述各接合工具裝設有檢測被安裝於電 路基板的晶片零件的安裝高度之高度檢測手段,具有以前述高度檢測手段測定被安裝於電路基板的所有的晶片零件的安裝高度,運算安裝高度的個別差異(individual difference)的功能。
記載於申請專利範圍第5項的發明是一種安裝裝置,在上述發明中,具有記憶被安裝於電路基板的所有的晶片零件的安裝位置,運算電路基板上的被安裝的晶片零件的位置與未被安裝的位置與個數的功能。
記載於申請專利範圍第6項的發明是一種安裝方法,使用複數個接合工具安裝晶片零件於形成複數個電路圖案的電路基板的電路圖案,配設有:在電路基板上僅各接合工具可安裝晶片零件的電路基板上之專用安裝區域;與前述各接合工具接鄰的接合工具的彼此可安裝晶片零件之共同安裝區域,在電路基板上包含有電路圖案為不良的不良電路圖案,與電路圖案為正常的正常電路圖案,由如下的步驟構成:各接合工具開始晶片零件之安裝於前述專用安裝區域內的正常電路圖案之步驟;以及由先結束各專用安裝區域內的晶片零件的安裝的接合工具安裝晶片零件於前述共同安裝區域內的正常電路圖案之步驟。
記載於申請專利範圍第7項的發明是一種安裝方法,在上述發明中,包含: 電路基板上的形成有複數個電路圖案之中,以前述不良電路圖案的配置資訊預先當作不良電路圖案資訊記憶之步驟;以及根據不良電路圖案資訊運算各接合工具的專用安裝區域與共同安裝區域之步驟。
記載於申請專利範圍第8項的發明是一種安裝方法,在上述發明中,同時進行正當複數個接合工具的任一個將晶片零件安裝於前述正常電路圖案的時候,運送晶片零件至複數個剩餘的接合工具的任一個或複數個之步驟。
記載於申請專利範圍第9項的發明是一種安裝方法,在上述發明中,在前述各接合工具裝設有檢測被安裝於電路基板的晶片零件的安裝高度之高度檢測手段,包含:使用前述高度檢測手段測定被安裝於電路基板的所有的晶片零件的安裝高度之步驟;以及運算前述高度檢測手段所檢測的安裝高度的個別差異之步驟。
記載於申請專利範圍第10項的發明是一種安裝方法,在上述發明中,包含:記憶被安裝於電路基板的所有的晶片零件的安裝位置之步驟;以及運算電路基板上的被安裝的晶片零件的位置與未被安裝的位置與個數之步驟。
依照記載於申請專利範圍第1項的發明,具備複數個接合工具,更配設:在電路基板上僅各接合工具可安裝之專用安裝區域;接鄰的接合工具的彼此可安裝晶片零件之共同安裝區域。因此,因每一接合工具分擔電路基板上的專用安裝區域並安裝晶片零件,可由專用安裝區域的安裝完了的接合工具進行共同安裝區域的晶片零件的安裝,故可縮短安裝作業時間。
接合工具根據預先被檢測的不良電路圖案的資訊,僅安裝晶片零件於電路基板上的正常電路圖案。因此,因即使在電路基板上的電路圖案不規則地配置有正常電路圖案與不良電路圖案,也能預先知道不進行不良電路圖案的安裝之處理(跳過處理),故可縮短安裝作業時間。
依照記載於申請專利範圍第2項的發明,由不良電路圖案的配置資訊運算各接合工具的專用安裝區域與共同安裝區域,僅安裝晶片零件於電路基板上的正常電路圖案。因此,因即使在電路基板上的電路圖案不規則地配置有正常電路圖案與不良電路圖案,也能預先求得最佳的專用安裝區域與共同安裝區域,故可縮短安裝作業時間。
依照記載於申請專利範圍第3項的發明,可有效地進行晶片零件之安裝於電路基板,可進行作業時間的縮短。
依照記載於申請專利範圍第4項的發明,可求得電路基板上的所有的晶片零件的厚度個別差異。在電路基板上安裝有晶片零件後,在下一個製程中匯集壓接複數個晶片 零件之總括壓接被進行。在總括壓接時,若卸下厚度個別差異未進入容許範圍內的晶片零件,重新安裝晶片零件(修復(repair)作業),則外加壓力不會作用於一部分的晶片零件,可進行良好的總括壓接。
依照記載於申請專利範圍第5項的發明,可辨識電路基板上的被安裝的晶片零件的個數與安裝位置。在電路基板上安裝有晶片零件後,在下一個製程中匯集壓接複數個晶片零件之總括壓接被進行。在總括壓接時,可使根據晶片零件的個數被總括壓接的晶片零件的外加壓力可變。因此,即使是在不良電路圖案未安裝有晶片零件的電路基板,也能良好地進行總括壓接。
依照記載於申請專利範圍第6項的發明,各接合工具開始晶片零件之安裝於專用安裝區域內的正常電路圖案,由各專用安裝區域內的晶片零件的安裝結束的接合工具將晶片零件安裝於共同安裝區域內的正常電路圖案。因此,即使在電路基板上的電路圖案不規則地配置有正常電路圖案與不良電路圖案,也能縮短安裝作業時間。
依照記載於申請專利範圍第7項的發明,預先記憶有電路基板的不良電路圖案的配置資訊。因此,因即使在電路基板上的電路圖案不規則地配置有正常電路圖案與不良電路圖案,也能預先給予接合工具動作指示,故可縮短安裝作業時間。
依照記載於申請專利範圍第8項的發明,正當接合工具將晶片零件安裝於電路基板的時候,並列將晶片零件運 送至剩餘的接合工具。因晶片零件的運送的時間在全體的安裝時間之中佔大的比例,故即使是以複數個接合工具進行晶片零件的安裝的情形,由於在晶片零件的運送的時間不產生等候時間,故可縮短全體的安裝作業時間。
依照記載於申請專利範圍第9項的發明,可求得電路基板上的所有的晶片零件的厚度個別差異。在電路基板上安裝有晶片零件後,在下一個製程中匯集壓接複數個晶片零件之總括壓接被進行。在總括壓接時,若卸下厚度個別差異未進入容許範圍內的晶片零件,重新安裝晶片零件(修復作業),則外加壓力不會作用於一部分的晶片零件,可進行良好的總括壓接。
依照記載於申請專利範圍第10項的發明,可辨識電路基板上的被安裝的晶片零件的個數與安裝位置。在電路基板上安裝有晶片零件後,在下一個製程中匯集壓接複數個晶片零件之總括壓接被進行。在總括壓接時,可使根據晶片零件的個數被總括壓接的晶片零件的外加壓力可變。因此,即使是在不良電路圖案未安裝有晶片零件的電路基板,也能良好地進行總括壓接。
以下參照圖面說明本發明的實施的形態。此外,在先前技術欄使用的構件的符號仍舊使用。
圖1是與本實施的形態有關的安裝裝置1之概略斜視圖。在圖1中設朝安裝裝置1左右方向為X軸,設跟前方向為Y軸,設正交於由X軸與Y軸構成的XY平面的軸為Z 軸,設以Z軸為中心旋轉的方向為θ方向。安裝裝置1大大地區分並由晶片零件供給部2、晶片零件安裝部3、進行安裝裝置1的全體的控制的控制部50構成。在本實施的形態中是說明各自具備兩系統的晶片零件供給部2與晶片零件安裝部3的情形。為了提高晶片零件C的安裝效率,不限於兩系統,具備複數系統也可以。裝置構成上針對同種的構件,在符號的最後附記a或b,以安裝裝置1的右側為A面側,以左側為B面側說明。電路基板K如圖13所示,在任意的場所包含有不良電路圖案NG。
晶片零件供給部2是由如下的構件構成:配置收納有晶圓(wafer)4的晶圓收納盒(magazine)5的拾取平台(pick-up stage)6a、6b;在尖端具備拾取噴嘴(pick-up nozzle)7a、7b,可在XY方向移動的運送工具8a、8b;晶圓收納盒排出平台9a、9b。晶圓4被貼附於黏著片,且被切割(dicing)。被切割的各個個片成為晶片零件C。晶片零件C藉由拾取噴嘴7a、7b被由黏著膠帶剝掉。被拾取於拾取噴嘴7a、7b的晶片零件C是藉由運送工具8a、8b運送至配設於晶片零件安裝部3的晶片滑塊(chip slider)10a、10b。晶片零件C被拾取,變成空的晶圓收納盒5被送到接鄰於拾取平台6a、6b的晶圓收納盒排出平台9a、9b。晶圓收納盒5複數片被積層於拾取平台6a、6b且被供給,若沒有晶片零件C的晶圓收納盒5移動至晶圓收納盒排出平台9a、9b,則依次下側的晶圓收納盒5上升並進行供給。
晶片零件安裝部3是由如下的構件構成:晶片滑塊10a、10b;將被運送至晶片滑塊10a、10b的晶片零件C運送到接合工具12a、12b之運送軌11a、11b;吸附保持晶片零件C並安裝於電路基板13之接合工具12a、12b;影像辨識(image recognition)被附加於電路基板13的電路圖案P的對準標記(alignment mark)與被附加於晶片零件C的對準標記之2視野攝影機14;吸附保持電路基板13之基板保持平台15。
晶片滑塊10a、10b如圖2所示,由Y方向看的情形是以成L型形狀的板狀構件在板狀構件的XY平面101吸附保持晶片零件C,YZ平面102是藉由連結構件103與運送軌11a、11b連結。連結構件103與裝設於運送軌11a、11b的內部的滾珠螺桿(ball screw)104連結,可藉由連結於滾珠螺桿的伺服馬達(servo motor)105使晶片滑塊10a、10b移動於Y方向。在晶片滑塊10a、10b的XY平面101經由未圖示的配管連接有吸引泵,使晶片零件C的吸附保持為可能。運送軌11a、11b延伸於Y方向,一端位於晶片零件供給部2側,他端位於接合工具12a、12b側。由晶片滑塊10a、10b將晶片零件C遞送至接合工具12a、12b時是可停止於圖1所示的運送軌11a、11b的晶片零件供給部2側的待機位置Wa、Wb、接合工具12a、12b側的遞送位置Ta、Tb、接合工具12a、12b在動作中的時候退避的退避位置Ra、Rb的3處。
返回到圖1,接合工具12a、12b裝設於門型框架16。 門型框架16跨過電路基板13而被設置於機台17。在門型框架16的柱部分110a、110b固定有運送軌11a、11b。在門型框架16的梁部分111如圖3的(A)所示,接合工具12a、12b透過升降工具112a、112b被安裝。接合工具12a、12b可在θ方向調整位置,可在Z方向升降。升降工具112a、112b被固定於梁部分111,在接合工具12a、12b將晶片零件C安裝於電路基板13時Z軸方向的精度被確保而構成。安裝有晶片零件C的基板保持平台15被設置於機台17,可在XY方向移動。
而且,如圖14所示可在各個接合工具12a、12b的側面安裝距離感測器(distance sensor)211。距離感測器211測定被安裝於電路基板13的晶片零件C的安裝高度。距離感測器211相當於本發明的高度檢測手段。距離感測器211可適用利用紅外線雷射光的距離感測器或利用超音波信號的距離感測器等。而且,藉由以伺服馬達與滾珠螺桿構成的升降手段,利用被安裝(mount)於伺服馬達的編碼器(encoder)等的位置檢測器的信號也可以。
而且,在基板保持平台15與接合工具12a、12b的關係中如圖3的(B)所示,無法使基板保持平台15朝X方向移動而構成,惟也可以使接合工具12a、12b移動於X方向。此外,基板保持平台15與接合工具12a、12b的關係若相對移動於XY方向,則任何的組合的關係都可以。而且,晶片零件C的供給也可以為取代使用晶片滑塊10a、10b,接合工具12a、12b直接移動到晶片零件供給部2拾取晶片零 件C的形態。
接著,針對被吸附保持於基板保持平台15的電路基板13使用圖4說明。圖4是顯示由圖1中的Z方向上側參照電路基板13的狀態。在電路基板13形成有複數個電路圖案P。電路圖案P被縱橫排列配置於XY方向。在電路圖案P安裝有晶片零件C。電路基板13的晶片零件C的安裝區域是由如下的區域構成:僅接合工具12a可安裝晶片零件C的區域(專用安裝區域SA);僅接合工具12b可安裝晶片零件C的區域(專用安裝區域SB);兩接合工具12a、12b彼此可安裝晶片零件C的區域(共同安裝區域KR)。
圖4是顯示若以Y方向為列,則專用安裝區域SA為3列、專用安裝區域SB為3列、共同安裝區域KR為2列的電路基板13。設接合工具12a、12b的安裝開始列為安裝開始列Ja、Jb,以箭頭記載於圖4中。各個接合工具12a、12b由安裝開始列Ja、Jb開始安裝作業,將晶片零件C安裝於電路圖案P。在電路圖案P有顯示不良電路圖案NG的不良標記的情形是不安裝晶片零件C,移到鄰近的電路圖案P的安裝作業。接鄰的電路圖案P為進行安裝的列的端的情形是移到共同安裝區域KR側的接鄰的列。因電路圖案P的不良電路圖案NG的位置為不規則且個數也不明,故各接合工具12a、12b的專用安裝區域SA、SB的作業的結束的時序(timing)不一致。此時不待他方的安裝作業的結束,完成專用安裝區域SA或SB的安裝作業的接合工具12a或12b開始共同安裝區域KR的晶片零件C的安裝。於是, 到他方的接合工具12a或12b的安裝作業結束為止的待機時間被縮短,能以短時間完成安裝於電路基板13的作業,可縮短安裝作業時間。此處,安裝作業時間為將晶片零件C安裝於一片電路基板13時所需的作業時間。
而且,若使電路基板13中的不良電路圖案NG的資訊預先記憶於配設於控制部50的記憶部51,則在晶片零件C的安裝時可跳過將不良電路圖案NG配置於接合工具12a、12b的下側的動作,可縮短安裝作業時間。此處,將不良電路圖案NG配置於接合工具12a、12b的下側的動作成為如下的動作:將基板保持平台15調整位置於XY方向,藉由2視野攝影機14辨識電路基板13的不良電路圖案NG,到不安裝晶片零件C的判斷為止。因不良電路圖案NG的資訊預先被記憶於控制部50的記憶部51,故在不良電路圖案NG上無須該等的動作,安裝作業時間被縮短。此外,不良電路圖案NG的資訊是指電路基板13內的座標資訊,或包含有電路圖案P的配置資訊等。
返回到圖1,在門型框架16的梁部分111,2視野攝影機14可在XY方向、Z方向及θ方向移動而被安裝。2視野攝影機14的X方向的移動是可沿著配設於梁部分111的軌條(rail)113移動於接合工具12a與12b間。2視野攝影機14被***被吸附保持於接合工具12a或12b的晶片零件C與電路基板13之間。在***時,XY方向、Z方向及θ方向的調整被進行。而且,影像辨識被設於晶片零件C的對準標記與被設於電路基板13的電路圖案P的對準標記。 根據影像辨識結果,接合工具12a、12b的θ方向與基板保持平台15的XY方向被調整位置。
接著,針對本發明的安裝裝置1的動作使用圖5的流程圖與圖6至圖12的動作圖說明。流程圖分成圖1所示的A面側與B面側的各動作而記載。圖6至圖12的動作圖是由Z軸上側參照圖1所示的安裝裝置1,設晶片零件供給部2為上側,設晶片零件安裝部3為下側,設電路基板13的A面側為左側,設電路基板13的B面側為右側而圖示。隱藏於梁部分111的運送軌11a、11b的一部分、晶片滑塊10a、10b、2視野攝影機14是以虛線表示。
首先,以安裝裝置1為圖6所示的狀態開始說明。圖6是顯示圖5所示的A面側動作的步驟ST01a~ST04a與B面側動作的步驟ST01b~ST02b的狀態。
具體上,在A面側中將晶片滑塊10a移動到待機位置Wa,拾取噴嘴7a由晶圓4拾取晶片零件C移動到待機位置Wa(步驟ST01a)。
而且,驅動基板保持平台15使電路基板13的電路圖案P移動到接合工具12a的下側(步驟ST02a)。
然後,藉由移動到接合工具12a側的2視野攝影機14影像辨識被吸附保持於接合工具12a的晶片零件C的對準標記,與被附加於電路基板13的電路圖案P的對準標記(步驟ST03a)。
成為安裝的對象的電路圖案P變成包含於圖4的專用安裝區域SA的電路圖案P。利用2視野攝影機14進行的 影像辨識的結果,在電路基板13的電路圖案P附加有不良標記的情形(步驟ST04a)是當作不良電路圖案NG辨識,跳到下一個電路圖案P。下一個電路圖案P成為接鄰的電路圖案P或接鄰的列的電路圖案P。跳過動作成為不將晶片零件C安裝於電路圖案P,驅動基板保持平台15,俾下一個電路圖案P成為接合工具12a的下側之動作(返回到步驟ST02a)。
在B面側中,首先拾取噴嘴7b由晶片零件供給部2的晶圓4拾取晶片零件C(步驟ST01b)。
而且,移動到遞送位置Tb的晶片滑塊10b將晶片零件C遞送至接合工具12b(步驟ST02b)。
接著,安裝裝置1由圖6的狀態變成圖7的狀態。圖7是顯示圖5所示的步驟ST05a~ST07a與步驟ST03b~ST04b的狀態。
具體上,在A面側中根據在步驟ST03a得到的影像辨識資料進行接合工具12a的θ方向的對準,與基板保持平台15的XY方向的對準(步驟ST05a)。然後,2視野攝影機14由A面側移動到B面側(步驟ST06a)。
而且,晶片零件C被由拾取噴嘴7a供給至到達待機位置Wa的晶片滑塊10a(步驟ST07a)。
在B面側中,拾取噴嘴7b藉由運送工具8b移動到待機位置Wb(步驟ST03b)。然後,晶片滑塊10b移動到待機位置Wb(步驟ST04b)。
接著,安裝裝置1由圖7的狀態變成圖8的狀態。圖 8是顯示圖5所示的步驟ST08a~ST09a的狀態。
具體上,在A面側中晶片滑塊10a移動到退避位置Ra(步驟ST08a)。接著,接合工具12a下降,將晶片零件C加壓及加熱並安裝於電路基板13的電路圖案P(步驟ST09a)。
接著,安裝裝置1由圖8的狀態變成圖9的狀態。圖9是顯示圖5所示的步驟ST10a~ST11a與步驟ST05b~ST06b的狀態。
具體上,在A面側中若晶片零件C的安裝完了,接合工具12a上升,則晶片滑塊10a移動到遞送位置Ta(步驟ST10a)。而且,晶片零件供給部2的拾取噴嘴7a由晶圓4拾取晶片零件C(步驟ST11a)。
在B面側中,2視野攝影機14移動到接合工具12b的下側(步驟ST05b)。接著,基板保持平台15驅動於XY方向,使電路基板13的電路圖案P移動到接合工具12b的下側(步驟ST06b)。成為安裝的對象的電路圖案P成為包含於圖4的專用安裝區域SB的電路圖案P。
接著,安裝裝置1由圖9的狀態變成圖10的狀態。圖10是顯示圖5所示的步驟ST12a~ST13a與步驟ST07b~ST09b的狀態。
具體上,在A面側中晶片零件C被由晶片滑塊10a遞送至接合工具12a(步驟ST12a)。然後,拾取噴嘴7a藉由運送工具8a移動到待機位置Wa(步驟ST13a)。
在B面側中,藉由2視野攝影機14影像辨識被附加於 移動中的電路基板13的電路圖案P的對準標記,與被吸附保持於接合工具12b的晶片零件C的對準標記(步驟ST07b)。影像辨識的結果,在電路基板13的電路圖案P附加有不良標記的情形(步驟ST08b)是當作不良電路圖案NG辨識,跳到下一個電路圖案P。下一個電路圖案P成為接鄰的電路圖案P或接鄰的列的電路圖案P。跳過動作成為不將晶片零件C安裝於電路圖案P,驅動基板保持平台15,俾下一個電路圖案P成為接合工具12b的下側之動作(返回到步驟ST06b)。
而且,在待機位置Wb晶片零件C被由拾取噴嘴7b移載至晶片滑塊10b(步驟ST09b)。
接著,安裝裝置1由圖10的狀態變成圖11的狀態。圖11是顯示圖5所示的步驟ST14a與步驟ST10b~ST11b的狀態。
具體上,在A面側中晶片滑塊10a移動到待機位置Wa(步驟ST14a)。
在B面側中,根據在步驟ST07b得到的影像辨識資料進行接合工具12b的θ方向的對準,與基板保持平台15的XY方向的對準(步驟ST10b)。然後,2視野攝影機14由B面側移動到A面側(步驟ST11b)。
接著,安裝裝置1由圖11的狀態變成圖12的狀態。圖12是顯示圖5所示的步驟ST15a與步驟ST12b~ST13b的狀態。
具體上,在A面側中2視野攝影機14移動到接合工具 12a的下側(步驟ST15a)。
在B面側中晶片滑塊10b移動到退避位置Rb(步驟ST12b)。然後,若接合工具12b下降,完成將被吸附保持的晶片零件C加壓及加熱並安裝於電路基板13的電路圖案P的安裝,則接合工具12b上升(步驟ST13b)。
接著,在A面側中進行晶片滑塊10a移動到待機位置Wa的步驟ST01a以後的動作。同樣地,在B面側中拾取噴嘴7b由晶圓4拾取晶片零件C,進行步驟ST01b以後的動作。
若圖4所示的晶片零件C之安裝到A面側的專用安裝區域SA的電路圖案P結束,則進行共同安裝區域KR的晶片零件C的安裝。同樣地,若晶片零件C之安裝到B面側的專用安裝區域SB的電路圖案P結束,則進行共同安裝區域KR的晶片零件C的安裝。如此,在A面側與B面側相互進行動作,當一方進行晶片零件C的安裝時他方完成晶片零件C的供給動作,在彼此的動作的完了時序基板保持平台15使電路基板13移動,故可縮短晶片零件C的安裝作業時間。
而且,如圖4所示,以專用安裝區域SA、SB夾入共同安裝區域KR而配置,若令晶片零件C的安裝動作開始的列為電路基板13的端部(圖4所示的安裝開始列Ja、Jb),則隨著晶片零件C的安裝進行,可減少吸附保持電路基板13的基板保持平台15的移動距離,可縮短安裝作業時間。
如此,專用安裝區域SA或SB的安裝作業早就結束的 接合工具12a或12b進行共同安裝區域KR的安裝作業,惟在共同安裝區域KR的作業中,若他方延遲完成專用安裝區域SA或SB的安裝作業,則延遲完成的接合工具12a或12b也進行共同安裝區域KR的安裝作業。據此,延遲完成專用安裝區域SA、SB的安裝作業的接合工具12a或12b不進入待機狀態,可縮短安裝作業時間。
而且,若晶片零件C之安裝於電路基板13完了,則總計在安裝時記憶於控制部50的記憶部51之以距離感測器211檢測的晶片安裝高度(晶片零件C距電路基板13的高度)。總計是對已安裝的所有的晶片零件C進行。所有的晶片零件C被安裝於電路基板13上後,在下一個製程中匯集壓接複數個晶片零件C的總括壓接被進行。因此,以被進行總括壓接的晶片零件C的個數(總括壓接的壓接工具一同加壓的晶片零件的個數)為單位,求晶片零件C的安裝高度的個別差異。例子為在圖15顯示晶片零件C與電路基板13的剖面。圖15的情形以8個晶片零件C1~C8可總括壓接的個數。而且,圖15的PD是顯示總括壓接的壓接工具一同加壓的晶片零件的區域。晶片零件C距電路基板13的高度H受到晶圓的厚度個別差異的影響,如圖15所示的H1~H8般參差不齊。該等高度資料H1~H8被記憶於控制部50的記憶部51。在控制部50中對預先設定的個別差異的容許範圍V進行各個高度資料H是否進入範圍內之核對(check),不符的情形對操作者指示該處的晶片零件C的修復。因此,即使被暫時壓接於電路基板13的晶片零件C 的安裝高度(厚度)參差不齊,晶片零件C的修復也被進行,可在下一個製程的正式壓接防止安裝不良於未然。
而且,若晶片零件C之安裝於電路基板13完了,則變成在不良電路圖案NG未安裝有晶片零件的狀態。在下一個製程中總括壓接複數個晶片零件C的總括壓接被進行。因此,使外加壓力可變,俾被賦予各個晶片零件C的外加壓力成均等即可。例子為說明圖16所示的情形。圖16是顯示在不良電路圖案NG未安裝有晶片零件C的狀態之剖面圖。未被安裝的晶片零件C2、C4是以虛線表示。這種情形,若在下一個製程的總括壓接藉由與安裝有晶片零件C1~C8的狀態相同的外加壓力進行總括壓接,被賦予各晶片零件C1、C3、C5~C8的外加壓力變成比通常大。此為變成總括壓接中的安裝不良。因此,具體上由被記憶於控制部50的記憶部51之安裝於電路基板13的所有的晶片零件C的安裝位置的資訊求電路基板13上的被安裝的晶片零件C的位置與未被安裝的位置與個數。接著,以進行下一個製程中的總括壓接時的晶片零件C的區域(圖16所示的區域PD)為單位,求被加壓的晶片零件C的個數。然後,對下一個製程的正式壓接裝置傳輸每一晶片零件C的區域的個數資訊,使正式壓接的外加壓力可變。因此,即使被暫時壓接於電路基板13的晶片零件C發生遺漏,晶片零件C的外加壓力也被保持一定,可在下一個製程的正式壓接防止安裝不良。
1‧‧‧安裝裝置
2‧‧‧晶片零件供給部
3‧‧‧晶片零件安裝部
4‧‧‧晶圓
5‧‧‧晶圓收納盒
6a、6b‧‧‧拾取平台
7a、7b‧‧‧拾取噴嘴
8a、8b‧‧‧運送工具
9a、9b‧‧‧晶圓收納盒排出平台
10a、10b‧‧‧晶片滑塊
11a、11b‧‧‧運送軌
12a、12b‧‧‧接合工具
13‧‧‧電路基板
14‧‧‧2視野攝影機
15‧‧‧基板保持平台
16‧‧‧門型框架
17‧‧‧基台
50‧‧‧控制部
51‧‧‧記憶部
101‧‧‧XY平面
102‧‧‧YZ平面
103‧‧‧連結構件
104‧‧‧滾珠螺桿
105‧‧‧伺服馬達
110a、110b‧‧‧柱部分
111‧‧‧梁部分
112a、112b‧‧‧升降工具
113‧‧‧軌條
211‧‧‧距離感測器
C‧‧‧晶片零件
Ja、Jb‧‧‧安裝開始列
K‧‧‧可撓性薄片基板
KR‧‧‧共同安裝區域
NG‧‧‧不良電路圖案
P‧‧‧電路圖案
Ra、Rb‧‧‧退避位置
SA、SB‧‧‧專用安裝區域
Ta、Tb‧‧‧遞送位置
Wa、Wb‧‧‧待機位置
圖1是與本發明的實施的形態有關的安裝裝置之概略斜視圖。
圖2是晶片滑塊及運送軌之概略構成圖。
圖3是顯示接合工具與門型框架的構成之側視圖(A),與顯示使接合工具水平移動時的狀態之圖(B)。
圖4是說明基板的專用安裝區域與共同安裝區域的一例之圖。
圖5是說明本發明的安裝裝置的動作的一例之流程圖。
圖6是說明圖5的流程圖的ST01a、ST01b、ST02a、ST02b、ST03a、ST04a的安裝裝置1的狀態之圖。
圖7是說明圖5的流程圖的ST05a、ST06a、ST07a、ST03b、ST04b的安裝裝置1的狀態之圖。
圖8是說明圖5的流程圖的ST08a、ST09a的安裝裝置1的狀態之圖。
圖9是說明圖5的流程圖的ST10a、ST11a、ST05b、ST06b的安裝裝置1的狀態之圖。
圖10是說明圖5的流程圖的ST12a、ST13a、ST07b、ST08b、ST09b的安裝裝置1的狀態之圖。
圖11是說明圖5的流程圖的ST14a、ST10b、ST11b的安裝裝置1的狀態之圖。
圖12是說明圖5的流程圖的ST15a、ST12b、ST13b的安裝裝置1的狀態之圖。
圖13是說明基板中的電路圖案之中不良電路圖案的一 例之圖。
圖14是說明配設於接合頭的高度檢測手段之圖。
圖15是被安裝於電路基板的晶片零件之概略剖面圖。
圖16是說明在電路基板的不良電路圖案未安裝有晶片零件的狀態的一例之概略剖面圖。
1‧‧‧安裝裝置
2‧‧‧晶片零件供給部
3‧‧‧晶片零件安裝部
4‧‧‧晶圓
5‧‧‧晶圓收納盒
6a、6b‧‧‧拾取平台
7a、7b‧‧‧拾取噴嘴
8a、8b‧‧‧運送工具
9a、9b‧‧‧晶圓收納盒排出平台
10a、10b‧‧‧晶片滑塊
11a、11b‧‧‧運送軌
12a、12b‧‧‧接合工具
13‧‧‧電路基板
14‧‧‧2視野攝影機
15‧‧‧基板保持平台
16‧‧‧門型框架
17‧‧‧基台
50‧‧‧控制部
51‧‧‧記憶部
110a、110b‧‧‧柱部分
111‧‧‧梁部分
113‧‧‧軌條
Ra、Rb‧‧‧退避位置
Ta、Tb‧‧‧遞送位置
Wa、Wb‧‧‧待機位置

Claims (10)

  1. 一種安裝裝置,安裝晶片零件於形成有複數個電路圖案的電路基板的電路圖案,其特徵為:具備複數個安裝晶片零件於電路基板的各電路圖案之接合工具,對電路基板上的安裝晶片零件的區域,各接合工具具有:僅該各接合工具可安裝晶片零件之專用安裝區域;與該各接合工具接鄰的接合工具的彼此可安裝晶片零件之共同安裝區域,該各接合工具具有自該專用安裝區域開始晶片零件的安裝,由先結束各專用安裝區域的晶片零件的安裝的接合工具將晶片零件安裝於該共同安裝區域的功能,並且在形成複數個於該電路基板的電路圖案之中包含有電路圖案成為不良的不良電路圖案,與電路圖案為正常的正常電路圖案,該各接合工具具備根據預先被檢測的不良電路圖案的資訊,僅安裝晶片零件於電路基板上的該正常電路圖案的功能。
  2. 如申請專利範圍第1項之安裝裝置,其中具備:電路基板上的形成有複數個電路圖案之中,由該不良電路圖案的配置資訊運算各接合工具的專用安裝區域與共同安裝區域,根據該專用安裝區域與該共同安裝區域的資訊,僅安裝晶片零件於電路基板上的該正常電路圖案的功能。
  3. 如申請專利範圍第1項或第2項之安裝裝置,其中配設有正當複數個接合工具的任一個將晶片零件安裝於該 正常電路圖案的時候,將晶片零件供給至複數個剩餘的接合工具的任一個或複數個之運送手段。
  4. 如申請專利範圍第1項或第2項之安裝裝置,其中在該各接合工具裝設有檢測被安裝於電路基板的晶片零件的安裝高度之高度檢測手段,具有以該高度檢測手段測定被安裝於電路基板的所有的晶片零件的安裝高度,運算安裝高度的個別差異的功能。
  5. 如申請專利範圍第1項或第2項之安裝裝置,其中具有記憶被安裝於電路基板的所有的晶片零件的安裝位置,運算電路基板上的被安裝的晶片零件的位置與未被安裝的位置與個數的功能。
  6. 一種安裝方法,使用複數個接合工具安裝晶片零件於形成複數個電路圖案的電路基板的電路圖案,配設有:在電路基板上僅各接合工具可安裝晶片零件的電路基板上之專用安裝區域;與該各接合工具接鄰的接合工具的彼此可安裝晶片零件之共同安裝區域,在電路基板上包含有電路圖案為不良的不良電路圖案,與電路圖案為正常的正常電路圖案,由如下的步驟構成:各接合工具開始晶片零件之安裝於該專用安裝區域內的正常電路圖案之步驟;以及由先結束各專用安裝區域內的晶片零件的安裝的接合工具安裝晶片零件於該共同安裝區域內的正常電路圖案之步驟。
  7. 如申請專利範圍第6項之安裝方法,其中包含:電路基板上的形成有複數個電路圖案之中,以該不良電路圖案的配置資訊預先當作不良電路圖案資訊記憶之步驟;以及根據不良電路圖案資訊運算各接合工具的專用安裝區域與共同安裝區域之步驟。
  8. 如申請專利範圍第6項或第7項之安裝方法,其中同時進行正當複數個接合工具的任一個將晶片零件安裝於該正常電路圖案的時候,運送晶片零件至複數個剩餘的接合工具的任一個或複數個之步驟。
  9. 如申請專利範圍第6項或第7項之安裝方法,其中在該各接合工具裝設有檢測被安裝於電路基板的晶片零件的安裝高度之高度檢測手段,包含:使用該高度檢測手段測定被安裝於電路基板的所有的晶片零件的安裝高度之步驟;以及運算該高度檢測手段所檢測的安裝高度的個別差異之步驟。
  10. 如申請專利範圍第6項或第7項之安裝方法,其中包含:記憶被安裝於電路基板的所有的晶片零件的安裝位置之步驟;以及運算電路基板上的被安裝的晶片零件的位置與未被安裝的位置與個數之步驟。
TW099108063A 2009-03-23 2010-03-18 Installation device and installation method TWI512858B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009069412 2009-03-23

Publications (2)

Publication Number Publication Date
TW201036077A TW201036077A (en) 2010-10-01
TWI512858B true TWI512858B (zh) 2015-12-11

Family

ID=42780858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099108063A TWI512858B (zh) 2009-03-23 2010-03-18 Installation device and installation method

Country Status (5)

Country Link
US (1) US20120015458A1 (zh)
JP (1) JP5543960B2 (zh)
KR (1) KR101624004B1 (zh)
TW (1) TWI512858B (zh)
WO (1) WO2010110165A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5774968B2 (ja) * 2011-11-15 2015-09-09 ヤマハ発動機株式会社 部品移載装置および部品移載装置における吸着位置調整方法
KR102232636B1 (ko) * 2013-03-28 2021-03-25 토레이 엔지니어링 컴퍼니, 리미티드 실장 방법 및 실장 장치
JP6181108B2 (ja) * 2014-06-19 2017-08-16 アキム株式会社 組立装置および組立方法
US9847313B2 (en) * 2015-04-24 2017-12-19 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding
JP6490522B2 (ja) * 2015-07-14 2019-03-27 東レエンジニアリング株式会社 半導体実装装置
DE102015112518B3 (de) * 2015-07-30 2016-12-01 Asm Assembly Systems Gmbh & Co. Kg Bestückmaschine und Verfahren zum Bestücken eines Trägers mit ungehäusten Chips
US10417385B2 (en) * 2015-12-31 2019-09-17 Cerner Innovation, Inc. Methods and systems for audio call detection
KR102484442B1 (ko) * 2016-12-08 2023-01-02 한화정밀기계 주식회사 부품 실장기
DE102017131322B4 (de) * 2017-12-27 2019-07-04 Asm Assembly Systems Gmbh & Co. Kg Verwenden von bestückfähigen Markierungsbausteinen für ein stufenweises Bestücken eines Trägers mit Bauelementen
JP7417371B2 (ja) 2019-07-12 2024-01-18 芝浦メカトロニクス株式会社 実装装置
KR102544074B1 (ko) * 2021-07-30 2023-06-15 엘지전자 주식회사 전자부품 실장 장치 및 그 장치의 제어 방법
WO2023144972A1 (ja) * 2022-01-27 2023-08-03 東京エレクトロン株式会社 基板処理装置、及び基板処理方法
KR102654381B1 (ko) * 2022-11-24 2024-04-04 파워오토메이션 주식회사 삽입 부품 불량 검사 장치 및 이를 구비한 부품삽입장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04261734A (ja) * 1991-02-14 1992-09-17 Matsushita Electric Ind Co Ltd チップの実装方法
JP2007324482A (ja) * 2006-06-02 2007-12-13 Matsushita Electric Ind Co Ltd 部品実装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730293A (ja) * 1993-07-15 1995-01-31 Sanyo Electric Co Ltd 電子部品実装装置
JPH09130084A (ja) * 1995-11-06 1997-05-16 Matsushita Electric Ind Co Ltd 部品実装装置および部品実装設備
JP2001135995A (ja) * 1999-11-05 2001-05-18 Matsushita Electric Ind Co Ltd 部品実装装置及び方法
US6535291B1 (en) * 2000-06-07 2003-03-18 Cyberoptics Corporation Calibration methods for placement machines incorporating on-head linescan sensing
US7025244B2 (en) * 2003-02-10 2006-04-11 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
JP2007109778A (ja) * 2005-10-12 2007-04-26 Matsushita Electric Ind Co Ltd 電子部品実装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04261734A (ja) * 1991-02-14 1992-09-17 Matsushita Electric Ind Co Ltd チップの実装方法
JP2007324482A (ja) * 2006-06-02 2007-12-13 Matsushita Electric Ind Co Ltd 部品実装方法

Also Published As

Publication number Publication date
TW201036077A (en) 2010-10-01
JP5543960B2 (ja) 2014-07-09
KR20110137374A (ko) 2011-12-22
JPWO2010110165A1 (ja) 2012-09-27
US20120015458A1 (en) 2012-01-19
WO2010110165A1 (ja) 2010-09-30
KR101624004B1 (ko) 2016-05-24

Similar Documents

Publication Publication Date Title
TWI512858B (zh) Installation device and installation method
US20190215967A1 (en) Method and apparatus for automatically adjusting dispensing units of a dispenser
KR101123464B1 (ko) 부품 실장 방법, 부품 실장기, 실장 조건 결정 방법, 실장 조건 결정 장치 및 프로그램
US8230805B2 (en) Method and apparatus for dispensing material on a substrate
WO2013005480A1 (ja) レーザー高さ測定装置および部品実装機
TW503686B (en) Apparatus and method for correcting holding position of component
JP4865492B2 (ja) 装着部品検査方法
JP6411028B2 (ja) 管理装置
JPWO2004066701A1 (ja) 対回路基板作業機およびそれに対する構成要素の供給方法
KR101789127B1 (ko) 부품 실장 장치
JP2008060249A (ja) 部品実装方法および表面実装機
JP4832244B2 (ja) プリント基板上への所定作業方法及び所定作業装置
JP3320815B2 (ja) 電子部品の検査方法及びその装置
KR101120129B1 (ko) 기준값을 응용한 작업위치 자동 조정방법 및 이를 위한 자동화 장비
JP2000114281A (ja) ダイボンディング方法およびダイボンディング設備
JP4781945B2 (ja) 基板処理方法および部品実装システム
JP5013816B2 (ja) 表面実装装置
JP6534448B2 (ja) 部品実装装置
JP6177907B2 (ja) 部品実装機
JP4537223B2 (ja) 電子部品装着装置
JP7386754B2 (ja) 部品実装機
JP2008153458A (ja) 電子部品の移載装置及び表面実装機
JP2007158053A (ja) 電子部品実装装置
WO2019202655A1 (ja) 装着作業機、および確認方法
JP6836648B2 (ja) 検査装置、搭載装置、検査方法