TWI508457B - Methods and circuits for correcting the frequency of USB devices - Google Patents

Methods and circuits for correcting the frequency of USB devices Download PDF

Info

Publication number
TWI508457B
TWI508457B TW098118807A TW98118807A TWI508457B TW I508457 B TWI508457 B TW I508457B TW 098118807 A TW098118807 A TW 098118807A TW 98118807 A TW98118807 A TW 98118807A TW I508457 B TWI508457 B TW I508457B
Authority
TW
Taiwan
Prior art keywords
counter
packet
frequency
internal
clock
Prior art date
Application number
TW098118807A
Other languages
English (en)
Other versions
TW201044180A (en
Inventor
Chun Chi Wang
Tsung Yin Chiang
Ching Shun Lin
Original Assignee
Elan Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elan Microelectronics Corp filed Critical Elan Microelectronics Corp
Priority to TW098118807A priority Critical patent/TWI508457B/zh
Priority to US12/792,015 priority patent/US8677173B2/en
Publication of TW201044180A publication Critical patent/TW201044180A/zh
Application granted granted Critical
Publication of TWI508457B publication Critical patent/TWI508457B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)
  • Logic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

校正USB裝置頻率的方法及電路
本發明係有關一種校正頻率的方法及電路，特別是關於一種校正USB裝置頻率的方法及電路。
在通用序列匯排流2.0和1.1驅動器協定(USB 2.0 and 1.1 driver protocol)中，通用序列匯排流(USB)主機端(host)對USB裝置(device)的介面通信協定對於低速(low speed)、全速(full speed)及高速(high speed)狀態下的使用頻率具有嚴格的規範，以對應不同的應用，例如在低速狀態下，USB主機的資料串列(data stream)的資料率規格(data rate specification)為1.5MHz±1.5%，應用在鍵盤、滑鼠等，在全速狀態下，USB主機的資料串列的資料率規格為12MHz±0.25%，應用在聲音及麥克風等，在高速狀態下，USB主機的資料串列的資料率規格為480MHz±0.05%，應用在視訊和成像(imaging)等。因此，習知USB裝置的頻率源大多採用石英震盪器、共振震盪器或者再加上以數位鎖相迴路(DPLL)鎖頻的方式產生一準確的頻率訊號，然而，此方式卻無法將頻率源整合在USB裝置的積體電路(IC)內。
為了降低成本及考量元件的一致性，整合USB裝置 IC的內部電阻及電容產生一電阻電容(RC)震盪器做為USB裝置的頻率源，使USB裝置的頻率源被包含在USB裝置的IC內部。然而，由於製程的變異，該RC震盪器的頻率約有±25%的誤差，無法達到USB驅動器協定的規範。
如圖1所示，USB介面通信協定對於USB主機端資料串列(data stream)的輸出封包的格式有嚴格的規範，在一資料交易(transaction)中，輸出封包包括標誌封包(token packet)12、資料封包(data packet)14和交握封包(handshake packet)16，其均具有固定長度(例如八位元)的位元週期(bits period)及固定位元值內容的同步列資料欄(synchronization sequence；SYNC)，以及固定長度但位元值內容不固定的辨識位元資料欄(packet identifier；PID)，其中標誌封包12具有固定長度為三十二位元的位元週期，資料封包14具有長度小於九十六位元的位元週期，交握封包16具有固定長度為十六位元的位元週期。因此，可利用USB主機端資料串列中輸出封包的特性，擷取USB主機端資料串列的訊號長度做為USB裝置內部RC震盪器頻率的校準基數，校正USB裝置內部RC震盪器的頻率，使其頻率的準確度達到USB驅動器協定的規範，同時使USB裝置和USB主機端的資料串列訊號同步(synchronizing)。
美國專利公告第6343364號提出一種利用建立 (SETUT)標誌封包的正差動訊號(D+)前四個下降緣(falling edge)的時間等於八位元的位元週期，校正USB裝置內部RC震盪器的頻率。美國專利公開第2007/0159221號提出一種利用正差動訊號下降緣之間的時間關係，辨識進入的封包是否為標誌封包，若進入的封包為標誌封包，則利用正差動訊號第一個與第四個下降緣之間的時間等於八位元的位元週期，校正USB裝置內部RC震盪器的頻率。美國專利公告第6407641號提出一種利用標誌封包中四位元(例如第二至第五位元)的位元週期對USB裝置的內部RC震盪器進行粗調，再經由該標誌封包中二十位元(例如第六至第二十五位元)的位元週期對USB裝置的內部RC震盪器進行細調。然而，此種擷取USB主機端資料串列中標誌封包來校正USB裝置的內部RC震盪器，無法在單一的資料交易(transaction)中進行多次校正，此外，僅利用標誌封包校正USB裝置的內部RC震盪器，在校正上缺乏彈性。
本發明的目的之一，在於提出一種利用同步列資料欄多次校正USB裝置頻率的方法及電路。
本發明的目的之一，在於提出一種利用標誌封包校正USB裝置頻率的方法及電路。
本發明的目的之一，在於提出一種利用交握封包校正 USB裝置頻率的方法及電路。
根據本發明，一種校正USB裝置頻率的方法及電路，該USB裝置包含一內部可校準震盪器以產生一時脈，該校正USB裝置頻率的方法及電路包括一第一偵測單元用以偵測一輸入的資料串列中的封包結尾，以初始化一計數器，一第二偵測單元用以偵測該資料串列中一同步列資料欄，以觸發該計數器開始計數該時脈的數量並產生一計數值，以及一校準編碼單元用以比較該計數值與一參考值以調整該內部可校準震盪器的頻率，使該計數值與該參考值相等。
利用同步列資料欄在單一的資料交易中多次校正USB裝置頻率，不受封包特性的限制，以快速精確的校正USB裝置頻率。
較佳者，更包括一鎖相迴路以倍頻該內部可校準震盪器的頻率。
在一變化的實施例中，更包括辨識具有該同步列資料欄的當前封包是否為標誌封包或交握封包，藉由擷取標誌封包固定三十二位元的位元週期或交握封包固定十六位元的位元週期，以較長的位元週期做為USB裝置內部可校準震盪器的校準基數，使USB裝置的內部可校準震盪器毋須使用過高的頻率源，即能達到USB裝置所要求之頻率準確度，以降低成本。
圖2係根據本發明之校正USB裝置頻率的方法流程圖20，圖3係校正USB裝置頻率的電路30。參考圖1至圖3，在步驟22中，封包結尾(end of packet；EOP)介於一封包的結束與下一個封包的開始之間，偵測單元32偵測USB主機端資料串列中的EOP產生一重置信號R給計數器36以初始化計數器36，使計數器36歸零。在步驟24中，標誌封包12、資料封包14及交握封包16具有固定長度及固定位元值內容的同步列資料欄(SYNC)，偵測單元34偵測USB主機端資料串列中的同步列資料欄產生一觸發信號T給計數器36。在步驟26中，計數器36因應觸發信號T開始計數內部可校準震盪器40產生的時脈的數量，以產生一計數值P=n×(F/M) 公式1其中，n係計數器36計數的位元週期，F係內部可校準震盪器40的頻率，M係USB主機端資料串列的資料率。在步驟28中，校準編碼單元38比較計數值P與一參考值K產生校準訊號Tr給內部可校準震盪器40，當計數值P大於參考值K時，降低頻率F，當計數值P小於參考值K時， 增加頻率F，使計數值P與參考值K相等，其中，參考值K係以內部可校準震盪器40的設計頻率F’計算產生，將設計頻率F’代入公式1可得參考值K=n×(F’/M) 公式2
圖4係校正USB裝置頻率的波形圖39，參考圖3及圖4，在一實施例中，內部可校準震盪器40包括一設計頻率為F’的可調校RC震盪器，擷取同步列資料欄前六位元的位元週期做為校準基數，例如正差動訊號D+的前六位元”101010”，或負差動訊號D-的前六位元”010101”，使計數的位元週期n等於6。利用正差動訊號D+前六位元”101010”的位元週期相當於正差動訊號D+的第一個上升緣(rising edge)42與第四個上升緣44之間的時間，藉由偵測單元34偵測正差動訊號D+的上升緣而產生觸發信號T，例如當偵測單元34偵測到正差動訊號D+的第一個上升緣42時，初始化觸發信號T，計數器36因應觸發信號T的開始而開始計數時脈43的數量，當偵測單元34偵測到正差動訊號D+的第四個上升緣44時，結束觸發信號T，計數器36因應觸發信號T的結束而閂鎖計數值P，校準編碼單元38比較計數值P與參考值K以調整頻率F。同樣地，利用負差動訊號D-前六位元”010101”的位元週期相當 於負差動訊號D-的第一個下降緣(falling edge)46與第四個下降緣48之間的時間，藉由偵測負差動訊號D-的第一個下降緣46以初始化觸發信號T，以及偵測負差動訊號D-的第四個下降緣48以結束觸發信號T，產生計數值P與參考值K比較以調整頻率F。當設計頻率F’為24MHz以及位元資料率M為1.5MHz時，根據公式2可得參考值K=96，但實際上內部可校準震盪器40的頻率F與設計頻率F’之間具有誤差，根據公式1可得計數器36產生的計數值P=6×(F/1.5MHz)，比較計數值P與參考值K，當計數值P大於參考值K時，表示頻率F大於設計頻率F’，校準編碼單元38產生校準訊號Tr以降低頻率F，當計數值P小於參考值K時，表示頻率F小於設計頻率F’，校準編碼單元38產生校準訊號Tr以增加頻率F，當計數值P等於參考值K時，表示頻率F等於設計頻率F’，校準編碼單元38產生校準訊號Tr以維持頻率F。此外，內部可校準震盪器40每階的調整量(trimming step)即為校正解析度C=1/K 公式3將K=96代入公式3可得校正解析度C約等於±1.04%，符合通用序列匯排流2.0和1.1的驅動器協定中，對低速狀態下使用頻率誤差為±1.5%的規範。此實施例利用USB介 面通信協定資料傳輸中，不同的封包具有一固定同步列資料欄的特性，藉由擷取USB主機端資料串列中同步列資料欄訊號校正USB裝置的頻率，產生一相對於準確於USB主機端資料串列的頻率，以在單一的資料交易中多次校正USB裝置的頻率，相對於習知僅利用標誌封包校正USB裝置的頻率，此實施例不受封包特性的限制，可利用不同封包中的同步列資料欄校正USB裝置的頻率，毋須判別封包的格式，達到快速精確的校正USB裝置的頻率，以及簡化校正電路的目的。
從公式3可知，藉由增加參考值K可得到較小的校正解析度C，達到增加USB裝置頻率準確度的目的。根據公式2，參考值K可經由增加內部可校準震盪器40的設計頻率F’或是增加計數的位元週期n而增加。
如圖5及圖6所示，在一實施例中，校正USB裝置頻率的方法流程圖50包括一倍頻步驟52，內部可校準震盪器40的頻率F經校正USB裝置頻率的電路54中的鎖相迴路(PLL)56倍頻後，產生頻率為NF的時脈供計數器36計數，以得到較小的校正解析度C，其中N為一常數。例如當N=2時，供計數器36計數的時脈頻率經鎖相迴路56倍頻，因此該時脈頻率從F增加至2F，在資料率M為1.5MHz、設計頻率F’為24MHz以及位元週期n為6的情況下，根據公式2及公式3，可得參考值K=192以及校 正解析度C約等於±0.52%，因而增加USB裝置頻率的準確度。藉由鎖相迴路56倍頻內部可校準震盪器40的頻率，提供頻率較高的時脈供計數器36計數，而非直接增加內部可校準震盪器40的頻率，可避免因直接增加內部可校準震盪器40的頻率而導致諸如電路複雜化、成本增加等問題。
如圖7所示，在另一實施例中，校正USB裝置頻率的方法流程圖58包括一辨識標誌封包的步驟60，藉由擷取標誌封包固定三十二位元的位元週期，做為校正USB裝置頻率的校準基數，以增加計數的位元週期n，得到較小的校正解析度C。
圖8係對應圖7之校正USB裝置頻率的電路65，參考圖7及圖8，在步驟22中，偵測單元32偵測USB主機端資料串列中的EOP產生一重置信號R給計數器36以初始化計數器36，使計數器36歸零。在步驟24中，偵測單元67偵測到USB主機端資料串列中的同步列資料欄產生一觸發信號T給計數器36。在步驟64中，計數器36因應觸發信號T開始計數內部可校準震盪器40產生的時脈的數量，此時，內部可校準震盪器40的頻率為F。在步驟60中，辨識具有該同步列資料欄的當前封包是否為標誌封包，若該當前封包不是標誌封包，則進行步驟62，計數器36停止計數，回到步驟22，若該當前封包為標誌封包， 則進行步驟66，偵測單元67偵測該標誌封包的EOP以結束觸發信號T，計數器36閂鎖其計數值產生計數值P。在步驟28中，校準編碼單元38比較計數值P與參考值K產生校準訊號Tr給內部可校準震盪器40，使計數值P與參考值K相等。在本實施例中，步驟60及步驟64係同步進行。
圖9係校正USB裝置頻率的波形圖68，參考圖7-9，在一實施例中，USB主機端資料串列包括正差動訊號D+及負差動訊號D-，內部可校準震盪器40包括一設計頻率為F’的可調校RC震盪器，步驟60係藉由內部可校準震盪器40從USB主機端資料串列中產生一辨識位元(PID)78給偵測單元67，以辨識當前封包是否為標誌封包。當偵測單元32偵測到EOP時，產生一重置信號R，計數器36因應重置信號R而被初始化。當偵測單元67偵測到正差動訊號D+的第一個上升緣70或負差動訊號D-的第一個下降緣72時，初始化觸發信號T，計數器36因應觸發信號T的開始而開始計數時脈76的數量，此時，內部可校準震盪器40的頻率為F，當偵測單元67偵測到正差動訊號D+的第四個上升緣75或負差動訊號D-的第四個下降緣77時，內部可校準震盪器40閂鎖第四個上升緣75或第四個下降緣77後的第一至第四個位元”1110”或”0001”，如波形74所示，產生辨識位元78，偵測單元67根據辨識位元78 辨識當前封包是否為標誌封包，若辨識位元78中包含三個邏輯狀態為高(即邏輯狀態為1)或三個邏輯狀態為低(即邏輯狀態為0)的位元，則判定為標誌封包，計數器36持續計數，且偵測單元67辨識完成，待再次偵測到EOP，結束觸發信號T，計數器36因應觸發信號T的結束而閂鎖其計數值產生計數值P，反之，則判定為非標誌封包，計數器36停止計數，回到步驟22。校準編碼單元38比較計數值P與參考值K以調整頻率F。在本實施例中，正差動訊號D+從第一個上升緣70到再次偵測到EOP的時間相當於整個標誌封包固定三十二位元的位元週期，同樣地，負差動訊號D-從第一個下降緣72到再次偵測到EOP的時間相當於整個標誌封包固定三十二位元的位元週期，因此計數的位元週期n=32，當資料率M為1.5MHz，以及設計頻率F’為6MHz時，根據公式2可得參考值K=128，比較計數值P與參考值K，若計數值P大於參考值K，表示頻率F大於設計頻率F’，校準編碼單元38產生校準訊號Tr以降低頻率F，若計數值P小於參考值K，表示頻率F小於設計頻率F’，校準編碼單元38產生校準訊號Tr以增加頻率F，若計數值P等於參考值K時，表示頻率F等於設計頻率F’，校準編碼單元38產生校準訊號Tr以維持頻率F。由於內部可校準震盪器40的頻率約有±25%的誤差，在偵測到正差動訊號D+的第四個上升緣75或負差動 訊號D-的第四個下降緣77(即同步列資料欄的第六位元)後，才由內部可校準震盪器40閂鎖第四個上升緣75或第四個下降緣77後的第一至第四個位元做為辨識位元78，可避免因內部可校準震盪器40的頻率誤差而無法辨識標誌封包，本實施例利用正差動訊號D+的第四個上升緣75或負差動訊號D-的第四個下降緣77後的第一至第四個位元做為辨識位元以正確的辨識標誌封包，以及擷取標誌封包固定三十二位元的位元週期做為校正USB裝置頻率的校準基數，使辨識標誌封包與計數時脈同步進行，不需分成粗調和細調二個步驟，相較於美國專利公告第6407641號先在同步列資料欄粗調，再擷取標誌封包中二十位元做為校正USB裝置頻率的校準基數，本實施例可得到更準確的校正結果，並達到簡化電路和降低成本的目的。此外，根據公式3，當參考值K=128時，校正解析度C約等於±0.78%，符合通用序列匯排流2.0和1.1的驅動器協定中，對低速狀態下使用頻率誤差為±1.5%的規範，此時，內部可校準震盪器40的設計頻率F’為6MHz，換言之，藉由增加計數的位元週期n，內部可校準震盪器40可直接使用較低頻率的RC震盪器，無需PLL，以進一步降低成本。
在一變化的實施例中，當偵測單元67偵測到正差動訊號D+的第四個上升緣75或負差動訊號D-的第四個下降緣77時，內部可校準震盪器40閂鎖第四個上升緣75或 第四個下降緣77後的第二至第四個位元”110”或”001”，產生辨識位元80，若辨識位元80中包含二個邏輯狀態為高(即邏輯狀態為1)或二個邏輯狀態為低(即邏輯狀態為0)的位元，則判定為標誌封包，反之，則判定為非標誌封包。
如圖10所示，在又一實施例中，校正USB裝置頻率的方法流程圖82包括一辨識交握封包的步驟84，藉由擷取交握封包固定十六位元的位元週期，做為校正USB裝置頻率的校準基數，增加計數的位元週期n，得到較小的校正解析度C。
圖11係對應圖10之校正USB裝置頻率的電路86，參考圖10及圖11，在步驟22中，偵測單元32偵測USB主機端資料串列中的EOP產生一重置信號R給計數器36以初始化計數器36。在步驟24中，偵測單元87偵測到USB主機端資料串列中的同步列資料欄產生一觸發信號T給計數器36。在步驟64中，計數器36因應觸發信號T開始計數內部可校準震盪器40產生的時脈的數量，此時，內部可校準震盪器40的頻率為F。在步驟84中，辨識具有該同步列資料欄的當前封包是否為交握封包，若該當前封包不是交握封包，則進行步驟62，計數器36停止計數，回到步驟22，若該當前封包為交握封包，則進行步驟66，偵測單元87偵測該交握封包完成，且再次偵測到EOP，結束觸發信號T，計數器36因應觸發信號T的結束而閂 鎖其計數值產生計數值P。在步驟28中，校準編碼單元38比較計數值P與參考值K產生校準訊號Tr給內部可校準震盪器40，使計數值P與參考值K相等。在本實施例中，步驟84及步驟64係同步進行。
圖12係校正USB裝置頻率的波形圖90，參考圖10-12，在一實施例中，在USB主機端資料串列中的交握封包包括確認(ACK)封包91、否定(NAK)封包93及拖延(STALL)封包94，內部可校準震盪器40包括一設計頻率為F’的可調校電阻電容RC震盪器，步驟84係藉由位於偵測單元87中的計數器88計數確認封包91、否定封包93或拖延封包94的上升緣96或下降緣97的數量產生一上升緣數量或下降緣數量，偵測單元87根據該上升緣數量或下降緣數量，辨識當前封包是否為交握封包。當偵測單元32偵測到EOP時，產生一重置信號R，計數器88因應重置信號R而被初始化。當偵測單元87偵測到正差動訊號D+的第一個上升緣或負差動訊號D-的第一個下降緣時，初始化觸發信號T，計數器36因應觸發信號T的開始而開始計數時脈76的數量，計數器88因應觸發信T號開始計數正差動訊號D+的上升緣96的數量或負差動訊號D-的下降緣97的數量，此時，內部可校準震盪器40的頻率為F，當偵測單元87再次偵測到EOP時，結束觸發信號T，計數器88因應觸發信號T的結束而閂鎖其計數值， 產生一上升緣數量或一下降緣數量，偵測單元87根據該上升緣或下降緣數量辨識是否為交握封包，若該上升緣或下降緣數量等於六，則判定為交握封包，計數器36因應觸發信號T的結束而閂鎖其計數值產生計數值P，反之，則判定為非交握封包，計數器36停止計數，回到步驟22。校準編碼單元38比較計數值P與參考值K以調整頻率F。在本實施例中，正差動訊號D+從第一個上升緣到EOP出現的時間相當於整個交握封包的位元週期，同樣地，負差動訊號D-從第一個下降緣到EOP出現的時間相當於整個交握封包的位元週期，因此計數的位元週期n=16，當資料率M為1.5MHz，以及設計頻率F’為12MHz時，根據公式2可得參考值K=128，比較計數值P與參考值K，若計數值P大於參考值K，表示頻率F大於設計頻率F’，校準編碼單元38產生校準訊號Tr以降低頻率F，若計數值P小於參考值K，表示頻率F小於設計頻率F’，校準編碼單元38產生校準訊號Tr以增加頻率F，若計數值P等於參考值K時，表示頻率F等於設計頻率F’，校準編碼單元38產生校準訊號Tr以維持頻率F。本實施例藉由計數USB主機端資料串列中的上升緣數量或下降緣數量，以正確的辨識交握封包，毋須產生辨識位元，此外，根據公式3，當參考值K=128時，校正解析度C約等於±0.78%，符合通用序列匯排流2.0和1.1的驅動器協定中，對低速狀 態下使用頻率誤差為±1.5%的規範，此時，內部可校準震盪器40的設計頻率F’為12MHz，換言之，藉由正確辨識及擷取交握封包固定十六位元的位元週期做為校正USB裝置頻率的校準基，使辨識交握封包與計數時脈同步進行，內部可校準震盪器40可使用較低頻率的震盪器，例如較低頻率的RC震盪器，達到降低成本的目的。
12‧‧‧標誌封包
14‧‧‧資料封包
16‧‧‧交握封包
20‧‧‧校正USB裝置頻率的方法流程圖
22-28‧‧‧步驟
30‧‧‧校正USB裝置頻率的電路
32‧‧‧偵測單元
34‧‧‧偵測單元
36‧‧‧計數器
38‧‧‧校準編碼單元
39‧‧‧波形圖
40‧‧‧內部可校準震盪器
42‧‧‧第一個上升緣
43‧‧‧時脈
44‧‧‧第四個上升緣
46‧‧‧第一個下降緣
48‧‧‧第四個下降緣
50‧‧‧校正USB裝置頻率的方法流程圖
52‧‧‧步驟
54‧‧‧校正USB裝置頻率的電路
56‧‧‧鎖相迴路
58‧‧‧校正USB裝置頻率的方法流程圖
60-64‧‧‧步驟
65‧‧‧校正USB裝置頻率的電路
66‧‧‧步驟
67‧‧‧偵測單元
68‧‧‧波形圖
70‧‧‧第一個上升緣
72‧‧‧第一個下降緣
74‧‧‧波形
75‧‧‧第四個上升緣
76‧‧‧時脈
77‧‧‧第四個下降緣
78‧‧‧辨識位元
80‧‧‧辨識位元
82‧‧‧校正USB裝置頻率的方法流程圖
84‧‧‧步驟
86‧‧‧校正USB裝置頻率的電路
87‧‧‧偵測單元
88‧‧‧計數器
90‧‧‧波形圖
91‧‧‧確認封包
93‧‧‧否定封包
94‧‧‧拖延封包
96‧‧‧上升緣
97‧‧‧下降緣
圖1係封包格式規範的示意圖；圖2係根據本發明之校正USB裝置頻率的方法的第一實施例；圖3係根據本發明之校正USB裝置頻率的電路的第一實施例；圖4係校正USB裝置頻率的波形圖；圖5係根據本發明之校正USB裝置頻率的方法的第二實施例；圖6係根據本發明之校正USB裝置頻率的電路的第二實施例；圖7係根據本發明之校正USB裝置頻率的方法的第三實施例；圖8係根據本發明之校正USB裝置頻率的電路的第三實施例； 圖9係校正USB裝置頻率的波形圖；圖10係根據本發明之校正USB裝置頻率的方法的第四實施例；圖11係根據本發明之校正USB裝置頻率的電路的第四實施例；以及圖12係校正USB裝置頻率的波形圖。
20‧‧‧校正USB裝置頻率的方法流程圖
22-28‧‧‧步驟

Claims (36)

  1. 一種校正USB裝置頻率的方法，該USB裝置包含一內部可校準震盪器作為該USB裝置的頻率源用以產生一時脈，該方法包括下列步驟：(a)使用一第一偵測單元偵測一輸入的資料串列中的封包結尾以初始化一計數器；(b)使用一第二偵測單元偵測該資料串列中一同步列資料欄以控制該計數器開始計數該時脈以產生一計數值，其中該偵測該資料串列中該同步列資料欄的步驟包括偵測一正差動訊號的第一個上升緣以觸發該計數器，以及偵測該正差動訊號的第四個上升緣以閂鎖該計數器；以及(c)使用一校準編碼單元比較該計數值與一參考值以調整該內部可校準震盪器的該時脈的頻率。
  2. 如請求項1的方法，其中該步驟(c)包括：當該計數值大於該參考值時，降低該內部可校準震盪器的該時脈的頻率；以及當該計數值小於該參考值時，增加該內部可校準震盪器的該時脈的頻率。
  3. 如請求項1的方法，更包括倍頻該內部可校準震盪器的該時脈的頻率以供該計數器計數。
  4. 一種校正USB裝置頻率的方法，該USB裝置包含 一內部可校準震盪器作為該USB裝置的頻率源用以產生一時脈，該方法包括下列步驟：(a)使用一第一偵測單元偵測一輸入的資料串列中的封包結尾以初始化一計數器；(b)使用一第二偵測單元偵測該資料串列中一同步列資料欄以控制該計數器對該時脈進行計數以產生一計數值，其中該偵測該資料串列中該同步列資料欄的步驟包括偵測一負差動訊號的第一個下降緣以觸發該計數器，以及偵測該負差動訊號的第四個下降緣以閂鎖該計數器；以及(c)使用一校準編碼單元比較該計數值與一參考值以調整該內部可校準震盪器的該時脈的頻率。
  5. 如請求項4的方法，其中該步驟(c)包括：當該計數值大於該參考值時，降低該內部可校準震盪器的該時脈的頻率；以及當該計數值小於該參考值時，增加該內部可校準震盪器的該時脈的頻率。
  6. 如請求項4的方法，更包括倍頻該內部可校準震盪器的該時脈的頻率以供該計數器計數。
  7. 一種校正USB裝置頻率的電路，該USB裝置包含一內部可校準震盪器作為該USB裝置的頻率源用以產生一時脈，該電路包括： 一計數器；一第一偵測單元，連接該計數器，偵測一輸入的資料串列中的封包結尾以初始化該計數器；一第二偵測單元，連接該計數器，偵測該資料串列中一同步列資料欄以產生一觸發信號以供控制該計數器開始計數該時脈產生一計數值；以及一校準編碼單元，連接該內部可校準震盪器及該計數器，比較該計數值與一參考值產生一校準訊號調整該內部可校準震盪器的該時脈的頻率；其中，該第二偵測單元偵測一正差動訊號的第一個上升緣以觸發該計數器，以及偵測該正差動訊號的第四個上升緣以閂鎖該計數器。
  8. 如請求項7的電路，包括一鎖相迴路連接在該內部可校準震盪器及該計數器之間，用以倍頻該內部可校準震盪器的該時脈的頻率以供該計數器計數。
  9. 一種校正USB裝置頻率的電路，該USB裝置包含一內部可校準震盪器作為該USB裝置的頻率源用以產生一時脈，該電路包括：一計數器；一第一偵測單元，連接該計數器，偵測一輸入的資料串列中的封包結尾以初始化該計數器； 一第二偵測單元，連接該計數器，偵測該資料串列中一同步列資料欄以產生一觸發信號以供控制該計數器開始計數該時脈產生一計數值；以及一校準編碼單元，連接該內部可校準震盪器及該計數器，比較該計數值與一參考值產生一校準訊號調整該內部可校準震盪器的該時脈的頻率；其中，該第二偵測單元偵測一負差動訊號的第一個下降緣以觸發該計數器，以及偵測該負差動訊號的第四個下降緣以閂鎖該計數器。
  10. 如請求項9的電路，包括一鎖相迴路連接在該內部可校準震盪器及該計數器之間，用以倍頻該內部可校準震盪器的該時脈的頻率以供該計數器計數。
  11. 一種校正USB裝置頻率的方法，該USB裝置包含一內部可校準震盪器作為該USB裝置的頻率源用以產生一時脈，該方法包括下列步驟：(a)使用一第一偵測單元偵測一輸入的資料串列中的封包結尾以初始化一計數器；(b)使用一第二偵測單元偵測該資料串列中一同步列資料欄以觸發該計數器開始計數該時脈；(c)辨識包含該同步列資料欄的當前封包是否為標誌封包，若該當前封包為標誌封包，則進行接下來的步驟(d)，反之，則回到步驟(a)； (d)使用該第二偵測單元偵測該當前封包的封包結尾以閂鎖該計數器產生一計數值；以及(e)使用一校準編碼單元比較該計數值與一參考值以調整該內部可校準震盪器的該時脈的頻率。
  12. 如請求項11的方法，其中步驟(b)包括偵測一正差動訊號的第一個上升緣以觸發該計數器。
  13. 如請求項12的方法，其中步驟(c)包括下列步驟：偵測該正差動訊號的第四個上升緣；閂鎖該正差動訊號的第四個上升緣後的第二至第四位元產生一辨識位元；以及若該辨識位元中包含二個邏輯狀態為高的位元，則判定該當前封包為標誌封包。
  14. 如請求項12的方法，其中步驟(c)包括下列步驟：偵測該正差動訊號的第四個上升緣；閂鎖該正差動訊號的第四個上升緣後的第一至第四位元產生一辨識位元；以及若該辨識位元中包含三個邏輯狀態為高的位元，則判定該當前封包為標誌封包。
  15. 如請求項11的方法，其中步驟(b)包括偵測一負差動訊號的第一個下降緣以觸發該計數器。
  16. 如請求項15的方法，其中步驟(c)包括下列步驟：偵測該負差動訊號的第四個下降緣； 閂鎖該負差動訊號的第四個下降緣後的第二至第四位元產生一辨識位元；以及若該辨識位元中包含二個邏輯狀態為低的位元，則判定該當前封包為標誌封包。
  17. 如請求項15的方法，其中步驟(c)包括下列步驟：偵測該負差動訊號的第四個下降緣；閂鎖該負差動訊號的第四個下降緣後的第一至第四位元產生一辨識位元；以及若該辨識位元中包含三個邏輯狀態為低的位元，則判定該當前封包為標誌封包。
  18. 如請求項11的方法，其中該步驟(e)包括：當該計數值大於該參考值時，降低該內部可校準震盪器的該時脈的頻率；以及當該計數值小於該參考值時，增加該內部可校準震盪器的該時脈的頻率。
  19. 一種校正USB裝置頻率的電路，該USB裝置包含一內部可校準震盪器作為該USB裝置的頻率源用以產生一時脈，該電路包括：一計數器；一第一偵測單元，連接該計數器，偵測一輸入的資料串列中的封包結尾以初始化該計數器；一第二偵測單元，連接該內部可校準震盪器及該計數 器，偵測該資料串列中一標誌封包以產生一觸發信號供控制該計數器開始計數該時脈產生一計數值；以及一校準編碼單元，連接該內部可校準震盪器及該計數器，比較該計數值與一參考值產生一校準訊號調整該內部可校準震盪器的該時脈的頻率。
  20. 如請求項19的電路，其中該第二偵測單元偵測一正差動訊號的第一個上升緣以觸發該計數器，偵測該負差動信號的第四個上升緣以產生一辨識位元以供辨識該標誌封包，以及偵測該標誌封包的封包結尾以閂鎖該計數器。
  21. 如請求項20的電路，其中該辨識位元包括該第四個上升緣後的第一至第四個位元。
  22. 如請求項20的電路，其中該辨識位元包括該第四個上升緣後的第二至第四個位元。
  23. 如請求項19的電路，其中該第二偵測單元偵測一負差動訊號的第一個下降緣以觸發該計數器，偵測該正差動信號的第四個下降緣以產生一辨識位元以供辨識該標誌封包，以及偵測該標誌封包的封包結尾以閂鎖該計數器。
  24. 如請求項23的電路，其中該辨識位元包括該第四個下降緣後的第一至第四個位元。
  25. 如請求項23的電路，其中該辨識位元包括該第四個下降緣後的第二至第四個位元。
  26. 一種校正USB裝置頻率的方法，該USB裝置包含一內部可校準震盪器作為該USB裝置的頻率源用以產生一時脈，該方法包括下列步驟：(a)使用一第一偵測單元偵測一輸入的資料串列中的封包結尾以初始化一計數器；(b)使用一第二偵測單元偵測該資料串列中一同步列資料欄以觸發該計數器開始計數該時脈；(c)辨識包含該同步列資料欄的當前封包是否為交握封包，若該當前封包為交握封包，則進行接下來的步驟(d)，反之，則回到步驟(a)；(d)使用該第二偵測單元偵測該當前封包的封包結尾以閂鎖該計數器產生一計數值；以及(e)使用一校準編碼單元比較該計數值與一參考值以調整該內部可校準震盪器的該時脈的頻率。
  27. 如請求項26的方法，其中步驟(b)包括偵測一正差動訊號的第一個上升緣以觸發該計數器。
  28. 如請求項26的方法，其中步驟(c)包括下列步驟：計數該正差動訊號的上升緣數量；以及偵測該當前封包的封包結尾；其中，當該封包結尾出現時，若該上升緣數量為六， 則判斷該當前封包為交握封包。
  29. 如請求項26的方法，其中步驟(b)包括偵測一負差動訊號的第一個下降緣以觸發該計數器。
  30. 如請求項29的方法，其中步驟(c)包括下列步驟：計數該負差動訊號的下降緣數量；以及偵測該當前封包的封包結尾；其中，當該封包結尾出現時，若該下降緣數量為六，則判斷該當前封包為交握封包。
  31. 如請求項26的方法，其中該步驟(e)包括：當該計數值大於該參考值時，降低該內部可校準震盪器的該時脈的頻率；以及當該計數值小於該參考值時，增加該內部可校準震盪器的該時脈的頻率。
  32. 一種校正USB裝置頻率的電路，該USB裝置包含一內部可校準震盪器作為該USB裝置的頻率源用以產生一時脈，該電路包括：一計數器；一第一偵測單元，連接該計數器，偵測一輸入的資料串列中的封包結尾以初始化該計數器；一第二偵測單元，連接該計數器，偵測該資料串列中一交握封包以產生一觸發信號，供控制該計數器開始計數該時脈產生一計數值；以及 一校準編碼單元，連接該內部可校準震盪器及該計數器，比較該計數值與一參考值產生一校準訊號調整該內部可校準震盪器的該時脈的頻率。
  33. 如請求項32的電路，其中該第二偵測單元偵測一正差動訊號的第一個上升緣以觸發該計數器，以及偵測該交握封包的封包結尾以閂鎖該計數器。
  34. 如請求項33項的電路，更包括一第二計數器位於該第二偵測單元中且連接該第一偵測單元，用以計數該正差動訊號的上升緣數量。
  35. 如請求項32的電路，其中該第二偵測單元偵測一負差動訊號的第一個下降緣以觸發該計數器，以及偵測該交握封包的封包結尾以閂鎖該計數器。
  36. 如請求項35的電路，更包括一第二計數器位於該第二偵測單元中且連接該第一偵測單元，用以計數該負差動訊號的下降緣數量。
TW098118807A 2009-06-05 2009-06-05 Methods and circuits for correcting the frequency of USB devices TWI508457B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098118807A TWI508457B (zh) 2009-06-05 2009-06-05 Methods and circuits for correcting the frequency of USB devices
US12/792,015 US8677173B2 (en) 2009-06-05 2010-06-02 Method and circuit for trimming an internal oscillator of a USB device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098118807A TWI508457B (zh) 2009-06-05 2009-06-05 Methods and circuits for correcting the frequency of USB devices

Publications (2)

Publication Number Publication Date
TW201044180A TW201044180A (en) 2010-12-16
TWI508457B true TWI508457B (zh) 2015-11-11

Family

ID=43301615

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098118807A TWI508457B (zh) 2009-06-05 2009-06-05 Methods and circuits for correcting the frequency of USB devices

Country Status (2)

Country Link
US (1) US8677173B2 (zh)
TW (1) TWI508457B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769046B (zh) * 2021-08-10 2022-06-21 瑞昱半導體股份有限公司 具有頻率校正機制的訊號中繼裝置及方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9319216B2 (en) 2009-11-18 2016-04-19 Pixart Imaging Inc. Operating method of human interface device
US8907730B2 (en) * 2010-11-17 2014-12-09 Pixart Imaging Inc Frequency calibration device and method for programmable oscillator
TWI420802B (zh) * 2010-06-30 2013-12-21 Weltrend Semiconductor Inc 自動校正頻率之頻率校正電路及其方法
US8416905B2 (en) * 2010-09-24 2013-04-09 Intel Corporation Digital NRZI signal for serial interconnect communications between the link layer and physical layer
TW201217977A (en) * 2010-10-27 2012-05-01 Sonix Technology Co Ltd Method for locking frequency of USB device and USB frequency locking device
CN102929330B (zh) * 2012-11-19 2016-03-16 四川和芯微电子股份有限公司 用于产生usb外设时钟的电路及方法
TWI530799B (zh) * 2013-11-28 2016-04-21 慧榮科技股份有限公司 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置
TWI533136B (zh) * 2013-12-05 2016-05-11 慧榮科技股份有限公司 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置
CN103763167B (zh) * 2013-12-25 2016-06-01 京东方科技集团股份有限公司 通信***及其通信方法
EP2978133A1 (en) 2014-07-22 2016-01-27 Synopsys, Inc. Calibration unit for calibrating an oscillator, oscillator arrangement and method for calibrating an oscillator
TWI545419B (zh) * 2015-05-08 2016-08-11 偉詮電子股份有限公司 自動校正非晶體振盪器之時脈之裝置及其方法
KR102410912B1 (ko) 2015-10-28 2022-06-20 삼성전자주식회사 비접촉 통신 장치, 이를 포함하는 전자 시스템, 및 비접촉 통신 장치의 동작 방법
US10684906B2 (en) * 2016-06-15 2020-06-16 Microsoft Technology Licensing, Llc Monitoring peripheral transactions
US9923710B2 (en) * 2016-06-15 2018-03-20 Silicon Laboratories Inc. Digital oversampling clock and data recovery circuit
US10908671B2 (en) * 2016-09-30 2021-02-02 Maxim Integrated Products, Inc. Method and apparatus for disabling high speed bus operation under high common mode voltage conditions
TWI598737B (zh) * 2017-01-20 2017-09-11 群聯電子股份有限公司 參考時脈訊號產生方法、記憶體儲存裝置及連接介面單元
CN111758227A (zh) * 2018-02-26 2020-10-09 三菱电机株式会社 信号检测电路、光接收器、主站装置及信号检测方法
TWI732562B (zh) * 2020-05-25 2021-07-01 創惟科技股份有限公司 一種讀取資料的方法和資料讀取裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297705B1 (en) * 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6407641B1 (en) * 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
TWI250442B (en) * 2004-09-02 2006-03-01 Tenx Technology Inc Embedded oscillator for USB device and method for generating frequency signals thereof
US20070159221A1 (en) * 2004-12-13 2007-07-12 Apexone Microelectronics Ltd. System and method for clock signal synchronization
TW200735535A (en) * 2006-03-01 2007-09-16 Holtek Semiconductor Inc Device of adjusting frequency built-in oscillator for USB interface and method thereof.
TWI355591B (en) * 2005-11-04 2012-01-01 Realtek Semiconductor Corp Usb apparatus and usb system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10262079A1 (de) * 2002-12-23 2004-11-18 Infineon Technologies Ag Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz
JP4812066B2 (ja) * 2003-10-09 2011-11-09 ルネサスエレクトロニクス株式会社 半導体集積回路
TWI410806B (zh) * 2009-10-16 2013-10-01 Elan Microelectronics Corp A method and a circuit for correcting the frequency of the USB device, and a method of identifying whether or not the input packet is a tag packet

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297705B1 (en) * 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6407641B1 (en) * 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
TWI250442B (en) * 2004-09-02 2006-03-01 Tenx Technology Inc Embedded oscillator for USB device and method for generating frequency signals thereof
US20070159221A1 (en) * 2004-12-13 2007-07-12 Apexone Microelectronics Ltd. System and method for clock signal synchronization
TWI355591B (en) * 2005-11-04 2012-01-01 Realtek Semiconductor Corp Usb apparatus and usb system
TW200735535A (en) * 2006-03-01 2007-09-16 Holtek Semiconductor Inc Device of adjusting frequency built-in oscillator for USB interface and method thereof.

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Intel, YM430TX Pentium Processor-Based Motherboard User's Manual, 1997/5/1, http://download.intel.com/support/motherboards/desktop/archive/ym430tx/ym430tx.pdf *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769046B (zh) * 2021-08-10 2022-06-21 瑞昱半導體股份有限公司 具有頻率校正機制的訊號中繼裝置及方法

Also Published As

Publication number Publication date
US20100313059A1 (en) 2010-12-09
US8677173B2 (en) 2014-03-18
TW201044180A (en) 2010-12-16

Similar Documents

Publication Publication Date Title
TWI508457B (zh) Methods and circuits for correcting the frequency of USB devices
TWI410806B (zh) A method and a circuit for correcting the frequency of the USB device, and a method of identifying whether or not the input packet is a tag packet
CN102063402B (zh) 校正usb装置频率的方法及电路
TWI522772B (zh) Automatic transmission interface device and method for correcting transmission frequency
TWI302784B (en) Auto-adjusting high accuracy oscillator
JP5335772B2 (ja) Ｕｓｂベースの同期およびタイミングシステム
US8571158B2 (en) Method and data transceiving system for generating reference clock signal
TWI445315B (zh) 自動校正頻率之頻率校正電路及其方法
US7093151B1 (en) Circuit and method for providing a precise clock for data communications
TWI420802B (zh) 自動校正頻率之頻率校正電路及其方法
US8831151B2 (en) Method and associated apparatus of data extraction
US20130103969A1 (en) Clock generation device for usb device
US7864906B2 (en) System and method for clock signal synchronization
CN103149970A (zh) 时钟校准的方法和***
US8283983B2 (en) Frequency calibration device and method for programmable oscillator
US8907730B2 (en) Frequency calibration device and method for programmable oscillator
JP4164357B2 (ja) 周波数比較器
US20120110365A1 (en) Method for locking frequency of usb device and usb frequency locking device
TW515142B (en) Frequency divider
US8806091B2 (en) Signal generating apparatus and signal generating method
TWI732562B (zh) 一種讀取資料的方法和資料讀取裝置
US9319216B2 (en) Operating method of human interface device
TWI443494B (zh) Clock Generation Method and System Using Pulse Wave Identification
TW201807591A (zh) 通用串列匯流排時脈頻率調整裝置及調整方法
JP6695200B2 (ja) シリアルデータの受信回路、トランシーバ回路、電子機器、アイドル状態の検出方法