JP6695200B2 - シリアルデータの受信回路、トランシーバ回路、電子機器、アイドル状態の検出方法 - Google Patents
シリアルデータの受信回路、トランシーバ回路、電子機器、アイドル状態の検出方法 Download PDFInfo
- Publication number
- JP6695200B2 JP6695200B2 JP2016077250A JP2016077250A JP6695200B2 JP 6695200 B2 JP6695200 B2 JP 6695200B2 JP 2016077250 A JP2016077250 A JP 2016077250A JP 2016077250 A JP2016077250 A JP 2016077250A JP 6695200 B2 JP6695200 B2 JP 6695200B2
- Authority
- JP
- Japan
- Prior art keywords
- received data
- flip
- edge
- clock
- clocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
この態様によると、エッジを確実に検出できる。
エッジを正確に受信できることから、アイドル状態と通信状態を正確に判定できる。
図6は、図2の受信回路2を備えるUSBトランシーバIC100のブロック図である。USBトランシーバIC100は、受信回路2に加えて、レシーバ102およびデジタル信号処理部104を生成する。レシーバ102は、アナログフロントエンドであり、差動のUSBデータ信号D+,D−をシングルエンドに変換し、受信データS1を生成する。
実施の形態では、第1エッジ検出回路30と第2エッジ検出回路40を併用したが、第1エッジ検出回路30を単独で用いてもよい。リカバリクロックCKRCVの位相が常に最適化されているようなプラットフォームでは、第1エッジ検出回路30のみで十分な場合もある。
実施の形態ではUSBを例として説明したが、本発明は、USBと同様に非同期伝送を行うシリアルインタフェース、たとえばUART(Universal Asynchronous Receiver Transmitter)などに適用することが可能である。
Claims (12)
- シリアル形式の受信データの受信回路であって、
前記受信データのエッジを検出する第1エッジ検出回路を備え、
前記第1エッジ検出回路は、
リカバリクロックに応じて前記受信データをラッチする第1フリップフロップと、
前記受信データと前記第1フリップフロップの出力とを論理演算し、前記受信データのエッジの有無を示す第1検出信号を生成する第1論理ゲートと、
前記第1検出信号にもとづいてデータ通信のアイドル状態を検出するアイドルカウンタと、
を備えることを特徴とする受信回路。 - 前記第1論理ゲートは、AND(論理積)ゲートを含むことを特徴とする請求項1に記載の受信回路。
- 前記第1論理ゲートは、EOR(排他的論理和)ゲートを含むことを特徴とする請求項1に記載の受信回路。
- 位相差が360°/N(Nは2以上の整数)であるN個のクロックを含むN相クロックを前記受信データと非同期で生成する多相クロック発生器と、
前記N個のクロックから前記リカバリクロックを選択するクロックセレクタと、
をさらに備えることを特徴とする請求項1から3のいずれかに記載の受信回路。 - シリアル形式の受信データの受信回路であって、
前記受信データのエッジを検出する第1エッジ検出回路を備え、
前記第1エッジ検出回路は、
リカバリクロックに応じて前記受信データをラッチする第1フリップフロップと、
前記受信データと前記第1フリップフロップの出力とを論理演算し、前記受信データのエッジの有無を示す第1検出信号を生成する第1論理ゲートと、
位相差が360°/N(Nは2以上の整数)であるN個のクロックを含むN相クロックを前記受信データと非同期で生成する多相クロック発生器と、
前記N個のクロックから前記リカバリクロックを選択するクロックセレクタと、
前記N個のクロックそれぞれを用いて前記受信データをラッチし、隣接する2個のクロックでラッチしたデータの値が異なるときに、前記受信データのエッジの存在を示す第2検出信号をアサートする第2エッジ検出回路と、
を備えることを特徴とする受信回路。 - 前記第2エッジ検出回路は、
前記N個のクロックに対応し、それぞれが前記受信データを、対応するクロックによりラッチするN個の第2フリップフロップと、
N個の第2論理ゲートであって、i番目(1≦i≦N)の第2論理ゲートは、i番目の第2フリップフロップの出力と、i+1番目の第2フリップフロップの出力が不一致のときに出力をアサートする、N個の第2論理ゲートと、
前記N個の第2論理ゲートに対応し、それぞれが、対応する第2論理ゲートの出力を、対応するクロックによりラッチするN個の第3フリップフロップと、
前記N個の第3フリップフロップの出力の論理和を前記第2検出信号として生成する第3論理ゲートと、
を含むことを特徴とする請求項5に記載の受信回路。 - USB(Universal Serial Bus)ハイスピード規格に対応することを特徴とする請求項1から6のいずれかに記載の受信回路。
- ひとつの半導体基板に一体集積化されることを特徴とする請求項1から7のいずれかに記載の受信回路。
- 請求項1から8のいずれかに記載の受信回路を備えることを特徴とするトランシーバ回路。
- USBケーブルが着脱可能に接続されるレセプタクルと、
前記レセプタクルと接続される請求項9に記載のトランシーバ回路と、
前記トランシーバ回路を介してデータの送受信を行うプロセッサと、
を備えることを特徴とする電子機器。 - USB(Universal Serial Bus)ハイスピードモードにおけるアイドル状態の検出方法であって、
位相差が360°/N(Nは2以上の整数)であるN個のクロックを含むN相クロックを生成するステップと、
前記N個のクロックのひとつをリカバリクロックとして選択するステップと、
フリップフロップを用いて、前記リカバリクロックに応じてシリアル形式の受信データをラッチするステップと、
前記フリップフロップによりラッチしたデータと前記受信データを論理演算し、エッジ検出信号を生成するステップと、
前記エッジ検出信号に応じてリセットされるカウンタを利用して時間を測定し、タイムアウトしたときにアイドル状態と判定するステップと、
を備えることを特徴とする検出方法。 - 前記N個のクロックそれぞれを用いて前記受信データをラッチし、隣接する2個のクロックでラッチしたデータの値が異なるときに、前記エッジ検出信号をアサートするステップをさらに備えることを特徴とする請求項11に記載の検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016077250A JP6695200B2 (ja) | 2016-04-07 | 2016-04-07 | シリアルデータの受信回路、トランシーバ回路、電子機器、アイドル状態の検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016077250A JP6695200B2 (ja) | 2016-04-07 | 2016-04-07 | シリアルデータの受信回路、トランシーバ回路、電子機器、アイドル状態の検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017188818A JP2017188818A (ja) | 2017-10-12 |
JP6695200B2 true JP6695200B2 (ja) | 2020-05-20 |
Family
ID=60044243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016077250A Active JP6695200B2 (ja) | 2016-04-07 | 2016-04-07 | シリアルデータの受信回路、トランシーバ回路、電子機器、アイドル状態の検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6695200B2 (ja) |
-
2016
- 2016-04-07 JP JP2016077250A patent/JP6695200B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017188818A (ja) | 2017-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8736338B2 (en) | High precision single edge capture and delay measurement circuit | |
US6240523B1 (en) | Method and apparatus for automatically determining the phase relationship between two clocks generated from the same source | |
JP3857696B2 (ja) | 半導体集積回路およびその検査方法 | |
US9543937B2 (en) | Multi-phase clock generation | |
US9425781B2 (en) | Syncless unit interval variation tolerant PWM receiver circuit, system and method | |
US8453043B2 (en) | Built-in bit error rate test circuit | |
KR20070093322A (ko) | 지연동기회로 및 반도체 집적회로장치 | |
US7482841B1 (en) | Differential bang-bang phase detector (BBPD) with latency reduction | |
US7230875B2 (en) | Delay locked loop for use in synchronous dynamic random access memory | |
US7555089B2 (en) | Data edge-to-clock edge phase detector for high speed circuits | |
TWI555338B (zh) | 相位偵測器及相關的相位偵測方法 | |
TW201131532A (en) | Timing controller and clock signal detection circuit thereof | |
US20130009679A1 (en) | Bang-bang phase detector with hysteresis | |
JP2009219021A (ja) | データリカバリ回路 | |
US10523411B2 (en) | Programmable clock data recovery (CDR) system including multiple phase error control paths | |
WO2009067386A1 (en) | Bidirectional memory interface with glitch tolerant bit slice circuits | |
JP2013070323A (ja) | Cdr回路及びcdr方法 | |
JP6695200B2 (ja) | シリアルデータの受信回路、トランシーバ回路、電子機器、アイドル状態の検出方法 | |
US7664213B2 (en) | Clock alignment detection from single reference | |
TWI477130B (zh) | 用於將時脈對準平行資料之電路 | |
JPWO2008152755A1 (ja) | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 | |
US7003064B2 (en) | Method and apparatus for periodic phase alignment | |
US9136850B2 (en) | Phase aligner with short lock time | |
JP2006115274A (ja) | 2つのpllを用いた微小時間差回路及び時間測定回路 | |
JP3209188B2 (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6695200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |