TWI443494B - Clock Generation Method and System Using Pulse Wave Identification - Google Patents

Clock Generation Method and System Using Pulse Wave Identification Download PDF

Info

Publication number
TWI443494B
TWI443494B TW101113377A TW101113377A TWI443494B TW I443494 B TWI443494 B TW I443494B TW 101113377 A TW101113377 A TW 101113377A TW 101113377 A TW101113377 A TW 101113377A TW I443494 B TWI443494 B TW I443494B
Authority
TW
Taiwan
Prior art keywords
signal
oscillator
pulse
digital analog
analog converter
Prior art date
Application number
TW101113377A
Other languages
English (en)
Other versions
TW201344390A (zh
Inventor
Chih Jou Lin
Yuan Hsun Chang
Cheng Ji Chang
Original Assignee
M31 Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by M31 Technology Corp filed Critical M31 Technology Corp
Priority to TW101113377A priority Critical patent/TWI443494B/zh
Priority to CN201210119032.4A priority patent/CN103378823B/zh
Priority to US13/476,017 priority patent/US8593199B2/en
Publication of TW201344390A publication Critical patent/TW201344390A/zh
Application granted granted Critical
Publication of TWI443494B publication Critical patent/TWI443494B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

運用脈波辨識之時脈產生方法與系統
本發明係為一種時脈產生方法及系統，尤指一種用於在資料傳輸時可運用脈波辨識週期性關係後同步並產生時脈的方法。
許多裝置在彼此連接進行資料的傳輸時，皆必需先進行時脈的同步，才能正確地進行資料的解碼，舉例來說：通用序列匯流排(Universal Serial Bus，簡稱USB)、串列匯流排(Serial Advanced Technology Attachment，簡稱SATA)或是外設互聯標準(Peripheral Component Interconnect，簡稱PCI)，皆須先經過時脈的同步，才能進行資料的傳遞。尤其是現在的資料傳輸方式，例如USB 2.0或3.0，都要求時脈必需要準確，才能快速地傳遞資料，因此，如何準確與快速地同步時脈，係為目前發展的重點之一。
目前，有些裝置在資料傳輸方面，是採取傳統的相位鎖定迴路(Phase Lock Loop，PLL)或是延遲鎖定迴路(Delay Lock Loop，DLL)進行時脈的同步，但其有諸多限制，例如：需要連續輸入參考脈波(Input Reference Clock)、需要長的資料調整序列(Long Data Training Sequence)、鎖定時間冗長、需要精準的鎖頻電路結構…等等。
再者，亦有些做法係在裝置上外掛石英振盪器或是陶瓷振盪器，藉其提供時脈，但仍會使主裝置(Master Device)與僕裝置(Slave Device)無法完全同步之問題，況且，無論是石英或是陶瓷振盪器皆有購買費用的產生，將導致裝置成本的增加。
鑑於上述之問題，本發明之目的係在提供一種運用脈波辨識之時脈產生方法與系統，其係利用在序列傳輸(Serial Link)時所存在規律的Training Sequence或是被規律***的樣式(Pattern)進行運算後，再據以快速完成時脈的同步，並達到精準同步、鎖定時脈之優點。
為達上述之目的，本發明之一種時脈產生方法，係包括一脈衝辨識步驟、一數位類比轉換器輸入值確認步驟與一時脈產生步驟。其中，脈衝辨識步驟係將輸入之脈衝訊號經過過濾，將脈衝訊號內較短之訊號刪去，再將保留的訊號進行寬度數位化計算，並依照所輸入之脈衝訊號種類的規律性及寬度數位化的計算結果，記錄相同寬度及符合其規律性之訊號後，對應該訊號計算出被記錄的訊號之周期，並將該周期對應輸出至一增益模組。數位類比轉換器輸入值確認步驟係先由該增益模組輸入二個不同之輸入值進入該數位類比轉換器，再使該數位類比轉換器的輸出傳遞至一振盪器，該增益模組再根據計算該振盪器所產生之輸出值與該些輸入值之比例值，依該周期的倍數及該比例值計算出該增益模組應輸入該數位類比轉換器之一應輸入值；時脈產生步驟係將該增益模組輸入該應輸入值至該數位類比轉換器，再傳遞至該振盪器，即由該振盪器產生對應之時脈。
藉由此方法即可將序列傳輸(Serial Link)時所存在規律的Training Sequence或是被規律***的樣式(Pattern)的相關頻率鎖定，再據以完成時脈的輸出，達到同步時脈之目的。故本發明不需額外的石英振盪器或是陶瓷振盪器，並且不需冗長的運算過程，因此可不增加成本又快速地完成同步。
再者，本方法進一步包括一溫度補償步驟，係依當時溫度值提供一電流訊號或一電壓訊號至振盪器，用以調整振盪器之輸出，使得所輸出之時脈訊號得以穩定，不會因作業時所產生的溫度而影響輸出。
又，本方法再進一步包括一比較補償步驟，其係依振盪器實際輸出值與應輸出值進行比較，再調整該數位類比轉換器，使實際輸出值趨近於或等於應輸出值，藉此可更提升輸出時脈的精準度。
本發明之另一目的即在於提供一種時脈產生系統，用以執行上述之方法，其係包括一脈衝辨識單元、一增益模組、一數位類比轉換器與一振盪器。其中，脈衝辨識單元用以將輸入之脈衝訊號過濾，將脈衝訊號內較短之訊號刪去，再將保留的訊號進行寬度數位化計算，並依照所輸入之脈衝訊號種類的規律性及寬度數位化的計算結果，記錄相同寬度及符合其規律性之訊號後，對應該訊號計算出被記錄的訊號之周期；增益模組電訊連結於該脈衝辨識單元，用以接收該脈衝辨識單元輸出的訊號之周期；數位類比轉換器電訊連結於該增益模組；以及，振盪器係電訊連結於該數位類比轉換器。
藉由上述系統來配合上述之方法，即可不需額外的石英振盪器或是陶瓷振盪器，以及不需冗長的運算過程，就完成時脈的輸出，達到同步時脈之目的。
進一步包括一溫度補償單元，其係進行溫度的偵測並對應輸出電流或電壓訊號至振盪器，使得溫度的影響降到最低。
又，再進一步包括一頻率調整單元，其係電訊連接於振盪器與數位類比轉換器，頻率調整單元係依振盪器實際輸出值與該周期進行比較，並將結果傳遞至數位類比轉換器。
有關本發明的其他功效及實施例，將配合圖式說明如下。
請配合參閱第1圖所示之步驟方塊示意圖。本實施例之時脈產生方法，係包括一脈衝辨識步驟S1、一數位類比轉換器輸入值確認步驟S2與一時脈產生步驟S3。
脈衝辨識步驟S1：於此步驟中係將輸入之脈衝訊號(例如序列傳輸(Serial Link)時所存在規律的Training Sequence或是被規律***的樣式(Pattern))經過過濾，將其較短之訊號刪去，再將剩餘的脈衝訊號進行寬度數位化計算，並依照所輸入之脈衝訊號種類的規律性及寬度數位化的計算結果，記錄相同寬度及符合其規律性之訊號後，對應該訊號計算出被記錄的訊號之周期，並將該周期對應輸出至一增益模組(KVCO)，利用此周期作為基準。其中，脈衝訊號寬度數位化之計算係可利用時間進行換算，例如一脈衝訊號持續N1秒，則定義此訊號之寬度為N1，若另一脈衝訊號持續N2秒，則定義其寬度為N2。當然，脈衝訊號寬度數位化之方式有數種，並不以此為限，於此合先敘明。再者，此步驟的優點不但在於可快速取得周期，以運用於需在資料傳輸前先對應時脈的傳輸系統，亦不需先讀取資料再來解讀其時脈周期，相較於現今技術，係為嶄新的方式，其大大提升了時脈周期同步的效能。
數位類比轉換器輸入值確認步驟S2：其係先由該增益模組(KVCO)輸入二個不同之輸入值進入該數位類比轉換器，再使該數位類比轉換器的輸出傳遞至一振盪器，該增益模組再根據計算該振盪器所產生之輸出值與該些輸入值之比例值，依該周期及該比例值計算出該增益模組應輸入該數位類比轉換器之一應輸入值。請配合參閱第2圖所示，其橫軸X代表該增益模組輸入至該數位類比轉換器的值，縱軸Y代表該振盪器的輸出值，當以一周期的時間輸入X1時，對應產生Y1後，再以一周期的時間輸入X2，並對應產生Y2，利用此二組數值(X1,Y1,X2,Y2)即可推算出其比例值(即為圖中斜線之斜率)，設定Yt為應輸出值(Yt即為脈衝辨識步驟S1所算出之周期的倒數與目標頻率的比值)，如此即可推算出應輸入的Xt。由此可知，經由本實施例僅需在兩個輸入後，即可得到比例值，再由此比例值對應找出應輸入值，故可在非常短的時間裡，追蹤到應輸入該數位類比轉換器的值。
時脈產生步驟S3：該增益模組輸入該應輸入值至該數位類比轉換器，再傳遞至該振盪器，即產生對應之時脈。
經由上述步驟，不需裝設額外的石英或陶瓷振盪器，即可快速地取得同步之時脈，而可讓後續作動開始進行，大幅提升作業效率。
又，請參閱第3圖所示，本方法係進一步包括一溫度補償步驟S4，此步驟係依一溫度補償單元根據當時溫度值提供一電流訊號或一電壓訊號至該振盪器，用以調整該振盪器之輸出。其中振盪器係電性連接於溫度補償單元。藉此，可解決因溫度的影響導致的輸出不精確之問題，換言之，可使輸出的時脈訊號維持穩定，不受溫度影響。
再者，進一步包括一比較補償步驟S5，其係依該振盪器在一周期內的實際輸出值與該脈衝辨識步驟S1所算出之Yt進行比較，其比較方式係於一周期內的實際輸出值時脈的個數與Yt進行比較，再進行調整，使該實際輸出值與Yt的差值趨近於或等於零。如此，即可確保最終輸出的時脈能夠跟上，降低其他外力因素所造成的影響。
如第4圖所示，本實施例係再提供一種時脈產生系統1，用以執行上述之方法，其係包括一脈衝辨識單元10、一增益模組20、一數位類比轉換器30與一振盪器40。脈衝辨識單元10電訊連接於該增益模組20，該增益模組20電訊連接於該數位類比轉換器30，該數位類比轉換器30電訊連接於該振盪器40，最後透過該振盪器40輸出時脈訊號。
脈衝辨識單元10係用來過濾輸入之脈衝訊號(例如序列傳輸(Serial Link)時所存在規律的Training Sequence或是被規律***的樣式(Pattern))，將較短之脈衝訊號刪去，即保留較長之脈衝訊號，再將保留的脈衝訊號進行寬度數位化計算，依照計算結果再保留相同寬度之脈衝訊號後，並依照所輸入之脈衝訊號種類的規律性及寬度數位化的計算結果，記錄相同寬度及符合其規律性之訊號後，對應該訊號計算出被記錄的訊號之周期。同上述方法的說明，脈衝訊號寬度數位化之計算係可利用時間進行換算，例如一脈衝訊號持續N1秒，則定義此訊號之寬度為N1，若另一脈衝訊號持續N2秒，則定義其寬度為N2。當然，脈衝訊號寬度數位化之方式有數種，並不以此為限，於此合先敘明。
增益模組20電訊連結於該脈衝辨識單元10，用以接收該脈衝辨識單元10輸出的訊號之周期，並且，根據上述方法的數位類比轉換器輸入值確認步驟S2，增益模組20分別輸入二個不同之輸入值進入該數位類比轉換器30，再使該數位類比轉換器30的輸出傳遞至振盪器40，該增益模組30再根據該振盪器40所產生之輸出值與該些輸入值而計算出比例值，並依該周期及該比例值計算出該增益模組20應輸入該數位類比轉換器30之一應輸入值。關於比例值的詳細解說，與前述相同，請閱與第2圖相關之說明，於此不再加以贅述。
藉此，由脈衝辨識單元10將所得之周期傳送至該增益模組20，搭配該增益模組20所取得比例值，可快速地輸出對應訊號給數位類比轉換器30，即可使接收數位類比轉換器30的振盪器40產生對應之時脈。
藉由本實施例之脈衝辨識單元10可迅速取得作為基準的周期，再由該增益模組20快速取得相關之比例值後，對應輸出可追上該周期之輸出值，用以驅動該數位類比轉換器30輸出至該振盪器40，使其可產生對應之時脈。因此，本系統可配合上述方法快速地取得同步之時脈，而可讓後續作動開始進行，大幅提升作業效率。
又，進一步包括一溫度補償單元50，此單元係用以進行溫度的偵測並對應輸出電流或電壓訊號至該振盪器40。利用輸出之電流或電壓訊號供振盪器40參考或是直接驅動振盪器40進行修改。
再者，進一步再包括一頻率調整單元50，其電訊連接於振盪器40與該數位類比轉換器30，該頻率調整單元60係依該振盪器40實際輸出值與該脈衝辨識單元10所得之周期的倍數進行比較，並將結果傳遞至該數位類比轉換器30，使該數位類比轉換器30的輸出進行調整，讓振盪器40的實際輸出值接近或相同於應輸出值。
藉由本實施例可以了解本發明透過脈衝訊號(例如序列傳輸(Serial Link)時所存在規律的Training Sequence或是被規律***的樣式(Pattern))快速地取得對應之時脈，並可進一步地將溫度所造成之影響降至最低，又不需額外配合其他的石英振盪器或是陶瓷振盪器，故不會造成成本的提升。
雖然本發明已透過上述之實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之請求項所界定者為準。
S1．．．脈衝辨識步驟
S2．．．數位類比轉換器輸入值確認步驟
S3．．．時脈產生步驟
S4．．．溫度補償步驟
S5．．．比較補償步驟
1．．．時脈產生系統
10．．．脈衝辨識單元
20．．．增益模組
30．．．數位類比轉換器
40．．．振盪器
50．．．溫度補償單元
60．．．頻率調整單元
第1圖係為本發明實施例之流程示意圖；
第2圖係為本發明實施例之輸入於數位類比轉換器的值與自振盪器輸出值的比例示意圖；
第3圖係為本發明實施例之另一流程示意圖；
第4圖係為本發明實施例之系統方塊示意圖。
S1．．．脈衝辨識步驟
S2．．．數位類比轉換器輸入值確認步驟
S3．．．時脈產生步驟

Claims (8)

  1. 一種運用脈波辨識之時脈產生方法，係包括下列步驟：一脈衝辨識步驟，其係將輸入之脈衝訊號經過過濾，將脈衝訊號內較短之訊號刪去，再將保留的訊號進行寬度數位化計算，並依照所輸入之脈衝訊號種類的規律性及寬度數位化的計算結果，記錄相同寬度及符合其規律性之訊號後，對應該訊號計算出被記錄的訊號之周期，並將該周期對應輸出至一增益模組；一數位類比轉換器輸入值確認步驟，其係先由該增益模組輸入二個不同之輸入值進入該數位類比轉換器，再使該數位類比轉換器的輸出傳遞至一振盪器，該增益模組再根據計算該振盪器所產生之輸出值與該些輸入值之比例值，依該周期的倍數及該比例值計算出該增益模組應輸入該數位類比轉換器之一應輸入值；以及，一時脈產生步驟，該增益模組輸入該應輸入值至該數位類比轉換器，再傳遞至該振盪器，即產生對應之時脈。
  2. 如請求項1所述之運用脈波辨識之時脈產生方法，其中進一步包括一溫度補償步驟，係依當時溫度值提供一電流訊號或一電壓訊號至該振盪器，用以調整該振盪器之輸出。
  3. 如請求項2所述之運用脈波辨識之時脈產生方法，其中振盪器係電性連接於一溫度補償單元，該溫度補償單元係進行溫度偵測並輸出電流或電壓訊號至該振盪器。
  4. 如請求項1所述之運用脈波辨識之時脈產生方法，其中，進一步包括一比較補償步驟，其係依該振盪器實際輸出值與應輸出值進行比較，再進行調整，使該實際輸出值趨近於或等於該應輸出值。
  5. 如請求項4所述之運用脈波辨識之時脈產生方法，其中該振盪器與該數位類比轉換器之間係電性連接一頻率調整單元，該頻率調整單元係依該振盪器實際輸出值與應輸出值比較，並對應輸出至該數位類比轉換器。
  6. 一種運用脈波辨識之時脈產生系統，用以執行請求項1所述之方法，其係包括：一脈衝辨識單元，用以將輸入之脈衝訊號過濾，將脈衝訊號內較短之訊號刪去，再將保留的訊號進行寬度數位化計算，並依照所輸入之脈衝訊號種類的規律性及寬度數位化的計算結果，記錄相同寬度及符合其規律性之訊號後，對應該訊號計算出被記錄的訊號之周期；一增益模組，電訊連結於該脈衝辨識單元，用以接收該脈衝辨識單元輸出的訊號之周期；一數位類比轉換器，電訊連結於該增益模組；以及，一振盪器，電訊連結於該數位類比轉換器。
  7. 如請求項6所述之運用脈波辨識之時脈產生系統，其中進一步包括一溫度補償單元，其電訊連接於該振盪器，用以進行溫度的偵測並對應輸出電流或電壓訊號至該振盪器。
  8. 如請求項6所述之運用脈波辨識之時脈產生系統，其中進一步包括一頻率調整單元，其係電訊連接於該振盪器與該數位類比轉換器，該頻率調整單元係依該振盪器實際輸出值與該周期比較，並將對應輸出至該數位類比轉換器。
TW101113377A 2012-04-16 2012-04-16 Clock Generation Method and System Using Pulse Wave Identification TWI443494B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101113377A TWI443494B (zh) 2012-04-16 2012-04-16 Clock Generation Method and System Using Pulse Wave Identification
CN201210119032.4A CN103378823B (zh) 2012-04-16 2012-04-23 运用脉波辨识的频率产生方法与***
US13/476,017 US8593199B2 (en) 2012-04-16 2012-05-21 Clock generation method and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101113377A TWI443494B (zh) 2012-04-16 2012-04-16 Clock Generation Method and System Using Pulse Wave Identification

Publications (2)

Publication Number Publication Date
TW201344390A TW201344390A (zh) 2013-11-01
TWI443494B true TWI443494B (zh) 2014-07-01

Family

ID=49324539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101113377A TWI443494B (zh) 2012-04-16 2012-04-16 Clock Generation Method and System Using Pulse Wave Identification

Country Status (3)

Country Link
US (1) US8593199B2 (zh)
CN (1) CN103378823B (zh)
TW (1) TWI443494B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8745431B2 (en) * 2009-05-20 2014-06-03 Chronologic Pty. Ltd. Compound universal serial bus architecture providing precision synchronisation to an external timebase
US8917133B2 (en) * 2012-05-21 2014-12-23 M31 Technology Corporation Clock generation method and system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5664520A (en) * 1979-10-08 1981-06-01 Nec Corp Noise eraser
HU199640B (en) * 1983-12-22 1990-02-28 Alcatel Nv System for recognizing signals
KR100194672B1 (ko) * 1996-04-09 1999-06-15 윤종용 디지탈 노이즈 필터
US7254203B2 (en) * 2002-10-08 2007-08-07 Credence Systems Corporation Method and apparatus for use of high sampling frequency A/D converters for low frequency sampling
CN1291548C (zh) * 2004-03-04 2006-12-20 威盛电子股份有限公司 短脉冲消除电路

Also Published As

Publication number Publication date
CN103378823A (zh) 2013-10-30
US8593199B2 (en) 2013-11-26
CN103378823B (zh) 2016-08-03
TW201344390A (zh) 2013-11-01
US20130271198A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
CN106059574B (zh) 用于数字化相位差的电路、pll电路及用于其的方法
TWI445315B (zh) 自動校正頻率之頻率校正電路及其方法
US8826062B2 (en) Apparatus for synchronizing a data handover between a first clock domain and a second clock domain through phase synchronization
US8595543B2 (en) Method and circuit for trimming an internal oscillator of a USB device according to a counting number between a first and second clock count value
TWI357721B (en) Oscillation tuning circuit and method
CN102063402B (zh) 校正usb装置频率的方法及电路
WO2015161640A1 (zh) 一种时间数字转换器、频率跟踪装置及方法
TWI521884B (zh) 數位鎖相迴路裝置及其方法
TW201201516A (en) Method and data transceiving system for generating reference clock signal
US9584105B1 (en) Timing generator for generating high resolution pulses having arbitrary widths
CN101051837B (zh) Usb接口内建式振荡器的频率校正装置及其方法
JP2009284053A (ja) ディジタル位相検出器およびｐｌｌ
TWI443494B (zh) Clock Generation Method and System Using Pulse Wave Identification
KR101733660B1 (ko) 10gbase―t 시스템에서 데이터 보조 타이밍 복원을 위한 방법 및 장치
US20130103969A1 (en) Clock generation device for usb device
JP4733152B2 (ja) 周波数制御回路およびｃｄｒ回路
CN101498761B (zh) 锁相环***的阶跃响应性能的测试方法
CN102636189A (zh) 用于校正测量信号的测量信号校正装置和方法
CN104407511B (zh) 多路授时模块及获得无积累误差的授时***信号的方法
TWI777418B (zh) 用以將信號在數位與類比間轉換之電路及方法、測試設備以及電腦程式
US20220260635A1 (en) Circuit for transferring data from one clock domain to another
TWI477129B (zh) 可調式振盪器之頻率調整方法
TWI593237B (zh) 頻率控制電路，頻率控制方法以及鎖相迴路電路
JP2007027809A (ja) デジタルｐｌｌ回路およびその同期制御方法
US10031881B1 (en) USB controller with automatic clock generation and method thereof