JP5335772B2 - Usbベースの同期およびタイミングシステム - Google Patents
Usbベースの同期およびタイミングシステム Download PDFInfo
- Publication number
- JP5335772B2 JP5335772B2 JP2010507760A JP2010507760A JP5335772B2 JP 5335772 B2 JP5335772 B2 JP 5335772B2 JP 2010507760 A JP2010507760 A JP 2010507760A JP 2010507760 A JP2010507760 A JP 2010507760A JP 5335772 B2 JP5335772 B2 JP 5335772B2
- Authority
- JP
- Japan
- Prior art keywords
- usb
- clock
- circuit
- reference signal
- microcontroller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
USBマイクロコントローラ、USBトラフィックを監視する回路、および分散クロック周波数および位相に関する情報を含む周期的データ構造(クロック搬送波信号など)をUSBデータストリームからデコードし、デコードされた搬送波信号を出力する回路、を有するUSBデバイスと、
前記デコードされた搬送波信号を受信し、ある所定のデータパケット(SOFパケットなど)の受信時にソフトウェア割り込みを発生させ、さらに前記ソフトウェア割り込みを前記USBマイクロコントローラに送出する回路と、
を備える同期装置であって、
前記USBマイクロコントローラは、同期化参照信号として使用されるように適合された出力信号を生成することによって前記ソフトウェア割り込みに応答する(それに備わる割り込みサービスルーチンなどによる)ように構成されている、
同期装置を提供する。
デコードされた搬送波信号を監視する工程と、
前記デコードされた搬送波信号内のある所定のデータパケット(SOFパケットなど)に基づいてソフトウェア割り込みを促す工程と、
割り込み出力信号を生成する割り込みサービスルーチンを前記ソフトウェア割り込みに応答して実行する工程と、
前記ソフトウェア割り込みが受信されたときに実行中であったUSBマイクロコントローラ命令を決定する工程と、
前記USBマイクロコントローラ命令によって要求される命令サイクル数を決定する工程と、
ソフトウェア割り込みの受信時間の不確かさに基づいてタイミング参照信号にタイミング有効性重み付け(validity weighting)係数を割り当てる工程と、を含む、
複数のデコードされた同期化参照信号に対して有効性重み付けを割り当てる方法を提供する。
USBデータストリームを監視する工程と、
前記USBデータストリームから周期的データ構造をデコードする工程と、
前記周期的データ構造に基づいてソフトウェア割り込みを促す工程と、
前記ソフトウェア割り込みに応答して割り込みサービスルーチンを実行する工程と、
前記割り込みサービスルーチンによって割り込み出力信号を生成する工程と、
位相同期ループ・アーキテクチャを有する被同期クロック回路に前記割り込み出力信号をタイミング参照信号として送出する工程と、
前記タイミング参照信号に基づき、ローカルクロック(高周波ローカル水晶発振器クロックなど)を位相と周波数に関して被同期クロック回路に固定する工程と、を含む、
USBデバイスのローカルクロックを同期する方法を提供する。
USBデータストリームを監視する工程と、
前記USBデータストリーム中の周期的データ構造SOFパケットをデコードする工程と、
それぞれが(典型的には互いに異なる)それぞれの位相を有する複数の出力を備える自走発信器クロックを使用する工程と、
前記デコードされた周期的データ構造の受信時に、前記デコードされた周期的データ構造と最も同相に近い(most in phase)出力を選択する工程と、
不正確な自走クロックもしくは同期していない自走クロックの周波数に対して補償を行うように、前記選択された位相に基づいて自走クロックを位相調整する工程と、を含む、
USBデバイスのローカルクロックを同期する方法を提供する。
プロセッサを有するデバイスをデータバスに接続する工程と、
前記デバイスに局所的なデータ信号に関して前記プロセッサで前記データバスをモニタする工程であって、前記データは周期的データ構造を含む、工程と、
ソフトウェア割り込みを発生させることによって前記プロセッサが前記周期的データ構造の検出に応答する工程と、
割り込みサービスルーチンを実行することによって前記プロセッサが前記ソフトウェア割り込みに応答する工程と、
前記割り込みサービスルーチンがタイミング参照信号を生成する工程と、を含む、
タイミング参照信号を分配する方法を提供する。
前記それぞれのソフトウェア割り込みの受信中に前記プロセッサによって処理されているソフトウェア命令を特定する工程と、
前記ソフトウェア命令を実行するために前記プロセッサによって要求される命令サイクル数を決定する工程と、
前記それぞれのタイミング参照信号のそれぞれに対して重み付け係数を割り当てる工程であって、前記重み付け係数は、前記それぞれのソフトウェア割り込みの発生と前記それぞれのタイミング参照信号との間の期間の不確かさの尺度である、工程と、
をさらに含んでもよい。
前記タイミング参照信号のある所与の1つによる寄与がそれに対応する重み付け係数によって重み付けされるように、前記複数の重み付け係数を前記複数のタイミング参照信号と組み合わせることによって複数の重み付けされたタイミング参照信号を生成する工程、
をさらに含んでもよい。
周波数と位相の両方に関して前記デバイスのローカルクロックを前記複数の重み付けされたタイミング参照信号に固定する工程、
をさらに含んでもよい。
前記重み付けされたタイミング参照信号を統計的に処理する工程と、それによって前記ローカルクロックの周波数と位相をより精密に固定する工程と、
をさらに含んでもよい。
周期的データ構造に関してプロセッサでデータバスをモニタする工程と、
ソフトウェア割り込みを発生させることによって前記プロセッサが前記周期的データ構造に応答する工程と、
割り込みサービスルーチンを実行することによって前記プロセッサが前記ソフトウェア割り込みに応答する工程と、
前記割り込みサービスルーチンがタイミング参照信号を生成する工程と、
前記ソフトウェア割り込みの受信中に前記プロセッサによって処理されているソフトウェア命令を決定する工程と、
前記ソフトウェア命令を実行するために前記プロセッサによって要求される命令サイクル数を決定する工程であって、前記命令サイクル数は前記プロセッサが前記ソフトウェア割り込みを発行した時に対する決定の不確かさの尺度を表す、工程と、
前記プロセッサが前記ソフトウェア割り込みを発行した前記の時の不確かさに従って、前記複数のクロック搬送波信号を重み付けする工程と、を含む、
複数のクロック搬送波信号を重み付けする方法を提供する。
それぞれのソフトウェア割り込みを発生させることによって前記プロセッサが前記周期的データ構造のそれぞれに応答する工程と、
それぞれの割り込みサービスルーチンを実行することによって前記プロセッサが前記ソフトウェア割り込みに応答する工程と、
前記割り込みサービスルーチンがそれぞれのタイミング参照信号を生成する工程と、
前記タイミング参照信号のそれぞれに重み付け係数を割り当てる工程であって、前記重み付け係数は前記ソフトウェア割り込みの発生と前記それぞれのタイミング参照信号との間の期間の不確かさの尺度である、工程と、
前記タイミング参照信号のある所与の1つによる寄与がそれに対応する重み付け係数によって重み付けされるように、前記複数の重み付け係数を前記複数のタイミング参照信号と組み合わせることによって複数の重み付けされたタイミング参照信号を生成する工程と、
を含む。
割り込みサービスルーチンをサポートするプロセッサまたはマイクロコントローラと、
前記プロセッサに対して局所的なデータトラフィックを監視する回路と、
前記データトラフィックから周期的データ構造をデコードする回路と、
前記周期的データ構造のデコーディングに対応するアクノレッジ信号を生成する回路と、
前記アクノレッジ信号の受信時に割り込みサービスルーチンを発行するように構成された前記プロセッサのソフトウェア割り込みを発生させる回路と、
割り込みサービスルーチンからのコマンドに応答してタイミング参照信号を生成する回路と、を備える、
複数のタイミング参照信号を重み付けする装置を提供する。
前記ソフトウェア割り込みが発生したときにどの命令が実行されていたかを報告する出力と、
前記ソフトウェア割り込みの発生と前記タイミング参照信号との間の期間の不確かさを決定する機構と、
前記複数のタイミング参照信号のそれぞれに対して重み付け係数を計算する機構と、
をさらに備えてもよい。
USBと、
ソフトウェア割り込みと割り込みサービスルーチンをサポートするアーキテクチャを有するプロセッサまたはマイクロコントローラと、
前記USBデバイスが前記USBとデータ通信を行っているときに前記USBに対して局所的なUSBトラフィックを監視する回路と、
前記USB上のトラフィックから周期的データ構造をデコードする回路と、
前記周期的データ構造のデコーディングに対応するアクノレッジ信号を生成する回路と、
前記アクノレッジ信号の受信時に前記プロセッサのソフトウェア割り込みを生成する回路であって、前記ソフトウェア割り込みが、局所的な同期化参照信号として使用されるように適合された出力信号を生成するように構成された割り込みサービスルーチンを開始する、回路と、
前記割り込みサービスルーチンからのコマンドに応答してタイミング参照信号を生成する回路と、を備える、
USBデバイスを同期する装置も提供する。
ローカルクロックと、
前記ローカルクロックの周波数と位相を制御する回路であって、前記タイミング参照信号が前記ローカルクロックの周波数および/または位相の制御に使用できる、回路と、
をさらに備えてもよい。
USBデータストリームを監視する工程と、
前記USBデータストリーム内の周期的信号構造パケットをデコードする工程と、
それぞれがそれぞれの位相を有する複数の出力を備える自走発信器クロックを使用する工程と、
前記デコードされた周期的信号構造パケットの受信時に、前記デコードされた周期的信号構造パケットと最も同相に近い位相を前記出力の位相から選択する工程と、
不正確な自走クロックもしくは同期していない自走クロックの周波数に対して補償を行うように、前記選択された位相に基づいて自走クロックを位相調整する工程と、を含む、
USBデバイスのローカルクロックを同期する方法も提供する。
(i)前記デバイスが周期的参照信号を受信する工程と、
(ii)前記周期的参照信号のぞれぞれの受信時に、前記複数の選択可能な移相された出力のうちどれが前記周期的参照信号と最も同相に近いのかを前記デバイスが検出する工程と、
(iii)前記移相された出力のうち最も同相に近いものを前記ローカルクロック信号として用いる工程と、
を含む。
前記周期的参照信号の連続的サイクルの間の期間中に遭遇する前記自走発信器出力の累積位相誤差を決定する工程と、
出力クロック信号の絶対的な位相誤差を継続的に最小化するために、前記周期的参照信号の連続的サイクルの間の期間内において、前記複数の移相された出力のうち二番目に適切なもの(the next most appropriate)を周期的に選択する工程と、
をさらに含んでもよい。
自走発信器は精密に制御される周波数および位相では動作せず、その範囲全体にわたって周波数が変化しうる。
Claims (17)
- USBマイクロコントローラを有するUSBデバイスと、
USBトラフィックを監視する回路と、
分散クロック周波数および位相に関する情報を含む周期的データ構造をUSBデータストリームからデコードし、デコードされた搬送波信号を出力する回路と、
前記デコードされた搬送波信号を受信し、ある所定のデータパケットの受信時にソフトウェア割り込みを発生させ、前記ソフトウェア割り込みを前記USBマイクロコントローラに送出する回路と、
を備える同期装置であって、
前記USBマイクロコントローラは、反復的同期化参照信号の一部を形成するタイミング参照信号を生成することによって前記ソフトウェア割り込みに応答するように構成されており、
前記同期装置は、
前記ソフトウェア割り込みが起こったときに前記USBマイクロコントローラによって実行中であったソフトウェア命令を決定する回路と、
前記ソフトウェア命令を実行するために前記USBマイクロコントローラ命令によって要求される命令サイクル数を決定する回路であって、前記命令サイクル数は、前記ソフトウェア割り込みの発生と前記それぞれのタイミング参照信号の間の期間の不確かさの尺度を表す、命令サイクル数を決定する回路と、
前記不確かさの尺度に従って前記タイミング参照信号を重み付けする回路と、をさらに備える、
同期装置。 - 前記USBマイクロコントローラは、前記USBデータストリームを監視する前記回路を備える、
請求項1に記載の装置。 - 前記デコードされた搬送波信号を受信する前記回路は、前記USBマイクロコントローラ内に設けられる、
請求項1に記載の装置。 - 前記デコードされた搬送波信号を受信する前記回路は、前記USBマイクロコントローラの外部、または前記USBデバイスの外部にある、
請求項1に記載の装置。 - 前記周期的データ構造をデコードする前記回路と、前記デコードされた搬送波信号を受信してソフトウェア割り込みを発生させる前記回路と、を備えるハイブリッドのUSBインタフェースかつマイクロコントローラをさらに備える、
請求項1に記載の装置。 - 前記USBデータストリームからの前記周期的データ構造のデコーディングに応答してローカル参照信号を生成し、前記ローカル参照信号を前記USBマイクロコントローラに送出し、前記USBマイクロコントローラはそれに応答して前記ソフトウェア割り込みを発生させる、個別の復号化ハードウェアを備える、
請求項1に記載の装置。 - 前記タイミング参照信号は、もし不確かさの尺度がより低いならより高い重みを与えられ、もし不確かさの尺度がより高いならより低い重みを与えられる、
請求項1に記載の装置。 - ローカルクロックと、
前記ローカルクロックの周波数と位相を制御する回路であって、前記タイミング参照信号が前記ローカルクロックの周波数および/または位相の制御に使用できる、回路と、をさらに備える、
請求項1に記載の装置。 - 前記USBマイクロコントローラは前記ローカルクロックを有する、
請求項8に記載の装置。 - 前記USBマイクロコントローラは組み込みのUSB物理インタフェースを有する、
請求項1に記載の装置。 - 複数の請求項1に記載の同期装置を備える、
同期されたUSBシステム。 - 周期的データ構造に関してUSBデータバスをモニタする工程と、
ソフトウェア割り込みを発生させることによって前記周期的データ構造に応答する工程と、
割り込みサービスルーチンを実行することによって、USBデバイスのUSBマイクロコントローラが前記ソフトウェア割り込みに応答する工程と、
前記割り込みサービスルーチンが、反復的同期参照信号の一部を形成するタイミング参照信号を生成する工程と、
前記ソフトウェア割り込みの受信中に前記USBマイクロコントローラによって処理されているソフトウェア命令を決定する工程と、
前記ソフトウェア命令を実行するために前記USBマイクロコントローラによって要求される命令サイクル数を決定する工程であって、前記命令サイクル数は、前記ソフトウェア割り込みの発生と前記それぞれのタイミング参照信号の間の期間の不確かさの尺度を表す、工程と、
前記不確かさの尺度に従って、前記タイミング参照信号を重み付けする工程と、を含む、
方法。 - 重み付けされたタイミング参照信号を発生するために請求項12の各工程を複数回、反復することを含む、
請求項12に記載の方法。 - より高い精度および安定性のために前記複数の重み付けされたタイミング参照信号をフィルタリング、平均化、または処理する1つ以上の統計的方法を使用する工程を含む、
請求項13に記載の方法。 - 位相同期ループ・アーキテクチャを有する被同期クロック回路に前記タイミング参照信号を送出する工程と、
前記タイミング参照信号に基づき、ローカルクロックを位相と周波数に関して前記被同期クロック回路に固定する工程と、をさらに含む、
請求項12に記載の方法。 - 共通なUSBホストに接続された複数のUSBデバイスのそれぞれについて、請求項12の各工程を実行することを含む、
請求項12に記載の方法。 - 前記タイミング参照信号は、もし不確かさの尺度がより低いならより高い重みを与えられ、もし不確かさの尺度がより高いならより低い重みを与えられる、
請求項12に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US93814807P | 2007-05-15 | 2007-05-15 | |
US60/938,148 | 2007-05-15 | ||
PCT/AU2008/000663 WO2008138053A1 (en) | 2007-05-15 | 2008-05-12 | Usb based synchronization and timing system |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013158397A Division JP2013242912A (ja) | 2007-05-15 | 2013-07-31 | Usbベースの同期およびタイミングシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010527081A JP2010527081A (ja) | 2010-08-05 |
JP5335772B2 true JP5335772B2 (ja) | 2013-11-06 |
Family
ID=40001590
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010507760A Expired - Fee Related JP5335772B2 (ja) | 2007-05-15 | 2008-05-12 | Usbベースの同期およびタイミングシステム |
JP2013158397A Pending JP2013242912A (ja) | 2007-05-15 | 2013-07-31 | Usbベースの同期およびタイミングシステム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013158397A Pending JP2013242912A (ja) | 2007-05-15 | 2013-07-31 | Usbベースの同期およびタイミングシステム |
Country Status (8)
Country | Link |
---|---|
US (2) | US8412975B2 (ja) |
EP (1) | EP2147361B1 (ja) |
JP (2) | JP5335772B2 (ja) |
CN (2) | CN101646986B (ja) |
AU (1) | AU2008251024B2 (ja) |
CA (1) | CA2677655A1 (ja) |
HK (1) | HK1141346A1 (ja) |
WO (1) | WO2008138053A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090167943A1 (en) * | 2007-12-27 | 2009-07-02 | Vimicro Corporation | Apparatus and Method for Synchronizing Video and Audio Data |
US8352652B2 (en) * | 2009-01-07 | 2013-01-08 | Sony Computer Entertainment Inc. | Using analog signals to communicate through an A/D converter and USB interface |
US8327048B2 (en) * | 2009-01-07 | 2012-12-04 | Sony Computer Entertainment Inc. | Using USB suspend/resume to communicate information through a USB device |
US8745431B2 (en) | 2009-05-20 | 2014-06-03 | Chronologic Pty. Ltd. | Compound universal serial bus architecture providing precision synchronisation to an external timebase |
US9255859B2 (en) * | 2010-11-15 | 2016-02-09 | Advanced Mechanical Technology, Inc. | Force platform system |
TWI512478B (zh) * | 2011-01-18 | 2015-12-11 | Asmedia Technology Inc | 匯流排主控器與相關方法 |
KR102020358B1 (ko) * | 2013-03-14 | 2019-11-05 | 삼성전자 주식회사 | 단말 및 그 단말에서 애플리케이션 동기화 방법 |
US9830298B2 (en) * | 2013-05-15 | 2017-11-28 | Qualcomm Incorporated | Media time based USB frame counter synchronization for Wi-Fi serial bus |
US8838846B1 (en) | 2013-06-27 | 2014-09-16 | Crystal Instruments Corporation | Autonomous, multi-channel USB data acquisition transducers |
CN106301644B (zh) * | 2015-05-18 | 2018-03-30 | 深圳市中兴微电子技术有限公司 | 一种语音同步的方法和装置 |
CN106292257A (zh) * | 2016-08-17 | 2017-01-04 | 合肥申目电子科技有限公司 | 一种可与***时间同步的usb插卡型时间显示器 |
US10437763B2 (en) * | 2017-04-07 | 2019-10-08 | Nxp B.V. | Method and device for universal serial bus (USB) communication |
US20190025872A1 (en) * | 2017-07-18 | 2019-01-24 | Qualcomm Incorporated | Usb device with clock domain correlation |
CN108717398B (zh) * | 2018-04-10 | 2021-05-25 | 中国舰船研究设计中心 | 一种适用于usb接口的脉冲信号同步***及方法 |
TWI772574B (zh) * | 2018-12-07 | 2022-08-01 | 新唐科技股份有限公司 | 通用序列匯流排裝置及其操作方法 |
KR20210121436A (ko) | 2020-03-30 | 2021-10-08 | 삼성전자주식회사 | Usb 모듈을 위한 오디오 서브 시스템의 구동 방법 및 이를 수행하는 시스템 온 칩 |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63238714A (ja) * | 1986-11-26 | 1988-10-04 | Hitachi Ltd | クロック供給システム |
JPS6471351A (en) * | 1987-09-11 | 1989-03-16 | Sumitomo Electric Industries | Digital phase locked loop |
US5268656A (en) | 1992-11-05 | 1993-12-07 | At&T Bell Laboratories | Programmable clock skew adjustment circuit |
JP2624176B2 (ja) * | 1994-05-20 | 1997-06-25 | 日本電気株式会社 | 電子時計及び時刻補正方法 |
JPH07336342A (ja) * | 1994-06-13 | 1995-12-22 | Fujitsu Ltd | クロック再生回路 |
JPH08278896A (ja) * | 1995-04-06 | 1996-10-22 | Matsushita Electric Ind Co Ltd | 割込み処理装置 |
US5691660A (en) * | 1995-11-28 | 1997-11-25 | International Business Machines Corporation | Clock synchronization scheme for fractional multiplication systems |
US5943613A (en) * | 1996-11-07 | 1999-08-24 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for reducing standby current in communications equipment |
US5910742A (en) * | 1997-06-16 | 1999-06-08 | Cypress Semiconductor Corp. | Circuit and method for data recovery |
US6021446A (en) * | 1997-07-11 | 2000-02-01 | Sun Microsystems, Inc. | Network device driver performing initial packet processing within high priority hardware interrupt service routine and then finishing processing within low priority software interrupt service routine |
US5974486A (en) * | 1997-08-12 | 1999-10-26 | Atmel Corporation | Universal serial bus device controller comprising a FIFO associated with a plurality of endpoints and a memory for storing an identifier of a current endpoint |
US6279058B1 (en) | 1998-07-02 | 2001-08-21 | Advanced Micro Devices, Inc. | Master isochronous clock structure having a clock controller coupling to a CPU and two data buses |
US6378022B1 (en) * | 1999-06-17 | 2002-04-23 | Motorola, Inc. | Method and apparatus for processing interruptible, multi-cycle instructions |
US6304517B1 (en) * | 1999-06-18 | 2001-10-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for real time clock frequency error correction |
US6262611B1 (en) * | 1999-06-24 | 2001-07-17 | Nec Corporation | High-speed data receiving circuit and method |
JP3536792B2 (ja) * | 2000-02-28 | 2004-06-14 | ヤマハ株式会社 | 同期制御装置および同期制御方法 |
US6725067B1 (en) * | 2000-03-24 | 2004-04-20 | International Business Machines Corporation | Method and system for restarting a reference clock of a mobile station after a sleep period with a zero mean time error |
US20020038433A1 (en) * | 2000-06-28 | 2002-03-28 | Z-World, Inc. | System and method for utilizing programmed multi-speed operation with a microprocessor to reduce power consumption |
JP3622685B2 (ja) * | 2000-10-19 | 2005-02-23 | セイコーエプソン株式会社 | サンプリングクロック生成回路、データ転送制御装置及び電子機器 |
JP3568118B2 (ja) * | 2000-10-19 | 2004-09-22 | 松下電器産業株式会社 | シリアル通信用データ処理装置 |
JP2002164873A (ja) * | 2000-11-24 | 2002-06-07 | Roland Corp | デジタル・オーディオ装置 |
KR20020057697A (ko) * | 2001-01-05 | 2002-07-12 | 윤종용 | 범용 직렬 버스용 클록 복원 회로 |
JP3619466B2 (ja) * | 2001-03-27 | 2005-02-09 | 松下電器産業株式会社 | 半導体装置 |
US7080274B2 (en) * | 2001-08-23 | 2006-07-18 | Xerox Corporation | System architecture and method for synchronization of real-time clocks in a document processing system |
ATE410736T1 (de) * | 2002-07-17 | 2008-10-15 | Fiberbyte Pty Ltd | Synchronisierter mehrkanaliger universeller serieller bus |
KR100448707B1 (ko) * | 2002-08-20 | 2004-09-13 | 삼성전자주식회사 | 클럭 및 데이터 복원 회로 및 방법 |
US7120813B2 (en) * | 2003-01-28 | 2006-10-10 | Robert Antoine Leydier | Method and apparatus for clock synthesis using universal serial bus downstream received signals |
US6911872B2 (en) * | 2003-03-25 | 2005-06-28 | Intel Corporation | Circuit and method for generating a clock signal |
JP2005012813A (ja) * | 2003-06-19 | 2005-01-13 | Rakon Ltd | 低電力水晶発振器 |
JP2005157946A (ja) * | 2003-11-28 | 2005-06-16 | Ibm Japan Ltd | 同期方法、コンピュータシステム及びプログラム |
DE102004009695A1 (de) * | 2004-02-27 | 2005-09-29 | Advanced Micro Devices, Inc., Sunnyvale | Effizienter Stromsparmodus für WLAN-Kommunikationssysteme |
JP2006197564A (ja) * | 2004-12-16 | 2006-07-27 | Seiko Epson Corp | 信号選択回路およびリアルタイムクロック装置 |
JP4769452B2 (ja) * | 2004-12-20 | 2011-09-07 | 古野電気株式会社 | 測位用信号受信装置 |
US7443213B2 (en) * | 2005-01-21 | 2008-10-28 | Thomson Licensing | Staged locking of two phase locked loops |
US7421251B2 (en) * | 2005-03-31 | 2008-09-02 | Silicon Laboratories Inc. | Precise frequency generation for low duty cycle transceivers using a single crystal oscillator |
US7668891B2 (en) * | 2005-08-09 | 2010-02-23 | Agilent Technologies, Inc. | Adjustable time accumulator |
CN1955949B (zh) * | 2005-10-24 | 2010-05-26 | 瑞昱半导体股份有限公司 | 通用串行总线装置 |
WO2007092997A1 (en) * | 2006-02-15 | 2007-08-23 | Fiberbyte Pty Ltd | Distributed synchronization and timing system |
TWM323062U (en) * | 2007-06-20 | 2007-12-01 | Princeton Technology Corp | Correcting apparatus and clock device using the same |
-
2008
- 2008-05-12 JP JP2010507760A patent/JP5335772B2/ja not_active Expired - Fee Related
- 2008-05-12 AU AU2008251024A patent/AU2008251024B2/en not_active Ceased
- 2008-05-12 CN CN200880007208.9A patent/CN101646986B/zh not_active Expired - Fee Related
- 2008-05-12 EP EP08747934A patent/EP2147361B1/en not_active Not-in-force
- 2008-05-12 CA CA002677655A patent/CA2677655A1/en not_active Abandoned
- 2008-05-12 WO PCT/AU2008/000663 patent/WO2008138053A1/en active Application Filing
- 2008-05-12 CN CN201310487304.0A patent/CN103631745A/zh active Pending
- 2008-05-12 US US12/529,112 patent/US8412975B2/en not_active Expired - Fee Related
-
2010
- 2010-08-02 HK HK10108122.2A patent/HK1141346A1/xx not_active IP Right Cessation
-
2013
- 2013-03-05 US US13/786,074 patent/US8943351B2/en not_active Expired - Fee Related
- 2013-07-31 JP JP2013158397A patent/JP2013242912A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20130185585A1 (en) | 2013-07-18 |
EP2147361B1 (en) | 2012-12-12 |
EP2147361A1 (en) | 2010-01-27 |
US8412975B2 (en) | 2013-04-02 |
JP2013242912A (ja) | 2013-12-05 |
CN101646986B (zh) | 2013-10-23 |
JP2010527081A (ja) | 2010-08-05 |
US20100058097A1 (en) | 2010-03-04 |
WO2008138053A1 (en) | 2008-11-20 |
US8943351B2 (en) | 2015-01-27 |
AU2008251024A1 (en) | 2008-11-20 |
CN103631745A (zh) | 2014-03-12 |
AU2008251024B2 (en) | 2013-01-24 |
CN101646986A (zh) | 2010-02-10 |
EP2147361A4 (en) | 2011-04-06 |
HK1141346A1 (en) | 2010-11-05 |
CA2677655A1 (en) | 2008-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5335772B2 (ja) | Usbベースの同期およびタイミングシステム | |
US20120005517A1 (en) | Synchronisation and timing method and apparatus | |
EP1984800B1 (en) | Distributed synchronization and timing system | |
AU2003243837B2 (en) | Synchronized multichannel universal serial bus | |
US8745431B2 (en) | Compound universal serial bus architecture providing precision synchronisation to an external timebase | |
AU2008251023B2 (en) | Method and system for reducing triggering latency in universal serial bus data acquisition | |
AU2013200979B2 (en) | Usb based synchronization and timing system | |
AU2012216514A1 (en) | Distributed synchronization and timing system | |
AU2013204446A1 (en) | Synchronisation and Timing Method and Apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120926 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121225 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130731 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |