KR101959864B1 - 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법 - Google Patents

리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101959864B1
KR101959864B1 KR1020170112392A KR20170112392A KR101959864B1 KR 101959864 B1 KR101959864 B1 KR 101959864B1 KR 1020170112392 A KR1020170112392 A KR 1020170112392A KR 20170112392 A KR20170112392 A KR 20170112392A KR 101959864 B1 KR101959864 B1 KR 101959864B1
Authority
KR
South Korea
Prior art keywords
layer
resin layer
barrier layer
bump pad
mask pattern
Prior art date
Application number
KR1020170112392A
Other languages
English (en)
Other versions
KR20190026993A (ko
Inventor
유문상
이준용
최은국
홍석민
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020170112392A priority Critical patent/KR101959864B1/ko
Publication of KR20190026993A publication Critical patent/KR20190026993A/ko
Application granted granted Critical
Publication of KR101959864B1 publication Critical patent/KR101959864B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

리세스 깊이를 최소화함으로써 인쇄회로기판의 전체 두께를 추가적으로 감소시킬 수 있음과 더불어, 플립 칩 본딩 시 반도체 칩의 정렬도를 향상시킬 수 있는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법에 대하여 개시한다.
본 발명에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판은 제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 수지층; 상기 수지층의 제1 면에 배치된 범프 패드; 상기 수지층의 제2 면에 배치된 볼 랜드; 상기 수지층의 내부에 배치되어, 상기 범프 패드 및 볼 랜드를 연결하는 비아; 상기 수지층의 제1 면 가장자리에 배치되어, 상기 범프 패드를 노출시키는 배리어층; 및 상기 배리어층 상에 적층된 캐리어층;을 포함하는 것을 특징으로 한다.

Description

리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법{ULTRA-THIN THICKNESS PRINTED CIRCUIT BOARD CAPABLE OF RECESS HEIGHT CONTROL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 초박형 인쇄회로기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 리세스 깊이를 최소화함으로써 인쇄회로기판의 전체 두께를 추가적으로 감소시킬 수 있음과 더불어, 플립 칩 본딩 시 반도체 칩의 정렬도를 향상시킬 수 있는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법에 관한 것이다.
최근, 전기 및 전자 제품의 고성능화로 전자기기들의 부피는 경량화되고 무게는 가벼워지는 경박 단소화의 요구에 부합하여 반도체 패키지의 박형화, 고밀도 및 고실장화가 중요한 요소로 부각되고 있다.
현재, 컴퓨터, 노트북과 모바일폰 등은 기억 용량의 증가에 따라 대용량의 램(Random Access Memory) 및 플래쉬 메모리(Flash Memory)와 같이 칩의 용량은 증대되고 있지만, 패키지는 소형화되는 경향이 두드러지고 있는 상황이다.
따라서, 핵심 부품으로 사용되는 패키지의 크기는 소형화되는 경향으로 연구 및 개발되고 있으며, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 여러 가지 기술들이 제안 및 연구되고 있다.
이하, 첨부된 도면을 참조하여 종래에 따른 인쇄회로기판에 대하여 설명하도록 한다.
도 1은 종래에 따른 인쇄회로기판을 나타낸 단면도이고, 도 2는 도 1의 A 부분을 확대하여 나타낸 도면이다. 이때, 도 1 및 도 2에서는 인쇄회로기판에서 캐리어층을 제거하기 전 상태를 나타낸 것이다.
도 1 및 도 2에 도시된 바와 같이, 종래에 따른 인쇄회로기판(1)은 수지층(10)의 제1 면(10a)에 범프 패드(20)가 배치되고, 수지층(10)의 제2 면(10b)에 볼 랜드(30)가 배치되며, 수지층(10)의 내부에는 범프 패드(20)와 볼 랜드(30)를 전기적으로 연결시키는 비아(40)가 배치된다. 또한, 수지층(10)의 제2 면(10b)에는 볼 랜드(30)의 일부를 노출시키는 개구(G)를 갖는 솔더 마스크 패턴(50)이 더 배치될 수 있다.
이때, 종래에 따른 인쇄회로기판(1)은 수지층(10)의 제2 면(10b)에 배치된 범프 패드(20)를 덮는 캐리어층(5)을 에칭하는 과정 중 범프 패드(20)가 함께 제거되어 유실되는데 기인하여 최대 5㎛ 높이의 리세스(R)가 형성되고 있다.
이러한 이유로, 종래에 따른 인쇄회로기판(1)은 캐리어층(5)을 에칭하는 과정 중 범프 패드(20)가 함께 유실되는 것을 감안하여 리세스(R) 높이를 설계치보다 대략 3 ~ 5㎛ 정도 두꺼운 8 ~ 15㎛의 두께로 형성해야만 하며, 수지층(10)의 두께 또한 13 ~ 18㎛ 정도로 두껍게 형성해야 하기 때문에 초박형 인쇄회로기판(1)을 구현하는데 어려움이 따르고 있다.
또한, 종래에 따른 인쇄회로기판(1)은 최대 5㎛의 상당히 높은 높이로 리세스(R)가 설계되기 때문에 보이드(void) 발생으로 인해 반도체 칩(미도시)을 범프 패드(20)에 플립 칩 본딩하는 과정시 크랙 불량을 유발하는 문제가 있었다.
관련 선행문헌으로는 대한민국 공개특허공보 제10-2010-0110459호(2010.10.13 공개)가 있으며, 상기 문헌에는 초박형 메탈 인쇄회로기판 제조 방법이 기재되어 있다.
본 발명의 목적은 리세스 깊이를 최소화함으로써 인쇄회로기판의 전체 두께를 추가적으로 감소시킬 수 있음과 더불어, 플립 칩 본딩 시 반도체 칩의 정렬도를 향상시킬 수 있는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판은 제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 수지층; 상기 수지층의 제1 면에 배치된 범프 패드; 상기 수지층의 제2 면에 배치된 볼 랜드; 상기 수지층의 내부에 배치되어, 상기 범프 패드 및 볼 랜드를 연결하는 비아; 상기 수지층의 제1 면 가장자리에 배치되어, 상기 범프 패드를 노출시키는 배리어층; 및 상기 배리어층 상에 적층된 캐리어층;을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법은 (a) 캐리어층 상에 배리어층을 형성하는 단계; (b) 상기 배리어층 상에 범프 패드를 형성하는 단계; (c) 상기 범프 패드가 형성된 배리어층 상에 수지층 및 금속층을 합착하는 단계; (d) 상기 금속층 및 수지층의 일부를 각각 제거하여, 상기 범프 패드를 노출시키는 관통 비아를 형성하는 단계; (e) 상기 관통 비아 내에 배치되어, 상기 범프 패드에 접속되는 비아와, 상기 수지층 상에 배치되어, 상기 비아에 접속되는 볼 랜드를 형성하는 단계; (f) 상기 볼 랜드의 일부를 노출시키는 개구를 가지며, 상기 수지층을 덮는 솔더 마스크 패턴을 형성하는 단계; 및 (g) 상기 범프 패드가 노출되도록 캐리어층 및 배리어층의 일부를 제거하여 프레임 형태의 캐리어층 및 배리어층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법은 캐리어층과 범프 패드 사이에 배리어층이 배치됨에 따라 리세스의 높이를 최소화할 수 있으므로, 과도한 리세스 발생에 따른 범프 패드의 두께 증가분을 고려할 필요가 없어 범프 패드 및 수지층의 두께 또한 감소시킬 수 있으므로, 초박형의 인쇄회로기판을 제조하는 것이 가능해질 수 있다.
또한, 본 발명에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법은 캐리어층과 범프 패드 사이에 배리어층이 배치됨에 따라 1㎛ 이하의 상당히 낮은 높이로 리세스가 형성되므로, 보이드(void)가 발생할 염려가 없어 반도체 칩을 범프 패드에 플립 칩 본딩하는 과정시 크랙 발생이 미연에 방지되어 실장 신뢰성을 향상시킬 수 있게 된다.
이에 더불어, 본 발명에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법은 수지층의 가장자리에 배치되는 캐리어층 및 배리어층이 프레임 형태로 형성되므로, 캐리어층 및 배리어층이 초박형 인쇄회로기판의 가장자리를 보강해주는 보강재의 역할을 수행하여 기판의 휨을 방지하게 된다.
도 1은 종래에 따른 인쇄회로기판을 나타낸 단면도.
도 2는 도 1의 A 부분을 확대하여 나타낸 도면.
도 3은 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판을 나타낸 단면도.
도 4는 도 3의 B 부분을 확대하여 나타낸 도면.
도 5 내지 도 16은 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법을 나타낸 공정 단면도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판을 나타낸 단면도이고, 도 4는 도 3의 B 부분을 확대하여 나타낸 도면이다. 이때, 도 4에서는 배리어층을 식각하기 전 상태를 나타낸 것이다.
도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판(100)은 수지층(110), 범프 패드(120), 볼 랜드(130), 비아(140), 배리어층(150) 및 캐리어층(160)을 포함한다.
수지층(110)은 제1 면(110a) 및 제1 면(110a)에 반대되는 제2 면(110b)을 갖는다. 이러한 수지층(110)은 인쇄회로기판(100)의 몸체를 이루는 부분으로, 그 재질로는 프리프레그(prepreg), 폴리이미드 수지, 에폭시 수지 등에서 선택된 1종 이상의 재질이 이용될 수 있다.
범프 패드(120)는 수지층(110)의 제1 면(110a)에 배치된다. 이때, 범프 패드(120)는 수지층(110)의 제1 면(110a)에 매립되도록 배치될 수 있다. 이러한 범프 패드(120)는 수지층(110) 제1 면(110a)의 중앙 부분에 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다.
이때, 범프 패드(120)는 반도체 칩(미도시)과 플립 칩 본딩하기 위해 형성되는 것으로, 그 재질로는 전도성이 우수한 구리(Cu)를 이용하는 것이 바람직하나, 반드시 이에 제한되는 것은 아니며, 전도성을 갖는 금속 물질이라면 제한 없이 사용될 수 있다.
볼 랜드(130)는 수지층(110)의 제2 면(110b)에 배치된다. 이러한 볼 랜드(130)는 수지층(110) 제2 면(110b)의 중앙 부분에 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다. 이러한 볼 랜드(130)는 솔더 볼(미도시)과 접속하기 위해 형성되는 것으로, 그 재질로는 전도성이 우수한 구리(Cu)를 이용하는 것이 바람직하나, 반드시 이에 제한되는 것은 아니며, 전도성을 갖는 금속 물질이라면 제한 없이 사용될 수 있다.
비아 전극(140)은 수지층(110)의 내부에 배치되어, 범프 패드(120) 및 볼 랜드(130)를 전기적으로 연결한다. 이때, 비아 전극(140)은 범프 패드(120) 및 볼 랜드(130)와 동일한 재질로 형성되는 것이 바람직하다.
배리어층(150)은 수지층(110)의 제1 면(110a) 가장자리에 배치되어, 범프 패드(120)를 노출시킨다.
캐리어층(160)은 배리어층(150) 상에 적층된다. 이에 따라, 배리어층(150) 및 캐리어층(160) 각각은 수지층(110)의 제1 면(110a) 가장자리를 따라 배치되는 프레임 형태를 갖는다.
여기서, 배리어층(150)은 에칭액을 이용한 선택적인 식각 공정으로 제거하는 것에 의해 형성될 수 있다. 이러한 배리어층(150)을 제거하는 과정시 사용되는 에칭액은 캐리어층(미도시) 및 범프 패드(120)와 미반응하는 에칭액이 사용되기 때문에 배리어층(150) 하부에 배치되는 범프 패드(120)가 함께 식각되어 제거되는 것을 최소화할 수 있게 된다. 이를 위해, 배리어층(150)의 재질로는 니켈(Ni), 주석(Sn) 및 티타늄(Ti) 중 선택된 1종 이상을 이용하는 것이 바람직하다.
이 결과, 배리어층(150) 하부의 범프 패드(120)의 일부 두께가 제거되어 리세스(R)가 형성될 수는 있으나, 리세스(R)는 1㎛ 이하의 상당히 낮은 높이(d)로 형성된다.
따라서, 본 발명에서는 리세스(R)의 높이(d)를 최소화할 수 있으므로, 과도한 두께의 리세스(R) 발생에 따른 범프 패드(120)의 두께 증가분을 고려할 필요가 없어 범프 패드(120) 및 수지층(110)의 두께 또한 감소시킬 수 있으므로, 초박형의 인쇄회로기판(100)을 제조하는 것이 가능해질 수 있다.
이 결과, 범프 패드(120)는 2 ~ 15㎛의 두께를 갖고, 수지층(110)은 5 ~ 25㎛의 두께를 가질 수 있다.
여기서, 수지층(110)의 가장자리에 배치되는 캐리어층(160) 및 배리어층(150)이 프레임 형태로 형성되므로, 캐리어층(160) 및 배리어층(150)이 초박형 인쇄회로기판의 가장자리를 보강해주는 보강재의 역할을 수행하여 기판의 휨을 방지하게 된다.
또한, 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판(100)은 솔더 마스크 패턴(170)을 더 포함할 수 있다.
솔더 마스크 패턴(170)은 수지층(110)의 제2 면(110b) 상에 배치되어, 수지층(110)의 제2 면(110b) 및 볼 랜드(130)를 덮으며, 볼 랜드(130)의 일부를 노출시키는 개구(G)를 갖는다.
이러한 솔더 마스크 패턴(170)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 1종 이상의 재질이 이용될 수 있다.
전술한 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판은 리세스의 높이를 최소화할 수 있으므로, 과도한 리세스 발생에 따른 범프 패드의 두께 증가분을 고려할 필요가 없어 범프 패드 및 수지층의 두께 또한 감소시킬 수 있으므로, 초박형의 인쇄회로기판을 제조하는 것이 가능해질 수 있다.
또한, 본 발명에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판은 1㎛ 이하의 상당히 낮은 높이로 리세스가 형성되므로, 보이드(void)가 발생할 염려가 없어 반도체 칩을 범프 패드에 플립 칩 본딩하는 과정시 크랙 발생이 미연에 방지되어 실장 신뢰성을 향상시킬 수 있게 된다.
이에 더불어, 본 발명에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판은 수지층의 가장자리에 배치되는 캐리어층 및 배리어층이 프레임 형태로 형성되므로, 캐리어층 및 배리어층이 초박형 인쇄회로기판의 가장자리를 보강해주는 보강재의 역할을 수행하여 기판의 휨을 방지하게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법에 대하여 설명하도록 한다.
도 5 내지 도 16은 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법을 나타낸 공정 단면도이다.
도 5에 도시된 바와 같이, 캐리어층(160) 상에 배리어층(150)을 형성한다. 이때, 캐리어층(160)은 화학적 에칭성이 우수한 구리(Cu)를 이용하는 것이 바람직하나, 반드시 이에 제한되는 것은 아니며, 화학적 에칭성을 갖는 금속 물질이라면 제한 없이 사용될 수 있다.
배리어층(150)은 도금 또는 증착 방식에 의해 형성될 수 있다. 이때, 도금은 전해 도금 또는 무전해 도금이 이용될 수 있고, 증착은 CVD(chemical vapor deposition), PVD(physical vapor deposition) 등이 이용될 수 있으나, 이에 제한되는 것은 아니다.
이러한 배리어층(150)은 캐리어층(160)과 반응하는 에칭액에 미반응하는 금속으로 형성한다. 이를 위해, 배리어층(150)의 재질로는 니켈(Ni), 주석(Sn) 및 티타늄(Ti) 중 선택된 1종 이상을 이용하는 것이 바람직하다.
이때, 배리어층(150)은 1 ~ 5㎛의 두께를 갖는 것이 바람직하다. 배리어층(150)의 두께가 1㎛ 미만일 경우에는 캐리어층(160) 및 범프 패드(도 3의 120) 사이에서 배리어층(150)의 역할을 제대로 수행하지 못할 우려가 있다. 반대로, 배리어층(150)의 두께가 5㎛를 초과할 경우에는 불균일한 두께 분포를 가질 수 있으며, 배리어층(150)을 형성하거나 제거하는 시간을 증가시키는 문제가 있다.
다음으로, 도 6에 도시된 바와 같이, 배리어층(150) 상에 범프 패드 형성 영역을 제외한 부분을 덮는 제1 마스크 패턴(M1)을 형성한다. 이 결과, 제1 마스크 패턴(M1)에 의해, 범프 패드 형성 영역의 배리어층(150)이 외부로 노출된다.
도 7에 도시된 바와 같이, 제1 마스크 패턴(M1)을 이용한 1차 도금을 실시하여 범프 패드 형성 영역에 범프 패드(120)를 형성한다. 이와 같이, 제1 마스크 패턴(M1)을 이용한 1차 도금을 실시하는 것에 의해, 범프 패드 형성 영역에 선택적으로 도금액이 충진되어 범프 패드(120)가 형성된다.
다음으로, 범프 패드(120)가 형성된 배리어층(150)으로부터 제1 마스크 패턴(M1)을 제거한다. 이때, 제1 마스크 패턴(M1)은 박리액을 이용한 스트립 공정에 의해 제거될 수 있다.
도 8에 도시된 바와 같이, 범프 패드(120)가 형성된 배리어층(150) 상에 수지층(110) 및 금속층(130a)을 합착한다.
이때, 합착은 범프 패드(120)가 형성된 배리어층(150)과 이격된 상부에 금속층(130a)이 부착된 수지층(110)을 배치시킨 후, 배리어층(150)과 수지층(110)의 제1 면(110a)이 마주보도록 배치시킨 상태에서 열 압착하는 방식으로 수행될 수 있다. 이에 따라, 범프 패드(120)가 형성된 배리어층(150) 상에 수지층(110) 및 금속층(130a)이 차례로 적층된다.
여기서, 수지층(110)은 인쇄회로기판(100)의 몸체를 이루는 부분으로, 그 재질로는 프리프레그(prepreg), 폴리이미드 수지, 에폭시 수지 등에서 선택된 1종 이상의 재질이 이용될 수 있다.
다음으로, 도 9에 도시된 바와 같이, 금속층(130a) 및 수지층(110)의 일부를 각각 제거하여, 범프 패드(120)를 노출시키는 관통 비아(V)를 형성한다. 이러한 관통 비아(V)는 레이저 드릴링 방식, 현상 방식, 식각 방식 등에서 선택된 어느 하나의 방식에 의해 형성될 수 있다.
도 10에 도시된 바와 같이, 금속층(130a) 상에 볼 랜드 형성 영역을 제외한 부분을 덮는 제2 마스크 패턴(M2)을 형성한다. 이에 따라, 제2 마스크 패턴(M2)의 외측에 배치되는 볼 랜드 형성 영역이 외부로 노출된다.
도11에 도시된 바와 같이, 범프 패드(120) 및 금속층(130a)을 매개로 2차 도금을 실시하여, 관통 비아(도 10의 V) 내에 충진되는 비아(140)와, 비아(140) 및 금속층(130a) 상에 충진된 금속 도금층(130b)을 형성한다.
다음으로, 제2 마스크 패턴(M2)을 제거한다. 이때, 제2 마스크 패턴(M2)은 박리액을 이용한 스트립 공정에 의해 제거될 수 있다.
도 12에 도시된 바와 같이, 금속 도금층(도 11의 130b)의 외측으로 노출된 금속층(도 11의 130a)을 제거하여, 비아(140)에 접속되는 볼 랜드(130)를 형성한다. 이때, 금속 도금층의 외측으로 노출된 금속층은 플래시 에칭에 의해 제거될 수 있다.
다음으로, 볼 랜드(130)가 형성된 수지층(110)의 제2 면(110b)을 덮는 솔더 마스크층(170a)을 형성한다. 이때, 솔더 마스크층(170a)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 1종 이상의 재질이 이용될 수 있다.
도 13에 도시된 바와 같이, 볼 랜드(130)를 덮는 솔더 마스크층(도 12의 170a)의 일부를 제거하여, 볼 랜드(130)의 일부를 노출시키는 개구(G)를 갖는 솔더 마스크 패턴(170)을 형성한다. 이때, 개구(G)는 수지층(110) 및 볼 랜드(130)를 덮는 솔더 마스크층을 레이저 드릴링 방식, 현상 방식, 식각 방식 등에서 선택된 어느 하나의 방식으로 제거하는 것에 의해 형성될 수 있다.
도 14에 도시된 바와 같이, 수지층(110)의 제2 면(110b) 및 개구(도 13의 G)를 덮는 제3 마스크 패턴(M3)과, 캐리어층(160)의 일부 가장자리를 덮는 제4 마스크 패턴(M4)을 형성한다. 이 결과, 수지층(110)의 제2 면(110b) 및 개구는 제3 마스크 패턴(M3)에 의해 전체가 보호되고, 캐리어층(160)은 제4 마스크 패턴(M4)에 의해 가장자리를 제외한 중앙 부분이 외부로 노출된다.
도 15에 도시된 바와 같이, 제3 및 제4 마스크 패턴(M3, M4)을 매개로 제4 마스크 패턴(M4)의 외측으로 노출된 캐리어층(160)을 1차 식각하여 프레임 형태의 캐리어층(160)을 형성한다.
이러한 1차 식각시, 캐리어층(160)의 하부에는 캐리어층(160)과 반응하는 에칭액에 미반응하는 금속으로 형성된 배리어층(150)이 형성되기 때문에, 1차 식각하는 과정 중 범프 패드(120)는 배리어층(150)에 의해 안정적으로 보호될 수 있게 된다.
다음으로, 도 16에 도시된 바와 같이, 캐리어층(160)을 마스크로 이용하여, 캐리어층(160)에 의해 노출된 배리어층(150)을 2차 식각하여 프레임 형태의 배리어층(150)을 형성한다. 이에 따라, 배리어층(150) 및 캐리어층(160)은 상호 간이 동일한 면적으로 수지층(110)의 제1 면(110a) 가장자리를 따라 프레임 형태를 갖도록 설계될 수 있다.
이때, 2차 식각으로 배리어층(150)을 제거하는 과정시 사용되는 에칭액은 범프 패드(120)와 미반응하는 에칭액이 사용되기 때문에 배리어층(150) 하부에 배치되는 범프 패드(120)가 함께 식각되어 제거되는 것을 최소화할 수 있게 된다.
이 결과, 2차 식각에 의해, 배리어층(150) 하부의 범프 패드(120)의 일부 두께가 제거되어 리세스(R)가 형성될 수는 있으나, 리세스(R)는 1㎛ 이하의 상당히 낮은 높이로 형성된다.
따라서, 본 발명에서는 캐리어층(160)과 범프 패드(120) 사이에 배리어층(150)이 배치됨에 따라 리세스(R)의 높이를 최소화할 수 있으므로, 과도한 리세스(R) 발생에 따른 범프 패드(120)의 두께 증가분을 고려할 필요가 없어 범프 패드(120) 및 수지층(110)의 두께 또한 감소시킬 수 있으므로, 초박형의 인쇄회로기판(100)을 제조하는 것이 가능해질 수 있다.
이 결과, 범프 패드(120)는 2 ~ 15㎛의 두께를 갖고, 수지층(110)은 5 ~ 25㎛의 두께를 가질 수 있다.
여기서, 수지층(110)의 가장자리에 배치되는 캐리어층(160) 및 배리어층(150)이 프레임 형태로 형성되므로, 캐리어층(160) 및 배리어층(150)이 초박형 인쇄회로기판의 가장자리를 보강해주는 보강재의 역할을 수행하여 기판의 휨을 방지하게 된다.
다음으로, 수지층(110) 및 캐리어층(160)으로부터 제3 및 제4 마스크 패턴(도 15의 M3, M4)을 제거한다. 이때, 제3 및 제4 마스크 패턴은 박리액을 이용한 스트립 공정에 의해 제거될 수 있다.
지금까지 살펴본 바와 같이, 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법은 캐리어층과 범프 패드 사이에 배리어층이 배치됨에 따라 리세스의 높이를 최소화할 수 있으므로, 과도한 리세스 발생에 따른 범프 패드의 두께 증가분을 고려할 필요가 없어 범프 패드 및 수지층의 두께 또한 감소시킬 수 있으므로, 초박형의 인쇄회로기판을 제조하는 것이 가능해질 수 있다.
또한, 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법은 캐리어층과 범프 패드 사이에 배리어층이 배치됨에 따라 1㎛ 이하의 상당히 낮은 높이로 리세스가 형성되므로, 보이드(void)가 발생할 염려가 없어 반도체 칩을 범프 패드에 플립 칩 본딩하는 과정시 크랙 발생이 미연에 방지되어 실장 신뢰성을 향상시킬 수 있게 된다.
이에 더불어, 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법은 수지층의 가장자리에 배치되는 캐리어층 및 배리어층이 프레임 형태로 형성되므로, 캐리어층 및 배리어층이 초박형 인쇄회로기판의 가장자리를 보강해주는 보강재의 역할을 수행하여 기판의 휨을 방지하게 된다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
100 : 초박형 인쇄회로기판 110 : 수지층
110a : 수지층의 제1 면 110b : 수지층의 제2 면
120 : 범프 패드 130 : 볼 랜드
140 : 비아 150 : 배리어층
160 : 캐리어층 170 : 솔더 마스크 패턴
G : 개구

Claims (15)

  1. 제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 수지층;
    상기 수지층의 제1 면에 배치된 범프 패드;
    상기 수지층의 제2 면에 배치된 볼 랜드;
    상기 수지층의 내부에 배치되어, 상기 범프 패드 및 볼 랜드를 연결하는 비아;
    상기 수지층의 제1 면 가장자리에 배치되어, 상기 범프 패드를 노출시키는 배리어층; 및
    상기 배리어층 상에 적층된 캐리어층;을 포함하며,
    상기 범프 패드는 상기 수지층의 제1 면에 매립되도록 배치되며, 일부 두께가 제거된 리세스를 갖되, 상기 리세스는 1㎛ 이하의 높이로 형성되는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판.
  2. 제1항에 있어서,
    상기 범프 패드는 2 ~ 15㎛의 두께를 갖고,
    상기 수지층은 5 ~ 25㎛의 두께를 갖는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 배리어층은
    니켈(Ni), 주석(Sn) 및 티타늄(Ti) 중 선택된 1종 이상을 포함하는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판.
  6. 제1항에 있어서,
    상기 배리어층은
    1 ~ 5㎛의 두께를 갖는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판.
  7. 제1항에 있어서,
    상기 초박형 인쇄회로기판은
    상기 수지층의 제2 면 상에 배치되어, 상기 수지층의 제2 면 및 볼 랜드를 덮으며, 상기 볼 랜드의 일부를 노출시키는 개구를 갖는 솔더 마스크 패턴을 더 포함하는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판.
  8. (a) 캐리어층 상에 배리어층을 형성하는 단계;
    (b) 상기 배리어층 상에 범프 패드를 형성하는 단계;
    (c) 상기 범프 패드가 형성된 배리어층 상에 수지층 및 금속층을 합착하는 단계;
    (d) 상기 금속층 및 수지층의 일부를 각각 제거하여, 상기 범프 패드를 노출시키는 관통 비아를 형성하는 단계;
    (e) 상기 관통 비아 내에 배치되어, 상기 범프 패드에 접속되는 비아와, 상기 수지층 상에 배치되어, 상기 비아에 접속되는 볼 랜드를 형성하는 단계;
    (f) 상기 볼 랜드의 일부를 노출시키는 개구를 가지며, 상기 수지층을 덮는 솔더 마스크 패턴을 형성하는 단계; 및
    (g) 상기 범프 패드가 노출되도록 캐리어층 및 배리어층의 일부를 제거하여 프레임 형태의 캐리어층 및 배리어층을 형성하는 단계;를 포함하며,
    상기 (g) 단계는,
    (g-1) 상기 수지층의 제2 면 및 개구를 덮는 제3 마스크 패턴과, 상기 캐리어층의 일부 가장자리를 덮는 제4 마스크 패턴을 형성하는 단계;
    (g-2) 상기 제4 마스크 패턴의 외측으로 노출된 상기 캐리어층을 1차 식각하여 프레임 형태의 캐리어층을 형성하는 단계;
    (g-3) 상기 캐리어층에 의해 노출된 배리어층을 2차 식각하여 프레임 형태의 배리어층을 형성하는 단계; 및
    (g-4) 상기 수지층 및 캐리어층으로부터 제3 및 제4 마스크 패턴을 제거하는 단계;를 포함하며,
    상기 (g-3) 단계에서, 상기 2차 식각에 의해, 상기 배리어층 하부의 상기 범프 패드의 일부 두께가 제거되어 리세스가 형성되되, 상기 리세스는 1㎛ 이하의 높이로 형성되는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법.
  9. 제8항에 있어서,
    상기 (a) 단계에서,
    상기 배리어층은
    니켈(Ni), 주석(Sn) 및 티타늄(Ti) 중 선택된 1종 이상을 포함하는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법.
  10. 제8항에 있어서,
    상기 (a) 단계에서,
    상기 배리어층은
    1 ~ 5㎛의 두께를 갖는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법.
  11. 제8항에 있어서,
    상기 (b) 단계는,
    (b-1) 상기 배리어층 상에 범프 패드 형성 영역을 제외한 부분을 덮는 제1 마스크 패턴을 형성하는 단계;
    (b-2) 상기 제1 마스크 패턴을 이용한 1차 도금을 실시하여 상기 범프 패드 형성 영역에 범프 패드를 형성하는 단계; 및
    (b-3) 상기 범프 패드가 형성된 배리어층으로부터 제1 마스크 패턴을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법.
  12. 제8항에 있어서,
    상기 (e) 단계는,
    (e-1) 상기 금속층 상에 볼 랜드 형성 영역을 제외한 부분을 덮는 제2 마스크 패턴을 형성하는 단계;
    (e-2) 상기 범프 패드 및 금속층을 매개로 2차 도금을 실시하여, 상기 관통 비아 내에 충진되는 비아와, 상기 비아 및 금속층 상에 충진된 금속 도금층을 형성하는 단계; 및
    (e-3) 상기 제2 마스크 패턴을 제거한 후, 상기 금속 도금층의 외측으로 노출된 금속층을 제거하여, 상기 비아에 접속되는 볼 랜드를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
KR1020170112392A 2017-09-04 2017-09-04 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법 KR101959864B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170112392A KR101959864B1 (ko) 2017-09-04 2017-09-04 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170112392A KR101959864B1 (ko) 2017-09-04 2017-09-04 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190026993A KR20190026993A (ko) 2019-03-14
KR101959864B1 true KR101959864B1 (ko) 2019-03-20

Family

ID=65759824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170112392A KR101959864B1 (ko) 2017-09-04 2017-09-04 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101959864B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220124464A (ko) 2021-03-03 2022-09-14 (주)프라임푸드 상황버섯이 첨가된 오곡 국수와 그 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312687A (zh) * 2020-02-20 2020-06-19 京东方科技集团股份有限公司 柔性线路板及其制作方法、显示模组
KR20230065808A (ko) * 2021-11-05 2023-05-12 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101496B1 (ko) * 2009-11-30 2012-01-03 삼성전기주식회사 배선기판 제조용 캐리어 및 이를 이용한 배선기판의 제조방법
KR101211712B1 (ko) * 2010-07-06 2012-12-12 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR20130131849A (ko) * 2012-05-25 2013-12-04 주식회사 심텍 외부 접속용 구리 범프를 구비하는 인쇄회로기판 및 이의 제조 방법
KR101584780B1 (ko) * 2014-12-29 2016-01-14 주식회사 심텍 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220124464A (ko) 2021-03-03 2022-09-14 (주)프라임푸드 상황버섯이 첨가된 오곡 국수와 그 제조방법

Also Published As

Publication number Publication date
KR20190026993A (ko) 2019-03-14

Similar Documents

Publication Publication Date Title
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI594345B (zh) 超微細間距層疊封裝（ＰｏＰ）無核心封裝
US8338718B2 (en) Wiring board and method of manufacturing the same
US9078384B2 (en) Wiring substrate and method of manufacturing the same
US11398421B2 (en) Semiconductor substrate and method for manufacturing the same
US20100139962A1 (en) Wiring board and method of manufacturing the same
KR100966336B1 (ko) 고밀도 회로기판 및 그 형성방법
US20100071950A1 (en) Wiring Board and Manufacturing Method Thereof
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2015233085A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2015079795A (ja) 配線基板、半導体装置及び配線基板の製造方法
US11430725B2 (en) Wiring board and method of manufacturing the same
KR100992181B1 (ko) 패키지용 기판 및 그 제조방법
KR101959864B1 (ko) 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법
KR101584780B1 (ko) 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법
KR102055139B1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
KR20170059536A (ko) 캐비티 인쇄회로기판 제조 방법
KR101613525B1 (ko) 피오피 타입의 인쇄회로기판 및 그 제조 방법
KR102521788B1 (ko) 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법
KR101109053B1 (ko) 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법
US20120032331A1 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
CN110391206B (zh) 封装结构及其形成方法
TWI720735B (zh) 封裝結構及其製造方法
US12040287B2 (en) Semiconductor device package and method for manufacturing the same
US20230033515A1 (en) Semiconductor device package and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant