JP2006148031A - 高周波用プラスチックパッケージとその製造方法 - Google Patents
高周波用プラスチックパッケージとその製造方法 Download PDFInfo
- Publication number
- JP2006148031A JP2006148031A JP2004339751A JP2004339751A JP2006148031A JP 2006148031 A JP2006148031 A JP 2006148031A JP 2004339751 A JP2004339751 A JP 2004339751A JP 2004339751 A JP2004339751 A JP 2004339751A JP 2006148031 A JP2006148031 A JP 2006148031A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- core substrate
- conductor wiring
- insulating layer
- plastic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】高周波信号の伝送特性と層間接続信頼性に優れる多層プリント配線板を備えたプラスチックパッケージとその製造方法を提供することを目的とする。
【解決手段】多層プリント配線板16は両面に銅箔3a,3bを貼った絶縁性基材1からなるコア基板4と、片面に銅箔3cを貼った絶縁層6と、一部に導体配線パターン7a〜7cが形成された導電被膜2a〜2cと、ソルダーレジスト8とを備え、コア基板4と絶縁層6は上部が閉塞された非貫通孔5a,5bを有する。
【選択図】図1
【解決手段】多層プリント配線板16は両面に銅箔3a,3bを貼った絶縁性基材1からなるコア基板4と、片面に銅箔3cを貼った絶縁層6と、一部に導体配線パターン7a〜7cが形成された導電被膜2a〜2cと、ソルダーレジスト8とを備え、コア基板4と絶縁層6は上部が閉塞された非貫通孔5a,5bを有する。
【選択図】図1
Description
本発明は、半導体素子を搭載するためのパッケージに係り、特に非貫通孔を介して層間の導通を取りながら絶縁層及び導体配線パターンを順次積層した多層プリント配線板を備えた高周波用プラスチックパッケージとその製造方法に関する。
マイクロ波回路などを構成する半導体素子を搭載するための高周波用パッケージの分野では、高周波領域での損失が少なく、耐熱性や機械的強度などに優れるセラミック材料が従来用いられてきた。しかし、パッケージの小型化に伴い、収縮率が大きく、寸法精度の確保が困難なセラミック製のパッケージに代わって、近年、プラスチックパッケージが注目され始めている。
高周波用パッケージには、高密度・微細配線を可能とするため、メッキ又はプリントなどによって順次絶縁層と導体配線パターンを積み上げていく製法(以下、ビルドアップ法という。)により形成される多層プリント配線板が用いられることが多い。このような多層プリント配線板では、層間の導通を取るために内壁面に導電被膜が形成された貫通孔が設けられるが、すべての導体配線パターンの同一箇所に開口部が形成されるため、配線設計上の制約を受けるという課題があった。また、貫通孔の内部に充填される樹脂成分が半導体素子実装面の開口部周辺に残存した場合には、伝送特性が低下するという課題があった。
このような課題に対処するため、いくつかの発明及び考案が開示されている。例えば特許文献1には、「多層配線基板およびその製造方法」という名称で、高周波特性等の電気特性に優れ、微細化、狭ピッチ化されたビルドアップ多層配線層を形成した多層配線基板およびその製造方法に関する発明が開示されている。
以下、図3を参照しながら、特許文献1に開示された発明について説明する。図3は従来技術に係る多層配線基板の部分縦断面図である。図3に示すように、従来技術に係る発明は、配線層(55a,55b,55c)を有し、3層よりなるコア基板52(52a,52b,52c)と、このコア基板52の片面に絶縁層(59a,59b)及び配線層(58a,58b)からなるビルドアップ配線層53(53a,53b)を形成した多層配線基板51において、コア基板52は導電材料により表裏の導通がなされた複数の導通部54(54a,54b,54c)を備え、ビルドアップ配線層53を構成する配線層(58a,58b)はビア(57a,57b)によりコア基板52の表面上に形成された表層パターン56と電気的に接続されるとともに、コア基板52のXY方向の熱膨張係数が2〜20ppmであり、コア基板52用のコア材52’がシリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ばれ、ビルドアップ配線層53の絶縁層59a,59bが250℃以下の温度で熱硬化可能な感光性樹脂であることを特徴とするものである。
このような構造によれば、多層配線のビアをスタック構造とすることができるため、高密度配線が可能となる。
このような構造によれば、多層配線のビアをスタック構造とすることができるため、高密度配線が可能となる。
また、特許文献2には「多層配線基板の製造方法」という名称で、複数の配線層を基材上に絶縁層を介して順次積層するビルドアップ方式により内部回路が高密度に構成されるとともに高周波特性や耐圧性に優れる多層配線基板の製造方法に関する発明が開示されている。
特許文献2に開示された発明は、基材に穿設された貫通孔や絶縁層に形成された開口部等を介して異なる配線層を導電接続した構造を形成した後に、開口部の内部に絶縁材を充填し、研磨により基材表面を平坦化することを特徴とするものである。
このような方法によれば、導体量を増加させずに確実な導電接続を行うことができるとともに、配線層間の静電容量を低減し、絶縁抵抗を高めることができるので、基板の高周波特性及び絶縁耐圧の向上を図ることができる。また、上層の絶縁層及び配線層を平坦面状に形成できるため、基板の断面構造を整合させ、配線欠陥等を防止することができる。
特許文献2に開示された発明は、基材に穿設された貫通孔や絶縁層に形成された開口部等を介して異なる配線層を導電接続した構造を形成した後に、開口部の内部に絶縁材を充填し、研磨により基材表面を平坦化することを特徴とするものである。
このような方法によれば、導体量を増加させずに確実な導電接続を行うことができるとともに、配線層間の静電容量を低減し、絶縁抵抗を高めることができるので、基板の高周波特性及び絶縁耐圧の向上を図ることができる。また、上層の絶縁層及び配線層を平坦面状に形成できるため、基板の断面構造を整合させ、配線欠陥等を防止することができる。
さらに、特許文献3には「プラスチックパッケージの製造方法」という名称で、コア基板の一面側に穴を有するブラインドビアの内部に気泡が残らないようにソルダーレジストを充填するプラスチックパッケージの製造方法に関する発明が開示されている。
特許文献3に開示された発明は、絶縁性基材の両面に導体回路となる銅箔を貼ったコア基板の一方側の面から穿設されたビアホールの他方側の面を銅箔で閉塞して形成するブラインドビアの開口側に感光性の第1のソルダーレジストを印刷する第1の工程と、第1のソルダーレジストで封じ込められたブラインドビア内の気泡を真空脱泡する第2の工程と、コア基板の両面に感光性の第2のソルダーレジストを印刷し、フォトリソグラフィ法で両面に開口部を備えるソルダーレジスト膜を形成する第3の工程とを有するものである。
このような方法によれば、ブラインドビア内に気泡が残り、水分が溜まって半田ボール接続やボードへの装着時の加熱によって急激に気泡が膨張しプラスチックパッケージを水蒸気爆発で破壊する、いわゆるポップコーン現象を回避することができる。
特開2004−152915号公報
特開平9−83140号公報
特開2002−270714号公報
特許文献3に開示された発明は、絶縁性基材の両面に導体回路となる銅箔を貼ったコア基板の一方側の面から穿設されたビアホールの他方側の面を銅箔で閉塞して形成するブラインドビアの開口側に感光性の第1のソルダーレジストを印刷する第1の工程と、第1のソルダーレジストで封じ込められたブラインドビア内の気泡を真空脱泡する第2の工程と、コア基板の両面に感光性の第2のソルダーレジストを印刷し、フォトリソグラフィ法で両面に開口部を備えるソルダーレジスト膜を形成する第3の工程とを有するものである。
このような方法によれば、ブラインドビア内に気泡が残り、水分が溜まって半田ボール接続やボードへの装着時の加熱によって急激に気泡が膨張しプラスチックパッケージを水蒸気爆発で破壊する、いわゆるポップコーン現象を回避することができる。
しかしながら、上述の従来技術である特許文献1に開示された発明においては、ソルダーレジストが半導体素子実装面の開口部周辺にも塗布されるため、高周波数信号の伝送特性が低下するという課題があった。
また、特許文献2に開示された発明においては、開口部の内部に絶縁材を充填した後に基材表面を研磨して平坦化する必要があるため、工程数が増加し、製造コストがアップするという課題があった。さらに、平坦研磨した絶縁材上にメッキにより銅配線パターンをつけるため、層間接続信頼性が劣るという課題があった。また、平坦研磨時に生ずる大きな応力により、基板の伸びが発生し、基板寸法が変化するという課題もあった。
さらに、特許文献3に開示された発明においては、コア基板上に残存する樹脂成分により高周波信号の伝送特性が阻害されるという現象に対しては何ら有効な対策がとられていないという課題があった。
本発明はかかる従来の事情に対処してなされたものであり、非貫通孔を有するビルドアップ多層プリント配線板を備え、高周波信号の伝送特性及び層間接続信頼性に優れる高周波用プラスチックパッケージとその製造方法を提供することを目的とする。
上記目的を達成するため、請求項1記載の発明である高周波用プラスチックパッケージは、絶縁性基材の両面に銅箔が貼り付けられたコア基板と、このコア基板の上面及び下面にそれぞれ形成された第1及び第2の導体配線パターンと、コア基板の下面に第2の導体配線パターンを介して積層されるとともに下面に銅箔が貼り付けられた絶縁層と、この絶縁層の下面の銅箔に形成された第3の導体配線パターンと、第3の導体配線パターンを被覆するソルダーレジストとを備え、コア基板は上部が銅箔により閉塞された複数の第1の非貫通孔を有するとともに上面に銅箔及び第1の導体配線パターンを介して半導体素子が実装され、絶縁層は上部が閉塞された複数の第2の非貫通孔を有し、第1及び第2の非貫通孔の内壁面に形成された導電被膜により第1乃至第3の導体配線パターンが電気的に接続されることを特徴とするものである。
上記構成の高周波用プラスチックパッケージにおいては、半導体素子実装面に非貫通孔の開口部が形成されないという作用を有する。また、内層の導体配線パターンに不要な貫通孔が形成されないという作用を有する。
上記構成の高周波用プラスチックパッケージにおいては、半導体素子実装面に非貫通孔の開口部が形成されないという作用を有する。また、内層の導体配線パターンに不要な貫通孔が形成されないという作用を有する。
また、請求項2記載の発明は、請求項1記載の高周波用プラスチックパッケージにおいて、コア基板の下面に複数の絶縁層及び第3の導体配線パターンが順次積層され、複数の絶縁層は上部が閉塞された複数の第2の非貫通孔を有し、第1及び第2の非貫通孔の内壁面に形成された導電被膜により第1乃至第3の導体配線パターンが電気的に接続されることを特徴とするものである。
上記構成の高周波用プラスチックパッケージにおいては、請求項1記載の発明と同様の作用を有するとともに、より多層化されたプリント配線板が形成されるという作用を有する。
上記構成の高周波用プラスチックパッケージにおいては、請求項1記載の発明と同様の作用を有するとともに、より多層化されたプリント配線板が形成されるという作用を有する。
請求項3記載の発明は、請求項1又は請求項2に記載の高周波用プラスチックパッケージの製造方法において、絶縁性基材の両面に銅箔を貼り付けてコア基板を形成する工程と、このコア基板に上部が銅箔により閉塞された複数の第1の非貫通孔を穿設する工程と、コア基板の両面及び第1の非貫通孔の内壁面に導電被膜を形成する工程と、コア基板の上面及び下面の導電被膜上にそれぞれ第1及び第2の導体配線パターンを形成する工程と、コア基板の下面に第2の導体配線パターンを介して絶縁層と銅箔を積層する工程と、この絶縁層に銅箔を貫通するとともに上部が閉塞された複数の第2の非貫通孔を穿設する工程と、絶縁層下面の銅箔及び第2の非貫通孔の内壁面に導電被膜を形成する工程と、絶縁層下面の銅箔の導電被膜上に第3の導体配線パターンを形成する工程と、最下層の第3の導体配線パターンをソルダーレジストにより被覆する工程とを備えたことを特徴とするものである。
上記製造方法によれば、請求項1又は請求項2に記載の高周波用プラスチックパッケージが実現される。
上記製造方法によれば、請求項1又は請求項2に記載の高周波用プラスチックパッケージが実現される。
以上説明したように、本発明の請求項1に記載の高周波用プラスチックパッケージにおいては、銅箔により閉塞された第1の非貫通孔の上部にも半導体素子を実装することができるため、パッケージの小型化が可能となる。また、樹脂成分がコア基板の半導体素子実装面に残存しないため、高周波信号の伝送特性が阻害されることがない。さらに、層間接続の対象となっていない他の導体配線パターンに不要な貫通孔が形成されないため、配線設計上の制約が少なくなるという効果を奏する。
本発明の請求項2に記載の高周波用プラスチックパッケージにおいては、請求項1記載の発明と同様の効果を奏するとともに、第1及び第2の非貫通孔をスタック構造にすることにより、配線の高密度化とパッケージの小型化が可能となる。
本発明の請求項3に記載の高周波用プラスチックパッケージの製造方法によれば、請求項1又は請求項2に記載の高周波用プラスチックパッケージを容易に製造することができる。
以下に、本発明の最良の実施の形態に係る高周波用プラスチックパッケージとその製造方法の実施例について説明する(請求項1乃至請求項3に対応)。
本発明の高周波用プラスチックパッケージについてボールグリッドアレイパッケージを例にとって説明する。図1は本発明の実施の形態に係る高周波用プラスチックパッケージの構造を模式的に示す縦断面図である。図1に示すように、高周波用プラスチックパッケージ15を構成する多層プリント配線板16は、BT樹脂(ビスマイレイミドトリアジンを主成分にした樹脂)、エポキシ樹脂やポリイミド樹脂等からなる絶縁性基材1の両面に銅箔3a,3bが貼り付けられ、上部が銅箔3aにより閉塞された複数の非貫通孔5aが形成されたコア基板4と、コア基板4の両面及び非貫通孔5aの内壁面に施された銅メッキなどの導電被膜2a,2bと、コア基板4の下面に導電被膜2bを介して積層され、上部が閉塞された複数の非貫通孔5bが形成されるとともに非貫通孔5aの内部を充填するプリプレグからなる絶縁層6と、絶縁層6の下面に積層される銅箔3cと、銅箔3cに施された導電被膜2cと、導電被膜2a〜2c上にそれぞれ形成された導体配線パターン7a〜7cと、非貫通孔5bの内部を充填するとともに導体配線パターン7cを被覆するソルダーレジスト8とからなる。
多層プリント配線板16の上部の導電被膜2aにはニッケルメッキ10及び金メッキ11が形成され、多層プリント配線板16上面の略中央部に設けられたキャビティ9の内部には半導体素子12が実装されている。また、半導体素子12はボンディングワイヤ13により導体配線パターン7aと接合されている。さらに、多層プリント配線板16の下部にはニッケルメッキ10及び金メッキ11が形成された導体配線パターン7cがソルダーレジスト8の開口部から露出しており、複数の半田ボール14がニッケルメッキ10及び金メッキ11を介してこれらの導体配線パターン7cと電気的に接合されている。
上記構成の高周波用プラスチックパッケージ15においては、コア基板4の半導体素子12の実装面に非貫通孔5aの開口部が形成されることがないという作用を有する。また、貫通孔を形成した場合には、通常、その経路を必要としない層ではデッドスペースとなるが、本実施例の場合には、例えば導体配線パターン7a,7cが非貫通孔5a,5bの内壁面にそれぞれ形成された導電被膜2a,2bにより電気的に接続されるため、コア基板4と絶縁層6の間に形成された導体配線パターン7bに対して不要な箇所に貫通孔が形成されることがなく、デッドスペースが発生しないという作用を有する。
次に、本発明の高周波用プラスチックパッケージの製造方法について説明する。図2は本発明の実施の形態に係る高周波用プラスチックパッケージの製造方法を示す工程図である。なお、図1に示した構成要素については図1と同一の符号を付すものとする。
図2に示すように、ステップS1においてBT樹脂やエポキシ樹脂やポリイミド樹脂等からなる絶縁性基材1の両面に銅箔3a,3bを重ねて加圧加熱してコア基板4を形成する。次に、ステップS2で外周にドリリングを行い、コア基板4を所定の大きさに打ち抜く。さらに、レーザ加工時におけるレーザの吸収を良好にするために、ステップS3でコア基板4の下面の銅箔3bの表面を約5μm程度に薄くエッチングするなどの粗化処理を行う。次いで、ステップS4で銅箔3bに炭酸ガスレーザを照射して他方の銅箔3aに達するまで非貫通孔5aを穿設した後、ステップS5でレーザ加工面のバフ研磨を行う。ステップS6では、非貫通孔5aの底に残余した樹脂の染み出し成分をデスミア処理により除去する。デスミアは過マンガン酸カリウムなどの薬品を用いて行うが、レーザ装置などで蒸散させる方法を用いることもできる。ステップS7では、コア基板4にパラジウム等の触媒を付与した後、ホルマリンを還元剤とする強アルカリ浴中で無電解銅メッキを施す。さらに、無電解銅メッキが施された面に電解銅メッキの被膜を形成する。これにより、銅箔3a,3bの表面及び非貫通孔5aの内壁面に銅メッキによる導電被膜2a,2bが形成される。ステップS8では、銅箔3a,3bの表面に形成された導電被膜2a,2b上にフォトリソグラフィ法を用いて所定のマスクを形成し、エッチング処理をするサブトラクティブ法によって導体配線パターン7a,7bを形成する。なお、サブトラクティブ法の代わりに選択メッキによるアディティブ法を用いても良い。ステップS9では、コア基板4の下面の粗化処理を行い、ステップS10でコア基板4の下面に導体配線パターン7bを介して絶縁層6及び銅箔3cを積層する。ステップS11で所定の箇所にドリリングを行い、ステップS12では、絶縁層6の下面の銅箔3cに対してレーザ加工時におけるレーザの吸収を良好にするための粗化処理を施す。
図2に示すように、ステップS1においてBT樹脂やエポキシ樹脂やポリイミド樹脂等からなる絶縁性基材1の両面に銅箔3a,3bを重ねて加圧加熱してコア基板4を形成する。次に、ステップS2で外周にドリリングを行い、コア基板4を所定の大きさに打ち抜く。さらに、レーザ加工時におけるレーザの吸収を良好にするために、ステップS3でコア基板4の下面の銅箔3bの表面を約5μm程度に薄くエッチングするなどの粗化処理を行う。次いで、ステップS4で銅箔3bに炭酸ガスレーザを照射して他方の銅箔3aに達するまで非貫通孔5aを穿設した後、ステップS5でレーザ加工面のバフ研磨を行う。ステップS6では、非貫通孔5aの底に残余した樹脂の染み出し成分をデスミア処理により除去する。デスミアは過マンガン酸カリウムなどの薬品を用いて行うが、レーザ装置などで蒸散させる方法を用いることもできる。ステップS7では、コア基板4にパラジウム等の触媒を付与した後、ホルマリンを還元剤とする強アルカリ浴中で無電解銅メッキを施す。さらに、無電解銅メッキが施された面に電解銅メッキの被膜を形成する。これにより、銅箔3a,3bの表面及び非貫通孔5aの内壁面に銅メッキによる導電被膜2a,2bが形成される。ステップS8では、銅箔3a,3bの表面に形成された導電被膜2a,2b上にフォトリソグラフィ法を用いて所定のマスクを形成し、エッチング処理をするサブトラクティブ法によって導体配線パターン7a,7bを形成する。なお、サブトラクティブ法の代わりに選択メッキによるアディティブ法を用いても良い。ステップS9では、コア基板4の下面の粗化処理を行い、ステップS10でコア基板4の下面に導体配線パターン7bを介して絶縁層6及び銅箔3cを積層する。ステップS11で所定の箇所にドリリングを行い、ステップS12では、絶縁層6の下面の銅箔3cに対してレーザ加工時におけるレーザの吸収を良好にするための粗化処理を施す。
次いで、ステップS13で銅箔3cに炭酸ガスレーザを照射して導電被膜2bに達するまで非貫通孔5bを穿設した後、ステップS14でレーザ加工面のバフ研磨を行い、ステップS15で非貫通孔5bの底に残余した樹脂の染み出し成分をデスミア処理により除去する。ステップS16では、絶縁層6の下面の銅箔3c及び非貫通孔5bの内壁面に無電解銅メッキ及び電解銅メッキを施し、銅メッキによる導電被膜2cを形成する。ステップS17では、絶縁層6の下面の銅箔3cに形成された導電被膜2c上にステップS8と同様の方法により導体配線パターン7cを形成する。ステップS18において、導体配線パターン7cをソルダーレジスト8により被覆する。なお、ソルダーレジスト8には開口部が設けられており、コア基板4の上面においてはボンディングワイヤ13を用いて半導体素子12と接続するために必要な導体配線パターン7aの一部が開口部から露出し、コア基板4の下面においては半田ボール14と接続するために必要なニッケルメッキ10及び金メッキ11が施された導体配線パターン7cの一部が開口部から露出している。
以上説明したように、本実施例の高周波用プラスチックパッケージとその製造方法によれば、高密度配線設計と小型化が可能であるとともに高周波信号の伝送特性に優れる高周波用プラスチックパッケージを容易に実現できる。
本発明の高周波用プラスチックパッケージは上記実施例に限定されるものではなく、種々変形可能である。例えば、図1では非貫通孔5a,5bの内部はそれぞれ絶縁層6であるプリプレグ及びソルダーレジスト8で充填されているが、これらに限定されるものではなく、非貫通孔5a,5bの内部は銅メッキなどの導電被膜2b,2cのみあるいは銅ペーストや銀ペーストなどの導電ペーストで充填された構造とすることができる。また、絶縁層6、銅箔3c及び導体配線パターン2cは一層に限らず、複数層としても良い。具体的には、図2を用いて説明した工程の中で、ステップS17の後にステップS9乃至ステップS17の工程を所望の回数繰返し行うことにより、半導体素子12が実装されないコア基板4の下面側に、複数の絶縁層6、銅箔3c及び導体配線パターン7cが順次積層された構造の多層プリント配線板16が容易に実現される。なお、この場合には非貫通孔5aの下に非貫通孔5bを形成する、いわゆるスタック構造とすることにより高密度配線設計が可能となるため、パッケージの小型化を図ることができる。さらに、コア基板4は内部に複数の導体配線パターンが形成された構造としても良い。
本発明に係る高周波用プラスチックパッケージとその製造方法は、高周波信号の良好な伝送特性及び高い層間接続信頼性が必要とされる高周波用プラスチックパッケージに適用することができる。
1…絶縁性基材 2a,2b,2c…導電被膜 3a,3b,3c…銅箔 4…コア基板 5a,5b…非貫通孔 6…絶縁層 7a,7b,7c…導体配線パターン 8…ソルダーレジスト 9…キャビティ 10…ニッケルメッキ 11…金メッキ 12…半導体素子 13…ボンディングワイヤ 14…半田ボール 15…高周波用プラスチックパッケージ 16…多層プリント配線板 51…多層配線基板 52,52a,52b,52c…コア基板 52’…コア材 53,53a,53b…ビルドアップ配線層 54,54a,54b,54c…導通部 55a,55b,55c…配線層 56…表層パタ−ン 57a,57b…ビア 58a,58b…配線層 59a,59b…絶縁層
Claims (3)
- 絶縁性基材の両面に銅箔が貼り付けられたコア基板と、このコア基板の上面及び下面にそれぞれ形成された第1及び第2の導体配線パターンと、前記コア基板の下面に前記第2の導体配線パターンを介して積層されるとともに下面に銅箔が貼り付けられた絶縁層と、この絶縁層の下面の銅箔に形成された第3の導体配線パターンと、前記第3の導体配線パターンを被覆するソルダーレジストとを備え、前記コア基板は上部が銅箔により閉塞された複数の第1の非貫通孔を有するとともに上面に銅箔及び第1の導体配線パターンを介して半導体素子が実装され、前記絶縁層は上部が閉塞された複数の第2の非貫通孔を有し、前記第1及び第2の非貫通孔の内壁面に形成された導電被膜により前記第1乃至第3の導体配線パターンが電気的に接続されることを特徴とする高周波用プラスチックパッケージ。
- 前記コア基板の下面に複数の前記絶縁層及び前記第3の導体配線パターンが順次積層され、複数の前記絶縁層は上部が閉塞された複数の前記第2の非貫通孔を有し、前記第1及び第2の非貫通孔の内壁面に形成された導電被膜により前記第1乃至第3の導体配線パターンが電気的に接続されることを特徴とする請求項1記載の高周波用プラスチックパッケージ。
- 絶縁性基材の両面に銅箔を貼り付けてコア基板を形成する工程と、このコア基板に上部が銅箔により閉塞された複数の第1の非貫通孔を穿設する工程と、前記コア基板の両面及び第1の非貫通孔の内壁面に導電被膜を形成する工程と、前記コア基板の上面及び下面の導電被膜上にそれぞれ第1及び第2の導体配線パターンを形成する工程と、前記コア基板の下面に前記第2の導体配線パターンを介して絶縁層と銅箔を積層する工程と、この絶縁層に銅箔を貫通するとともに上部が閉塞された複数の第2の非貫通孔を穿設する工程と、前記絶縁層下面の銅箔及び第2の非貫通孔の内壁面に導電被膜を形成する工程と、前記絶縁層下面の銅箔の導電被膜上に第3の導体配線パターンを形成する工程と、最下層の前記第3の導体配線パターンをソルダーレジストにより被覆する工程とを備えたことを特徴とする請求項1又は請求項2に記載の高周波用プラスチックパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004339751A JP2006148031A (ja) | 2004-11-25 | 2004-11-25 | 高周波用プラスチックパッケージとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004339751A JP2006148031A (ja) | 2004-11-25 | 2004-11-25 | 高周波用プラスチックパッケージとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006148031A true JP2006148031A (ja) | 2006-06-08 |
Family
ID=36627334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004339751A Pending JP2006148031A (ja) | 2004-11-25 | 2004-11-25 | 高周波用プラスチックパッケージとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006148031A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158912A (ja) * | 2007-12-26 | 2009-07-16 | Samsung Electro-Mechanics Co Ltd | パッケージ用基板及びその製造方法 |
-
2004
- 2004-11-25 JP JP2004339751A patent/JP2006148031A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158912A (ja) * | 2007-12-26 | 2009-07-16 | Samsung Electro-Mechanics Co Ltd | パッケージ用基板及びその製造方法 |
US8499444B2 (en) | 2007-12-26 | 2013-08-06 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a package substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101475109B1 (ko) | 다층배선기판 및 그의 제조방법 | |
US7151228B2 (en) | Laminating double-side circuit board, manufacturing method thereof, and multilayer printed circuit board using same | |
US8541695B2 (en) | Wiring board and method for manufacturing the same | |
US20100224397A1 (en) | Wiring board and method for manufacturing the same | |
WO2013161527A1 (ja) | 多層配線基板及びその製造方法 | |
JP2009194382A (ja) | プリント配線板の製造方法 | |
JP2003174265A (ja) | 多層配線回路基板 | |
JP2005286112A (ja) | プリント配線板及びその製造方法 | |
US20150257261A1 (en) | Printed wiring board | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
JP5555368B1 (ja) | 配線基板の製造方法 | |
JP2008124247A (ja) | 部品内蔵基板及びその製造方法 | |
KR100965341B1 (ko) | 인쇄회로기판의 제조방법 | |
TW201444440A (zh) | 配線基板及其製造方法 | |
JP2001352166A (ja) | 配線基板の製造方法 | |
JP5286072B2 (ja) | 配線基板及びその製造方法 | |
KR101177651B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP3850846B2 (ja) | 多層配線基板の製造方法 | |
JP2008166456A (ja) | 配線基板及びその製造方法 | |
JP2006148031A (ja) | 高周波用プラスチックパッケージとその製造方法 | |
JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
KR100601476B1 (ko) | 메탈코어를 이용한 패키지 기판 및 그 제조방법 | |
KR100888562B1 (ko) | 능동소자 내장형 인쇄회로기판 제조 방법 |