TWI480564B - 電腦測試程式產品以及用於半導體元件的測試系統 - Google Patents
電腦測試程式產品以及用於半導體元件的測試系統 Download PDFInfo
- Publication number
- TWI480564B TWI480564B TW102127014A TW102127014A TWI480564B TW I480564 B TWI480564 B TW I480564B TW 102127014 A TW102127014 A TW 102127014A TW 102127014 A TW102127014 A TW 102127014A TW I480564 B TWI480564 B TW I480564B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- module
- hardware
- memory
- information processing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明是有關於一種控制測試裝置的測試程式(test program)以及測試系統(system)。
近年來,被用於各種電子機器的半導體元件(device)的種類變得繁多。作為半導體元件,可例示:(i)動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)或快閃記憶體(flash memory)等的記憶體元件;(ii)中央處理單元(Central Processing Unit,CPU)或微處理單元(Micro-Processing Unit,MPU)、微控制器(micro controller)等的處理器(processor);或者(iii)數位/類比(digital/analog)混載元件、晶片上系統(System On Chip,SoC)等的多功能元件。為了測試該些半導體元件,要利用半導體測試裝置(以下亦簡稱作測試裝置)。
半導體元件的測試項目主要大致分為功能驗證測試(亦簡稱作功能測試)與直流(Direct Current,DC)測試。於功能驗
證測試中,判定被測試元件(Device Under Test,DUT)是否按設計正常動作,並指定不良部位或者獲取表示DUT的性能的評價值。於DC測試中,進行DUT的漏(leak)電流測定、動作電流(電源電流)測定、耐壓等的測定。
功能驗證測試或DC測試的具體內容視半導體元件的每個種類而多種多樣。
例如,於記憶體的功能驗證測試中,首先向記憶體寫入規定的測試圖形(test pattern)。繼而,自記憶體讀出被寫入DUT中的資料(data),將該些資料與期待值進行比較,生成表示比較結果的合格/失效(pass/fail)資料。即使同為記憶體,對於隨機存取記憶體(Random Access Memory,RAM)與快閃記憶體而言,所寫入的測試圖形亦有所不同。而且,進行寫入、讀出的單位或序列(sequence)亦不同。
於數位/類比(Digital/Analog,D/A)轉換器(converter)的功能驗證測試中,對其輸入端子給予數位信號,該數位信號的值在規定範圍內擺動(sweep)。並且,對相對於各數位值而自D/A轉換器輸出的類比電壓進行測定。其結果,測定偏移(offset)電壓或增益(gain)。
相反,於A/D轉換器的功能驗證測試中,對其輸入端子給予在規定範圍內擺動的類比電壓。並且,對相對於各類比電壓而自A/D轉換器輸出的數位值進行測定。其結果,測定積分非線
性(Integral Nonlinearity,INL)或微分非線性(Differential Nonlinearity,DNL)。
於微控制器、數位/類比混載元件、SoC等的內部,包含RAM、快閃記憶體、D/A轉換器、A/D轉換器,因而各自的功能驗證測試成為必要。
而且,在多數半導體元件中,執行邊界掃描測試(boundary scan test)。
先前,市售有針對半導體元件的每個種類或者每個測試項目而專門設計或最佳化的測試裝置,作為用戶(user)的半導體元件的設計者或製造者必須購入與DUT的種類、測試項目相應的測試裝置。而且,為了藉由某個測試裝置來實施標準上並不支援(support)的測試,必須另行購入該測試所需的追加硬體(hardware),並安裝至測試裝置。
除此以外,測試裝置其單體無法動作,需要用於控制該測試裝置的測試程式。先前,為了執行所需的測試,用戶必須利用軟體(software)製作支援工具(tool),來製作用於控制測試裝置的測試程式,這成為用戶的負擔。
尤其,半導體元件視世代而規格多會發生變更,每種規格的測試算法(test algorithm)有可能不同。換言之,用戶每當規格有
變更時,必須自行重新製作龐大量的測試程式。
即,先前,構建與被測試元件相應的測試環境為繁瑣的作業,成為用戶的負擔。
而且,現有的測試程式包含進行測試條件的設定的程式、執行測試的程式、分析測試結果的程式這三個獨立的程式。因此,由各程式提供的畫面是分別以各自的視窗(window)來啟動。因此,例如在改變條件並實施反覆測試的情況下,須頻繁地切換畫面,因而較為繁瑣。
進而,現有的測試裝置主要是以量產時的檢查為目的而設計,因此尺寸(size)大,而且價格非常昂貴。這妨礙了測試裝置在達到量產階段之前的設計、開發階段中的有效活用。先前,欲檢查開發階段的半導體元件的用戶必須個別地準備電源裝置、任意波形產生器、示波器(oscilloscope)及數位轉換器(digitizer),並將該些裝置加以組合而構建獨自的測試系統(test system),以測定所需的特性。
作為一例,假設有用戶僅欲檢查處理器的漏電流。儘管現有的處理器用測試裝置亦具備漏電流的測定功能,但僅為了測定該些項目而購入巨大且昂貴的測試裝置來使用是不現實的。因此,先前,用戶必須使用生成針對處理器的電源電壓的電源裝置、測定漏電流的電流計、及用於將處理器控制為所需狀態(向量(vector))的控制器(controller),來構建測定系統。
而且,欲評價A/D轉換器的用戶必須使用生成針對A/D轉換器的電源電壓的電源裝置、及對A/D轉換器的輸入電壓進行控制的任意波形產生器,來構建測定系統。
如此,個別地構建的測試系統缺乏通用性,而且,其控制或獲得的資料的處理亦繁瑣。
再者,此處所說明的課題並非本領域技術人員的一般性技術常識,該些課題是本發明者等人獨自探討的。
本發明是有鑒於該課題而完成,其某方案的例示性的目的之一在於,提供一種測試裝置的測試程式,可解決上述課題的至少一個,更具體而言,可簡易且適當地測試各個種類的被測試元件。
為了解決上述課題,本發明的某方案的測試程式,使連接於測試機硬體的資訊處理裝置實現控制上述測試機硬體的功能,其中,測試機硬體包含可重寫的記憶體,且該測試機硬體對應儲存於該記憶體中的配置資料,構成為至少該測試機硬體的功能的一部分可變更,本測試程式包含控制程式與測試算法模組的組合,上述測試算法模組對測試算法進行規定,資訊處理裝置包括記憶裝置,該記憶裝置保持用戶所獲取的測試算法模組。本測試程式使資訊處理裝置實現如下功能,即:自測試機硬體的記憶體獲取配置資料的功能;以及判定記憶裝置中是否保持有可與配
置資料一起使用的測試算法模組的功能。
根據該方案,可判定資訊處理裝置是否保持有可與儲存於記憶體中的配置資料一起使用的測試算法模組。因此,用戶能夠容易地判斷可實施測試的環境是否齊備,從而可適當地對被測試元件進行測試。
本發明的另一方案為測試系統。該測試系統對被測試元件進行測試,該測試系統包括:測試機硬體,包含可重寫的記憶體,且該測試機硬體對應儲存於該記憶體中的配置資料,構成為至少該測試機硬體的功能的一部分可變更;以及資訊處理裝置,構成為(A)在測試系統的設置時,自外部伺服器獲取與用戶所指定的測試內容相符的配置資料,並將配置資料寫入測試機硬體的記憶體中,並且,(B)在被測試元件的測試時,執行測試程式,根據測試程式來控制測試機硬體,並且可對由測試機硬體所獲取的資料進行處理。於資訊處理裝置中執行的測試程式包含控制程式及測試算法模組的組合,該測試算法模組對測試算法進行規定,上述資訊處理裝置包括:記憶裝置,保持用戶自外部伺服器所獲取的測試算法模組;硬體存取部,獲取儲存於測試機硬體的記憶體中的配置資料;以及判定部,判定記憶裝置中是否保持有可與硬體存取部所獲取的配置資料一起使用的測試算法模組。
本發明的又一方案亦為測試系統。該測試系統對被測試元件進行測試,該測試系統包括:伺服器,儲存多個配置資料,
該多個配置資料用於分別對測試系統提供不同的功能;測試機硬體,包含可重寫的記憶體,且該測試機硬體對應儲存於該記憶體中的配置資料,構成為至少該測試機硬體的功能的一部分可變更;以及資訊處理裝置,構成為(A)在測試系統的設置時,自伺服器獲取與用戶所指定的測試內容相符的配置資料,並將配置資料寫入測試機硬體的記憶體中,並且,(B)在被測試元件的測試時,執行測試程式,根據測試程式來控制測試機硬體,並且可對由測試機硬體所獲取的資料進行處理。於資訊處理裝置中執行的測試程式包含控制程式及測試算法模組的組合,該測試算法模組對測試算法進行規定,資訊處理裝置包括:硬體存取部,獲取儲存於測試機硬體的記憶體中的配置資料;以及資料提供部,將與自測試機硬體獲取的配置資料相關的資訊提供給伺服器。伺服器包括:記憶部,儲存多個配置資料與多個測試算法模組,該多個測試算法模組分別對不同的測試算法進行規定;以及列表顯示部,將與該伺服器所保持的多個測試算法模組中的資訊提供給上述資訊處理裝置,其中上述資訊是可與自資訊處理裝置已提供有資訊的配置資料一起使用,且和未許可用戶使用的測試算法模組相關的資訊。
再者,將以上的構成要素任意組合而成的方案,或者在方法、裝置等之間變換本發明的表達的方案,亦作為本發明的方案而有效。
根據本發明的某方案,可簡易且適當地測試各種被測試元件。
2、2_1、2_2‧‧‧測試系統
4‧‧‧DUT
8‧‧‧網路
10‧‧‧匯流排
100、100_1、100_2‧‧‧測試機硬體
102‧‧‧非揮發性記憶體
102a‧‧‧第1非揮發性記憶體
102b‧‧‧第2非揮發性記憶體
102c‧‧‧第3非揮發性記憶體
110‧‧‧AC插頭
112‧‧‧電源開關
114‧‧‧連接器
120‧‧‧插座
122‧‧‧連接器
124‧‧‧接腳
126‧‧‧電纜
130‧‧‧介面部
132‧‧‧控制器
134‧‧‧異常檢測部
136‧‧‧內部電源
140‧‧‧元件電源
PIO1~PION‧‧‧測試機接腳
142、142_1~142_N‧‧‧信號產生器
144、144_1~144_N‧‧‧信號接收器
148‧‧‧任意波形產生器
150‧‧‧數位轉換器
152‧‧‧參數管理單元
154‧‧‧RAM
160‧‧‧繼電器開關群
162‧‧‧內部匯流排
200、200_1、200_2‧‧‧資訊處理裝置
202‧‧‧第1介面部
204‧‧‧第2介面部
206‧‧‧記憶裝置
208‧‧‧資料獲取部
209‧‧‧資料提供部
210‧‧‧測試控制部
212‧‧‧硬體存取部
214‧‧‧認證部
216‧‧‧判定部
220‧‧‧執行部
224‧‧‧中斷.匹配檢測部
230‧‧‧分析部
232‧‧‧顯示部
234‧‧‧接受部
240‧‧‧測試程式
300‧‧‧伺服器
302‧‧‧控制程式
304‧‧‧程式模組
304a‧‧‧測試算法模組
304b‧‧‧分析工具模組
306‧‧‧配置資料
308‧‧‧資料庫
310‧‧‧記憶部
312‧‧‧申請接受部
314‧‧‧資料庫登記部
316‧‧‧認證部
320‧‧‧列表顯示部
322‧‧‧下載控制部
324‧‧‧授權密鑰發行部
400‧‧‧配置資料
402‧‧‧軟體模組
500‧‧‧控制模組
502‧‧‧功能模組
504‧‧‧匯流排板
506a‧‧‧雜訊濾波器
506b‧‧‧電源板
508‧‧‧冷卻風扇
510‧‧‧第3可程式化元件
512‧‧‧系統控制器
514‧‧‧匯流排控制器
516‧‧‧PG控制器
518‧‧‧鎖相迴路
520‧‧‧振盪器
522‧‧‧匯流排選擇器
524‧‧‧主埠
526‧‧‧擴展埠
530‧‧‧第1可程式化元件
532‧‧‧第2可程式化元件
534、P1‧‧‧匯流排埠
536‧‧‧揮發性記憶體
540‧‧‧接腳介面電路
542‧‧‧圖形產生器
544‧‧‧時序產生器
546‧‧‧格式控制器
548‧‧‧感測控制器
550‧‧‧失效記憶體控制器
560‧‧‧接腳控制器
562‧‧‧元件電源控制器
564‧‧‧DC控制器
566‧‧‧波形產生器控制器
568‧‧‧數位轉換器控制器
570‧‧‧第1 D/A轉換器
572‧‧‧第2 D/A轉換器
574‧‧‧第3 D/A轉換器
576‧‧‧第4 D/A轉換器
600‧‧‧管理畫面
602‧‧‧作業流程欄
604‧‧‧輸入畫面欄
606‧‧‧測試項目一覽
608‧‧‧測試執行按鈕
610‧‧‧分析工具一覽
620‧‧‧分析工具畫面
622‧‧‧操作流程欄
624‧‧‧操作畫面欄
a‧‧‧第1埠
b‧‧‧第2埠
c‧‧‧第3埠
d‧‧‧第4埠
e‧‧‧第5埠
f‧‧‧第6埠
CH1~CHN‧‧‧通道
Cp‧‧‧電壓比較器
CpH、CpL‧‧‧比較器
Dc‧‧‧數位比較器
Dr‧‧‧驅動器
DRE‧‧‧驅動器賦能信號
EXP‧‧‧期待值資料
Lc‧‧‧鎖存電路
P2‧‧‧發送埠
P3‧‧‧返回埠
PAT‧‧‧圖形信號
PF‧‧‧合格失效信號
PRV‧‧‧服務提供者
PTN‧‧‧圖形資料
S1~S4‧‧‧信號
S100~S118、S200~S234‧‧‧步驟
SH、SL‧‧‧比較信號
STRB‧‧‧選通信號
USR‧‧‧用戶
VH‧‧‧上側電源電壓
VL‧‧‧下側電源電壓
VTHH‧‧‧上側臨限值電壓
VTHL‧‧‧下側臨限值電壓
VDD、VDD1、VDD2‧‧‧電源電壓
W‧‧‧測試機硬體的橫寬
圖1是表示實施方式的測試系統的結構的方塊圖。
圖2是資訊處理裝置的功能方塊圖。
圖3是表示安裝於資訊處理裝置中的測試程式的結構的圖。
圖4是表示伺服器的結構的功能方塊圖。
圖5是表示測試機硬體的外觀的圖。
圖6是表示測試機硬體的結構的功能方塊圖。
圖7是表示測試機硬體的具體結構例的圖。
圖8是表示測試機硬體的內部的佈局(layout)的立體圖。
圖9是表示功能(function)模組的具體結構例的方塊圖。
圖10是表示接腳介面電路(pin electronics)的具體結構的電路圖。
圖11是表示雲端測試服務(cloud testing service)的流程(flow)的圖。
圖12是表示判定是否保持有可與配置資料一起使用的程式模組的處理流程的圖。
圖13是表示判定測試算法模組是否對應於搭載於測試機硬體中的功能模組的處理流程的圖。
圖14是表示判定可與儲存於測試機硬體中的配置資料一起使用的程式模組中,是否存在記憶裝置中未儲存者的處理流程的圖。
圖15是表示判定可與儲存於測試機硬體中的配置資料一起使用的程式模組中,是否存在未許可用戶使用者的處理流程的圖。
圖16是表示對測試的執行進行管理的管理畫面的圖。
圖17是表示對測試的執行進行管理的管理畫面的圖。
圖18是表示對測試的執行進行管理的管理畫面的圖。
圖19是表示分析工具畫面的圖。
以下,基於較佳的實施方式並參照附圖來說明本發明。對於各圖式中所示的相同或同等的構成要素、構件、處理,標註相同的符號,並適當省略重複的說明。而且,實施方式並未限定發明而為例示,實施方式中記述的所有特徵或其組合未必限於是發明的本質性者。
(關於測試系統整體)
圖1是表示實施方式的測試系統2的結構的方塊圖。在本說明書中,將關於該測試系統2而提供的服務亦稱作雲端測試服務。雲端測試服務是由服務提供者PRV所提供。與此相對,將利用測試系統2來測試DUT4的主體稱作用戶USR。
測試系統2具備測試機硬體100、資訊處理裝置200及伺服器300。
測試機硬體100包含可重寫的非揮發性記憶體(Programmable ROM,PROM)102,根據儲存於非揮發性記憶體102中的配置資料306,至少其功能的一部分可變更地構成該測試機硬體100。測試機硬體100是於測試時,至少對DUT4供給電源電壓,可對DUT4發送信號,並可接收來自DUT4的信號地構成。
測試機硬體100是由服務提供者PRV進行設計,並提供給用戶USR。測試機硬體100並非具有限定於特定種類的半導體元件、測試內容的結構,而是具備可與多種測試內容對應的通用性地設計。
資訊處理裝置200是用戶USR所操作的裝置,包含通用的桌面型(desktop)個人電腦(Personal Computer,PC)、膝上型(laptop)PC、平板型(tablet)PC、作業站(work station)等。於資訊處理裝置200中,安裝有測試程式,對測試機硬體100進行控制,並且對由測試機硬體100所獲取的資料進行處理。
伺服器300是由服務提供者PRV來管理、運營,並與網際網路(Internet)等的網路(network)8而連接。服務提供者PRV於伺服器300上開設有與雲端測試服務相關的網站(website)。用戶USR藉由接入(access)該網站,進行用於使用測試系統2的用戶登記的申請等。
於伺服器300中,儲存有構成於資訊處理裝置200中使用的測試程式的控制程式302及程式模組304、及於測試機硬體
100中使用的配置資料306等。再者,於配置資料306中,還包含可唯一識別配置資料306的標識(IDentification,ID)或配置資料306的名稱等資訊。後文將詳述控制程式302、程式模組304、配置資料306。用戶USR藉由接入伺服器300,來獲取(下載(download))軟體等302、304、306。而且,用戶USR於上述網站上,向服務提供者PRV申請所下載的軟體等302的授權密鑰(license key)等。
測試系統2是針對每個資訊處理裝置200而形成。因此,測試機硬體100_1、資訊處理裝置200_1、伺服器300構成一個測試系統2_1,測試機硬體100_2、資訊處理裝置200_2、伺服器300構成另一測試系統2_2。各測試系統2_i(i=1、2、3...)可完全獨立地動作。
(關於資訊處理裝置)
圖2是安裝有測試程式的資訊處理裝置200的功能方塊圖。資訊處理裝置200具備第1介面部202、第2介面部204、記憶裝置206、資料獲取部208、資料提供部209以及測試控制部210。再者,圖中,作為進行各種處理的功能方塊而記載的各要素在硬體上,可包含CPU、記憶體及其他大規模積體電路(Large Scale Integration,LSI),在軟體上,可藉由加載(load)於記憶體中的程式等而實現。因此,本領域技術人員當理解,該些功能方塊可僅藉由硬體、僅藉由軟體、或者藉由他們的組合而以各種形式來
實現,並不限定於任一種。
第1介面部202是用於在與網路8之間進行資料的收發的介面,具體而言,可例示乙太網路(註冊商標)適配器(Ethernet adapter)或無線區域網路(Local Area Network,LAN)適配器等。
第2介面部204經由匯流排(bus)10而與測試機硬體100連接,是用於在與測試機硬體100之間進行資料的收發的介面。例如資訊處理裝置200與測試機硬體100經由通用序列匯流排(Universal Serial Bus,USB)而連接。
資料獲取部208經由第1介面部202而接入伺服器300,以獲取控制程式302、程式模組304、配置資料306。再者,控制程式302、程式模組304、配置資料306未必需要自伺服器300直接獲取,亦可二次間接獲取其他資訊處理裝置自伺服器300獲取者。
自外部獲取的控制程式302、程式模組304、配置資料306是被儲存於記憶裝置206中。
資料提供部209經由第1介面部202來對伺服器300進行存取,將與測試機硬體100的非揮發性記憶體102中所儲存的配置資料306相關的資訊等提供給伺服器300。
測試控制部210進行測試機硬體100的設置(setup)及其控制。而且,測試控制部210對DUT4的測試結果獲得的資料進行處理、分析。測試控制部210的功能是藉由資訊處理裝置200
的CPU執行服務提供者PRV所提供的控制程式302而實現。
測試控制部210具備硬體存取部212、認證部214、判定部216、執行部220、中斷.匹配檢測部224、分析部230、顯示部232及接受部234。
硬體存取部212對測試機硬體100的內部所設的非揮發性記憶體102寫入配置資料306。而且,硬體存取部212獲取被寫入非揮發性記憶體102中的配置資料306、測試機硬體100的版本(version)資訊、與後述的功能模組502相關的資訊等。
認證部214判定控制程式302、程式模組304、配置資料306是否為事先許可使用的項目。
判定部216判定記憶裝置206中是否保持有可與硬體存取部212所獲取的配置資料306一起使用的程式模組304。例如,若配置資料306為記憶體測試用的資料,則判定部216判定記憶裝置206中是否保持有記憶體測試用的程式模組304。而且,判定部216判定記憶裝置206中保持的程式模組304是否對應於搭載在測試機硬體100中的功能模組502(後述)。
執行部220控制測試機硬體100的測試序列。測試序列是指測試機硬體100的初始化、DUT4的初始化、對DUT4的測試圖形的供給、自DUT4的信號讀出、讀出的信號與期待值的比較等一連串的處理。再者,測試序列是視由用戶USR所選擇的測試算法而決定。
對測試機硬體100的控制命令是經由第2介面部204及匯流排10而發送至測試機硬體100。測試機硬體100是按照自資訊處理裝置200收到的控制命令來動作。
測試機硬體100在檢測溫度異常等測試機硬體100的異常時,對測試控制部210發送表示異常的中斷信號。而且,於DUT4的測試序列中,有時會進行條件分支,條件分支的判斷有時是由測試機硬體100內部的硬體來進行。例如,當DUT4為記憶體,且測試機硬體100將一定長度的測試圖形寫入記憶體時,於測試機硬體100中判定測試圖形最後的資料寫入已完成的情況。或者,於測試機硬體100中亦判定快閃記憶體的忙碌(busy)狀態、預備(ready)狀態等。將此種由測試機硬體100進行的條件判定稱作匹配檢測。測試機硬體100將表示匹配檢測結果的旗標(flag)發送至測試控制部210。
中斷.匹配檢測部224監視中斷信號或匹配檢測用的旗標。執行部220根據該監視結果來控制測試機硬體100。
由測試機硬體100所獲取的資料是經由匯流排10而被發送至測試控制部210。分析部230對該資料進行處理、分析。顯示部232於資訊處理裝置200的顯示器(display)上,顯示用戶USR控制測試程式所需的畫面,並且顯示測試結果獲得的資料。接受部234經由顯示器上顯示的畫面,來接受用戶USR的各種選擇,例如測試項目的選擇、執行測試項目所需的測試條件的設定、
分析工具的選擇、執行分析工具所需的分析條件的設定等。
總而言之,資訊處理裝置200_i具有以下功能。
(i)於測試系統2_i的設置時,響應用戶USR的輸入,自伺服器300獲取與所需的測試內容適合的配置資料306,並將配置資料306寫入所連接的測試機硬體100_i的非揮發性記憶體102。
(ii)於測試系統2_i的設置後的規定時序,判定是否保持有與儲存在測試機硬體100_i的非揮發性記憶體102中的配置資料306對應的程式模組。
(iii)於DUT4的測試時,對測試機硬體100_i進行控制,並且對由測試機硬體100_i所獲取的資料進行處理。
圖3是表示安裝於資訊處理裝置200中的測試程式的結構的圖。
測試程式240包含控制程式302及程式模組304。控制程式302是成為測試程式240的基本的部分,並不依存於被測試元件的種類或測試內容而被共用。藉由控制程式302,而提供圖2的硬體存取部212、認證部214、執行部220、中斷.匹配檢測部224、顯示部232、接受部234的功能。
另一方面,程式模組304可選擇性地裝入控制程式302中。程式模組304大致分為測試算法模組304a與分析工具模組304b。
測試算法模組304a是對測試算法,具體而言,對測試項目、
測試內容、測試序列等進行定義的程式。按照DUT的種類(功能),測試算法模組304a可例示以下者。
(1)DRAM
.功能驗證用程式
.DC檢查用程式(包含電源電流檢查程式、輸出電壓檢查程式、輸出電流檢查程式等)
(2)快閃記憶體
.功能驗證用程式
.DC檢查用程式
(3)微控制器
.功能驗證程式
.DC檢查用程式
.內置快閃記憶體評價程式
(4)A/D轉換器、D/A轉換器
.觸點(contact)驗證程式
.線性(linearity)(INL、DNL)驗證程式
.輸出電壓偏移驗證程式
.輸出電壓增益驗證程式
分析工具模組304b是對下述方法進行定義的程式,該方法是對評價算法,具體而言,對由測試機硬體100進行的測試結果獲得的資料進行處理、分析、可視化的方法。作為分析工具
模組304b,例示以下者。
.什穆圖(Shmoo plot)工具
.示波器工具
.邏輯分析器(logic analyzer)工具
.類比波形觀測工具
(關於伺服器)
於伺服器300中,由服務提供者PRV準備有多個測試算法模組304a。用戶USR根據DUT4的種類或測試內容,來獲取必要的測試算法模組304a,並裝入測試程式240中。如此,測試程式240可根據所裝入的測試算法模組304a,來選擇、變更測試系統2所執行的測試內容、獲取的資料種類。
而且,於伺服器300中,由服務提供者PRV準備有多個分析工具模組304b。用戶USR根據DUT4的種類或測試內容及評價方法,來獲取必要的分析工具模組304b,並裝入測試程式240中。如此,測試程式240可根據所裝入的分析工具模組304b,來選擇、變更由測試系統2所獲得的資料的處理、分析方法。
圖4是表示伺服器300的結構的功能方塊圖。
伺服器300具備記憶部310、申請接受部312、資料庫(data base)登記部314、列表(list)顯示部320、下載控制部322、授權密鑰發行部324。
記憶部310儲存多個程式模組304、多個配置資料306、
資料庫308及其他程式、資料。
申請接受部312接受來自用戶USR的雲端測試服務的利用申請。在經過服務提供者PRV的審查後,資料庫登記部314將與用戶USR相關的資訊,即用戶身份(IDentification,ID)及登入(login)用的密碼(password)等登記至資料庫308。而且,資料庫登記部314將用戶USR所指定的資訊處理裝置200的識別資訊登記至資料庫308。而且,資料庫登記部314將與許可用戶USR使用的程式模組304、即、與發行了後述的第2授權密鑰KEY2的程式模組304相關的資訊,登記至資料庫308。例如,將發行了第2授權密鑰KEY2的測試算法模組304a的名稱或可唯一識別該測試算法模組304a的ID等登記至資料庫308。
認證部316進行接入伺服器300的用戶USR的登入認證。具體而言,催促用戶USR輸入用戶ID及密碼,並判定與登記於資料庫308中的用戶ID及密碼是否一致。登入認證成功的用戶USR隨後可進行軟體或資料的下載、或者授權密鑰的申請等。
列表顯示部320使儲存於記憶部310中且處於用戶USR可下載狀態的多個程式模組304以及配置資料306的列表,顯示於資訊處理裝置200的顯示器上。而且,當自資訊處理裝置200收到與儲存於測試機硬體100的非揮發性記憶體102中的配置資料306相關的資訊時,顯示可與該配置資料306一起使用的程式模組304的列表。
下載控制部322響應來自用戶USR的程式模組304或配置資料306的下載請求,將程式模組304或配置資料306提供給資訊處理裝置200。
授權密鑰發行部324自用戶USR接受配置資料306的使用許可的申請,並對應許可的用戶USR發行第1授權密鑰KEY1。而且,授權密鑰發行部324自用戶USR接受程式模組304的使用許可的申請,並對應許可的用戶USR發行第2授權密鑰KEY2。
(關於測試機硬體)
繼而,對測試機硬體100的結構進行說明。圖5是表示測試機硬體100的外觀的圖。測試機硬體100是以桌面尺寸而便攜(portable)地構成。
測試機硬體100是經由交流電(Alternating Current,AC)插頭(plug)110而接受來自商用交流電源的電力。於測試機硬體100的背面,設有測試機硬體100的電源開關(switch)112。
DUT4被安裝於插座(socket)120。DUT4的多個元件接腳(pin)是經由電纜(cable)126而與連接器(connector)122的多個接腳124分別接線。於測試機硬體100的前表面面板(panel),設有用於對連接器122進行連接的連接器114。根據DUT4的接腳數、接腳配置、或者同時測定的DUT4的個數等,準備各種插座120。
圖6是表示測試機硬體100的結構的功能方塊圖。測試
機硬體100除了非揮發性記憶體102以外,還具備多通道(channel)的測試機接腳(輸出入接腳)PIO1~PION、介面部130、控制器132、異常檢測部134、內部電源136、元件電源140、信號產生器142、信號接收器144、RAM154、任意波形產生器148、數位轉換器150、參數管理單元(parametric management unit)152、繼電器開關(relay switch)群160及內部匯流排162。
介面部130是經由匯流排10而與資訊處理裝置200的第2介面部204連接,且可在與資訊處理裝置200之間收發資料地構成。於匯流排10為USB的情況下,介面部130為USB控制器。
控制器132統一控制整個測試機硬體100。具體而言,根據自資訊處理裝置200收到的控制命令,控制測試機硬體100的各區塊,而且,將由測試機硬體100的各區塊獲得的資料或中斷信號、匹配信號等,經由介面部130而發送至資訊處理裝置200。
異常檢測部134對測試機硬體100的硬體的異常進行檢測。例如,異常檢測部134對測試機硬體100的溫度進行監控(monitor),並生成判定(assert)為超過規定臨限值的溫度異常信號。而且,異常檢測部134亦可對測試機硬體100中的電源電壓等進行監視,以檢測過電壓異常、低電壓異常等。
內部電源136接受外部的AC電壓,並對該AC電壓進行整流、平滑化而轉換為直流電壓之後,對其進行降壓,以生成
針對測試機硬體100的各區塊的電源電壓。內部電源136可包含交流/直流轉換用的反相器(inverter)、以及對反相器的輸出進行降壓的交換調節器(switching regulator)或線性調節器(linear regulator)等而構成。
元件電源(Device Power Supply,DPS)140生成電源電壓VDD,該電源電壓VDD應被供給至連接於測試機硬體100的DUT4的電源接腳。類比數位混載元件等的DUT4有時會接受多個不同的電源電壓來進行動作,因此元件電源140亦可為可生成不同的電源電壓地構成。本實施方式中,元件電源140可生成2通道的電源電壓VDD1、VDD2。
多個通道CH1~CHN的測試機接腳PIO1~PION分別連接於DUT4的元件接腳。
信號產生器142_1~142_N是分別針對每個通道CH而設。各信號產生器142_i(1≦i≦N)經由對應的測試機接腳PIOi而對DUT4輸出數位信號S1。當DUT4為記憶體時,數位信號S1對應於針對DUT的控制信號、被寫入DUT即記憶體中的資料信號、位址(address)信號等。
信號接收器144_1~144_N是分別針對每個通道CH而設。各信號接收器144_i(1≦i≦N)接收自DUT4向對應的測試機接腳PIOi輸入的數位信號S2。數位信號S2對應於自DUT輸出的各種信號、或自DUT即記憶體讀出的資料。信號接收器144對
收到的信號S2的位準(level)進行判定。進而,信號接收器144判定收到的信號S2的位準是否與期待值一致,並生成表示一致(合格)、不一致(失效)的合格失效信號。除此以外,信號接收器144判定收到的信號S2的時序(timing)是否正常,並生成表示合格、失效的合格失效信號。
任意波形產生器148可分配給多通道CH1~CHN中的任意通道,生成類比的任意波形信號S3並自所分配的測試機接腳PIO輸出。數位轉換器150可分配給多通道CH1~CHN中的任意通道,將向所分配的測試機接腳PIO輸入的來自DUT4的類比電壓S4轉換為數位信號。
參數管理單元152可分配給多通道CH1~CHN中的任意通道。參數管理單元152包含電壓源、電流源、電流計及電壓計。參數管理單元152於電壓施加電流測定模式(mode)中,對所分配的通道的測試機接腳PIO施加由電壓源生成的電壓,並藉由電流計來測定流經該通道的測試機接腳PIO的電流。而且,參數管理單元152於電流施加電壓測定模式中,對所分配的通道的測試機接腳PIO供給由電流源生成的電流,並藉由電壓計來測定該通道的測試機接腳PIO的電壓。藉由參數管理單元152,可測定任意元件接腳的電壓或電流。
RAM154是為了儲存測試機硬體100的各區塊所使用的資料、或各區塊所生成的資料而設。例如,RAM154是用作圖形
記憶體,或者用作失效記憶體、波形記憶體等,上述圖形記憶體儲存信號產生器142應生成的數位信號的圖形,上述失效記憶體儲存合格失效信號,上述波形記憶體儲存記述任意波形產生器148應生成的波形的波形資料、或者由數位轉換器150所獲取的波形資料。
繼電器開關群160連接於測試機接腳PIO1~PION及元件電源140、信號產生器142_1~142_N、信號接收器144_1~144_N、任意波形產生器148、數位轉換器150、參數管理單元152。繼電器開關群160於其內部包含多個繼電器開關,且可將元件電源140、任意波形產生器148、數位轉換器150、參數管理單元152分別分配給任意測試機接腳PIO地構成。
內部匯流排162是為了在測試機硬體100的各區塊之間收發信號而設。內部匯流排162的種類、根數並無特別限定。
如上所述,測試機硬體100內部的至少一個區塊的功能可根據非揮發性記憶體102中儲存的配置資料306而變更。
以上為測試機硬體100的結構。根據該測試機硬體100,藉由將測試機硬體100的各區塊加以組合,可利用各種方法來測試記憶體或處理器、A/D轉換器、D/A轉換器等各種半導體元件。以下,對可藉由使用測試機硬體100的測試系統2而實現的測試進行說明。
1a.記憶體的功能驗證測試
於記憶體的功能驗證測試中,主要利用元件電源140、信號產生器142、信號接收器144。元件電源140生成應對記憶體供給的電源電壓。
再者,電源電壓亦可不經由繼電器開關群160,而是經由對於記憶體的電源接腳為專用的電源線(line)來供給至DUT4。
信號產生器142生成應供給至記憶體的測試圖形(位址信號及應寫入的資料信號)。信號接收器144判定自記憶體讀出的信號S2的位準,並與期待值進行比較,藉此來進行合格、失效判定。除此以外,信號接收器144還判定收到的信號S2的時序是否正常。
1b.記憶體的DC測試
於記憶體的DC測試時,主要使用元件電源140及參數管理單元152。元件電源140生成應對記憶體供給的電源電壓。元件電源140是可測定自身的輸出即電源電壓及電源電流地構成。參數管理單元152藉由繼電器開關群160而分配給與記憶體的任意接腳對應的測試機接腳PIO。藉由元件電源140來測定電源電流、電源電壓變動,藉由參數管理單元152來測定任意接腳的漏電流等。
而且,藉由測定某測試機接腳的電位與流經該接腳的電流,可由他們的比來計算阻抗(impedance),可用於觸點不良的檢測等。
2a.微控制器的功能驗證測試
(i)微控制器內部的記憶體的功能驗證測試可使用與1a同樣的硬體來測試。
(ii)微控制器的數位信號處理部(CPU核心(core))的功能驗證測試可使用與1a同樣的硬體來測試。
2b.微控制器的DC測試
微控制器的DC測試可使用與1b同樣的硬體來測試。
3a. A/D轉換器的功能驗證測試
於A/D轉換器的功能驗證測試中,主要利用元件電源140、任意波形產生器148及至少一個信號接收器144。任意波形產生器148藉由繼電器開關群160而分配給A/D轉換器的類比輸入端子,生成在規定的電壓範圍內擺動的類比電壓。至少一個信號接收器144分別分配給A/D轉換器的數位輸出端子,自A/D轉換器接收與類比電壓的階調相應的數位代碼(digital code)的各位元(bit)。
根據由信號接收器144獲得的數位代碼與任意波形產生器148所生成的類比電壓的相關關係,可對A/D轉換器的線性(INL、DNL)等進行評價。
3b. A/D轉換器的DC測試
A/D轉換器的DC測試可使用與1b同樣的硬體來測試。
4a. D/A轉換器的功能驗證測試
於D/A轉換器的功能驗證測試中,主要利用元件電源140、至少一個信號產生器142及數位轉換器150。至少一個信號產生器
142分別分配給D/A轉換器的數位輸入端子。信號產生器142使D/A轉換器的輸入數位信號遍及其全標度(full scale)而擺動。
數位轉換器150藉由繼電器開關群160而分配給D/A轉換器的類比輸出端子,將D/A轉換器的類比輸出電壓轉換為數位代碼。
根據由數位轉換器150獲得的數位代碼與信號產生器142所生成的數位代碼的相關關係,可對D/A轉換器的輸出電壓偏移或輸出電壓增益進行評價。
4b. D/A轉換器的DC測試
D/A轉換器的DC測試可使用與1b同樣的硬體來測試。
A/D轉換器或D/A轉換器既可為單體的IC,亦可內置於微控制器中。
5.示波器測試
藉由繼電器開關群160來將數位轉換器150分配給任意通道,提高數位轉換器150的採樣頻率(sampling frequency),可獲取通過該通道的信號的波形資料。藉由資訊處理裝置200來使波形資料可視化,從而可使測試系統2作為示波器來發揮功能。
本領域技術人員當理解的是:藉由使用測試機硬體100,除了此處例示的測試以外,還可執行各種功能驗證測試、DC測試等。
於較佳的實施方式中,測試機硬體100根據被寫入非揮
發性記憶體102中的配置資料306,至少信號產生器142所生成的數位信號S1的圖形可變更地構成。此時,非揮發性記憶體102可掌握為信號產生器142的一部分。
此時,在進行記憶體或處理器、A/D轉換器、D/A轉換器等被測試元件的功能驗證測試時,藉由根據元件的種類來選擇配置資料,可對各元件供給最佳的數位信號,以可適當地測試該些元件。
更具體而言,信號產生器142構成為:根據配置資料306,而選擇性地具備
(i)順序圖形產生器(Sequential Pattern Generator,SQPG)、
(ii)算法圖形產生器(Algorithmic Pattern Generator,ALPG)、及
(iii)掃描圖形產生器(Scan Pattern Generator,SCPG)
中的任一種功能。
SQPG與SCPG亦可藉由一個配置資料306而提供。此時,在執行一個測試的過程中,可將一個信號產生器142切換用作SQPG與SCPG。或者,亦可將若干個通道的信號產生器142用作SQPG,而將其他通道的信號產生器142用作SCPG。
例如,於進行記憶體的功能驗證測試時,藉由將與ALPG對應的配置資料306寫入非揮發性記憶體102,可藉由運算處理來自動生成龐大的測試圖形。
而且,於進行處理器(CPU或微控制器)等的功能驗證測試時,只要將與SQPG對應的配置資料306寫入非揮發性記憶體102即可。此時,根據處理器等的結構,將預先由用戶USR定義的測試圖形儲存至RAM154,各信號產生器142可自RAM154讀出測試圖形並給予DUT4。
而且,於欲進行邊界掃描測試時,藉由將與SCPG對應的配置資料306寫入非揮發性記憶體102,可實現將DUT4的內部邏輯(logic)切離的測試。
繼而,對圖6的測試機硬體100的具體安裝進行說明。
圖7是表示測試機硬體100的具體結構例的圖。以下,設配置資料306包含第1配置資料306a、第2配置資料306b及第3配置資料306c,且非揮發性記憶體102包含第1非揮發性記憶體102a、第2非揮發性記憶體102b及第3非揮發性記憶體102c的情況進行說明。
測試機硬體100主要具備控制模組500、至少一個功能模組502及匯流排板(bus board)504。功能模組502是以規定數(32)的通道作為單位而構成。圖7的測試機硬體100搭載有4個功能模組502,具有32×4=128通道。
於匯流排埠(bus port)P1上,經由匯流排10而連接資訊處理裝置200。控制模組500具備介面部130、第3非揮發性記憶體102c、第3可程式化元件510、振盪器(oscillator)520,匯
流排選擇器(bus selector)522、主埠(main port)524、擴展埠526以及內部匯流排162。
雙重線所示的內部匯流排162是連接搭載於測試機硬體100中的可程式化元件的匯流排。介面部130如上所述。
第3可程式化元件510經由內部匯流排162而自資訊處理裝置200接收第3配置資料306c(圖7中未圖示),且可將該第3配置資料306c寫入第3非揮發性記憶體102c。第3可程式化元件510根據儲存於第3非揮發性記憶體102c中的配置資料306c,來定義內部的電路資訊。
於加載有配置資料306c的第3可程式化元件510的內部,形成系統控制器512、匯流排控制器514、PG控制器516。
再者,無論DUT的種類或測試項目如何,第3可程式化元件510的功能均不變,因此第3配置資料306c亦可在測試機硬體100的發佈時,預先寫入第3非揮發性記憶體102c中。再者,亦有時以出貨後的功能擴展或錯誤修正(bug fix)為目的,而將自伺服器300下載的第3配置資料306c寫入第3非揮發性記憶體102c。
如上所述,異常檢測部134檢測電源異常或溫度異常。系統控制器512根據來自資訊處理裝置200的控制命令、或異常檢測部134的檢測結果,來統一控制測試機硬體100。
匯流排控制器514對各區塊間經由內部匯流排162所實
施的資料收發進行控制。
圖形產生器(Pattern Generator,PG)控制器516經由內部匯流排162以外的控制線(未圖示)而與各通道的圖形產生器連接,響應來自資訊處理裝置200的控制命令,向各圖形產生器發送PG開始(start)信號。而且,PG控制器516接收在各圖形產生器中生成的旗標(flag)信號(亦稱作控制信號、中斷信號),並使與該旗標信號相關的資訊返回資訊處理裝置200。
鎖相迴路(Phase Locked Loop,PLL)518是於第3可程式化元件510中標準配備的電路,接收來自外部的振盪器520的基準時脈(clock),生成與測試週期對應的週期信號。測試機硬體100的內部的各區塊是與該週期信號同步地受到控制。
第3可程式化元件510的匯流排埠經由內部匯流排162,而與多個功能模組502,更具體而言,與功能模組502內部的可程式化元件串聯地連接成環(ring)狀。
匯流排板504是所謂的背面佈線板(Back Wiring Board,BWB),於該匯流排板504上,形成將控制模組500與多個功能模組502之間予以連接的內部匯流排162。各功能模組502是與對應的測試機接腳PIO連接,並且與內部匯流排162連接。
於本實施方式中,測試機硬體100具備發送埠(send port)P2以及返回埠(return port)P3。一個測試機硬體100的發送埠P2與另一測試機硬體100的返回埠P3可經由內部匯流排162
而連接。而且,測試機硬體100構成為可切換主模式(master mode)與從模式(slave mode)。
藉此,將多個測試機硬體100連成一串,將先頭的測試機硬體100設為主模式,將剩餘的測試機硬體100設為從模式,藉此可利用單個資訊處理裝置200來控制多個測試機硬體100。
為了切換主模式與從模式,控制模組500具備匯流排選擇器522、主埠524及擴展埠526。主埠524與匯流排板504連接。擴展埠526與發送埠P2以及返回埠P3連接。
匯流排選擇器522具有與控制模組500連接的第1埠a、第2埠b、與主埠524連接的第3埠c、第4埠d、與擴展埠526連接的第5埠e、第6埠f。
匯流排選擇器522構成為可切換第1狀態、第2狀態及第3狀態,上述第1狀態是埠a與埠c間、埠d與埠b間連接的狀態,上述第2狀態是埠a與埠c間、埠d與埠e間、埠f與埠b間連接的狀態,上述第3狀態是埠a與埠b間連接的狀態。
當使用單個測試機硬體100時,只要設定為第1狀態即可。藉此,擴展埠P2、P3成為非使用狀態。當將多個測試機硬體100連成一串使用時,只要設為第2狀態即可。
功能模組502的電源的接通(ON)、斷開(OFF)可獨立於控制模組500的電源的接通、斷開來控制,具體而言,功能模組502的電源的接通、斷開由控制模組500來進行控制。該結
構中,當某個功能模組502的電源斷開時,將無法經由該功能模組502來實施資料傳輸。因此,當某個功能模組502的電源為斷開狀態時,藉由將與該功能模組502連接的控制模組500設為第3狀態,從而可將內部匯流排162設為在控制模組500內閉合的狀態。控制模組500既可統一控制多個功能模組502的電源,亦可獨立地分別控制該些功能模組502的電源。
圖8是表示測試機硬體100的內部的佈局的立體圖。雜訊濾波器(noise filter)506a是經由圖5的AC插頭(plug)110而接受來自商用交流電源的交流電壓,並去除雜訊。於電源板506b上,搭載有將交流電壓轉換成直流電壓的AC/DC轉換器(反相器(inverter))。於電源板506b中生成的直流電壓被供給至控制模組500、功能模組502等。
控制模組500以及多個功能模組502是並列配置於測試機硬體100的框體內。冷卻風扇(fan)508設於測試機硬體100的背面側,對功能模組502進行冷卻。
而且,在控制模組500以及多個功能模組502各自的後側面側,設有匯流排板504。根據該結構,藉由變更測試機硬體100的橫寬W,並增減功能模組502的片數,可容易地變更通道數。
圖9是表示功能模組502的具體結構例的方塊圖。功能模組502具備第1可程式化元件530、第2可程式化元件532、匯
流排埠534、第1非揮發性記憶體102a、第2非揮發性記憶體102b、揮發性記憶體536、接腳介面電路540及內部匯流排162。關於元件電源140、參數管理單元152、任意波形產生器148、數位轉換器150,如參照圖6所說明般。
接腳介面電路540包含多個驅動器Dr及多個電壓比較器Cp。多個驅動器Dr是分別針對每個通道而設,於輸入端子接收圖形信號PAT,於賦能(enable)端子接收驅動器賦能信號DRE。驅動器Dr在驅動器賦能信號DRE被設為有效(assert)時,輸出具有與圖形信號PAT相應的電壓位準的測試圖形。而且,驅動器Dr在驅動器賦能信號DRE被設為無效(negate)時,輸出變成高阻抗(high impedance)。於接腳介面電路540中,如後所述,設有若干個D/A轉換器(圖9中未圖示)。
多個電壓比較器Cp是分別針對每個通道而設。電壓比較器Cp將自DUT4向對應的測試機接腳PIO輸入的數位信號的電壓位準,與規定的上側臨限值電壓VTHH、下側臨限值電壓VTHL進行比較,並生成表示比較結果的比較信號SH、SL。
多通道的驅動器Dr以及電壓比較器Cp被積體化於一個半導體晶片上,或者亦可構成於一個半導體模組內。
第1非揮發性記憶體102a為可重寫,且儲存第1配置資料306a(圖9中未圖示)。第1可程式化元件530經由內部匯流排162而自資訊處理裝置200接收第1配置資料306a,且可將該
第1配置資料306a寫入第1非揮發性記憶體102a。而且,第1可程式化元件530藉由儲存於第1非揮發性記憶體102a中的第1配置資料306a,來定義內部的電路資訊。
第1可程式化元件530是與多個驅動器Dr的輸入端子、多個驅動器Dr各自的賦能端子、多個電壓比較器Cp各自的輸出端子以及揮發性記憶體536相連接。
於第1可程式化元件530的內部,在加載有第1配置資料306a的狀態下,構成:(1)多個鎖存電路(latch circuit)Lc、(2)多個數位比較器Dc、(3)圖形產生器542、(4)時序產生器544、(5)格式控制器(format controller)546、(6)感測控制器(sense controller)548、(7)失效記憶體控制器550。
圖形產生器542生成:對應向多個驅動器Dr分別輸出的圖形信號PAT進行定義的圖形資料PTN、應向多個驅動器Dr分別輸出的驅動器賦能信號DRE、以及應向多個數位比較器Dc分別輸出的期待值資料EXP。
如上所訴,圖形產生器542是經由內部匯流排162以外的控制線而與控制模組500的PG控制器516連接。各通道的圖形產生器542的狀態經由該控制線而由PG控制器516予以控制,並被通知給PG控制器516。
時序產生器544負責第1可程式化元件530的信號處理的時間。例如,時序產生器544生成:對測試週期進行規定的速
率(rate)信號RATE、對圖形信號PAT的正邊緣(positive edge)或負邊緣(negative edge)的時序進行規定的時序信號TMG、選通(strobe)信號STRB等。
格式控制器(波形整形器)546基於圖形資料PTN以及時序信號TMG,生成圖形信號PAT。圖形信號PAT的位準對應於圖形資料PTN,各邊緣的時序對應於時序信號TMG。而且,格式控制器546控制圖形信號PAT的信號形式(NRZ、RZ、差值、雙極性(bipolar)等)。
圖形產生器542、時序產生器544、格式控制器546以及驅動器Dr對應於圖6的信號產生器142。如上所述,信號產生器142是對應於配置資料306而數位信號S1的圖形可變更地構成。這是藉由如下方式來實現,即:使圖形產生器542產生圖形資料PTN的產生方法,可根據被寫入第1非揮發性記憶體102a中的第1配置資料306a而變更。
更具體而言,圖形產生器542可選擇順序圖形產生器(Sequential Pattern Generator,SQPG)、算法圖形產生器(Algorithmic Pattern Generator,ALPG)、掃描圖形產生器(Scan Pattern Generator,SCPG)中的與第1配置資料306a相應的至少一個結構。
多個鎖存電路Lc分別針對每個通道(針對每個電壓比較器Cp)而設,且以選通信號STRB的時序來鎖存來自對應的電
壓比較器Cp的比較信號SH、SL。
多個數位比較器Dc是分別針對每個通道(針對每個鎖存電路Lc)而設,將由對應的鎖存電路Lc所鎖存的資料,與對應的期待值資料EXP進行比較,並生成表示一致/不一致的合格失效信號PF。
感測控制器548對數位比較器Dc進行期待值比較的週期(cycle)、邊緣進行控制。
失效記憶體控制器550將自多個數位比較器Dc輸出的合格失效信號PF儲存於作為失效記憶體的揮發性記憶體536中。
電壓比較器Cp、鎖存電路Lc、數位比較器Dc、圖形產生器542、時序產生器544對應於圖6的信號接收器144。
第2非揮發性記憶體102b為可重寫,且儲存第2配置資料306b(圖9中未圖示)。第2可程式化元件532經由內部匯流排162而自資訊處理裝置200接收第2配置資料306b,且可將該第2配置資料306b寫入第2非揮發性記憶體102b。而且,第2可程式化元件532藉由儲存於第2非揮發性記憶體102b中的第2配置資料306b,來定義內部的電路資訊。
第2可程式化元件532是與第1可程式化元件530、接腳介面電路540、元件電源140、參數管理單元152、任意波形產生器148、數位轉換器150相連接。
於第2可程式化元件532的內部,在加載有第2配置資
料306b的狀態下,構成接腳控制器560、元件電源控制器562、DC控制器564、波形產生器控制器566、數位轉換器控制器568。
圖10是表示接腳介面電路540的具體結構的電路圖。於圖10中僅示出1通道部分的結構。
第1 D/A轉換器570生成對應的驅動器Dr的上側電源電壓VH。第2 D/A轉換器572生成對應的驅動器Dr的下側電源電壓VL。驅動器Dr在輸入有PAT=0時,輸出電壓位準VL,在輸入有PAT=1時,輸出電壓位準VH。
比較器CpH將來自DUT4的信號,與上側臨限值電壓VTHH進行比較。比較器CpL將來自DUT4的信號,與下側臨限值電壓VTHL進行比較。第3 D/A轉換器574生成上側臨限值VTHH,第4 D/A轉換器576生成下側臨限值電壓VTHL。
第2可程式化元件532的接腳控制器560基於來自資訊處理裝置200的控制資料,向第1 D/A轉換器570、第2 D/A轉換器572、第3 D/A轉換器574、第4 D/A轉換器576各自的輸入端子,輸出指示VH、VL、VTHH、VTHL的控制值。
返回圖9。元件電源控制器562、DC控制器564、波形產生器控制器566、數位轉換器控制器568分別基於來自資訊處理裝置200的控制資料,控制元件電源140、參數管理單元152、任意波形產生器148、數位轉換器150。
於功能模組502中,內部匯流排162是以自匯流排埠534
經由第2可程式化元件532、第1可程式化元件530而返回匯流排埠534的方式來形成。再者,第2可程式化元件532與第1可程式化元件530的順序亦可調換。
根據圖7~圖10中說明的測試機硬體100,可獲得以下的效果。
第一,根據DUT4的種類或檢查項目等,以圖形產生器542、時序產生器544、格式控制器546分別具備所需功能的方式來準備第1配置資料306a,並將其寫入第1配置資料306a,藉此可對各種DUT4供給適當的數位信號。
第二,藉由使用可程式化元件來一體地構成多個鎖存電路Lc、多個數位比較器Dc、圖形產生器542、時序產生器544、格式控制器546,可使測試機硬體小型化。
第三,藉由於第1可程式化元件530內構成失效記憶體控制器550,可使對DUT4給予數位信號並判定所讀出的數位信號的良否的一連串數位處理全部由第1可程式化元件530來進行。其結果,可簡化測試程式對測試機硬體100的控制。
第四,藉由使功能模組502的各區塊如第1可程式化元件530與第2可程式化元件532般分離,可使對DUT4給予數位信號並判定所讀出的數位信號的良否的一連串數位處理由第1可程式化元件530來進行,而使其他類比元件的控制由第2可程式化元件532來進行。其結果,可將測試機硬體100的設計或錯誤
修正等,區分成數位區塊的控制與類比區塊的控制來進行,從而可提高設計效率。
第五,藉由以功能模組502為單位來構成測試機硬體100,可根據功能模組502的增減來簡易地設計出具有各種通道數的測試機硬體100。
第六,功能模組502各自的第1可程式化元件530、第2可程式化元件532是經由內部匯流排162而串聯地連接(成環狀)。藉由該結構,可向多個功能模組502各自的第1非揮發性記憶體102a寫入相同的配置資料,向各自的第2非揮發性記憶體102b亦寫入相同的配置資料。
而且,在多數情況(case)下,多個功能模組502是連接於共用的DUT。因此,多個功能模組502中的設定資料或控制指令相同的情況多。基於該理由,藉由將第1可程式化元件530、第2可程式化元件532串聯連接,亦可將配置資料有效率地供給至各可程式化元件。
例如,於在內部匯流排162中傳輸的資料的先頭,被賦予有元件控制位元,該元件控制位元指定作為傳輸目的地的元件532、532。各元件在自身被元件控制位元指定時,將緊跟著該元件控制位元的資料判定為處理對象。於圖7的結構中,自內部匯流排162的上游開始,8個元件532、530、532、530、532、530、532、530依次連接。此時,例如亦可將元件控制位元設為8位元,
將最上位位元分配給先頭的元件532,將最下位位元分配給最末尾的元件530。各元件在對應的位元為1時,判斷為緊跟著元件控制位元的資料是對自身發送的資料。
當欲對所有元件發送共用的資料時,將元件控制位元全部(all)設為1,在元件控制位元之後配置欲發送的共用資料,藉此,第3可程式化元件510只要發送1次資料,便可將資料供給至所有元件。
再者,實施方式中,對多個鎖存電路、多個數位比較器、圖形產生器、時序產生器、格式控制器由一個第1可程式化元件530構成的情況進行了說明,但亦可將該些部分分割成多個第1可程式化元件而構成。此時,對於一個第1可程式化元件,可利用所需的閘極(gate)數少的廉價的可程式化元件,因此,在總成本上具有優點的情況下,亦可分割成多個可程式化元件。具體而言,亦可將圖形產生器、時序產生器、格式控制器安裝於一個可程式化元件中,而將多個鎖存電路、多個數位比較器安裝於另一可程式化元件中。
以上為測試系統2的結構。
繼而,對雲端測試服務的流程進行說明。圖11是表示雲端測試服務的流程的圖。
用戶USR向服務提供者PRV申請利用雲端測試服務(S100)。隨著申請,用戶USR的資訊被發往服務提供者PRV的伺服器300。
服務提供者PRV基於用戶USR的信用調查等的結果來進行審查(S102)。審查的結果為滿足規定條件的用戶USR作為雲端測試服務的利用者而登記於資料庫中,並給予用戶ID。於登記時,用戶USR將欲在測試系統2中使用的自身的資訊處理裝置200的識別資訊通知給服務提供者PRV。資訊處理裝置200的識別資訊亦被登記於伺服器300的資料庫中。作為資訊處理裝置200的識別資訊,亦可利用資訊處理裝置200的媒體存取控制(Media Access Control,MAC)位址。
服務提供者PRV對已登記的用戶USR寄送測試機硬體100(S104)。鑒於欲使測試系統2廣泛普及的服務提供者PRV側的觀點、及欲廉價地構建測試系統2的用戶USR側的觀點,服務提供者PRV與用戶USR亦可就測試機硬體100締結無償出借的契約。當然,用戶USR對測試機硬體100的改變或拆解被契約禁止。
用戶USR接入服務提供者PRV所開設的網站並登入,下載控制程式302,並安裝至登記的資訊處理裝置200(S106)。再者,服務提供者PRV亦可僅許可在已登記的資訊處理裝置200中使用控制程式302。而且,控制程式302亦可以儲存於唯讀光碟(Compact Disc Read-Only Memory,CD-ROM)或唯讀式數位多功能光碟(Digital Versatile Disc Read-Only Memory,DVD-ROM)等媒體(media)中的狀態而發佈。
至此為止,用戶USR可使用測試機硬體100及資訊處
理裝置200來構建測試系統2。
以設置測試系統2為目的之用戶USR接入網站並登入。於網站上,登載有可下載的程式模組304及配置資料306的列表。並且,用戶USR選擇與作為測試對象的DUT4的種類或測試內容相適合的程式模組304、配置資料306(S108),請求下載該些內容(S110)。收到請求後,自伺服器300將程式模組304或配置資料306供給至資訊處理裝置200(S112)。
而且,用戶USR對服務提供者PRV的伺服器300,申請所希望的程式模組304或配置資料306的使用許可(S114)。
對程式模組304或配置資料306規定有與使用期間相應的費用。服務提供者PRV以來自用戶USR的費用支付為條件(S116),對每個程式模組304、配置資料306發行許可使用他們的授權密鑰(S118)。
將針對配置資料306的授權密鑰稱作第1授權密鑰KEY1,將針對程式模組304的授權密鑰稱作第2授權密鑰KEY2,以作區別。
第1授權密鑰KEY1對於成為對象的配置資料306,僅在與由用戶預先指定並登記於資料庫中的資訊處理裝置200進行組合時,才允許使用該配置資料306。於第1授權密鑰KEY1中,包含表示成為對象的配置資料306的資料、許可使用的資訊處理裝置的識別資訊、及表示許可使用配置資料306的使用許可期間的資料。當然,第1授權密鑰KEY1已被加密。
同樣地,第2授權密鑰KEY2對於成為對象的程式模組304,僅許可在與由用戶預先指定並登記於資料庫中的資訊處理裝置200上使用該程式模組304。於第2授權密鑰KEY2中,包含表示成為對象的程式模組304的資料、許可使用的資訊處理裝置的識別資訊、及表示許可使用程式模組304的使用許可期間的資料。當然,第2授權密鑰KEY2亦已被加密。
再者,於變形例中,亦可不設定使用許可期間而設為無期限。
以上為測試系統2的結構。繼而,對測試系統2的動作進行說明。
經過圖11的流程,於資訊處理裝置200中儲存有控制程式302、程式模組304,而且,於測試機硬體100的非揮發性記憶體102中寫入有配置資料306。
於使用時,用戶USR經由匯流排10來連接資訊處理裝置200與測試機硬體100。並且,用戶USR接通測試機硬體100的電源,於資訊處理裝置200中啟動控制程式302。
資訊處理裝置200進行配置資料306的認證。配置資料306的認證亦可於控制程式302的啟動時進行。
圖2的硬體存取部212獲取儲存在測試機硬體100的非揮發性記憶體102中的配置資料306的資訊。認證部214參照對配置資料306發行的第1授權密鑰KEY1。當存在第1授權密鑰KEY1
時,判定該授權密鑰KEY1中所含的資訊處理裝置的識別資訊與用戶USR當前使用的資訊處理裝置200的識別資訊是否一致,而且判定當前的時刻是否包含在使用許可期間內。若識別資訊一致且處於使用許可期間內,則認證部214判定為在與資訊處理裝置200組合時許可使用配置資料306,於測試機硬體100中,許可非揮發性記憶體102內的配置資料306的使用。藉此,測試機硬體100僅在第1授權密鑰KEY1已發行的情況下,才可根據配置資料306來動作。若使用許可期間已過,則催促用戶USR申請再次締結對該配置資料306的使用契約。
而且,資訊處理裝置200進行程式模組304的認證。具體而言,認證部214參照對用戶USR意圖使用的程式模組304分別發行的第2授權密鑰KEY2。若存在第2授權密鑰KEY2,則判定該授權密鑰KEY2中所含的資訊處理裝置的識別資訊與用戶USR當前使用的資訊處理裝置200的識別資訊是否一致。若為一致,則認證部214判定為在與資訊處理裝置200組合時許可使用程式模組304,從而許可將程式模組304裝入控制程式302。
而且,資訊處理裝置200進行如下判定,即,判定是否保持有可與配置資料306一起使用的程式模組304。該判定亦可於控制程式302的啟動時進行。圖12是表示該處理流程的圖。
資訊處理裝置200的硬體存取部212獲取儲存於測試機硬體100的非揮發性記憶體102中的配置資料306(S200)。判定部216
判定記憶裝置206中是否保持有可與硬體存取部212所獲取的配置資料306一起使用的程式模組304(S202)。例如,在配置資料306為記憶體測試用的資料的情況下,當記憶裝置206中保持的程式模組304僅為A/D轉換器的線性驗證程式時,則判定為未保持可與配置資料306一起使用的程式模組304。另一方面,當記憶裝置206中除了A/D轉換器的線性驗證程式以外,還保持有DRAM的DC檢查用程式時,則將DRAM的DC檢查用程式判定為可與配置資料306一起使用的程式模組304。
顯示部232使可與配置資料306一起使用的程式模組304的列表,更具體而言,使可與配置資料306一起使用的測試算法模組304a的列表及分析工具模組304b的列表,分別顯示於資訊處理裝置200的顯示器上(S204)。例如,如後述的圖16的測試項目一覽606或圖18的分析工具610般顯示。
而且,資訊處理裝置200進行如下判定,即,判定測試算法模組304a是否對應於搭載在測試機硬體100中的功能模組502。該判定亦可於控制程式302的啟動時進行。圖13是表示該處理流程的圖。
資訊處理裝置200的硬體存取部212獲取與儲存於測試機硬體100的非揮發性記憶體102中的功能模組502相關的資訊(S210)。此處,與功能模組502相關的資訊,例如是指可識別是何種類型的功能模組502的ID等。判定部216根據硬體存取部212
所獲取的與功能模組502相關的資訊,來掌握搭載於測試機硬體100中的功能模組502,並且判定記憶裝置206中保持的測試算法模組304a是否對應於該功能模組502(S212)。例如,在測試算法模組304a為微控制器的測試用模組的情況下,即,在被測試元件為微控制器的情況下,必須供給比DRAM或快閃記憶體的測試時高的電壓,必須搭載有與此相應的功能模組502。因此,判定部216判定是否搭載有可對應於微控制器的測試的功能模組502。
顯示部232使判定結果顯示於資訊處理裝置200的顯示器上(S214)。當然,亦可僅在未搭載對應於測試算法模組304a的功能模組502的情況下才予以顯示。
而且,資訊處理裝置200在存在可與儲存於測試機硬體100的非揮發性記憶體102中的配置資料306一起使用且記憶裝置206中未儲存的程式模組304時,將該情況通知給用戶。該處理亦可在控制程式302的啟動時或用戶指定的任意時序進行。圖14是表示該處理流程的圖。
資訊處理裝置200的資料獲取部208自伺服器300獲取程式模組304的列表(S220)。硬體存取部212獲取儲存於測試機硬體100的非揮發性記憶體102中的配置資料306(S222)。判定部216判定程式模組304中是否存在可與配置資料306一起使用且記憶裝置206中未保持的程式模組304(S224)。顯示部232使記憶裝置206未保持的程式模組304顯示於資訊處理裝置200的顯示器
上(S226)。
於上述處理中,在自伺服器300獲取程式模組304的列表之後,於資訊處理裝置200側,判定是否存在記憶裝置206中未保持的程式。作為其變形例,亦可於伺服器300側進行判定。圖15是表示該變形例的處理流程的圖。
資訊處理裝置200的硬體存取部212獲取儲存於測試機硬體100的非揮發性記憶體102中的配置資料306(S230)。資料提供部209將與所獲取的配置資料306相關的資訊提供給伺服器300(S232)。當收到與配置資料306相關的資訊時,伺服器300的列表顯示部320將可與該配置資料306一起使用的程式模組304的列表畫面提供給資訊處理裝置200,並使該畫面顯示於顯示器上(S234)。當已許可用戶USR使用的程式模組304、即已由用戶USR支付了費用且發行了第2授權密鑰KEY2的程式模組304已存在的情況下,亦可顯示除此以外的程式模組304的列表。
經過以上的處理,於資訊處理裝置200中,可執行基於測試程式240的測試。
圖16表示由測試程式240所提供的、對測試的執行進行管理的管理畫面600。管理畫面600包含作業流程欄602及輸入畫面欄604。於作業流程欄602中,按其執行順序排列顯示測試的一連串作業。具體而言,示出了包含下述內容的作業流程,即:定義接腳的「接腳定義(Pin Definitions)」、選擇測試項目的「選擇測試
項目(Select Measure Item)」、設定執行測試項目所需的測試條件並執行測試的「設定與執行(Setup and Execution)」、選擇分析工具的「開啟分析工序(Open analysis Tools)」、連續執行多個測試項目的「連續執行(Flow Execution)」。
作業流程欄602的各作業是以可由用戶USR選擇的形態而顯示。當由用戶USR選擇作業時,與所選擇的作業對應的畫面將顯示於輸入畫面欄604上。即,於1個管理畫面600上,切換顯示與各作業對應的輸入畫面。用戶USR於作業流程欄602中選擇作業,並在顯示於輸入畫面欄604中的畫面上輸入必要的資訊,藉此可進行測試。再者,因其他作業尚未完成而無法執行的作業是以無法選擇的形態而顯示。例如,在尚未選擇測試項目的情況下,只有進行該選擇方可執行的「設定與執行」是以無法選擇的形態而顯示。
以下,表示按照作業流程來執行「選擇測試項目」至「開啟分析工具」為止的例子。
圖16表示於作業流程欄602中選擇「選擇測試項目」時的管理畫面600。於輸入畫面欄604中,顯示測試項目的選擇畫面。此處所示的測試項目一覽606是自伺服器300獲取,是如下所述的測試項目,即,與儲存於記憶裝置206中的測試算法模組304a中的、可與儲存於測試機硬體100的非揮發性記憶體102中的配置資料306一起使用的測試算法模組304a對應的測試項目。例如,
「ADC's DC Linearity Measurement(ADC的DC線性測試)」是與「A/D轉換器的線性(INL、DNL)驗證程式」對應的測試項目,「DAC's DC Linearity Measurement(DAC的DC線性測試)」是與「D/A轉換器的線性(INL、DNL)驗證程式」對應的測試項目,「功能測試(FunctionalTest)」是與「功能驗證用程式」對應的測試項目。此處,假設選擇的是測試算法「功能測試」。
圖17表示於作業流程欄602中選擇「設定與執行」時的管理畫面600。於輸入畫面欄604中,顯示設定畫面,該設定畫面用於對執行所選擇的測試項目所需的測試條件進行設定。此處,顯示對執行圖16中選擇的測試項目「功能測試」所需的測試條件進行設定的畫面。再者,供給至DUT4的測試圖形亦於此處進行設定。具體而言,選擇儲存有測試圖形的測試圖形文檔(test pattern file)。
而且,「設定與執行」的輸入畫面欄604包含測試執行按鈕(button)608。在設定必要的測試條件之後,藉由按下該測試執行按鈕608而執行測試。即,對測試機硬體100進行控制,以對DUT4供給測試圖形、自被測試元件讀出信號、及比較所讀出的信號與期待值。由測試機硬體100獲取的資料是自測試機硬體100發送至資訊處理裝置200,並儲存於記憶裝置206中。
圖18表示於作業流程欄602中選擇「開啟分析工具」時的管理畫面600。於輸入畫面欄604中,顯示選擇分析工具的畫
面,該分析工具用於對由測試機硬體100獲取的資料進行處理、分析。此處所示的分析工具一覽610是自伺服器300獲取,是如下所述的分析工具,即,與儲存於記憶裝置206中的分析工具模組304b中的、可與儲存於測試機硬體100的非揮發性記憶體102中的配置資料306一起使用的分析工具模組304b對應的分析工具。用戶USR自該分析工具一覽610中,選擇與DUT4的種類或測試內容及評價方法相應的分析工具。此處,假設選擇的是測試算法「什穆圖」。
圖19表示於圖18所示的「開啟分析工具」的畫面上,選擇分析工具時所顯示的分析工具畫面620。分析工具畫面620是在與管理畫面600相同的視窗內打開。分析工具畫面620包含操作流程欄622及操作畫面欄624。於操作流程欄622中,顯示與在圖18中選擇的分析工具相應的操作流程。具體而言,於各分析工具模組304b中,包含與操作流程相關的資訊,基於此資訊,顯示部232顯示與分析工具相應的操作流程。此處,顯示的是選擇分析工具「什穆圖」時的操作流程。
於操作畫面欄624上,顯示與在操作流程欄622中選擇的操作對應的操作畫面。用戶USR於操作流程欄622中輸入必要的分析條件。如此,按照操作流程欄622中所示的操作流程來進行操作,藉此對儲存於記憶裝置206中的測試結果進行分析。
以上為測試系統2的動作。測試系統2比起現有的測試
裝置,具有以下的優點。
1.於該測試系統2中,測試機硬體100並非具有限定於特定元件或測試內容的結構,而是具備可與多種測試內容對應的通用性地設計。並且,對各個種類的被測試元件、測試內容最佳化的配置資料是由服務提供者或者第三者予以準備,並儲存於伺服器300中。
並且,用戶USR選擇對作為檢查對象的DUT4最佳的配置資料306,並寫入測試機硬體的非揮發性記憶體102中,藉此可適當地測試DUT4。
即,根據該測試系統2,不再需要針對DUT4的每個種類或測試項目來準備個別的測試裝置(硬體),可減輕用戶USR的成本負擔。
2.而且,當開發出新穎的元件而需要先前不存在的測試時,由服務提供者PRV或者第三者來提供用於實現該測試內容的配置資料306或程式模組304。因此,用戶USR可在測試機硬體的處理能力的範圍內,對當前乃至將來開發的元件進行測試。
3.而且,先前在檢查開發階段的半導體元件時,必須個別地準備電源裝置、任意波形產生器、示波器及數位轉換器,並將該些裝置予以組合,以測定所需的特性。與此相對,根據實施方式的測試系統2,只要準備資訊處理裝置200與測試機硬體100,便可簡單且適當地測試各種半導體元件。
4.測試機硬體100若以於設計開發階段的使用為前提,則可將可同時測定的被測試元件的個數、即通道數設計得較少。而且,可以與資訊處理裝置的協調動作為前提而設計。進而,亦可視需要而妥協其性能的一部分。基於該些理由,測試機硬體100比起量產用的測試裝置,可廉價地,而且非常緊湊(compact)地構成,具體而言,可以桌面尺寸、便攜地構成。
此時,自用戶USR的觀點而言,每個研究者、開發者或者每個研究開發組可保有測試機硬體。自服務提供者PRV的觀點而言,可促使測試機硬體100的普及,可擴大收益的機會。
5.而且,現有的測試裝置巨大,因此其移動在現實中不可能,用戶USR必須將DUT4搬送至測試裝置。與此相對,藉由使測試機硬體100小型化,可將其移動至被測試元件的場所。
例如假設欲於無塵室(clean room)內測試被測試元件。在測試裝置的設置部位遠離被測試元件的情況下,若考慮到元件的污染,則即便是在無塵室內,使元件長距離移動亦不佳。即,先前,難以使被測試元件及測試裝置這兩者均移動,存在測試裝置的利用受到限制的情形(case)。實施方式的測試系統2可設置於無塵室內的各種部位,而且可視需要帶入或帶出無塵室內。或者,亦可在室外的特殊環境下進行測試。即,可較先前顯著擴展可利用測試裝置的狀況。
6.而且,該測試系統2中,各種程式模組304是由服務
提供者PRV在作為雲端的伺服器300上所準備,用戶USR可自其中選擇與半導體元件的種類、測試項目、評價算法相適合的程式模組,並裝入測試程式240中。其結果,用戶USR無須如先前般自行製作測試程式,便可適當地測試元件。
7.而且,該測試系統2中使用的測試程式是於對測試的執行進行管理的管理畫面上,顯示按其執行順序排列有一連串作業的作業流程。根據上述的各種優點,今後,可期待由新用戶來使用本測試系統2,即使是此類的新用戶、即不熟悉測試程式的用戶,藉由按照作業流程來進行操作,亦可容易地執行測試。
8.而且,現有的測試程式包含進行測試條件的設定的程式、執行測試的程式、分析測試結果的程式這三個獨立的程式。其結果,測試條件的設定畫面、測試的執行畫面、測試結果的分析畫面是分別以獨立的視窗來啟動。與此相對,本測試程式是利用1個程式來實現上述3個程式的功能。並且,將上述3個畫面作為同一畫面或同一視窗內的畫面而提供。因此,例如即使在改變條件並實施反覆測試的情況下,亦可抑制畫面的切換,用戶的負擔得以減輕。
9.而且,該測試系統2中使用的測試程式,判定記憶裝置206中是否保持有可與儲存於測試機硬體100中的配置資料306一起使用的程式模組304,即,判定資訊處理裝置200中是否安裝有程式模組304。因此,例如若將該結果通知給用戶,則用戶可容
易地判斷可實施測試的環境是否已齊備。
10.而且,該測試系統2中使用的測試程式,將與可與測試機硬體100中儲存的配置資料306一起使用的程式模組304中的、於記憶裝置206未保持的程式模組304相關的資訊,通知給用戶。由此,用戶可容易地掌握可與配置資料306一起使用、但於記憶裝置206中尚未保持的程式模組304。例如,當通知給用戶時,若與程式模組304的名稱一同,亦通知可藉由新獲取的該程式模組304來實施的測試項目,則用戶可容易地掌握獲取哪個程式模組304可新實施哪個測試項目。而且,若用戶基於該通知來申請程式模組304的使用許可,則對於服務提供者PRV而言,可期待帶來收益的增多。
11.而且,該測試系統2中,將與可與測試機硬體100中儲存的配置資料306一起使用的程式模組304中的、未許可用戶使用的程式模組304相關的資訊,通知給用戶。藉此,用戶可容易地掌握可與配置資料306一起使用、但未被許可使用的程式模組304。例如,當通知給用戶時,若與未被許可使用的程式模組304的名稱一同,亦通知可藉由新獲取的該程式模組304來實施的測試項目,則用戶可容易地掌握獲取哪個程式模組304可新實施哪個測試項目。而且,若用戶基於該通知來申請程式模組304的使用許可,則對於服務提供者PRV而言,可期待帶來收益的增多。
12.而且,該測試系統2中使用的測試程式,判定測試機
硬體100中是否搭載有與記憶裝置206中保持的測試算法模組304a對應的功能模組502。藉此,例如,若在未搭載對應的功能模組502的情況下,將該意旨通知給用戶,則用戶可容易地判斷可實施測試的環境是否已齊備。
以上,基於若干個實施方式對本發明進行了說明。本領域技術人員當理解,該實施方式為例示,可於該些各構成要素或各處理製程的組合內實現各種變形例,而且,此種變形例亦屬於本發明的範圍。以下,對此種變形例進行說明。
(第1變形例)
實施方式中,對如下規格進行了說明,即:授權密鑰以與已登記的資訊處理裝置200組合為條件,而許可程式模組304或配置資料306的使用。
與此相對,第1變形例中,取代資訊處理裝置200,而以與用戶USR指定的測試機硬體100組合為條件,來許可程式模組304或配置資料306的使用。此時,第1授權密鑰KEY1包含成為許可對象的配置資料306的識別資訊、與應許可使用的測試機硬體100的識別資訊。
當用戶USR啟動測試程式240時,認證部214獲取測試機硬體100的ID,若於第1授權密鑰KEY1中包含所獲取的ID,則配置資料306可自非揮發性記憶體102讀出,測試機硬體100可根據配置資料306來動作。對於第2授權密鑰KEY2亦同樣。
或者,亦可由服務提供者PRV向用戶USR提供硬體密鑰(亦稱作伺服器鑰(dongle)),以硬體密鑰連接於資訊處理裝置200為條件,而使程式模組304或配置資料306可使用。
(第2變形例)
實施方式中,對如下情形進行了說明,即,將程式模組304、配置資料306預先儲存於伺服器300中,並分別個別地給予使用許可,但本發明並不限定於此。藉由伺服器300可下載地儲存程式模組304與配置資料306中的任一者,測試系統2亦可按照用戶USR所希望的測試算法、評價算法來適當地測試各種元件。
(第3變形例)
實施方式中,對在資訊處理裝置200中進行認證或測試程式的執行的情況進行了說明。
與此相對,第3變形例中,亦可於伺服器300上進行與認證相關的處理。具體而言,亦可取代伺服器300發行授權密鑰而採用如下規格,即:每當用戶USR使用測試系統2時,自資訊處理裝置200接入伺服器300的網站並登入,以請求程式模組304或配置資料306的使用許可。此時,伺服器300亦可以請求使用許可的用戶USR已登記於資料庫中,且相同的用戶ID當前尚未使用該程式模組304或配置資料306為條件,而許可程式模組304或配置資料306的使用。
而且,亦可取代將測試算法模組304a下載於資訊處理
裝置200中,而採用在伺服器300上執行測試程式240的結構。此時,於伺服器300側設置測試控制部210的一部分或者全部,從而將控制命令經由資訊處理裝置200發送至測試機硬體100。
同樣地,亦可取代將分析工具模組304b下載於資訊處理裝置200中,而採用在伺服器300上執行測試程式240的結構。此時,於伺服器300側設置測試控制部210的一部分或者全部,於測試機硬體100中獲取的資料經由資訊處理裝置200而上載(upload)至伺服器300,以於伺服器300中進行處理。
(第4變形例)
實施方式中,對判定在資訊處理裝置200的記憶裝置206中是否保持有可與測試機硬體100的非揮發性記憶體102中儲存的配置資料306一起使用的程式模組304的情況進行了說明,但本發明並不限定於此。判定部216亦可判定測試機硬體100的非揮發性記憶體102中是否儲存有與由用戶選擇的程式模組304對應的配置資料306。
基於實施方式說明了本發明,但實施方式不過是表示本發明的原理、應用,於實施方式中,在不脫離申請專利範圍所規定的本發明的思想的範圍內,允許多個變形例或配置的變更。
(產業上之可利用性)
根據本發明的某方案,可簡易且適當地測試各種被測試元件。
4‧‧‧DUT
8‧‧‧網路
10‧‧‧匯流排
100‧‧‧測試機硬體
102‧‧‧非揮發性記憶體
200‧‧‧資訊處理裝置
202‧‧‧第1介面部
204‧‧‧第2介面部
206‧‧‧記憶裝置
208‧‧‧資料獲取部
209‧‧‧資料提供部
210‧‧‧測試控制部
212‧‧‧硬體存取部
214‧‧‧認證部
216‧‧‧判定部
220‧‧‧執行部
224‧‧‧中斷.匹配檢測部
230‧‧‧分析部
232‧‧‧顯示部
234‧‧‧接受部
300‧‧‧伺服器
Claims (9)
- 一種電腦測試程式產品,使連接於測試機硬體的資訊處理裝置實現控制上述測試機硬體的功能,上述電腦測試程式產品的特徵在於,上述測試機硬體包含可重寫的記憶體,且上述測試機硬體對應儲存於上述記憶體中的配置資料,構成為至少上述測試機硬體的功能的一部分可變更,上述電腦測試程式產品包含控制程式與測試算法模組的組合,上述測試算法模組對測試算法進行規定,上述資訊處理裝置包括記憶裝置,上述記憶裝置保持用戶所獲取的上述測試算法模組,上述電腦測試程式產品使上述資訊處理裝置實現如下功能,即:自上述測試機硬體的上述記憶體獲取上述配置資料的功能;以及判定上述記憶裝置中是否保持有可與上述配置資料一起使用的上述測試算法模組的功能。
- 如申請專利範圍第1項所述的電腦測試程式產品,其中上述電腦測試程式產品包含上述控制程式、上述測試算法模組及分析工具模組的組合,其中上述測試算法模組對測試算法進行規定,上述分析工具模組對評價算法進行規定,上述評價算法 對測試結果所獲得的資料進行處理、分析,上述記憶裝置還保持用戶所獲取的上述分析工具模組,上述電腦測試程式產品還使上述資訊處理裝置實現如下功能,即,判定上述記憶裝置中是否保持有可與上述配置資料一起使用的上述分析工具模組的功能。
- 如申請專利範圍第1項或第2項所述的電腦測試程式產品,其中上述測試機硬體包括包含如下部分的功能模組,即:(A)上述記憶體;(B)元件電源,生成針對被測試元件的電源電壓;(C)內部電源,生成於上述測試機硬體內使用的電源電壓;(D)多通道的測試機接腳;(E)多個驅動器,輸出具有與圖形信號相應的電壓位準的測試圖形;(F)多個電壓比較器,將自上述被測試元件向對應的測試機接腳輸入的數位信號的上述電壓位準,與規定的上側臨限值電壓、下側臨限值電壓進行比較;以及(G)至少一個可程式化元件,與上述記憶體、上述多個驅動器各自的輸入端子、上述多個電壓比較器各自的輸出端子連接,並且藉由儲存於上述記憶體中的上述配置資料來定義內部的電路資訊, 於上述記憶體中,除了上述配置資料以外,還保持有與上述功能模組相關的資訊,上述電腦測試程式產品還使上述資訊處理裝置實現如下功能,即:自上述測試機硬體的上述記憶體獲取與上述功能模組相關的資訊的功能;以及判定上述記憶裝置中保持的上述測試算法模組是否對應於上述功能模組的功能。
- 如申請專利範圍第1項或第2項所述的電腦測試程式產品,其中上述記憶裝置中保持的上述測試算法模組是自保持多個測試算法模組的外部伺服器所獲取,上述多個測試算法模組分別對不同的測試算法進行規定,上述電腦測試程式產品還使上述資訊處理裝置實現如下功能,即:自上述外部伺服器接收與上述外部伺服器所保持的上述多個測試算法模組相關的資訊的功能;以及將自上述外部伺服器接收的與上述多個測試算法模組相關的資訊中的、與可與上述配置資料一起使用且上述記憶裝置未保持的測試算法模組相關的資訊通知給用戶的功能。
- 如申請專利範圍第2項所述的電腦測試程式產品,其中 上述記憶裝置中保持的上述分析工具模組是自保持多個分析工具模組的外部伺服器所獲取,上述多個分析工具模組分別對不同的評價算法進行規定,上述電腦測試程式產品還使上述資訊處理裝置實現如下功能,即:自上述外部伺服器接收與上述外部伺服器所保持的上述多個分析工具模組相關的資訊的功能;以及將自上述外部伺服器接收的與上述多個分析工具模組相關的資訊中的、與可與上述配置資料一起使用且上述記憶裝置未保持的分析工具模組相關的資訊通知給用戶的功能。
- 如申請專利範圍第1項或第2項所述的電腦測試程式產品,其中上述記憶裝置中保持的上述測試算法模組是自保持多個測試算法模組的外部伺服器所獲取,上述多個測試算法模組分別對不同的測試算法進行規定,上述電腦測試程式產品還使上述資訊處理裝置實現如下功能,即:將與上述配置資料相關的資訊提供給上述外部伺服器的功能;以及自上述外部伺服器接收與上述外部伺服器所保持的上述多個測試算法模組中的、可與上述配置資料一起使用且未許可用戶使 用的測試算法模組相關的資訊的功能。
- 如申請專利範圍第2項所述的電腦測試程式產品,其中上述記憶裝置中保持的上述分析工具模組是自保持多個分析工具模組的外部伺服器所獲取,上述多個分析工具模組分別對不同的評價算法進行規定,上述電腦測試程式產品還使上述資訊處理裝置實現如下功能,即:將與上述配置資料相關的資訊提供給上述外部伺服器的功能;以及自上述外部伺服器接收與上述外部伺服器所保持的上述多個分析工具模組中的、可與上述配置資料一起使用且未許可用戶使用的分析工具模組相關的資訊的功能。
- 一種用於半導體元件的測試系統,對被測試元件進行測試,上述測試系統的特徵在於包括:測試機硬體,包含可重寫的記憶體,且上述測試機硬體對應儲存於上述記憶體中的配置資料,構成為至少上述測試機硬體的功能的一部分可變更;以及資訊處理裝置,構成為(A)在上述測試系統的設置時,自外部伺服器獲取與用戶所指定的測試內容相符的上述配置資料,並將上述配置資料寫入上述測試機硬體的上述記憶體中,並且,(B)在上述被測試元件的測試時,執行電腦測試程式產品,根據上述 電腦測試程式產品來控制上述測試機硬體,並且可對由上述測試機硬體所獲取的資料進行處理,於上述資訊處理裝置中執行的上述電腦測試程式產品包含控制程式及測試算法模組的組合,上述測試算法模組對測試算法進行規定,上述資訊處理裝置包括:記憶裝置,保持用戶自上述外部伺服器所獲取的上述測試算法模組;硬體存取部,獲取儲存於上述測試機硬體的上述記憶體中的上述配置資料;以及判定部,判定上述記憶裝置中是否保持有可與上述硬體存取部所獲取的上述配置資料一起使用的上述測試算法模組。
- 一種用於半導體元件的測試系統,對被測試元件進行測試,上述測試系統的特徵在於包括:伺服器,儲存多個配置資料,上述多個配置資料用於分別對上述測試系統提供不同的功能;測試機硬體,包含可重寫的記憶體,且上述測試機硬體對應儲存於上述記憶體中的配置資料,構成為至少上述測試機硬體的功能的一部分可變更;以及資訊處理裝置,構成為(A)在上述測試系統的設置時,自上述伺服器獲取與用戶所指定的測試內容相符的上述配置資料,並 將上述配置資料寫入上述測試機硬體的上述記憶體中,並且,(B)在上述被測試元件的測試時,執行電腦測試程式產品,根據上述電腦測試程式產品來控制上述測試機硬體,並且可對由上述測試機硬體所獲取的資料進行處理,於上述資訊處理裝置中執行的上述電腦測試程式產品包含控制程式及測試算法模組的組合,上述測試算法模組對測試算法進行規定,上述資訊處理裝置包括:硬體存取部,獲取儲存於上述測試機硬體的上述記憶體中的上述配置資料;以及資料提供部,將與自上述測試機硬體獲取的上述配置資料相關的資訊提供給上述伺服器,上述伺服器包括:記憶部,儲存多個配置資料與多個測試算法模組,上述多個測試算法模組分別對不同的測試算法進行規定;以及列表顯示部,將與上述伺服器所保持的多個測試算法模組中的資訊提供給上述資訊處理裝置,其中上述資訊是可與自上述資訊處理裝置已提供有資訊的上述配置資料一起使用,且和未許可用戶使用的上述測試算法模組相關的資訊。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012190589A JP5816144B2 (ja) | 2012-08-30 | 2012-08-30 | テストプログラムおよび試験システム |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201413267A TW201413267A (zh) | 2014-04-01 |
TWI480564B true TWI480564B (zh) | 2015-04-11 |
Family
ID=50182854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102127014A TWI480564B (zh) | 2012-08-30 | 2013-07-29 | 電腦測試程式產品以及用於半導體元件的測試系統 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20150127986A1 (zh) |
JP (1) | JP5816144B2 (zh) |
TW (1) | TWI480564B (zh) |
WO (1) | WO2014034011A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI790440B (zh) * | 2020-05-11 | 2023-01-21 | 致茂電子股份有限公司 | 電子元件測試系統與期限稽核方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5833502B2 (ja) * | 2012-06-04 | 2015-12-16 | 株式会社アドバンテスト | テストプログラム |
JP2014235127A (ja) * | 2013-06-04 | 2014-12-15 | 株式会社アドバンテスト | 試験システム、制御プログラム、コンフィギュレーションデータの書込方法 |
JP6368530B2 (ja) * | 2014-04-28 | 2018-08-01 | 日鉄住金テックスエンジ株式会社 | 暗号化技術を用いた試験システム及び試験方法 |
US9756515B1 (en) * | 2015-03-16 | 2017-09-05 | Amazon Technologies, Inc. | Mobile device test infrastructure |
US9921264B2 (en) | 2016-04-20 | 2018-03-20 | International Business Machines Corporation | Method and apparatus for offline supported adaptive testing |
JP6781089B2 (ja) | 2017-03-28 | 2020-11-04 | 日立オートモティブシステムズ株式会社 | 電子制御装置、電子制御システム、電子制御装置の制御方法 |
US10592370B2 (en) * | 2017-04-28 | 2020-03-17 | Advantest Corporation | User control of automated test features with software application programming interface (API) |
US10241146B2 (en) * | 2017-05-01 | 2019-03-26 | Advantest Corporation | Test system and method |
CN107272647A (zh) * | 2017-06-30 | 2017-10-20 | 思澜科技(成都)有限公司 | 一种测试装置及其使用方法 |
US10845410B2 (en) | 2017-08-28 | 2020-11-24 | Teradyne, Inc. | Automated test system having orthogonal robots |
CN109975624B (zh) * | 2017-12-27 | 2022-01-25 | 无锡华润华晶微电子有限公司 | 测试***及测试方法 |
TWI664828B (zh) * | 2018-02-14 | 2019-07-01 | 和碩聯合科技股份有限公司 | 測試方法和測試系統 |
US10775408B2 (en) * | 2018-08-20 | 2020-09-15 | Teradyne, Inc. | System for testing devices inside of carriers |
TWI664431B (zh) * | 2018-11-02 | 2019-07-01 | 技嘉科技股份有限公司 | 測試系統 |
CN109634792B (zh) * | 2018-12-06 | 2023-10-03 | 中电太极(集团)有限公司 | 一种基于云计算的服务器硬件测试平台*** |
JP7316818B2 (ja) * | 2019-03-28 | 2023-07-28 | 株式会社アドバンテスト | 波形データ取得モジュールおよび試験装置 |
KR20230002716A (ko) * | 2020-07-21 | 2023-01-05 | 주식회사 아도반테스토 | 디바이스 특정 데이터를 사용하는 자동화된 테스트 장비 및 방법 |
US11754596B2 (en) | 2020-10-22 | 2023-09-12 | Teradyne, Inc. | Test site configuration in an automated test system |
US11953519B2 (en) | 2020-10-22 | 2024-04-09 | Teradyne, Inc. | Modular automated test system |
US11867749B2 (en) | 2020-10-22 | 2024-01-09 | Teradyne, Inc. | Vision system for an automated test system |
US11899042B2 (en) | 2020-10-22 | 2024-02-13 | Teradyne, Inc. | Automated test system |
US11754622B2 (en) | 2020-10-22 | 2023-09-12 | Teradyne, Inc. | Thermal control system for an automated test system |
US11867720B2 (en) * | 2020-11-16 | 2024-01-09 | Advantest Corporation | Test system configuration adapter systems and methods |
CN112783770A (zh) * | 2021-01-21 | 2021-05-11 | 深圳市杉川机器人有限公司 | 软件测试方法、装置、设备及计算机可读存储介质 |
CN115391166A (zh) * | 2021-05-25 | 2022-11-25 | 爱德万测试股份有限公司 | 自动化测试***及方法 |
US12007411B2 (en) | 2021-06-22 | 2024-06-11 | Teradyne, Inc. | Test socket having an automated lid |
TWI800946B (zh) * | 2021-10-13 | 2023-05-01 | 大陸商常州欣盛半導體技術股份有限公司 | 任意波形產生器驗證平台 |
CN114443378B (zh) * | 2021-12-17 | 2024-02-23 | 苏州浪潮智能科技有限公司 | 服务器信号测试***及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200827745A (en) * | 2006-12-22 | 2008-07-01 | Verigy Pte Ltd Singapore | Tester, method for testing a device under test and computer program |
TW201142332A (en) * | 2010-05-05 | 2011-12-01 | Teradyne Inc | System for concurrent test of semiconductor devices |
JP2012093124A (ja) * | 2010-10-25 | 2012-05-17 | Nippon Eng Kk | バーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6072239A (ja) * | 1983-09-28 | 1985-04-24 | Fujitsu Ltd | 半導体デバイスの試験方法 |
KR100245799B1 (ko) * | 1997-06-30 | 2000-03-02 | 윤종용 | 검사조건 자동 작성 및 전송시 스템 및 방법 |
US7016811B2 (en) * | 2001-08-15 | 2006-03-21 | National Instruments Corporation | Network-based system for configuring a programmable hardware element in a measurement system using hardware configuration programs generated based on a user specification |
JP2002040102A (ja) * | 2000-07-28 | 2002-02-06 | Ando Electric Co Ltd | Icテスタ、その付加機能設定方法及び記憶媒体 |
US6901534B2 (en) * | 2002-01-15 | 2005-05-31 | Intel Corporation | Configuration proxy service for the extended firmware interface environment |
JP3776843B2 (ja) * | 2002-06-28 | 2006-05-17 | アジレント・テクノロジーズ・インク | データ解析方法及び装置 |
US7290192B2 (en) * | 2003-03-31 | 2007-10-30 | Advantest Corporation | Test apparatus and test method for testing plurality of devices in parallel |
JP2004361219A (ja) * | 2003-06-04 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 半導体テストシステム |
JP3845645B2 (ja) * | 2004-05-28 | 2006-11-15 | アンリツ株式会社 | 通信試験装置及び通信試験方法 |
US8082541B2 (en) * | 2004-12-09 | 2011-12-20 | Advantest Corporation | Method and system for performing installation and configuration management of tester instrument modules |
JP2006242638A (ja) * | 2005-03-01 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体検査装置 |
US7694181B2 (en) * | 2005-12-12 | 2010-04-06 | Archivas, Inc. | Automated software testing framework |
US20090077541A1 (en) * | 2007-09-19 | 2009-03-19 | Myron Jeffries | Method and apparatus for testing and monitoring systems using reconfigurable hardware and software resources |
JP4962795B2 (ja) * | 2008-02-21 | 2012-06-27 | 横河電機株式会社 | 半導体試験装置 |
US8856594B2 (en) * | 2011-06-29 | 2014-10-07 | Infosys Limited | Method and system for an end-to-end solution in a test automation framework |
US9910086B2 (en) * | 2012-01-17 | 2018-03-06 | Allen Czamara | Test IP-based A.T.E. instrument architecture |
-
2012
- 2012-08-30 JP JP2012190589A patent/JP5816144B2/ja active Active
-
2013
- 2013-07-18 WO PCT/JP2013/004383 patent/WO2014034011A1/ja active Application Filing
- 2013-07-29 TW TW102127014A patent/TWI480564B/zh active
-
2015
- 2015-01-15 US US14/597,217 patent/US20150127986A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200827745A (en) * | 2006-12-22 | 2008-07-01 | Verigy Pte Ltd Singapore | Tester, method for testing a device under test and computer program |
TW201142332A (en) * | 2010-05-05 | 2011-12-01 | Teradyne Inc | System for concurrent test of semiconductor devices |
JP2012093124A (ja) * | 2010-10-25 | 2012-05-17 | Nippon Eng Kk | バーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI790440B (zh) * | 2020-05-11 | 2023-01-21 | 致茂電子股份有限公司 | 電子元件測試系統與期限稽核方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201413267A (zh) | 2014-04-01 |
JP5816144B2 (ja) | 2015-11-18 |
WO2014034011A1 (ja) | 2014-03-06 |
US20150127986A1 (en) | 2015-05-07 |
JP2014048125A (ja) | 2014-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI480564B (zh) | 電腦測試程式產品以及用於半導體元件的測試系統 | |
TWI499789B (zh) | 測試系統以及伺服器 | |
TWI499790B (zh) | 測試系統 | |
US9140752B2 (en) | Tester hardware | |
TWI481885B (zh) | 電腦測試程式產品 | |
US9563527B2 (en) | Test system | |
TW200305027A (en) | Method and apparatus for optimized parallel testing and access of electronic circuits | |
TWI484203B (zh) | 電腦測試程式產品 | |
TWI287639B (en) | A distributed operating system for a semiconductor test system for testing at least one device under test | |
El Badawi et al. | On the Use of the Indirect Test Strategy for Lifetime Performance Monitoring of RF Circuits | |
US20150338452A1 (en) | Microcontroller analysis tools | |
Lenthe et al. | IBIF: Industrial Base Innovation Fund-Integrated Circuit Emulation Manufacturing Test Capability Improvements | |
Bahukudumbi et al. | Test-Length Selection and TAM Optimization for Wafer-Level, Reduced Pin-Count Testing of Core-Based Digital SoCs | |
Moore | Test optimization using software reconfigurable device interface boards |