JP7316818B2 - 波形データ取得モジュールおよび試験装置 - Google Patents
波形データ取得モジュールおよび試験装置 Download PDFInfo
- Publication number
- JP7316818B2 JP7316818B2 JP2019064581A JP2019064581A JP7316818B2 JP 7316818 B2 JP7316818 B2 JP 7316818B2 JP 2019064581 A JP2019064581 A JP 2019064581A JP 2019064581 A JP2019064581 A JP 2019064581A JP 7316818 B2 JP7316818 B2 JP 7316818B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- controller
- data acquisition
- full
- waveform data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
- G01R19/2509—Details concerning sampling, digitizing or waveform capturing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本明細書に開示される一実施の形態は、波形データ取得モジュールに関する。波形データモジュールは、複数チャンネルの電気信号の波形を取り込み可能に構成される。波形データ取得モジュールは、複数チャンネルのキャプチャユニットと、モジュールインタフェースと、を備える。各キャプチャユニットは、対応するチャンネルの電気信号をデジタル信号に変換するA/Dコンバータと、第1メモリおよび第2メモリと、第1メモリおよび第2メモリの一方にデジタル信号を連続して書き込み、メモリフルになるとモジュールインタフェースを介して外部の上位コントローラにメモリフルであることを通知するとともに、書き込み先のメモリを他方に切り替えるメモリコントローラと、を含む。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
図1は、実施の形態に係る試験装置100のブロック図である。この試験装置100は、複数のDUT(被試験デバイス)2それぞれについて、ファンクション試験を実行しながら、それと並行してDUT2の電気的状態を示す電気信号の波形をキャプチャする。試験装置100がキャプチャするDUT2の電気信号の種類は特に限定されないが、たとえば電源電圧や電源電流などが例示される。
図2は、波形データ取得モジュール140のブロック図である。上述のように、波形データ取得モジュール140は、複数チャンネルCH1~CHNの信号波形をキャプチャ可能に構成される。
図3は、メモリコントローラ160およびメモリ156A,156Bの構成例を示すブロック図である。この例において、メモリ156A,156Bは1ワード19ビットのデュアルポートメモリである。メモリ156A,156Bはそれぞれ8kワードの容量を有する。
以上がローカルのメモリアクセスに関する説明である。続いて、波形データ取得モジュール140と上位コントローラ110との間のインタフェースについて説明する。
続いて、波形データ取得モジュール140から上位コントローラ110への各種通知について説明する。波形データ取得モジュール140は、割り込みによって、メモリフルの通知、メモリのオーバーフローの通知および、波形測定が完了したことの通知を、上位コントローラ110に送信する。この割り込みには、レガシーの割り込み線を用いた通知を用いてもよいが、本実施の形態では、それとは異なる割り込み(以下、直接割り込みという)によって、これらの情報を上位コントローラ110に送信する。
図7を参照する。バスインタフェース114は、波形データ取得モジュール140にリード命令を発行してから所定時間内にデータを受け取れない場合、処理を打ち切り、CPU112にエラー割り込みをかける。
100 試験装置
110 上位コントローラ
112 CPU
114 バスインタフェース
116 DMAコントローラ
118 メモリ
120 バススイッチ
130 ファンクション試験モジュール
140 波形データ取得モジュール
150 キャプチャユニット
152 A/Dコンバータ
154 信号処理部
156A,156B メモリ
160 メモリコントローラ
162 ライトエンコーダ
164 ライトセレクタ
166 ライトカウンタ
168 ステートマシン
170 命令デコーダ
172 リードカウンタ
174 出力セレクタ
180 モジュールインタフェース
182 シーケンサ
184 パケット生成部
Claims (7)
- 複数チャンネルの電気信号の波形を取り込む波形データ取得モジュールであって、
複数チャンネルのキャプチャユニットと、
モジュールインタフェースと、
を備え、
各キャプチャユニットは、
対応するチャンネルの電気信号をデジタル信号に変換するA/Dコンバータと、
第1メモリおよび第2メモリと、
前記第1メモリおよび前記第2メモリの一方に前記デジタル信号を連続して書き込み、メモリフルになると前記モジュールインタフェースを介して外部の上位コントローラにメモリフルであることを通知するとともに、書き込み先のメモリを他方に切り替えるメモリコントローラと、
を含み、
前記モジュールインタフェースは、前記上位コントローラからのリード命令に応答して、前記メモリコントローラに対して、ローカルのリード命令を供給し、
前記メモリコントローラは、前記ローカルのリード命令に応答して、前記第1メモリおよび前記第2メモリのうち、メモリフルである一方のデータを、前記モジュールインタフェースを介して前記上位コントローラに出力し、
前記上位コントローラからのリード命令は、複数のチャンネルを同時に対象として指定することができ、
前記モジュールインタフェースは、指定された複数のチャンネルを順に選択し、選択したチャンネルの前記メモリコントローラに前記ローカルのリード命令を供給することを特徴とする波形データ取得モジュール。 - 前記メモリコントローラは、
前記第1メモリがメモリフルになるとアサートされ、前記第1メモリからすべてのデータが読み出されるとネゲートされる第1メモリフルフラグと、
前記第2メモリがメモリフルになるとアサートされ、前記第2メモリからすべてのデータが読み出されるとネゲートされる第2メモリフルフラグと、
を生成することを特徴とする請求項1に記載の波形データ取得モジュール。 - 前記メモリコントローラは、前記第1メモリフルフラグがネゲートされると、次回の読み出し先を第2メモリとし、前記第2メモリフルフラグがネゲートされると、次回の読み出し先を第1メモリとすることを特徴とする請求項2に記載の波形データ取得モジュール。
- 前記メモリコントローラは、前記第1メモリフルフラグと、前記第2メモリフルフラグが同時にアサートされると、メモリオーバーフローフラグをアサートすることを特徴とする請求項2または3に記載の波形データ取得モジュール。
- 前記モジュールインタフェースは、前記複数チャンネルの波形測定完了フラグをひとつにパケット化して、前記上位コントローラに送信することを特徴とする請求項1から4のいずれかに記載の波形データ取得モジュール。
- 上位コントローラと、
複数の波形データ取得モジュールであって、各波形データ取得モジュールは、請求項1から5のいずれかに記載されるものである複数の波形データ取得モジュールと、
を備えることを特徴とする試験装置。 - 上位コントローラと、
それぞれが、複数チャンネルの電気信号の波形を取り込むよう構成される、複数の波形データ取得モジュールと、
複数のファンクション試験モジュールと、
を備え、
各波形データ取得モジュールは、
複数チャンネルのキャプチャユニットと、
モジュールインタフェースと、
を備え、
各キャプチャユニットは、
対応するチャンネルの電気信号をデジタル信号に変換するA/Dコンバータと、
前記デジタル信号を格納するメモリと、
前記メモリに前記デジタル信号を書き込み、ローカルのリード命令に応答して前記メモリからデータを読み出すメモリコントローラと、
を含み、
前記上位コントローラは、前記モジュールインタフェースに対して、複数チャンネルを同時に対象として指定するリード命令を発行し、
前記モジュールインタフェースは、前記リード命令により指定された複数のチャンネルを順に選択し、選択したチャンネルの前記キャプチャユニットの前記メモリに対して前記ローカルのリード命令を発行することにより、当該メモリからデータを読み出して前記上位コントローラに出力することを特徴とする試験装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019064581A JP7316818B2 (ja) | 2019-03-28 | 2019-03-28 | 波形データ取得モジュールおよび試験装置 |
US16/742,181 US11275104B2 (en) | 2019-03-28 | 2020-01-14 | Test apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019064581A JP7316818B2 (ja) | 2019-03-28 | 2019-03-28 | 波形データ取得モジュールおよび試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020165711A JP2020165711A (ja) | 2020-10-08 |
JP7316818B2 true JP7316818B2 (ja) | 2023-07-28 |
Family
ID=72605896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019064581A Active JP7316818B2 (ja) | 2019-03-28 | 2019-03-28 | 波形データ取得モジュールおよび試験装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11275104B2 (ja) |
JP (1) | JP7316818B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7059312B2 (ja) * | 2020-02-26 | 2022-04-25 | アンリツ株式会社 | 移動端末試験装置、移動端末試験システム及び移動端末試験装置の制御方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002286800A (ja) | 2001-03-26 | 2002-10-03 | Hitachi Electronics Eng Co Ltd | 半導体試験装置 |
JP2007248115A (ja) | 2006-03-14 | 2007-09-27 | Yokogawa Electric Corp | 波形測定装置 |
JP2010515069A (ja) | 2006-12-29 | 2010-05-06 | テラダイン、 インコーポレイテッド | 機器チャンネルの高調波ひずみ補償 |
JP2010523981A (ja) | 2007-04-02 | 2010-07-15 | テラダイン、 インコーポレイテッド | Esd保護回路を使用した試験装置の較正 |
JP2011237389A (ja) | 2010-05-13 | 2011-11-24 | Advantest Corp | 試験装置および試験装置の制御方法 |
JP2014532862A (ja) | 2011-10-28 | 2014-12-08 | テラダイン・インコーポレーテッドTeradyne Incorporated | 構成可能なインターフェースを有する試験機器 |
JP2016510899A (ja) | 2013-03-15 | 2016-04-11 | テラダイン、 インコーポレイテッド | 自動テストシステムでの低待ち時間通信の方法及び装置 |
JP2016521852A (ja) | 2013-06-07 | 2016-07-25 | テラダイン、 インコーポレイテッド | 較正装置 |
JP2016536584A (ja) | 2013-11-07 | 2016-11-24 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 集積回路をテストするための方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3700797B2 (ja) * | 1996-08-09 | 2005-09-28 | 株式会社アドバンテスト | メモリ試験装置 |
US6324665B1 (en) * | 1998-11-03 | 2001-11-27 | Agilent Technologies, Inc. | Event based fault diagnosis |
JP2002076077A (ja) * | 2000-08-31 | 2002-03-15 | Nikon Corp | 検査装置 |
US6574626B1 (en) | 2000-09-29 | 2003-06-03 | Agilent Technologies, Inc. | Method and apparatus for administration of extended memory |
JP5816144B2 (ja) * | 2012-08-30 | 2015-11-18 | 株式会社アドバンテスト | テストプログラムおよび試験システム |
TWI536166B (zh) * | 2015-01-27 | 2016-06-01 | 群聯電子股份有限公司 | 記憶體管理方法、記憶體控制電路單元以及記憶體儲存裝置 |
JP6386434B2 (ja) * | 2015-10-08 | 2018-09-05 | 株式会社アドバンテスト | 試験装置、試験信号供給装置、試験方法、およびプログラム |
CN106021182B (zh) * | 2016-05-17 | 2018-11-30 | 华中科技大学 | 一种基于二维fft处理器的行转置架构设计方法 |
KR102039112B1 (ko) | 2017-06-20 | 2019-10-31 | 포스필 주식회사 | 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치 |
US10859628B2 (en) | 2019-04-04 | 2020-12-08 | Apple Ine. | Power droop measurements using analog-to-digital converter during testing |
US11709275B2 (en) | 2019-07-09 | 2023-07-25 | Xilinx, Inc. | Root monitoring on an FPGA using satellite ADCs |
-
2019
- 2019-03-28 JP JP2019064581A patent/JP7316818B2/ja active Active
-
2020
- 2020-01-14 US US16/742,181 patent/US11275104B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002286800A (ja) | 2001-03-26 | 2002-10-03 | Hitachi Electronics Eng Co Ltd | 半導体試験装置 |
JP2007248115A (ja) | 2006-03-14 | 2007-09-27 | Yokogawa Electric Corp | 波形測定装置 |
JP2010515069A (ja) | 2006-12-29 | 2010-05-06 | テラダイン、 インコーポレイテッド | 機器チャンネルの高調波ひずみ補償 |
JP2010523981A (ja) | 2007-04-02 | 2010-07-15 | テラダイン、 インコーポレイテッド | Esd保護回路を使用した試験装置の較正 |
JP2011237389A (ja) | 2010-05-13 | 2011-11-24 | Advantest Corp | 試験装置および試験装置の制御方法 |
JP2014532862A (ja) | 2011-10-28 | 2014-12-08 | テラダイン・インコーポレーテッドTeradyne Incorporated | 構成可能なインターフェースを有する試験機器 |
JP2016510899A (ja) | 2013-03-15 | 2016-04-11 | テラダイン、 インコーポレイテッド | 自動テストシステムでの低待ち時間通信の方法及び装置 |
JP2016521852A (ja) | 2013-06-07 | 2016-07-25 | テラダイン、 インコーポレイテッド | 較正装置 |
JP2016536584A (ja) | 2013-11-07 | 2016-11-24 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 集積回路をテストするための方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200309833A1 (en) | 2020-10-01 |
JP2020165711A (ja) | 2020-10-08 |
US11275104B2 (en) | 2022-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7252830B2 (ja) | 試験装置 | |
JP7058759B2 (ja) | 1または複数の被テストデバイスをテストするための自動試験装置、1または複数の被テストデバイスの自動試験のための方法、および、コマンドエラーを処理するためのコンピュータプログラム | |
US7653848B2 (en) | Selectively engaging optional data reduction mechanisms for capturing trace data | |
US7149926B2 (en) | Configurable real-time trace port for embedded processors | |
US20080016408A1 (en) | System and Method for Streaming High Frequency Trace Data Off-Chip | |
US8036854B2 (en) | Communication of a diagnostic signal and a functional signal by an integrated circuit | |
JP7295703B2 (ja) | 試験装置 | |
US8914566B2 (en) | Managing interrupts | |
JP6594309B2 (ja) | チャネル回路と自動試験システム | |
KR101240633B1 (ko) | 솔리드 스테이트 드라이브 테스트장치 | |
JP7316818B2 (ja) | 波形データ取得モジュールおよび試験装置 | |
US20130198566A1 (en) | Method and Apparatus for Debugging System-on-Chip Devices | |
CN201876522U (zh) | 一种通用测试设备 | |
JPH05216710A (ja) | データ集録・モニタ装置およびデータ集録・モニタ方法 | |
TW201027546A (en) | Chip testing circuit | |
JP4520942B2 (ja) | 試験装置及び設定方法 | |
US7650539B2 (en) | Observing debug counter values during system operation | |
US7107394B2 (en) | Apparatus for capturing data on a debug bus | |
GB2476892A (en) | Integrated circuit using signal interface for communicating a diagnostic signal within a multi-bit value of a functional signal | |
JP6276330B2 (ja) | マルチ分析システム及びそのマルチ分析計 | |
JP2004271282A (ja) | 高速シリアルコントローラ | |
CN117370257B (zh) | 串口转总线的装置、现场可编程门阵列及其调试方法 | |
TWI227856B (en) | System for displaying waveforms of data signals and method thereof | |
Fan et al. | Firmware and software design of data acquisition in digital BPM processor for SHINE | |
JP2004227645A (ja) | メモリ試験装置及びフェイル情報取得装置並びにフェイル情報取得方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7316818 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |