TWI477061B

TWI477061B - 實時時鐘裝置的信號產生電路及相關的方法

Info

Publication number: TWI477061B
Application number: TW101112693A
Authority: TW
Inventors: Wen Hong Su; Zen Chuan Lin
Original assignee: Alchip Technologies Ltd
Priority date: 2012-04-10
Filing date: 2012-04-10
Publication date: 2015-03-11
Also published as: US20130265116A1; US8902011B2; TW201342794A

Description

實時時鐘裝置的信號產生電路及相關的方法

本發明涉及一種實時時鐘裝置，尤其是涉及一種實時時鐘裝置的信號產生電路。

實時時鐘裝置(real time clock)可以輸出代表現在時間的信號(以下稱為實際時間)，並且具有低耗電量等優點，因而廣泛地應用於電腦、數位相機及行動電話等電子設備中。

實時時鐘裝置需要依據信號產生電路提供各種所需的信號，以便能正確地計算實際時間。例如，信號產生電路可以產生32.768KHz的振盪信號(即每秒振盪215次)作為時脈信號，以輸出至信號處理電路計算實際時間。信號產生電路還可以產生供電重置信號(power on reset,POR)，以便能夠在電力供給正常的一段時間後，重置實時時鐘裝置的其他電路，而使實時時鐘裝置進行開始進行正常運作。

在節約能源及環保等訴求下，許多電子設備都需要被設計為消耗更低的電力，用以持續地計算實際時間的實時時鐘裝置也不例外。因此，必須降低實時時鐘裝置的電壓或電流以降低電力消耗。然而，信號產生電路以較低的電壓或電流運作時，常會有啟動時間過長或者因為雜訊而造成運作不穩定，因而會輸出錯誤的時脈信號的情形，使實時時鐘裝置無法輸出正確的時間，甚至無法正常運作。

此外，當信號產生電路以較低的電壓或電流運作時，很容易因為雜訊造成運作不穩定而需要多次重新啟動，一般僅使用簡單的電阻電容電路(RC circuit)產生供電重置信號的實施方式，將無法於適當的時間產生供電重置信號，而無法適時地重置實時時鐘裝置的其他電路，因而造成實時時鐘裝置無法正常運作。

有鑑於此，如何降低實時時鐘裝置的信號產生電路所消耗的電力，並且能使實時時鐘裝置正常的運作而提供所需的時間信號輸出，實為業界有待解決的問題。

本說明書提供了一種實時時鐘裝置的信號產生電路的實施例，其包含：一振盪電路，用以產生一振盪信號；一電壓偵測電路，用以偵測該信號產生電路所耦接的一電壓；以及一控制電路，耦接於該電壓偵測電路及該計數電路，當該電壓偵測電路所偵測的該電壓位於一預設的電壓範圍內，該控制電路會於一第一時間設置該振盪電路以一第一電流產生該振盪信號，於一第二時間設置該振盪電路以一第二電流產生該振盪信號，並於一第三時間依據該振盪信號而產生一時脈信號；其中該第一時間早於該第二時間，該第二時間早於該第三時間，並且該第一電流大於該第二電流。

本說明書另提供了一種實時時鐘裝置的信號產生方法的實施例，其包含：偵測一實時時鐘裝置所耦接的電壓信號是否位於一預設的電壓範圍；於一第一時間設置一振盪電路以一第一電流產生一振盪信號；於一第二時間設置該振盪電路以一第二電流產生該振盪信號，並且該第二電流小於該第一電流；以及於一第三時間依據該振盪信號而產生一時脈信號；其中該第一時間早於該第二時間，該第二時間早於該第三時間。

上述實施例的優點之一是能夠使實時時鐘裝置的信號產生電路降低其所消耗的電力，而達到環保及節約能源的效果。上述實施例的另一優點是這些低功率消耗的信號產生電路具有更強的抗雜訊能力，使實時時鐘裝置能夠正常的運作，而提供所需的時間信號。本發明的其他優點將藉由以下的說明和附圖進行更詳細的解說。

100‧‧‧實時時鐘裝置

110‧‧‧信號產生電路

120‧‧‧振盪電路

122、124‧‧‧電流源電路

126、128‧‧‧開關

140‧‧‧電壓偵測電路

160‧‧‧計數電路

180‧‧‧控制電路

190‧‧‧信號處理電路

C1、C2‧‧‧電容

R‧‧‧電阻

Xtal‧‧‧晶體振盪器

300~315‧‧‧D正反器

圖1為本發明一實施例的實時時鐘裝置簡化後的功能方塊圖。

圖2為圖1的振盪電路的一實施例簡化後的功能方塊圖。

圖3為圖1的計數電路的一實施例簡化後的功能方塊圖。

圖4為圖1的實時時鐘裝置運作時的一實施例簡化後的流程圖。

圖5和圖6為實時時鐘裝置運作時所產生的信號的實施例簡化後的時序圖。

以下將配合相關圖式來說明本發明的實施例，在這些圖式中，相同的標號表示相同或類似的元件、流程或步驟。

圖1為本發明一實施例的實時時鐘裝置100簡化後的功能方塊圖，為了便於說明，圖1中省略了其他的元件和連接關係。實時時鐘裝置100包含有信號產生電路110和信號處理電路190，並且實時時鐘裝置100耦接於電壓VDD。信號產生電路110包含有振盪電路120、電壓偵測電路140、計數電路160、及控制電路180。信號產生電路110用以產生時脈信號XC和重置信號POR_O，並且輸出至信號處理電路190，使信號處理電路190可以計算實際時間。

在本實施例中，振盪電路120耦接於晶體振盪器Xtal、電容C1和C2、及電阻R，而能產生32.768KHz的振盪信號XCi。圖2為振盪電路120的一實施例簡化後的功能方塊圖，為了便於說明，圖2中省略了其他的元件和連接關係。振盪電路120包含有電流源電路122和124、以及開關126和128，能夠依據控制電路180的設置而導通開關126及/或128，而將電流源電路122及/或電流源電路124的電流輸出至晶體振盪器Xtal、電容C1和C2、及電阻R，因此能夠以兩個以上的不同電流值產生32.768KHz的振盪信號XCi。

電壓偵測電路140用以偵測電壓VDD的電壓值，並且將電壓VDD是否位於預設的電壓值範圍的信息通知控制電路180，使控制電路180能夠採取對應的運作。例如，在一實施例中，當電壓VDD位於3伏特至3.6伏特之間時，電壓偵測電路140會將信號POR_OUT設置為高電位，而能將電壓VDD已位於預設的電壓範圍的信息通知控制電路180。當電壓VDD未位於預設的電壓值範圍時，電壓偵測電路140會將信號POR_OUT設置為低電位，而能將電壓VDD的電壓位未位於預設的電壓值範圍的信息通知控制電路180，使控制電路180能夠進行重置振盪電路120等動作。

計數電路160用以接收振盪電路120所產生的振盪信號XCi，以計算一個或多個時間值。計數電路160可以採用各種合適的電路元件實施，例如，在圖3中，計數電路160採用16個D正反器300~315(D flip flop)實施(圖3中僅顯示D正反器300、301、313、314和315)，當D正反器300的輸出Q為1，而其他D正反器301~315的輸出Q為0時，代表計數電路160所計算的時間值為(1/32768)秒。當D正反器300~314的輸出Q為1，而D正反器315的輸出Q為0時，代表計數電路160所計算的時間值為32767/32768秒，即(20+21+…+214)/32768秒。以此種規則推算，當D正反器315的輸出Q為1，而其他D正反器300~314的輸出Q為0時，代表計數電路160所計算的時間值為1秒(即215 * 1/32768)。因此，計數電路160可以依據振盪信號XCi而精確的計算所經過的時間值。計數電路160的時間值可以使用正反器300~315的D輸出端、Q輸出端、及/或QB輸出端的數值等方式代表，而傳送至控制電路180。

控制電路180會接收電壓偵測電路140的信號，當電壓偵測電路140偵測到電壓VDD位於預設的電壓範圍時，用以設置振盪電路120，使振盪電路120能夠依據計數電路160的時間值，而於適當的時間使用不同的電流值產生所需的振盪信號。控制電路180會重置計數電路160，使計數電路160依據振盪信號XCi重新計算時間值(如圖3中，藉由D正反器的reset端重置D正反器300~315)。例如，當實時時鐘裝置100耦接至電源，而電壓偵測電路140偵測到電壓VDD已位於預設的電壓範圍時，控制電路180會設置振盪電路120開始產生振盪信號XCi，並且重置計數電路160以重新計算時間值。在實時時鐘裝置100運作中，若電壓VDD的電壓發生異常(例如，電壓VDD未位於預設的電壓範圍內)，控制電路180會重新設置振盪電路120開始產生振盪信號XCi，並且重置計數電路160以重新計算時間值。

在本實施例中，控制電路180會接收計數電路160的時間值，而能於適當的時間輸出時脈信號XC或重置信號POR_O等控制信號。

此外，在本實施例中，由於振盪信號XCi具有雜訊，而非良好的方波，若直接輸出至信號處理電路190，可能會造成信號處理電路190的不正確運作。因此，控制電路180還會將振盪信號XCi經過各種類比電路或者數位電路的運算而產生的時脈信號XC，使時脈信號XC的波型成為良好的方波。例如，控制電路180可以將振盪信號XCi與另一高電位的信號耦接於AND閘的輸入端，使AND閘的輸出端能產生良好方波的時脈信號XC。

信號處理電路190用以依據振盪電路120所產生的振盪信號而計算實際時間。例如，信號處理電路190可以將代表現在時間的信息紀錄於儲存單元(如，暫存器、隨機存取記憶體、及各種揮發性或非揮發性的記憶體，圖1中未繪示)，並且依據信號產生電路110所輸出的時脈信號XC來更新儲存單元所儲存的內容。因此，電腦、數位相機及行動電話等電子設備即可藉由儲存單元所儲存的內容或者信號處理電路190所輸出的信號而得知實際時間。

圖4為實時時鐘裝置100的運作時的一實施例簡化後的流程圖，圖5及圖6為圖4的實時時鐘裝置100運作時所產生的信號的實施例簡化後的時序圖，以下將搭配圖1至6進一步說明實時時鐘裝置100的運作方式。

在流程410中，電源啟動。例如，在圖5的時間點T1時，實時時鐘裝置100的電源啟動，電壓VDD逐漸上升，並且在時間點T1~T2間到達預設的電壓範圍內。

在流程420中，電壓偵測電路140偵測到電壓VDD已經進入預設的電壓範圍，並且向控制電路180傳送電壓VDD已經進入預設的電壓範圍的信息。例如，在圖5中，電壓偵測電路140經過一段時間的偵測，至時間點T2時，電壓偵測電路140判斷電壓VDD已經達到合適的工作範圍，因此將POR_OUT信號拉升為高電位，以將電壓VDD已經進入預設的電壓範圍的信息通知控制電路180。

在流程430中，控制電路180會重置計數電路160，並將振盪電路120的開關126和128設置為導通狀態，使電流源122和124皆輸出電流至晶體振盪器Xtal、電容C1和C2、及電阻R，而以較大的電流產生32.768KHz的振盪信號XCi。例如，在圖5的時間點T2和T3之間，控制電路180設置振盪電路120使用電流源122和124的輸出電流產生振盪信號XCi。

在流程440中，經過第一預設時間後(控制電路180會依據計數電路160的時間值進行判斷，例如，經過圖5中T2至T3的時段)，此時振盪信號已經較為穩定。控制電路180將振盪電路120開關128設置為不導通狀態，使振盪電路120僅以電流源122輸出電流至晶體振盪器Xtal、電容C1和C2、及電阻R，而以較小的電流繼續產生32.768KHz的振盪信號。此時，振盪電路120所輸出的電流小於振盪電路120在流程430中所輸出的電流。例如，在圖5的時間點T3以後，控制電路180設置振盪電路120僅使用電流源122的輸出電流產生振盪信號XCi。

在流程450中，經過第二預設時間後(控制電路180會依據計數電路160的時間值進行判斷，例如，經過圖5中T3至T4的時段)，控制電路180會將依據振盪信號XCi所產生的時脈信號XC輸出至信號處理電路190。例如，在圖5的時間點T4以後，控制電路180將依據振盪信號XCi所產生的時脈信號XC輸出至信號處理電路190。

在流程460中，經過第三預設時間後(控制電路180依據計數電路160的時間值進行判斷，例如，經過圖5中T4至T5的時段)，若控制電路180仍然可以穩定地將時脈信號XC提供給信號處裡電路190，則控制電路180輸出重置信號POR_O，以重置實時時鐘裝置100的其他電路，使實時時鐘裝置100開始進行實際時間的計算。例如，在圖5的時間點T5以後，控制電路190輸出高電位的重置信號POR_O，以重置信號處理電路190及/或實時時鐘裝置100的其他電路。

在流程470中，電壓偵測電路140會持續監測電壓VDD，當電壓VDD未位於預設的電壓範圍時，電壓偵測電路140會向控制電路180傳送電壓VDD未位於預設的電壓範圍的信息。而回到流程410，重新以流程410~460的方式產生時脈信號XC及重置信號POR_O，使實時時鐘裝置100即使在有雜訊的狀況下仍然能夠恢復運作。例如，在圖6中，當實時時鐘裝置100已經運作了一段時間之後，在時間點T6時，電壓VDD開始發生變動，電壓偵測電路140經過一段時間的監測後，至時間點T7時，將POR_OUT信號設置為低電位，以將電壓VDD未位於預設的電壓範圍的信息通知控制電路180。因此，控制電路180由時間點T7開始重複流程410~460的運作，而能於時間點T8繼續提供時脈信號XC及於時間點T9產生高電位的重置信號 POR_O，使實時時鐘裝置100能夠恢復運作。

在其他的實施例中，晶體振盪器Xtal也可以採用電阻電容振盪器(RC oscillator)或電感電容振盪器(LC oscillator)等電路架構實現。

在其他的實施例中，振盪電路120也可以產生其他頻率的振盪信號，例如，16.384KHz、65.536KHz或者頻率非2的倍數的振盪信號。

在其他的實施例中，振盪電路120也可以包含一個或多個電流源電路。在其他的實施例中，振盪電路120的開關126和128也可以省略，而控制裝置180以控制信號的電壓或電流的大小來調整振盪電路120的電流源電路所產生的電流大小。

在其他的實施例中，也可以依據所需計算的時間以及振盪電路120所產生的振盪信號的頻率，而適當的設置圖3中計數電路160內部的正反器數量。此外，計數電路160也可以採用其他合適的硬體架構，例如使用處理器、微控制器、數位電路、類比電路搭配記憶單元等方式實施。

在其他的實施例中，控制電路180也可以在流程450和460中調整時脈信號XC和重置信號POR_O的輸出順序，例如，控制電路180可以於實質上相同的時間輸出時脈信號XC和重置信號POR_O，或者控制電路180也可以先輸出重置信號POR_O，再輸出時脈信號XC。

在其他的實施例中，若實時時鐘裝置100使用其他的裝置產生重置信號POR_O，則流程460以及控制電路180的相關硬體、韌體或軟體也可以省略。

在其他的實施例中，若振盪信號XCi的波形已經是良好的方波，則控制電路180也可以不使用其他電路進行處理，而將振盪信號XCi作為時脈信號XC輸出。

上述信號產生電路110、振盪電路120、電壓偵測電路140、計數電路160、控制電路180、信號處理電路190及其內部的元件，皆可以採用數位電路、類比電路、處理器、硬體、或硬體搭配軟體等方式實施。並且也可於實作時整合為單一積體電路產品，或者以一個或多個積體電路元件及/或離散電路元件的方式實施。

在上述的實施例中，信號產生電路110能夠先以較大的電流快速地產生振盪信號，以降低啟動時間。待振盪信號產生後，再以較小的電流繼續產生振盪信號。因此，不但能夠縮短實時時鐘裝置100的啟動時間，並且還能降低實時時鐘裝置100運作時的電力消耗。

在上述的實施例中，當信號產生電路110以較小的電流產生振盪信號時，因為採用電壓偵測電路140持續的偵測電壓VDD，因此當電壓VDD具有雜訊而影響時脈信號XC的輸出時，控制電路180會重新啟動信號產生電路110，而能快速地重新提供時脈信號XC及/或重置信號POR_O，使實時時鐘裝置100能夠快速恢復運作。

此外，信號產生電路110藉由使用控制電路180搭配計數電路160和振盪電路120，而能夠準確的計算時間，以於適當的時間設置振盪電路120和計數電路160等進行正確的運作，以設置振盪電路120的輸出電流、輸出時脈信號XC及/或重置信號POR_O。因此，不但能夠節省重置信號產生電路的硬體面積，並且能使實時時鐘裝置的硬體設計上能更具有彈性。

在說明書及請求項中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞。本說明書及請求項並不以名稱的差異作為區分元件的方式，而是以元件在功能上的差異作為區分的基準。在通篇說明書及後續的請求項當中所提及的「包含」為一開放式的用語，故應解釋成「包含但不限定於…」。另外，「耦接」一詞在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可透過電性連接、無線傳輸或光學傳輸等方式直接連接於第二元件，或透過其他元件或連接手段間接地電性或信號連接至第二元件。

在此所使用的「及/或」的描述方式，包含所列舉的其中之一或多個項目的任意組合。另外，除非本說明書中有特別指明，否則任何單數格的用語都同時包含複數格的涵義。

在上述的實施例中，某些信號與元件僅採用電壓或電流形式的表示方式或實施方式，所屬領域中具有通常知識者應可理解其等效的實施方式，而皆能夠達成本發明的目的。

以上所述僅為本發明的較佳實施例，凡依本發明請求項所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。