JP2006209186A - クロック制御装置及び電子機器 - Google Patents

Abstract

【課題】電源電圧の立ち上がりを緩やかにして電源や回路の保護を図ること、オーバートーンで期待した周波数のクロックを確実に得ること、並びに電源投入後可能な限り早い時点で何らかのクロックを得ることが可能なクロック制御装置を提供する。
【解決手段】所定のクロックを供給するクロック供給手段２と、所定時間を計測するタイマ４と、タイマ４を起動すると共にクロック供給手段２の動作を制御するコントローラ３と、を備える。コントローラ３は、外部制御手段５等の外部からのクロック制御指示に従ってクロック供給手段２の動作を停止させると共にタイマ４を起動し、タイマ４が所定時間の計測を終了した後に、クロック供給手段２の動作を再開させると共に外部に対してクロック制御完了を通告する。
【選択図】図１

Description

本発明は、クロック制御装置及び電子機器に関し、より詳細には、各種電子機器における、安定・確実なクロックを供給するためのクロック制御装置、及びそのクロック制御装置を備えた電子機器に関する。

マイクロコンピュータ等の電子回路を搭載した各種の電子機器において、その動作タイミングを決定するため、クロックと呼ばれる信号が多種多様に用いられている。そのクロック生成の元となるのは、水晶振動子又はセラミック製の振動子を用いた発振回路であり、良く用いられる回路形態としてはＩＣ（半導体集積回路）のインバータを用いたものがある。

図５は、従来技術による、水晶振動子或いはセラミック振動子を用いた発振回路の回路構成例を示す図で、図中、１１は抵抗、１３は振動子、１４，１５はコンデンサ、１６はインバータ、２０は発振回路である。図５で例示する発振回路２０は、論理反転を行うインバータ１６、水晶振動子或いはセラミック振動子１３、インバータ１６にアナログ的な動作を行わせるための動作点を設定するための抵抗１１、及びコンデンサ１４，１５を備え、これらの素子により、所謂コルピッツ発振回路として動作する。また、クロックを生成する発振回路は、ＩＣやＬＳＩ（大規模集積回路）の内部に集積されていることもあるが、何れの場合も図５と等価な回路が用いられていることが多い。

一方で、近年の電子機器の動作速度の高速化に伴い、生成すべきクロックの周波数も高くなってきている。クロックの周波数を決定する主要素である水晶振動子或いはセラミック振動子は、発振周波数が高くなるにつれて薄くまた小さくなるため、加工や取扱いが幾分難しくなる。

この問題を回避するため、高い周波数のクロックが要求されている場合には、水晶振動子やセラミック振動子として、その厚みや大きさに見合った本来の周波数（基本周波数）の整数倍の高調波の周波数（オーバートーン）で発振し易いものを用い、基本周波数より高いオーバートーンの周波数のクロックを得る手法が広く用いられている。この手法では、多くの場合、基本周波数の３倍の周波数である３倍オーバートーンと呼ばれる周波数での発振動作を行わせている。

しかしながら、オーバートーンでの発振を行わせようとする場合、水晶振動子やセラミック振動子は、その厚みや大きさに応じた本来の周波数（基本周波数）でも発振する可能性を有している。もし、オーバートーンでの発振を期待して振動子を選択して発振回路を構成したのにも拘わらずこの基本周波数で発振を続けた場合、クロックの周波数は本来期待したものから大幅に低いものとなり、電子機器の処理時間やタイミングなど動作に大きな影響を与えることになる。

このような基本周波数での発振が生じる原因の一つとして、発振回路に供給される電源電圧の立ち上がり速度が挙げられる。電源電圧が十分なレベルに達した状態或いは急速に立ち上がった状態で発振を開始するのであれば、基本周波数での発振が生じることはないが、電源電圧の立ち上がりが緩やかな場合には、その立ち上がり途中において基本周波数で発振を開始するため、電源電圧が本来の値に達した後もそのまま基本周波数での発振を続け易く、期待されるオーバートーン周波数への発振周波数の遷移は生じ難い。

また、電源電圧の立ち上がりが緩やかな状態であっても、基本周波数では無くオーバートーン周波数で発振させることは可能である。例えば、電源電圧が十分なレベルに達するまではリセット信号を発し続けるパワーオンリセット回路を用いて、電源電圧が十分な値となるまではクロックの発振回路の動作自体を停止させておく手法が挙げられる。この手法は、電源電圧が緩やかに立ち上がる過程ではなく十分に立ち上がってから、発振を開始させるため、基本周波数での発振を継続する可能性は低くなる。

しかしながら、この手法では、電源電圧が十分なレベルに達するまでクロックが生成されないことになる。従って、電源投入後かなりの時間、電子機器としては何の処理も設定もなされないままの状態が続いてしまう。実際、特にマイコンを使った電子機器においては、電源が投入されてから可能な限り早期に最低限の初期設定等の処理を行っておきたいことが多く、クロックが生成されない時間が長いことは問題になる。

また、電源電圧の立ち上がりを急峻なものにした場合には、基本周波数での期待せぬ発振は回避し易くなるものの、電子機器の電源系統に多数存在するバイパスコンデンサへの充電電流が過大となること、並びにその充電電流で電源やバイパスコンデンサ自体に負担が掛かってその寿命や信頼性を損なうこと、並びに電源系統で振動的な過渡応答が生じると電子機器の回路全体を損傷する危険性があることなど、様々な問題を生じ得る。従って、電源電圧の立ち上がりを急峻なものとすることは余り好ましいものではない。

上述のごとく、従来技術においては、電源電圧の立ち上がりを緩やかにして電源や回路の保護を図ること、オーバートーンで期待した周波数のクロックを確実に得ること、並びに電源投入後可能な限り早い時点で何らかのクロックを得ることを、同時に実現することは困難であった。

本発明は、上述のごとき実情に鑑みてなされたものであり、電源電圧の立ち上がりを緩やかにして電源や回路の保護を図ること、オーバートーンで期待した周波数のクロックを確実に得ること、並びに電源投入後可能な限り早い時点で何らかのクロックを得ることが可能なクロック制御装置、及びそのクロック制御装置を備えた電子機器を提供することをその目的とする。

本発明に係るクロック制御装置は、上述のごとき課題を解決するために、所定のクロックを供給するクロック供給手段と、所定時間を計測するタイマと、該タイマを起動すると共に、前記クロック供給手段の動作を制御するコントローラと、を備え、前記コントローラは、外部からのクロック制御指示に従って前記クロック供給手段の動作を停止させると共に前記タイマを起動し、前記タイマが前記所定時間の計測を終了した後に、前記クロック供給手段の動作を再開させると共に外部に対してクロック制御完了を通告することを特徴としたものである。

また、本発明に係る電子機器は、前記クロック制御装置を備え、該クロック制御装置に前記クロック制御指示を出力する手段をさらに備え、前記クロック制御装置から供給されるクロックによって、当該電子機器の動作タイミングを決定することを特徴としたものである。

本発明によれば、電源電圧の立ち上がりを緩やかにして電源や回路の保護を図ること、オーバートーンで期待した周波数のクロックを確実に得ること、並びに電源投入後可能な限り早い時点で何らかのクロックを得ることを、同時に実現することが可能となる。

図１は、本発明の一実施形態に係るクロック制御装置の一構成例を示す図で、図中、１はクロック制御装置、２はクロック供給手段、３はコントローラ、４はタイマ、５は外部制御手段である。

クロック制御装置１は、クロック供給手段２、コントローラ３、及びタイマ４で構成される。また、外部制御手段５は、クロック制御装置１からのクロック出力を、外部制御手段５を含む電子機器の動作タイミングを決定するために使用すると共に、クロック制御装置１の動作を、クロック制御指示を出力することで制御する手段であり、例えば、マイクロコンピュータが挙げられる。なお、図１でクロック制御装置１と共に外部制御手段５も併せて図示しているように、本発明に係る電子機器は、主としてクロック制御装置１と共に外部制御手段５を備えるものとする。

クロック供給手段２は、所定のクロックを供給する手段であって発振回路等で構成すればよく、クロックを発生させる（生成する）手段であることから、クロック生成手段ともいえる。クロック供給手段２の詳細については後述するが、オーバートーンでの発振動作を行わせるものであって、例えば発振の動作の開始と停止を切り替えるイネーブル信号ＥＮＡＢＬＥを入力として有している。クロック供給手段２は、このＥＮＡＢＬＥが論理レベルＨの時に、発振動作を行ってクロックを発生してクロック出力ＣＬＫＯＵＴを生成する。このクロック出力ＣＬＫＯＵＴは、外部制御手段５へと供給される。

タイマ４は、所定時間を計測する手段で、例えば、入力としてトリガ信号ＴＲＩＧを有しており、この立ち上がりエッジに同期して論理レベルＬとなり、所定時間経過の後に論理レベルＨとなる出力ＴＩＭＥＯＵＴを有する。

また、タイマ４に設定する計測時間の値については、クロック供給手段２からの発振出力がオーバートーンよりも低い基本周波数であった場合に、その発振動作を一時完全に停止させることができるだけのものであればよく、通常は基本周波数での発振波形の１０周期〜１００周期分もあれば十分である。例えば、基本周波数が１０ＭＨｚであれば１μｓ〜１０μｓもあれば十分であるが、この程度の計測時間を有するタイマを準備することが面倒であれば、もっと長い、数ｍｓ程度のものであっても構わない。また、動作の原理からも明らかなように、計測時間の精度も必要無い。

コントローラ３は、タイマ４を起動すると共にクロック供給手段２の動作を制御する手段で、例えば、クロック供給手段２に対して発振の動作と開始／停止を制御する信号ＥＮＡＢＬＥを与えると共に、タイマ４に対してはトリガ信号ＴＲＩＧを与える。

また、コントローラ３は、外部からのクロック制御指示に従ってクロック供給手段２の動作を停止させると共にタイマ４を起動し、タイマ４が所定時間の計測を終了した後に、クロック供給手段２の動作を再開させると共に外部に対してクロック制御完了を通告する。コントローラ３は、例えば、外部制御手段５からクロック制御指示信号ＣＯＮＴＲＯＬを入力として受け取り、これが論理レベルＨとなった時点を基準として上述のＥＮＡＢＬＥとＴＲＩＧの信号を制御し、タイマ４からは計測時間満了を示す信号ＴＩＭＥＯＵＴを入力として受け取る。コントローラ３は、タイマ４からのＴＩＭＥＯＵＴが論理レベルＨとなった時点で、アクティブ論理レベルＨのクロック制御完了信号ＣＯＭＰＬＥＴＥを外部制御手段５へ出力する。

上述したクロック制御装置１の動作例を、その動作のタイミングチャートである図２を併用して、以下に説明する。

まず、電源が供給されたときなど、外部制御手段５は初期動作として、クロック制御指示信号ＣＯＮＴＲＯＬを論理レベルＬとする（図２のタイミング（ａ）を参照）。これは、所謂電源ＯＮ時のリセットの際に、ハードウェア的にこの信号ＣＯＮＴＲＯＬが設定されるように外部制御手段５を構成しておけばよく、電源ＯＮでのリセット時のハードウェア的設定は通常普遍的に行われている手法であるので、ここではこれ以上言及しない。また、コントローラ３は、信号ＣＯＮＴＲＯＬが論理レベルＬにされているので、外部制御手段５に対する信号ＣＯＭＰＬＥＴＥを同じく論理レベルＬに設定する。

信号ＣＯＮＴＲＯＬ及び信号ＣＯＭＰＬＥＴＥが論理レベルＬに設定されたことを受けて、コントローラ３はクロック供給手段２へのＥＮＡＢＬＥを論理レベルＨ、タイマ４へのＴＲＩＧを論理レベルＬとして、クロック供給手段２に対してまずは発振動作を開始させる（図２のタイミング（ｂ）を参照）。これに従い、クロック供給手段２からはクロック出力ＣＬＫＯＵＴが出力される。

なお、このタイミング（ａ）からタイミング（ｂ）までを図２では説明のために長く示しているが、実際の回路構成においてはハードウェア的に信号ＣＯＮＴＲＯＬが論理レベルＬに設定されるのと信号ＥＮＡＢＬＥが論理レベルＨに設定されるのとはほぼ同時であり、タイミング（ａ）とタイミング（ｂ）は僅かな時間差或いは同一のタイミングとなる可能性が高く、またその場合でも動作上全く問題とはならない。

外部制御手段５は、このクロック出力ＣＬＫＯＵＴを利用して動作を開始し、周辺機器・部位の初期設定等の初期動作を行う。この時のクロック出力ＣＬＫＯＵＴの周波数は、期待するオーバートーン発振での高い周波数では無く、基本周波数での低い周波数のものである可能性もある。しかしながら、低い周波数のものであっても、クロックが供給されれば外部制御手段５は周辺機器・部位の初期設定等を取り敢えず実行することができる。

周辺機器・部位の初期設定等を行った後、外部制御手段５はコントローラ３に対してクロック制御指示信号ＣＯＮＴＲＯＬを少しの間論理レベルＨとする（図２のタイミング（ｃ）を参照）。これを受けてコントローラ３は信号ＴＲＩＧを短時間だけ論理レベルＨとしてタイマ４を起動すると共に、信号ＥＮＡＢＬＥを論理レベルＬとしてクロック供給手段２の発振動作を停止させる。この初期設定等を行っている間に、電源の電圧は十分なレベルへと立ち上がっていることが期待できる。

タイマ４で計時した所定の時間が経過して図２のタイミング（ｄ）になると、タイマ４は信号ＴＩＭＥＯＵＴを論理レベルＨにする。これに従い、コントローラ３は信号ＥＮＡＢＬＥを論理レベルＨとしてクロック供給手段２の発振動作を再開させると共に、信号ＣＯＭＰＬＥＴＥを論理レベルＨとして外部制御手段５に対してクロックの制御動作シーケンスが終了したことを通告する。

この信号ＣＯＭＰＬＥＴＥは、外部制御手段５への割込み信号として外部制御手段５の起動信号として使用してもよいし、或いは単に電源ＯＮ後の一連の起動処理シーケンスの一つのステップが終了したことを確認するための信号として利用してもよい。なお、この信号ＣＯＭＰＬＥＴＥは、全く何にも利用しなくても構わない。

既に述べたように、オーバートーン周波数での発振動作を行わせる際に、それよりも低い基本周波数で発振を継続してしまうのは、電源の電圧が十分に立ち上がっていない状態で発振を開始してしまう場合に多い。しかし、上述したクロックの制御シーケンスによれば、電源ＯＮ時に仮に基本周波数での発振を開始したとしても、一旦クロック供給手段２の発振動作を停止させるので、発振を再開させる際には電源の電圧が十分に立ち上がったレベルであり、その結果オーバートーン周波数でのクロックが期待通り得られることになる。

しかも、もし電源ＯＮ時から発振動作を一時停止するまでの間、低い基本周波数でのクロックしか得られなかったとしても、外部制御手段５はその低いクロックででも動作を行うことが可能であるので、電源ＯＮ後に可能な限り早期に急いで行っておきたい周辺機器・部位の初期設定等を取り敢えず行っておくことが可能となる。急いで行いたい処理が一段落した時点で上述の発振動作の一時停止と再開のシーケンスを行えば、その後は本来期待するフルスピードのクロックに従い、高速の処理を行うことができる。

このように、本発明に係るクロック制御装置では、外部からの制御指示信号に基づいてクロック供給手段（発振回路）の動作を一時停止し、再開させるものである。このため、水晶振動子やセラミック振動子をオーバートーンで発振させるクロック供給手段（発振回路）が、電源ＯＮ時の電圧の立ち上がりが緩やかなために仮により低い基本周波数のクロックを出力していたとしても、本来期待していた高い周波数のオーバートーンでのクロックを得るようにクロック供給手段の動作を正す（クロックの発振を移行させる）ことができる。換言すれば、電源ＯＮ時の電圧の立ち上がりを急峻にする必要が無く、電源自体或いは電源系統に設けられたバイパスコンデンサ、若しくは電源の供給を受ける電子機器の回路全体への負担を緩和して、信頼性を高めることができる。さらには、電源電圧が十分立ち上がり安定化するまで発振を行わせないようにする従来の方法とは異なり、本発明によれば、電源の立ち上がりが緩やかなものであったとしても、その当初から何らかの形でクロックを得ることができるので、マイクロコンピュータ等の外部制御手段はそのクロックに従い、電源ＯＮ後可能な限り早期に行いたい周辺機器・部位等の初期設定等を行うことができ、一段落した時点で正規の高速クロックを発振させ本来の動作速度を得ることも可能となる。

すなわち、本発明によれば、電源電圧の立ち上がりを緩やかにして電源や回路の保護を図ること、オーバートーンで期待した周波数のクロックを確実に得ること、並びに電源投入後可能な限り早い時点で何らかのクロックを得ることを、同時に実現することが可能となる。

図３は、図１のクロック制御装置におけるクロック供給手段の回路構成例を示す図で、図中、２はクロック供給手段（発振回路）、１１は抵抗、１２はＮＡＮＤゲート、１３は振動子、１４，１５はコンデンサである。

図３で例示する発振回路２は、図５で説明した発振回路と同様に振動子１３として水晶振動子やセラミック振動子を使用する発振回路であるが、その発振の動作の開始・停止を制御するため、図５のそれとは相違がある。図５ではインバータ１６を用いていた処、図３ではＮＡＮＤゲート１２を用いており、その入力の１つが発振の動作の開始・停止を制御する信号ＥＮＡＢＬＥとなっている。このＥＮＡＢＬＥが論理レベルＨの時、ＮＡＮＤゲート１２は先の図５におけるインバータ１６と同等の動作を行うが、ＥＮＡＢＬＥが論理レベルＬになると発振動作は停止することになる。また、本発明に係る発振回路２は、ＩＣやＬＳＩの内部に集積されていることもあるが、その場合も図３と等価な回路を用いるとよい。

図４は、図１のクロック制御装置におけるクロック供給手段を補足的に説明するための図で、このクロック供給手段としては不適当な回路構成例を示す図である。図４において、１０はクロック供給手段（発振回路）であり、その他の構成要素は図３及び図５で説明したものと同様である。

本発明では、クロック供給手段２を、図４のように、インバータ１６の出力をＮＡＮＤゲート１２を介して通過の可否を制御するような構成としては上手く行かない。電源の立ち上がり途中で基本周波数で発振を開始・継続してしまっている発振回路の動作をオーバートーンでの発振へと移行させるためには、発振動作自体を一度停止させ、電源電圧が十分なレベルに達している状態で発振動作を再開させる必要がある。それに対し、図４の構成ではＥＮＡＢＬＥによってクロック出力ＣＬＫＯＵＴは断続されるものの、発振動作自体が停止する訳では無いためである。

本発明の一実施形態に係るクロック制御装置の一構成例を示す図である。 図１のクロック制御装置の動作タイミングチャートである。 図１のクロック制御装置におけるクロック供給手段の回路構成例を示す図である。 図１のクロック制御装置におけるクロック供給手段を補足的に説明するための図で、このクロック供給手段としては不適当な回路構成例を示す図である。 従来技術による、水晶振動子或いはセラミック振動子を用いた発振回路の回路構成例を示す図である。

符号の説明

１…クロック制御装置、２，１０，２０…クロック供給手段（発振回路）、３…コントローラ、４…タイマ、５…外部制御手段、１１…抵抗、１２…ＮＡＮＤゲート、１３…水晶振動子或いはセラミック振動子、１４，１５…コンデンサ、１６…インバータ。

Claims (2)

1. 所定のクロックを供給するクロック供給手段と、所定時間を計測するタイマと、該タイマを起動すると共に、前記クロック供給手段の動作を制御するコントローラと、を備えたクロック制御装置であって、前記コントローラは、外部からのクロック制御指示に従って前記クロック供給手段の動作を停止させると共に前記タイマを起動し、前記タイマが前記所定時間の計測を終了した後に、前記クロック供給手段の動作を再開させると共に外部に対してクロック制御完了を通告することを特徴とするクロック制御装置。
2. 請求項１に記載のクロック制御装置を備えた電子機器であって、該クロック制御装置に前記クロック制御指示を出力する手段をさらに備え、前記クロック制御装置から供給されるクロックによって、当該電子機器の動作タイミングを決定することを特徴とする電子機器。

Images