TWI472208B - Sending devices, receiving devices, and communication systems - Google Patents

Sending devices, receiving devices, and communication systems Download PDF

Info

Publication number
TWI472208B
TWI472208B TW98137396A TW98137396A TWI472208B TW I472208 B TWI472208 B TW I472208B TW 98137396 A TW98137396 A TW 98137396A TW 98137396 A TW98137396 A TW 98137396A TW I472208 B TWI472208 B TW I472208B
Authority
TW
Taiwan
Prior art keywords
signal
bit rate
unit
training
data
Prior art date
Application number
TW98137396A
Other languages
English (en)
Other versions
TW201108691A (en
Inventor
Hironobu Akita
Seiichi Ozawa
Yohei Ishizone
Satoshi Miura
Original Assignee
Thine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thine Electronics Inc filed Critical Thine Electronics Inc
Publication of TW201108691A publication Critical patent/TW201108691A/zh
Application granted granted Critical
Publication of TWI472208B publication Critical patent/TWI472208B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

送訊裝置、收訊裝置、及通訊系統
本發明係有關於送訊裝置、收訊裝置及具備它們的通訊系統。
先前以來，時脈資料復原(CDR：Clock Data Recovery)技術已為人所知。在該CDR技術中，在送訊裝置及收訊裝置之間設置單向的高速序列訊號線及低速控制訊號線的系統中，藉由高速序列訊號線而將嵌入有時脈的序列資料訊號，從送訊裝置予以送出，於收訊裝置中，基於序列資料訊號來進行資料及時脈的復原。然後，將已復原之時脈(復原時脈)予以再生，進行資料與時脈之邊緣的相位比較而進行相位調整，藉此以取得正確的資料。
可是，從送訊裝置所送出的序列資料訊號的位元速率有被變更時，於收訊裝置中會再生出異常的時脈，取得錯誤的資料。為了解決此種問題，在收訊裝置上，實施處理以確認從送訊裝置所發送過來之變更後的位元速率，在送訊裝置上，將該處理後而含有變更後之位元速率的序列資料訊號，發送至收訊裝置。
為了實施如上記的處理，在送訊裝置與收訊裝置之間，必須要收送用來通知位元速率之變更等的指令。於是，例如非專利文獻1中所記載之DisplayPort中，是設置高速序列訊號線及可雙向通訊的低速之控制訊號線。在該引用文獻1所記載之Displayport中，是藉由雙向通訊的控制訊號線，而可收送用來確認位元速率的指令。
[先前技術文獻]
[非專利文獻]
[非專利文獻1]“VESA DisplayPort Standard”、圖1-1、圖3-10、[online]、2008年1月11日、Video Electronics Standards Association、[2008年11月4日檢索]、網際網路<URL:https://fs16.formsite.com./VESA/form608559305/secure_index.html>
然而，在上記先前技術中，為了能夠雙向通訊而必須有控制電路，導致電路的規模增大，同時，必須設定為了使從送訊裝置及收訊裝置所發送出來的訊號(指令)不會在傳輸線路上發生碰撞的複雜之協定，存在如此問題。相對於此，雖然採用了，從送訊裝置到收訊裝置、及從收訊裝置到送訊裝置之方向的2條控制訊號線是分別設置的構成，但控制訊號線的增加通常就牽涉到成本及電力增加，因此並不理想。
本發明係為了解決上記問題點而硏發，目的在於提供一種，以簡易之構成，且可執行變更後位元速率之確認的送訊裝置、收訊裝置、通訊系統。
本發明的通訊系統，其特徵為具備以下之送訊裝置和收訊裝置。亦即，本發明的送訊裝置，其特徵為，具備：訊號送訊部，係將嵌入有時脈之序列資料訊號，送出至收訊裝置；和變更通知送訊指示部，係在訊號送出部所欲送出之序列資料訊號的位元速率有被變更之際，將控制訊號輸出至訊號送出部，以使得跨越時脈週期一定倍數的期間而呈現一定值的序列資料訊號，被訊號送訊部送出至收訊裝置；和訓練資料生成部，係在由變更通知送訊指示部輸出了控制訊號後，生成用來在收訊裝置中確認變更後之位元速率所需的訓練資料，使該訓練資料被訊號送訊部送出至收訊裝置。
又，本發明的收訊裝置，其特徵為，具備：訊號收訊部，係將嵌入有時脈之序列資料訊號，從送訊裝置予以接收；和收訊訊號一定值判斷部，係判斷已被訊號收訊部所接收之序列資料訊號，是否為跨越時脈週期一定倍數之期間而為一定值；和時脈復原部，係當序列資料訊號是被收訊訊號一定值判斷部判斷為一定值時，從送訊裝置接收用以確認變更後之位元速率所需之訓練資料，以確認變更後之位元速率。
在具備上記之送訊裝置及收訊裝置的通訊系統中，於送訊裝置中序列資料訊號的位元速率有被變更之際，將跨越時脈週期一定倍數之期間而呈一定值的序列資料訊號，送出至收訊裝置。然後，在接收到該序列資料訊號的收訊 裝置中，若判斷為序列資料訊號是跨越時脈週期一定倍數之期間而為一定值的情況下，則從送訊裝置接收訓練資料然後轉而進行確認變更後之位元速率的處理。因此，在收訊裝置中，即使未從送訊裝置接收到表示位元速率被變更之意旨的訊號，仍可藉由接收序列資料訊號來辨識出位元速率的變更，可轉而進行確認變更後之位元速率的處理。因此，即使不增加控制訊號線、不必設計成可雙向通訊，仍可藉由先前的簡易構成，來確實地進行變更後之位元速率的確認。
又，本發明的通訊系統，其特徵為具備以下之送訊裝置和收訊裝置。亦即，本發明的送訊裝置，其特徵為，更具備訓練開始判斷部，係從收訊裝置接收並輸入訓練開始要求訊號，其係用以表示，從收訊裝置要求用來確認變更後之位元速率所需的訓練資料之意旨；訓練資料生成部，係當藉由訓練開始判斷部而從收訊裝置接收了訓練開始要求訊號的時候，則使訓練資料被訊號送訊部送出至收訊裝置。
又，本發明的收訊裝置，其特徵為，更具備訓練開始訊號要求部，係當序列資料訊號被收訊訊號一定值判斷部判斷為，是跨越時脈週期一定倍數之期間而為一定值的情況下，則送出訓練開始要求訊號其係要求用來確認變更後之位元速率的訓練資料，而向送訊裝置要求訓練資料。
在具備上記之送訊裝置及收訊裝置的通訊系統中，收訊裝置係先判斷序列資料訊號是否為一定值，亦即確認了位元速率之變更後，才將訓練開始要求訊號送出至送訊裝置，送訊裝置係將該訓練開始要求訊號予以接收然後將訓練資料送出至收訊裝置。藉此，於收訊裝置中確實辨識到位元速率之變更後，送訊裝置會將訓練資料，送出至收訊裝置。因此，可以防止收訊裝置辨識到位元速率之變更以前，送訊裝置就誤將訓練資料或變更後的位元速率之資料加以送出。
又，本發明的通訊系統，其特徵為具備以下之送訊裝置和收訊裝置。亦即，本發明的送訊裝置中所含之訊號送訊部，其特徵為，當藉由訓練開始判斷部而從收訊裝置接收了用來表示變更後之位元速率之確認完成之意旨的訓練完成訊號時，則將變更後之位元速率的序列資料訊號，送出至收訊裝置。
又，本發明的收訊裝置中所含之訓練開始訊號要求部，其特徵為，將從時脈復原部所輸出的用來表示變更後之位元速率之確認已經完成之意旨的完成通知訊號，予以輸入，隨應於該完成通知訊號而將訓練完成訊號送出至送訊裝置，將變更後之位元速率之確認的完成，通知給送訊裝置。
在具備上記之送訊裝置及收訊裝置的通訊系統中，收訊裝置是將表示位元速率確認完成的訓練完成訊號，送出至送訊裝置，送訊裝置是在接收到該訓練完成訊號後，將變更後之位元速率的序列資料訊號，予以送出。因此，可以防止位元速率確認完成前，送訊裝置誤將變更後之位元速率的序列資料訊號送出至收訊裝置。
又，本發明的送訊裝置，其特徵為，更具備位元速率判斷部，係將平行資料訊號予以輸入，判斷該平行資料訊號的位元速率是否有變化，若判斷為平行資料訊號的位元速率已有變化，則將位元速率變化資訊，輸出至變更通知送訊指示部；變更通知送訊指示部，係當從位元速率判斷部收取到位元速率變化資訊時，將控制訊號，輸出至訊號送出部。
又，於本發明的送訊裝置中，可用相位同步電路(PLL)來構成位元速率判斷部。此時，將相位同步電路的鎖定訊號當作位元速率變化資訊使用，較為理想。
若依據本發明，則可為簡易之構成，且可執行變更後位元速率之確認。
以下，參照添附圖面，詳細說明用以實施本發明之最佳形態。此外，於圖面之說明中，對同一要素係標示同一符號，並省略重複說明。
圖1係本實施形態所述之通訊系統的構成圖。該圖所示的通訊系統1，係具備送訊裝置2、收訊裝置3。送訊裝置2及收訊裝置3，係藉由高速序列訊號線R1及較該高速序列訊號線R1低速的控制訊號線R2所連接。此外，高速序列訊號線R1，係將從送訊裝置2所送出之訊號，傳輸給收訊裝置3用的訊號線。又，低速的控制訊號線R2，係將從收訊裝置3所送出之訊號，傳輸給送訊裝置2用的訊號線。
送訊裝置2係具備：位元速率判斷部21、變更通知訊號指示部22、訓練開始判斷部23、訓練資料生成部24、訊號送訊部25。送訊裝置2，係對收訊裝置3發送例如影像(映像)資料的裝置。
位元速率判斷部21，係將已被輸入至送訊裝置2的平行資料訊號Pdata 予以輸入，判斷該平行資料訊號Pdata 的位元速率，將關於該位元速率的位元速率資訊Sclock ，輸出至訊號送訊部25。又，位元速率判斷部21，係判斷平行資料訊號Pdata 的位元速率是否有變化，當判斷平行資料訊號Pdata 的位元速率有變化時，將位元速率變化資訊Schange ，輸出至變更通知訊號指示部22。此外，平行資料訊號Pdata ，係藉由複數條訊號線所構成之訊號線(平行匯流排)而被輸入至送訊裝置2，於1條訊號線中所被發送之資料，係不限定於每1時脈為1bit，亦可每1時脈為複數bit。
變更通知訊號指示部22，係將從位元速率判斷部21所輸出之位元速率變化資訊Schange 予以輸入，將使得被送出至收訊裝置3的序列資料訊號Sdata 被控制成跨越時脈週期一定倍數而呈一定值用的控制訊號Snoti ，輸出至訊號送訊部25。
訓練開始判斷部23，係將從收訊裝置3透過控制訊號線R2所送出之訓練開始要求訊號Treq ，加以接收並輸入，依照該訓練開始要求訊號Treq 而判斷是訓練開始，將訓練開始訊號Tstart 輸出至訓練資料生成部24。又，訓練開始判斷部23，係將從收訊裝置3透過控制訊號線R2所送出之訓練完成訊號RTend ，加以接收並輸入，將該訓練完成訊號RTend 透過訓練資料生成部24而輸出至訊號送訊部25。此外，關於訓練，將於後述。
訓練資料生成部24，係將已從訓練開始判斷部23所輸出之訓練開始訊號Tstart ，予以輸入，隨應於該訓練開始訊號Tstart ，而將訓練用的訓練資料Tdata ，輸出至訊號送訊部25。訓練用的訓練資料Tdata ，更詳言之係為對應於位元速率的訊號，例如是「1」與「0」以「1010‧‧‧」之方式而連續的資料(訓練模板)。
訊號送訊部25，係將已被輸入至送訊裝置2的平行資料訊號Pdata 予以輸入，依照從位元速率判斷部21所輸出之位元速率資訊Sclock 而將平行資料訊號Pdata 轉換成序列資料訊號Sdata ，透過高速序列訊號線R1而送出至收訊裝置3。又，訊號送訊部25，係將已從變更通知訊號指示部22所輸出之控制訊號Snoti ，予以輸入，依照該控制訊號Snoti 而生成跨越時脈週期一定倍數之期間而呈一定值的序列資料訊號Sdata ，透過高速序列訊號線R1而送出至收訊裝置3。具體而言，訊號送訊部25，係以跨越時脈週期之一定倍數而呈例如低位準的方式，設定序列資料訊號Sdata 。一定倍數的期間，係隨著構成之系統來作適宜設定，例如序列資料訊號的低位準的最大期間是被設定成時脈的6週期的情況下，則設定該6週期的數倍左右。
又，訊號送訊部25，係將已從訓練資料生成部24所輸出之訓練資料Tdata 予以輸入，藉此而停止序列資料訊號Sdata 的送出，將訓練資料Tdata 透過高速序列訊號線R1而送出至收訊裝置3。又，訊號送訊部25，係一旦將已從訓練開始判斷部23所輸出之訓練完成訊號RTend ，透過訓練資料生成部24而進行輸入，則停止訓練資料Tdata 的送出，再度開始序列資料訊號Sdata 的送出。
收訊裝置3，係含有訊號收訊部31、收訊訊號一定值判斷部32、時脈復原部33、訓練開始訊號要求部34所構成。收訊部3，係從送訊部2接收影像資料然後輸出影像資料。收訊部3，例如係構成了LCD(Liquid Crystal Display)面板的一部分。
訊號收訊部31，係將從送訊裝置2透過高速序列訊號線R1所送出之序列資料訊號Sdata ，加以接收並輸入，從該序列資料訊號Sdata 中，基於從時脈復原部33所輸出之復原時脈Rclock (後述)，而取得資料，以生成平行收訊資料RPdata 。具體而言，訊號收訊部31，係使用復原時脈Rclock 所示的時脈，而從序列資料訊號Sdata 中取得正確的資料，將該取得到的資料及時脈，生成為平行收訊資料RPdata 。該平行收訊資料RPdata ，係例如作為影像資料而被輸出至LCD的顯示部。又，訊號收訊部31，係將所輸 入的序列資料訊號Sdata ，當作判斷訊號Rsignal 而輸出至收訊訊號一定值判斷部32。
收訊訊號一定值判斷部32，係將從訊號收訊部31所輸出之判斷訊號Rsignal ，予以輸入，基於該判斷訊號Rsignal 來判斷，序列資料訊號Sdata 是否跨越時脈週期之一定倍數之期間而為一定值。收訊訊號一定值判斷部32，係當判斷為序列資料訊號Sdata 是一定值時，則將訓練開始訊號RTstart ，輸出至時脈復原部33及訓練開始訊號要求部34。
時脈復原部33，係將從送訊裝置2透過高速序列訊號線R1所送出之內嵌有時脈的序列資料訊號Sdata ，加以接收並輸入，從該所被輸入之序列資料訊號Sdata 中，復原出復原時脈Rclock 而再生之。具體而言，參照圖2來說明之。圖2係資料及時脈之復原之一例的時序圖。如同圖所示，時脈復原部34，係藉由已復原之復原時脈的邊緣(圖示箭頭部分)與資料的邊緣，進行相位比較，以進行相位的調整，再生出與資料之位元速率相同的時脈頻率。復原時脈Rclock ，係於訊號收訊部31中被當作從序列資料訊號Sdata 生成平行收訊訊號RPdata 所需的取樣時脈來使用。
又，時脈復原部33，係當從收訊訊號一定值判斷部32輸出了訓練開始訊號RTstart 的時候，則將該訓練開始訊號RTstart 予以輸入，切換成訓練模式。然後，時脈復原部33，係將從送訊裝置2透過高速序列訊號線R1所送出之訓練資料Tdata ，加以接收並輸入，基於該訓練資料 Tdata 來實施訓練。訓練，係藉由辨識到訓練資料Tdata 所表示的訓練模板(例如「1010…」)，以對應於變更後之位元速率的序列資料訊號Sdata 所需的學習過程。時脈復原部33，係一旦訓練完成，就對訓練開始訊號要求部34輸出表示訓練完成之意旨的完成通知訊號Tend 。
訓練開始訊號要求部34，係將已從收訊訊號一定值判斷部32所輸出之訓練開始訊號RTstart ，予以輸入，隨應於該訓練開始訊號RTstart ，而將訓練開始要求訊號Treq ，透過控制訊號線R2而送出至送訊裝置2。又，訓練開始訊號要求部34，係將已從時脈復原部33所輸出之完成通知訊號Tend ，予以輸入，隨應於該完成通知訊號Tend ，而將訓練完成訊號RTend ，透過控制訊號線R2而送出至送訊裝置2。
接下來，說明含有具有如上記構成的送訊裝置2及收訊裝置3的通訊系統1的處理。圖3係通訊系統之處理的序列圖。
於圖3中，首先，由送訊裝置2之訊號送訊部25所欲送出的序列資料訊號Sdata 的位元速率之變更，是藉由位元速率判斷部21加以測出(S01)。然後，在位元速率被變更之際，令跨越時脈週期一定倍數之期間而呈一定值的序列資料訊號Sdata ，被訊號送訊部25送出至收訊裝置3(S02)。
接著，藉由收訊裝置3的訊號收訊部31而接收序列資料訊號Sdata ，基於所接收到的序列資料訊號Sdata ，以 收訊訊號一定值判斷部32來判斷序列資料訊號Sdata 是否為跨越時脈週期一定倍數之期間而呈一定值(S03)。
若判斷為序列資料訊號Sdata 是一定值，則令要求確認變更後之位元速率所需之訓練資料Tdata 用的訓練開始要求訊號Treq ，從訓練開始訊號要求部34送出至送訊裝置2(S04)。
從收訊裝置3所送出之訓練開始要求訊號Treq ，係被送訊裝置2的訓練開始判斷部23所接收(S05)，隨應於該訓練開始要求訊號Treq ，訓練資料Tdata 係由訊號送訊部25送出至收訊裝置3(S06)。然後，從送訊裝置2所送出之訓練資料Tdata ，係被收訊裝置3的時脈復原部33所接收，實施位元速率之確認(S07)。然後，在時脈復原部33所進行之訓練完成後，訓練完成訊號RTend 就從訓練開始訊號要求部34送出至送訊裝置2(S08)。
以上，在含有本實施形態所述之送訊裝置2及收訊裝置3的通訊系統1中，於送訊裝置2中序列資料訊號Sdata 的位元速率有被變更之際，將跨越時脈週期一定倍數之期間而呈一定值的序列資料訊號Sdata ，送出至收訊裝置3。然後，在接收到該序列資料訊號Sdata 的收訊裝置3中，若判斷為序列資料訊號Sdata 是跨越時脈週期一定倍數之期間而為一定值的情況下，則從送訊裝置2接收訓練資料Tdata 然後轉而進行確認變更後之位元速率的處理。因此，在收訊裝置3中，即使未從送訊裝置2以別的路徑接收到表示位元速率被變更之意旨的訊號，仍可藉由接收序列資 料訊號Sdata 來辨識出位元速率的變更，可轉而進行確認變更後之位元速率的處理。因此，即使不增加控制訊號線、不必設計成可雙向通訊，仍可藉由先前的簡易構成，來確實地進行變更後之位元速率的確認。
又，收訊裝置3係先確認序列資料訊號Sdata 是一定值，亦即確認了位元速率之變更後，才將訓練開始要求訊號Treq 送出至送訊裝置2，送訊裝置2係將該訓練開始要求訊號Treq 予以接收然後將訓練資料Tdata 發送至收訊裝置3。藉此，於收訊裝置3中確實辨識到位元速率之變更後，送訊裝置2會將訓練資料Tdata 送出至收訊裝置3。因此，可以防止收訊裝置3辨識到位元速率之變更以前，送訊裝置2就誤將訓練資料Tdata 加以送出。
又，收訊裝置3是將表示位元速率確認完成的訓練完成訊號RTend ，送出至送訊裝置2，送訊裝置2是在接收到該訓練完成訊號RTend 後，將含有變更後之位元速率的序列資料訊號Sdata ，予以送出°因此，可以防止位元速率確認完成前，送訊裝置2誤將變更後之位元速率的序列資料訊號Sdata 送出至收訊裝置3。
此外，本發明係不限定於上記實施形態。例如，在上記實施形態中，雖然藉由位元速率判斷部21來偵測出位元速率變化而判斷位元速率的變更，但亦可為送訊裝置2係藉由接受了位元速率有被變更之意旨的通知，來偵測出位元速率的變更。
又，於上記實施形態中，位元速率判斷部21亦可由 PLL(Phase Locked Loop：相位同步電路)所構成。此情況下，藉由使用PLL的鎖定判定機能，就可將PLL之鎖定訊號，當作位元速率變化資訊來使用。在PLL中，當所被輸入的平行資料訊號Pdata 的位元速率有被變更時，就會成為未鎖定狀態。PLL中的未鎖定狀態的偵測係為公知技術，故而省略說明，但例如可以進行如下。在PLL中的相位比較器(PD：Phase Detector)中，係將已輸入之平行資料訊號Pdata 中所內嵌的時脈，和從VCO(Voltage Controlled Oscillator：電壓控制振盪器)所輸出的時脈的相位加以比較，例如，於平行資料訊號Pdata 所內嵌之時脈中持續出現高位準或低位準之狀態的時候，或是僅有從VCO所輸出之時脈被輸入的時候，則偵測出未鎖定狀態而判斷為資料速率有被變更。然後，相位比較器係當判斷平行資料訊號Pdata 的位元速率有變化(偵測到未鎖定狀態)時，則向變更通知訊號指示部22輸出位元速率變化資訊Schange 。
又，作為送訊裝置2所發送的一定值之序列資料Sdata ，除了屬於通常資料送訊狀態的0或1的狀態以外，還有差動訊號對是呈同電位之狀態、或兩者都是高阻抗之狀態、通常電壓有很大不同之狀態，由於在收訊裝置3中都可變更解析度來加以辨識，因此都可適用來作為本發明的實施例。甚至，當已經得知若發送一定值之序列資料Sdata 達一定期間，則收訊裝置3會確實輸出RTstart 的情況下，則送訊裝置2係亦可在將一定值的序列資料Sdata 發送了一定期間之後，在早於收到Treq 之前，就先輸出Tdata 。
又，在上記實施形態中，雖然是將送訊裝置2及收訊裝置3藉由高速序列訊號線R1及低速的控制訊號線R2而加以連接，但亦可為例如圖4所示之構成。圖4所示的訊號線R3，係有2個電容C1及電容C2，是在第1訊號線R4上被串聯。然後，在該第1訊號線L4的電容C1與電容C2之間，分別連接著，連接至送訊裝置2的第2訊號線R5及連接至收訊裝置3的第2訊號線R6的各自的一端。在第2訊號線R5上，係串聯了電感器L1。又，在第2訊號線R6上，係串聯了電感器L2。藉由此種構成，於1條訊號線R3中，可從送訊裝置3往收訊裝置4發送序列資料訊號Sdata ，並且可從收訊裝置3往送訊裝置2發送控制訊號等。此外，亦可取代電感器L1、L2，改為連接電阻元件。
又，在上記實施形態中，雖然是設計成有線通訊，但亦可適用於無線通訊。
1．．．通訊系統
2．．．送訊裝置
3．．．收訊裝置
21．．．位元速率判斷部
22．．．變更通知訊號指示部(變更通知送訊指示部)
23．．．訓練開始判斷部
24．．．訓練資料生成部
25．．．訊號送訊部
31．．．訊號收訊部
32．．．收訊訊號一定值判斷部
33．．．時脈復原部
34．．．訓練開始訊號要求部
Sdata ．．．序列資料訊號
Snoti ．．．控制訊號
Tdata ．．．訓練資料
Treq ．．．訓練開始要求訊號
Tend ．．．完成通知訊號
RTend ．．．訓練完成訊號
[圖1]圖1係本實施形態所述之通訊系統的構成圖。
[圖2]圖2係資料及時脈之復原之一例的時序圖。
[圖3]圖3係通訊系統之處理的序列圖。
[圖4]圖4係變形例所述之訊號線之構成的圖示。
1．．．通訊系統
2．．．送訊裝置
3．．．收訊裝置
21．．．位元速率判斷部
22．．．變更通知訊號指示部
23．．．訓練開始判斷部
24．．．訓練資料生成部
25．．．訊號送訊部
31．．．訊號收訊部
32．．．收訊訊號一定值判斷部
33．．．時脈復原部
34．．．訓練開始訊號要求部
Sdata ．．．序列資料訊號
Snoti ．．．控制訊號
Tdata ．．．訓練資料
Treq ．．．訓練開始要求訊號
Tend ．．．完成通知訊號
RTend ．．．訓練完成訊號
Pdata ．．．平行資料訊號
RPdata ．．．平行收訊資料
Schange ．．．位元速率變化資訊
Sclock ．．．位元速率資訊
Tstar ．．．訓練開始訊號
Rclock ．．．復原時脈
Rsignal ．．．判斷訊號
RTstart ．．．訓練開始訊號
R1．．．高速序列訊號線
R2．．．低速控制訊號線

Claims (12)

  1. 一種送訊裝置，其特徵為，具備：訊號送訊部，係將嵌入有時脈之序列資料訊號，送出至收訊裝置；和變更通知送訊指示部，係在前記訊號送出部所欲送出之序列資料訊號的位元速率有被變更之際，將控制訊號輸出至前記訊號送出部，以使得跨越前記時脈週期一定倍數的期間而呈現一定值的序列資料訊號，被前記訊號送訊部送出至前記收訊裝置；和訓練資料生成部，係在由前記變更通知送訊指示部輸出了前記控制訊號後，生成用來在前記收訊裝置中確認變更後之位元速率所需的訓練資料，使該訓練資料被前記訊號送訊部送出至前記收訊裝置。
  2. 如申請專利範圍第1項所記載之送訊裝置，其中，更具備訓練開始判斷部，係從前記收訊裝置接收並輸入訓練開始要求訊號，其係用以表示，從前記收訊裝置要求用來確認前記變更後之位元速率所需的前記訓練資料之意旨；前記訓練資料生成部，係當藉由前記訓練開始判斷部而從前記收訊裝置接收了前記訓練開始要求訊號的時候，則使前記訓練資料被前記訊號送訊部送出至前記收訊裝置。
  3. 如申請專利範圍第2項所記載之送訊裝置，其 中，前記訊號送訊部，係當藉由前記訓練開始判斷部而從前記收訊裝置接收了用來表示前記變更後之位元速率之確認完成之意旨的訓練完成訊號時，則將前記變更後之位元速率的序列資料訊號，送出至前記收訊裝置。
  4. 如申請專利範圍第1項~第3項之任一項所記載之送訊裝置，其中，更具備位元速率判斷部，係將平行資料訊號予以輸入，判斷該平行資料訊號的位元速率是否有變化，若判斷為前記平行資料訊號的位元速率已有變化，則將位元速率變化資訊，輸出至前記變更通知送訊指示部；前記變更通知送訊指示部，係當從前記位元速率判斷部收取到前記位元速率變化資訊時，將前記控制訊號，輸出至前記訊號送出部。
  5. 如申請專利範圍第4項所記載之送訊裝置，其中，前記位元速率判斷部，係由相位同步電路(PLL)所構成。
  6. 如申請專利範圍第5項所記載之送訊裝置，其中，將前記相位同步電路的鎖定訊號，當作前記位元速率變化資訊來使用。
  7. 一種收訊裝置，其特徵為，具備：訊號收訊部，係將嵌入有時脈之序列資料訊號，從送訊裝置予以接收；和收訊訊號一定值判斷部，係判斷已被前記訊號收訊部所接收之前記序列資料訊號，是否為跨越前記時脈週期一 定倍數之期間而為一定值；和時脈復原部，係當前記序列資料訊號是被前記收訊訊號一定值判斷部判斷為一定值，亦即被判斷為前記序列資料訊號之位元速率是被變更時，從前記送訊裝置接收用以確認變更後之位元速率所需之訓練資料，以確認前記變更後之位元速率。
  8. 如申請專利範圍第7項所記載之收訊裝置，其中，更具備訓練開始訊號要求部，係當前記序列資料訊號被前記收訊訊號一定值判斷部判斷為，是跨越前記時脈週期一定倍數之期間而為一定值的情況下，則送出訓練開始要求訊號其係要求用來確認前記變更後之位元速率的訓練資料，而向前記送訊裝置要求前記訓練資料。
  9. 如申請專利範圍第8項所記載之收訊裝置，其中，前記前記訓練開始訊號要求部，係將從前記時脈復原部所輸出的用來表示前記變更後之位元速率之確認已經完成之意旨的完成通知訊號，予以輸入，隨應於該完成通知訊號而將訓練完成訊號送出至前記送訊裝置，將前記變更後之位元速率之確認的完成，通知給前記送訊裝置。
  10. 一種通訊系統，其特徵為，具備：如申請專利範圍第1項所記載之送訊裝置、和如申請專利範圍第7項所記載之收訊裝置。
  11. 一種通訊系統，其特徵為，具備：如申請專利範圍第2項所記載之送訊裝置、和如申請專利範圍第8項所記載之收訊裝置。
  12. 一種通訊系統，其特徵為，具備：如申請專利範圍第3項所記載之送訊裝置、和如申請專利範圍第9項所記載之收訊裝置。
TW98137396A 2008-11-05 2009-11-04 Sending devices, receiving devices, and communication systems TWI472208B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008284519 2008-11-05

Publications (2)

Publication Number Publication Date
TW201108691A TW201108691A (en) 2011-03-01
TWI472208B true TWI472208B (zh) 2015-02-01

Family

ID=42152830

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98137396A TWI472208B (zh) 2008-11-05 2009-11-04 Sending devices, receiving devices, and communication systems

Country Status (8)

Country Link
US (1) US8363771B2 (zh)
EP (1) EP2211524B1 (zh)
JP (1) JP5374514B2 (zh)
KR (1) KR101307101B1 (zh)
CN (1) CN101919228B (zh)
ES (1) ES2394262T3 (zh)
TW (1) TWI472208B (zh)
WO (1) WO2010053021A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5961345B2 (ja) * 2011-03-31 2016-08-02 ラピスセミコンダクタ株式会社 通信装置、制御信号生成方法、シャッターメガネ、及び通信システム
JP5901133B2 (ja) * 2011-03-31 2016-04-06 ラピスセミコンダクタ株式会社 受信機、シャッターメガネ、及び通信システム
KR102011953B1 (ko) * 2012-11-28 2019-08-19 엘지디스플레이 주식회사 데이터 비트 뎁쓰 검출 방법과 이를 이용한 표시장치의 인터페이스 장치
US9479446B2 (en) * 2013-09-11 2016-10-25 Nec Corporation Hitless service in a variable rate optical transponder
JP5805725B2 (ja) * 2013-10-04 2015-11-04 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信システムおよび画像表示システム
JP6034273B2 (ja) * 2013-10-04 2016-11-30 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信システムおよび画像表示システム
JP5799320B1 (ja) * 2014-03-31 2015-10-21 株式会社アクセル 画像データ伝送制御方法及び画像表示処理装置
US9800398B2 (en) * 2014-12-09 2017-10-24 Mediatek Inc. Apparatus and method for transmitting and receiving data
JP6580346B2 (ja) 2015-03-04 2019-09-25 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム
KR101701623B1 (ko) * 2015-07-09 2017-02-13 라인 가부시키가이샤 VoIP 통화음성 대역폭 감소를 은닉하는 시스템 및 방법
WO2017199603A1 (ja) * 2016-05-17 2017-11-23 ソニー株式会社 通信システムおよび送信装置
CN108762103A (zh) * 2018-05-08 2018-11-06 安徽众家云物联网科技有限公司 一种智能家电互联互通云服务***
JP6806748B2 (ja) * 2018-10-01 2021-01-06 ファナック株式会社 通信システム、送信装置、通信方法、および、送信方法
JP7280587B2 (ja) * 2018-10-24 2023-05-24 ザインエレクトロニクス株式会社 受信装置および送受信システム
JP7240503B2 (ja) * 2019-03-11 2023-03-15 テレフオンアクチーボラゲット エルエム エリクソン（パブル） Ｐｌｍｎレート制御のための方法及び装置
CN111258295A (zh) * 2020-01-15 2020-06-09 重庆长安汽车股份有限公司 验证大数据采集和上传准确性的***及方法
CN113345359A (zh) * 2020-03-03 2021-09-03 硅工厂股份有限公司 用于驱动显示装置的数据处理装置、数据驱动装置和***
CN115982087B (zh) * 2023-02-20 2023-09-19 中科可控信息产业有限公司 信号传输方法、计算机设备和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1478119A2 (en) * 2003-05-16 2004-11-17 Samsung Electronics Co., Ltd. Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus user for the method
US20040258188A1 (en) * 2003-06-18 2004-12-23 Chan-Yul Kim Clock and data recovery device coping with variable data rates
US7149825B2 (en) * 2003-08-08 2006-12-12 Hewlett-Packard Development Company, L.P. System and method for sending data at sampling rate based on bit transfer period
EP1753137A2 (en) * 2005-08-03 2007-02-14 Altera Corporation Wide range and dynamically reconfigurable clock data recovery architecture
US20080095247A1 (en) * 2004-11-17 2008-04-24 Michihiro Ohno Transmitter, Receiver And Communication System

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079849A (ja) * 1983-10-06 1985-05-07 Nec Corp プログラマブル変復調装置
JPS61101136A (ja) * 1984-10-24 1986-05-20 Fujitsu Ten Ltd 同期信号作成方式
JPH01188060A (ja) * 1988-01-21 1989-07-27 Fujitsu Ltd 調歩同期伝送の自動伝送速度設定方式
JPH0646073A (ja) * 1992-07-24 1994-02-18 Nec Corp マルチポイント通信システム
JPH0690269A (ja) 1992-09-09 1994-03-29 Canon Inc データ伝送方法
DE4308418A1 (de) * 1993-03-17 1994-09-22 Elsa Gmbh Bitratenerkennung
JPH06291809A (ja) * 1993-04-05 1994-10-18 Seiko Epson Corp データ通信装置
JPH07162401A (ja) * 1993-12-07 1995-06-23 Matsushita Electric Ind Co Ltd 通信装置
KR0136048B1 (ko) * 1994-12-23 1998-06-01 구자홍 동기신호 검출장치
US6760596B1 (en) * 1999-12-03 2004-07-06 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for bit-rate adaptation to improve coverage
JP4639420B2 (ja) * 2000-03-08 2011-02-23 ソニー株式会社 信号伝送装置および信号伝送方法
CN1708955B (zh) * 2002-12-26 2012-07-25 松下电器产业株式会社 数据传输设备、数据传输***以及方法
CN100555913C (zh) * 2004-02-16 2009-10-28 日本电信电话株式会社 比特率自动控制电路
JP4456432B2 (ja) * 2004-08-02 2010-04-28 富士通株式会社 基準信号を用いて同期伝送を行う装置および方法
KR100603180B1 (ko) * 2004-08-06 2006-07-20 학교법인 포항공과대학교 주파수 트래킹 기법을 이용한 씨모오스 버스트 모드 클럭데이터 복원 회로
KR100967722B1 (ko) * 2005-06-13 2010-07-05 엔엑스피 비 브이 전자 장치, 프레임 동기화 방법, 이동 장치 및 데이터 처리시스템
JP4191206B2 (ja) * 2006-06-08 2008-12-03 エーユー オプトロニクス コーポレイション 画像表示システム、および画像表示装置
US8831140B2 (en) * 2007-03-16 2014-09-09 Altera Corporation Protocol-agnostic automatic rate negotiation for high-speed serial interface in a programmable logic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1478119A2 (en) * 2003-05-16 2004-11-17 Samsung Electronics Co., Ltd. Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus user for the method
US20040258188A1 (en) * 2003-06-18 2004-12-23 Chan-Yul Kim Clock and data recovery device coping with variable data rates
US7149825B2 (en) * 2003-08-08 2006-12-12 Hewlett-Packard Development Company, L.P. System and method for sending data at sampling rate based on bit transfer period
US20080095247A1 (en) * 2004-11-17 2008-04-24 Michihiro Ohno Transmitter, Receiver And Communication System
EP1753137A2 (en) * 2005-08-03 2007-02-14 Altera Corporation Wide range and dynamically reconfigurable clock data recovery architecture

Also Published As

Publication number Publication date
EP2211524B1 (en) 2012-07-11
JPWO2010053021A1 (ja) 2012-04-05
KR20110081053A (ko) 2011-07-13
EP2211524A4 (en) 2011-06-08
CN101919228B (zh) 2013-02-27
EP2211524A1 (en) 2010-07-28
KR101307101B1 (ko) 2013-09-11
WO2010053021A1 (ja) 2010-05-14
US20100266080A1 (en) 2010-10-21
TW201108691A (en) 2011-03-01
JP5374514B2 (ja) 2013-12-25
ES2394262T3 (es) 2013-01-30
CN101919228A (zh) 2010-12-15
US8363771B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
TWI472208B (zh) Sending devices, receiving devices, and communication systems
JP6449518B2 (ja) 低速バスタイムスタンプの方法及び回路
US7340023B1 (en) Auto baud system and method and single pin communication interface
EP1434382B1 (en) Serial data transferring apparatus
JP2011035473A (ja) ボーレートエラー検出回路、ボーレートエラー検出方法
JP6351672B2 (ja) データ送受信装置およびデータ送受信方法
JP2008005123A (ja) 映像データ送信装置、映像データ受信装置および映像データ伝送システム
JPH11177540A (ja) データ転送装置及び方法
JPH07288516A (ja) シリアルデータ送受信回路
CN208780221U (zh) 传感器的计时修正***
JP2005333513A (ja) 通信システム
JP6806748B2 (ja) 通信システム、送信装置、通信方法、および、送信方法
JP2018152643A (ja) 調歩同期式シリアルデータ通信装置のデータ受信回路
JP2901392B2 (ja) 送受信システム
KR20160118049A (ko) 전자 장치, 이의 비동기 방식 데이터 전송 방법 및 광학 이미지 안정화 모듈
JP2538682B2 (ja) 基準クロック源自動切替え方式
JP2004247856A (ja) データ受信装置及びデータ送受信方法
JPS5922479A (ja) フアクシミリ装置
JPH0420027A (ja) 同期合わせ回路
JP2004104410A (ja) 差動式伝送線装置
JP5241625B2 (ja) シリアル通信システム
JP2014222847A (ja) 通信システム
JP2017211835A (ja) データ転送システム、画像処理装置、及びデータ転送装置とその制御方法
JP2013255088A (ja) シリアル通信装置
JP2012124824A (ja) データ送信装置及びデータ転送装置並びにデータ転送方法