CN101919228B - 发送装置、接收装置以及通信*** - Google Patents

发送装置、接收装置以及通信*** Download PDF

Info

Publication number
CN101919228B
CN101919228B CN2009801008972A CN200980100897A CN101919228B CN 101919228 B CN101919228 B CN 101919228B CN 2009801008972 A CN2009801008972 A CN 2009801008972A CN 200980100897 A CN200980100897 A CN 200980100897A CN 101919228 B CN101919228 B CN 101919228B
Authority
CN
China
Prior art keywords
signal
bit rate
training
dispensing device
receiving system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801008972A
Other languages
English (en)
Other versions
CN101919228A (zh
Inventor
秋田浩伸
小沢诚一
石曾根洋平
三浦贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Publication of CN101919228A publication Critical patent/CN101919228A/zh
Application granted granted Critical
Publication of CN101919228B publication Critical patent/CN101919228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种结构简单，且能准确地执行变更后的比特速率的确认的发送装置、接收装置、通信***。在通信***(1)中，当发送装置(2)中串行数据信号(Sdata)的比特速率被变更时，将在时钟周期的规定倍数期间为规定值的串行数据信号(Sdata)发送至接收装置(3)。然后，在接收到该串行数据信号(Sdata)的接收装置(3)中，在判断为串行数据信号(Sdata)是在时钟周期的规定倍数期间为规定值的情况下，转入从发送装置(2)接收训练数据(Tdata)而确认变更后的比特速率的处理。

Description

发送装置、接收装置以及通信***
技术领域
本发明涉及发送装置、接收装置及具备它们的通信***。 
背景技术
以往，时钟数据恢复(CDR：Clock Data Recovery)技术已为人所知。在该CDR技术中，在发送装置与接收装置之间设置有单向的高速串行信号线及低速控制信号线的***中，通过高速串行信号线将嵌入了时钟的串行数据信号从发送装置发送，在接收装置中，基于串行数据信号来进行数据及时钟的恢复。然后，将已恢复的时钟(恢复时钟)再生，进行数据与时钟的边缘的相位比较而进行相位调整，由此来取得正确的数据。 
可是，当从发送装置发送的串行数据信号的比特速率被变更时，在接收装置中会再生出异常的时钟，取得错误的数据。为了解决这种问题，在接收装置中，实施对从发送装置发送过来的变更后的比特速率进行确认的处理，在发送装置中，在该处理之后将含有变更后的比特速率的串行数据信号发送至接收装置。 
为了实施上述处理，在发送装置与接收装置之间，需要收发用来通知比特速率的变更等的指令。于是，例如非专利文献1中所记载的DisplayPort中，设置了高速串行信号线和可双向通信的低速控制信号线。在该文献1所记载的DisplayPort中，可以利用双向通信的控制信号线来收发用于确认比特速率的指令。 
〔非专利文献1〕“VESA DisplayPort Standard”、图1-1、图3-10、[online]、2008年1月11日、Video Electronics Standards Association、[2008年11月4日检索]、因特网<URL：https://fs16.formsite.com/VESA/form608559305/secure_index.html>。 
然而，在上述现有技术中，需要用于实现双向通信的控制电路，导 致电路规模增大，同时，存在如下问题：必须设定使得从发送装置及接收装置发送来的信号(指令)不会在传输线路上发生冲突的复杂的协议。对此，虽然有的是采用了分别设置从发送装置到接收装置、以及从接收装置到发送装置的方向的2条控制信号线的结构，但控制信号线的增加会牵涉到成本及功率增加，因此不是优选。 
发明内容
本发明是为了解决上述问题而完成的，其目的在于，提供一种结构简单且能准确确认变更后的比特速率的发送装置、接收装置、以及通信***。 
本发明的通信***，其特征在于，具备以下的发送装置和接收装置。即，本发明的发送装置，其特征在于，所述发送装置具备：信号发送部，其将嵌入有时钟的串行数据信号发送至接收装置；以及变更通知发送指示部，其在信号发送部所要发送的串行数据信号的比特速率被变更时，将控制信号输出至信号发送部，以使得通过信号发送部向接收装置发送在时钟周期的规定倍数期间为规定值的串行数据信号；以及训练数据生成部，其在由变更通知发送指示部输出了控制信号之后，生成用于在接收装置中确认变更后的比特速率的训练数据，通过信号发送部将该训练数据发送至接收装置。 
此外，本发明的接收装置，其特征在于，所述接收装置具备：信号接收部，其从发送装置接收嵌入有时钟的串行数据信号；接收信号规定值判断部，其判断由信号接收部接收到的串行数据信号是否在时钟周期的规定倍数期间为规定值；以及时钟恢复部，当通过接收信号规定值判断部判断为串行数据信号是规定值时，所述时钟恢复部从发送装置接收用于确认变更后的比特速率的训练数据，确认变更后的比特速率。 
在具备上述的发送装置及接收装置的通信***中，在发送装置中串行数据信号的比特速率被变更时，将在时钟周期的规定倍数期间为规定值的串行数据信号发送至接收装置。然后，在接收到该串行数据信号的接收装置中，在判断为串行数据信号是在时钟周期的规定倍数期间为规定值的情况下，转入从发送装置接收训练数据而确认变更后的比特速率的处理。因 此，在接收装置中，即使未从发送装置接收到表示比特速率变更的信号，仍可通过接收串行数据信号来辨识出比特速率的变更，可以转入确认变更后的比特速率的处理。因此，即使不增加控制信号线、不能进行双向通信，仍可通过现有的简单结构来准确地进行变更后的比特速率的确认。 
此外，本发明的通信***，其特征在于，具备以下的发送装置和接收装置。即，本发明的发送装置，其特征在于，还具备训练开始判断部，其从接收装置接收并输入训练开始请求信号，该训练开始请求信号表示从接收装置请求用于确认变更后的比特速率的训练数据；在通过训练开始判断部从接收装置接收到训练开始请求信号的情况下，训练数据生成部通过信号发送部将训练数据发送至接收装置。 
此外，本发明的接收装置，其特征在于，还具备训练开始信号请求部，当通过接收信号规定值判断部判断为，串行数据信号在时钟周期的规定倍数期间为规定值的情况下，所述训练开始信号请求部发送请求用于确认变更后的比特速率的训练数据的训练开始请求信号，而向发送装置请求训练数据。 
在具备上述的发送装置及接收装置的通信***中，接收装置在判断为串行数据信号为规定值，即确认了比特速率的变更之后，将训练开始请求信号发送至发送装置，发送装置接收该训练开始请求信号后将训练数据发送至接收装置。由此，在接收装置中准确地识别比特速率的变更后，发送装置将训练数据发送至接收装置。因此，可以防止接收装置识别到比特速率的变更之前，发送装置就错误地发送训练数据或变更后的比特速率的数据。 
此外，本发明的通信***，其特征在于，具备以下的发送装置和接收装置。即，其特征在于，当通过训练开始判断部从接收装置接收到了表示变更后的比特速率确认完成的训练完成信号时，本发明的发送装置中所含的信号发送部将变更后的比特速率的串行数据信号发送至接收装置。 
此外，特征在于，本发明的接收装置中所包含的训练开始信号请求部输入完成通知信号，该完成通知信号由时钟恢复部输出、表示变更后的比特速率的确认已经完成，训练开始信号请求部根据该完成通知信号， 将训练完成信号发送至发送装置，向发送装置通知变更后的比特速率的确认完成。 
在具备上述的发送装置及接收装置的通信***中，接收装置将表示比特速率确认完成的训练完成信号发送至发送装置，发送装置在接收到该训练完成信号后，发送变更后的比特速率的串行数据信号。因此，可以防止比特速率确认完成之前，发送装置错误地发送变更后的比特速率的串行数据信号至接收装置。 
此外，本发明的发送装置，其特征在于，还具备比特速率判断部，该比特速率判断部输入并行数据信号，判断该并行数据信号的比特速率是否有变化，如果判断为并行数据信号的比特速率有变化，则将比特速率变化信息输出至变更通知发送指示部；当从比特速率判断部收取到比特速率变化信息时，变更通知发送指示部将控制信号输出至信号发送部。 
此外，在本发明的发送装置中，可以通过相位同步电路(PLL)来构成比特速率判断部。此时，优选为将相位同步电路的锁定信号用作比特速率变化信息。 
根据本发明，可以实现结构简单且能准确确认变更后的比特速率。 
附图说明
图1是本实施方式的通信***的结构图。 
图2是数据及时钟的恢复的一例的时序图。 
图3是通信***的处理的序列图。 
图4是变形例的信号线的结构的图示。 
标号说明 
1：通信*** 
2：发送装置 
3：接收装置 
21：比特速率判断部 
22：变更通知信号指示部(变更通知发送指示部) 
23：训练开始判断部 
24：训练数据生成部 
25：信号发送部 
31：信号接收部 
32：接收信号规定值判断部 
33：时钟恢复部 
34：训练开始信号请求部 
Sdata：串行数据信号 
Snoti：控制信号 
Tdata：训练数据 
Treq：训练开始请求信号 
Tend：完成通知信号 
RTend：训练完成信号 
具体实施方式
以下，参照附图，详细说明用于实施本发明的最佳方式。此外，在附图说明中，对同一要素标注同一符号，并省略重复说明。 
图1是本实施方式的通信***的结构图。该图所示的通信***1具备发送装置2、接收装置3。发送装置2及接收装置3通过高速串行信号线R1及比该高速串行信号线R1低速的控制信号线R2连接。此外，高速串行信号线R1是将从发送装置2发送的信号传输给接收装置3的信号线。此外，低速控制信号线R2是将从接收装置3发送的信号传输给发送装置2的信号线。 
发送装置2具备比特速率判断部21、变更通知信号指示部22、训练开始判断部23、训练数据生成部24、信号发送部25。发送装置2是向接收装置3发送例如图像(影像)数据的装置。 
将输入至发送装置2的并行数据信号Pdata输入给比特速率判断部21，由比特速率判断部21判断该并行数据信号Pdata的比特速率，将与该比特速率相关的比特速率信息Sclock输出至信号发送部25。此外，比特速率判断部21判断并行数据信号Pdata的比特速率是否有变化，当判断为并行数 据信号Pdata的比特速率有变化时，将比特速率变化信息Schange输出至变更通知信号指示部22。此外，并行数据信号Pdata通过由多条信号线构成的信号线(并行总线)而被输入至发送装置2，在1条信号线中所发送的数据不限于每1时钟为1比特，也可以是每1时钟为多个比特。 
变更通知信号指示部22输入从比特速率判断部21输出的比特速率变化信息Schange，将控制信号Snoti输出至信号发送部25，该控制信号Snoti控制为使得发送至接收装置3的串行数据信号Sdata在时钟周期的规定倍数期间成为规定值。 
训练开始判断部23接收并输入从接收装置3经由控制信号线R2发送的训练开始请求信号Treq，根据该训练开始请求信号Treq而判断为训练开始，将训练开始信号Tstart输出至训练数据生成部24。此外，训练开始判断部23接收并输入从接收装置3经由控制信号线R2发送的训练完成信号RTend，将该训练完成信号RTend经由训练数据生成部24输出至信号发送部25。此外，关于训练，将在后面介绍。 
训练数据生成部24输入从训练开始判断部23输出的训练开始信号Tstart，与该训练开始信号Tstart对应地，将训练用的训练数据Tdata输出至信号发送部25。具体而言，训练用的训练数据Tdata是对应于比特速率的信号，例如是“1”和“0”以[1010…」的方式连续的数据(训练模式)。 
将输入至发送装置2的并行数据信号Pdata输入给信号发送部25，信号发送部25根据从比特速率判断部21输出的比特速率信息Sclock而将并行数据信号Pdata转换成串行数据信号Sdata，经由高速串行信号线R1而发送至接收装置3。此外，信号发送部25输入从变更通知信号指示部22输出的控制信号Snoti，根据该控制信号Snoti来生成在时钟周期的规定倍数期间为规定值的串行数据信号Sdata，经由高速串行信号线R1而发送至接收装置3。具体而言，信号发送部25将串行数据信号Sdata设定为在时钟周期的规定倍数期间成为例如低电平。根据所构成的***来适当设定规定倍数的期间，例如在串行数据信号的低电平的最大期间被设定为时钟的6个周期的情况下，设定为该6个周期的几倍左右。 
此外，信号发送部25输入从训练数据生成部24输出的训练数据Tdata，由此来停止串行数据信号Sdata的发送，将训练数据Tdata经由高速串行信号线R1发送至接收装置3。此外，信号发送部25经由训练数据生成部24输入了从训练开始判断部23输出的训练完成信号RTend时，停止发送训练数据Tdata，再次发送串行数据信号Sdata。 
接收装置3构成为包含信号接收部31、接收信号规定值判断部32、时钟恢复部33、训练开始信号请求部34。接收装置3从发送装置2接收图像数据然后输出图像数据。接收装置3例如构成了LCD(Liquid CrystalDisplay)面板的一部分。 
信号接收部31接收并输入从发送装置2经由高速串行信号线R1发送的串行数据信号Sdata，基于从时钟恢复部33输出的恢复时钟Rclock(后述)，从该串行数据信号Sdata中取得数据而生成并行接收数据RPdata。具体而言，信号接收部31使用恢复时钟Rclock所示的时钟，从串行数据信号Sdata中取得正确的数据，将该取得的数据及时钟生成为并行接收数据RPdata。该并行接收数据RPdata例如作为图像数据而被输出至LCD的显示部。此外，信号接收部31将所输入的串行数据信号Sdata作为判断信号Rsignal而输出至接收信号规定值判断部32。 
接收信号规定值判断部32输入从信号接收部31输出的判断信号Rsignal，基于该判断信号Rsignal判断串行数据信号Sdata是否在时钟周期的规定倍数期间为规定值。当判断为串行数据信号Sdata是规定值时，接收信号规定值判断部32将训练开始信号RTstart输出至时钟恢复部33及训练开始信号请求部34。 
时钟恢复部33接收并输入从发送装置2经由高速串行信号线R1发送的内嵌有时钟的串行数据信号Sdata，从该输入的串行数据信号Sdata中恢复再生出恢复时钟Rclock。具体而言，参照图2来进行说明。图2是数据及时钟的恢复的一例的时序图。如该图所示，时钟恢复部34对所恢复的恢复时钟的边缘(图中箭头部分)与数据的边缘进行相位比较，由此来调整相位，再生出与数据的比特速率相同的时钟频率。恢复时钟Rclock在信号接收部31中被当作用于由串行数据信号Sdata生成并行接收信号RPdata的采样时钟来使用。 
此外，当从接收信号规定值判断部32输出了训练开始信号RTstart时，时钟恢复部33输入该训练开始信号RTstart，切换成训练模式。然后，时钟恢复部33接收并输入从发送装置2经由高速串行信号线R1发送的训练数据Tdata，基于该训练数据Tdata来实施训练。所谓训练，是指通过识别训练数据Tdata所表示的训练模式(例如“1010…”)而适应于变更后的比特速率的串行数据信号Sdata的学习过程。当训练完成时，时钟恢复部33向训练开始信号请求部34输出表示训练完成的完成通知信号Tend。 
训练开始信号请求部34输入从接收信号规定值判断部32输出的训练开始信号RTstart，根据该训练开始信号RTstart而将训练开始请求信号Treq经由控制信号线R2发送至发送装置2。此外，训练开始信号请求部34输入从时钟恢复部33输出的完成通知信号Tend，根据该完成通知信号Tend而将训练完成信号RTend经由控制信号线R2发送至发送装置2。 
接下来，说明包括具有上述结构的发送装置2及接收装置3的通信***1的处理。图3是通信***的处理的序列图。 
在图3中，首先，通过比特速率判断部21检测发送装置2的信号发送部25所要发送的串行数据信号Sdata的比特速率的变更(S01)。然后，在比特速率被变更时，通过信号发送部25向接收装置3发送在时钟周期的规定倍数期间为规定值的串行数据信号Sdata(S02)。 
接着，通过接收装置3的信号接收部31接收串行数据信号Sdata，基于所接收到的串行数据信号Sdata，通过接收信号规定值判断部32来判断串行数据信号Sdata是否在时钟周期的预定倍数期间为规定值(S03)。 
若判断为串行数据信号Sdata是规定值，则通过训练开始信号请求部34向发送装置2发送训练开始请求信号Treq，该训练开始请求信号Treq请求用于确认变更后的比特速率的训练数据Tdata(S04)。 
由发送装置2的训练开始判断部23接收从接收装置3发送的训练开始请求信号Treq(S05)，根据该训练开始请求信号Treq，通过信号发送部25将训练数据Tdata发送至接收装置3(S06)。然后，通过接收装置3的时钟恢复部33接收从发送装置2发送的训练数据Tdata，进行比特速率的确认(S07)。然后，在时钟恢复部33完成了训练之后，通过训练开始信 号请求部34发送训练完成信号RTend至发送装置2(S08)。 
以上，在含有本实施方式的发送装置2及接收装置3的通信***1中，在发送装置2中串行数据信号Sdata的比特速率被变更时，将在时钟周期的规定倍数期间为规定值的串行数据信号Sdata发送至接收装置3。然后，在接收到该串行数据信号Sdata的接收装置3中，在判断为串行数据信号Sdata是在时钟周期的规定倍数期间为规定值的情况下，转入从发送装置2接收训练数据Tdata而确认变更后的比特速率的处理。因此，在接收装置3中，即使没有通过别的路径从发送装置2接收到表示比特速率变更的信号，仍可以通过接收串行数据信号Sdata来识别比特速率的变更，转入确认变更后的比特速率的处理。因此，即使不增加控制信号线、不能进行双向通信，仍可通过现有的简单结构来准确地进行变更后的比特速率的确认。 
此外，接收装置3确认了串行数据信号Sdata是规定值，即确认了比特速率的变更之后，将训练开始请求信号Treq发送至发送装置2，发送装置2接收该训练开始请求信号Treq之后将训练数据Tdata发送至接收装置3。由此，在接收装置3中准确地识别出比特速率的变更之后，发送装置2将训练数据Tdata发送至接收装置3。因此，可以防止在接收装置3识别到比特速率的变更之前，发送装置2错误地发送训练数据Tdata。 
此外，接收装置3将表示比特速率确认完成的训练完成信号RTend发送至发送装置2，发送装置2在接收到该训练完成信号RTend后，发送含有变更后的比特速率的串行数据信号Sdata。因此，可以防止比特速率确认完成之前，发送装置2错误地将变更后的比特速率的串行数据信号Sdata发送至接收装置3。 
此外，本发明不限定于上述实施方式。例如，虽然在上述实施方式中通过比特速率判断部21来检测比特速率变化而判断比特速率的变更，但也可以是发送装置2接收表示比特速率变更的通知，由此检测出比特速率的变更。 
此外，在上述实施方式中，比特速率判断部21也可由PLL(PhaseLocked Loop：相位同步电路)所构成。此情况下，可以利用PLL的锁定判定功能，将PLL的锁定信号用作比特速率变化信息。在PLL中，当所 输入的并行数据信号Pdata的比特速率被变更时，成为未锁定状态。PLL中的未锁定状态的侦测为公知技术，故省略说明，但例如可以为如下方法。在PLL中的相位比较器(PD：Phase Detector)中，将所输入的并行数据信号Pdata中所内嵌的时钟，与从VCO(Voltage Controlled Oscillator：电压控制振荡器)输出的时钟的相位进行比较，例如，在并行数据信号Pdata中内嵌的时钟中持续出现高电平或低电平的状态时，或在仅输入了从VCO输出的时钟时，检测出未锁定状态而判断为数据速率被变更。然后，当判断出并行数据信号Pdata的比特速率有变化(检测到未锁定状态)时，相位比较器向变更通知信号指示部22输出比特速率变化信息Schange。 
此外，作为发送装置2所发送的规定值的序列数据Sdata，除了作为普通数据发送状态的0或1的状态以外，在差动信号对是同电位的状态、或两者都是高阻抗的状态、公共电压有很大不同的状态下，也可在接收装置3中识别出分辨率的变更，因此可作为本发明的实施例而应用。甚至，在知道如果发送规定值的序列数据Sdata达规定期间，则接收装置3肯定会输出RTstart的情况下，发送装置2也可以在发送规定值的串行数据Sdata达规定期间之后，在收到Treq之前即输出Tdata。 
此外，虽然在上述实施方式中是通过高速串行信号线R1及低速控制信号线R2将发送装置2及接收装置3连接，但是也可以为例如图4所示的结构。图4所示的信号线R3在第1信号线R4上串联地连接有2个电容C1及电容C2。并且，在该第1信号线L4的电容C1与电容C2之间，分别连接着，连接至发送装置2的第2信号线R5及连接至接收装置3的第2信号线R6的各自的一端。在第2信号线R5上串联地连接了电感器L1。此外，在第2信号线R6上串联地连接了电感器L2。通过这种结构，在1条信号线R3中，可从发送装置3向接收装置4发送串行数据信号Sdata，并且可从接收装置3向发送装置2发送控制信号等。此外，亦可取代电感器L1、L2而改为连接电阻元件。 
此外，虽然在上述实施方式中是设计成有线通信，但也可适用于无线通信。 

Claims (9)

1.一种发送装置，其特征在于，所述发送装置具备：
信号发送部，其将嵌入有时钟的串行数据信号发送至接收装置；
变更通知发送指示部，其在所述信号发送部所要发送的串行数据信号的比特速率被变更时，将控制信号输出至所述信号发送部，以使得通过所述信号发送部向所述接收装置发送在所述时钟周期的规定倍数期间为规定值的串行数据信号；
训练数据生成部，其在由所述变更通知发送指示部输出了所述控制信号之后，生成用于在所述接收装置中确认变更后的比特速率的训练数据，通过所述信号发送部将该训练数据发送至所述接收装置；以及
训练开始判断部，其从所述接收装置接收并输入训练开始请求信号，该训练开始请求信号表示从所述接收装置请求用于确认所述变更后的比特速率的所述训练数据，并将训练开始信号输出至所述训练数据生成部，
在从所述训练开始判断部接收到了所述训练开始信号的情况下，所述训练数据生成部通过所述信号发送部将所述训练数据发送至所述接收装置。
2.根据权利要求1所述的发送装置，其特征在于，在通过所述训练开始判断部从所述接收装置接收到了表示所述变更后的比特速率确认完成的训练完成信号时，所述信号发送部将所述变更后的比特速率的串行数据信号发送至所述接收装置。
3.根据权利要求1或2所述的发送装置，其特征在于，
该发送装置还具备比特速率判断部，该比特速率判断部输入并行数据信号，判断该并行数据信号的比特速率是否有变化，如果判断为所述并行数据信号的比特速率有变化，则将比特速率变化信息输出至所述变更通知发送指示部；
所述变更通知发送指示部在从所述比特速率判断部接收到了所述比特速率变化信息的情况下，将所述控制信号输出至所述信号发送部。
4.根据权利要求3所述的发送装置，其特征在于，所述比特速率判断部由相位同步电路(PLL)构成。
5.根据权利要求4所述的发送装置，其特征在于，将所述相位同步电路的锁定信号用作所述比特速率变化信息。
6.一种接收装置，其特征在于，所述接收装置具备：
信号接收部，其从发送装置接收嵌入有时钟的串行数据信号；
接收信号规定值判断部，其判断由所述信号接收部接收到的所述串行数据信号是否在所述时钟周期的规定倍数期间为规定值；
时钟恢复部，当通过所述接收信号规定值判断部判断为所述串行数据信号是规定值时，该时钟恢复部输入从所述接收信号规定值判断部输出的训练开始信号，然后，该时钟恢复部从所述发送装置接收用于确认变更后的比特速率的训练数据，确认所述变更后的比特速率；以及
训练开始信号请求部，在通过所述接收信号规定值判断部判断为所述串行数据信号在所述时钟周期的规定倍数期间为规定值的情况下，所述训练开始信号请求部输入从所述接收信号规定值判断部输出的训练开始信号，根据该训练开始信号，发送请求用于确认所述变更后的比特速率的训练数据的训练开始请求信号，向所述发送装置请求所述训练数据。
7.根据权利要求6所述的接收装置，其中，所述训练开始信号请求部输入完成通知信号，该完成通知信号由所述时钟恢复部输出，表示所述变更后的比特速率的确认已经完成，所述训练开始信号请求部根据该完成通知信号，将训练完成信号发送至所述发送装置，向所述发送装置通知所述变更后的比特速率的确认完成。
8.一种通信***，其特征在于，所述通信***具备：根据权利要求1所述的发送装置、和根据权利要求6所述的接收装置。
9.一种通信***，其特征在于，所述通信***具备：根据权利要求2所述的发送装置、和根据权利要求7所述的接收装置。
CN2009801008972A 2008-11-05 2009-10-27 发送装置、接收装置以及通信*** Active CN101919228B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-284519 2008-11-05
JP2008284519 2008-11-05
PCT/JP2009/068405 WO2010053021A1 (ja) 2008-11-05 2009-10-27 送信装置、受信装置、及び通信システム

Publications (2)

Publication Number Publication Date
CN101919228A CN101919228A (zh) 2010-12-15
CN101919228B true CN101919228B (zh) 2013-02-27

Family

ID=42152830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801008972A Active CN101919228B (zh) 2008-11-05 2009-10-27 发送装置、接收装置以及通信***

Country Status (8)

Country Link
US (1) US8363771B2 (zh)
EP (1) EP2211524B1 (zh)
JP (1) JP5374514B2 (zh)
KR (1) KR101307101B1 (zh)
CN (1) CN101919228B (zh)
ES (1) ES2394262T3 (zh)
TW (1) TWI472208B (zh)
WO (1) WO2010053021A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5961345B2 (ja) * 2011-03-31 2016-08-02 ラピスセミコンダクタ株式会社 通信装置、制御信号生成方法、シャッターメガネ、及び通信システム
JP5901133B2 (ja) * 2011-03-31 2016-04-06 ラピスセミコンダクタ株式会社 受信機、シャッターメガネ、及び通信システム
KR102011953B1 (ko) * 2012-11-28 2019-08-19 엘지디스플레이 주식회사 데이터 비트 뎁쓰 검출 방법과 이를 이용한 표시장치의 인터페이스 장치
US9479446B2 (en) * 2013-09-11 2016-10-25 Nec Corporation Hitless service in a variable rate optical transponder
JP5805725B2 (ja) * 2013-10-04 2015-11-04 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信システムおよび画像表示システム
JP6034273B2 (ja) * 2013-10-04 2016-11-30 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信システムおよび画像表示システム
JP5799320B1 (ja) * 2014-03-31 2015-10-21 株式会社アクセル 画像データ伝送制御方法及び画像表示処理装置
US9800398B2 (en) * 2014-12-09 2017-10-24 Mediatek Inc. Apparatus and method for transmitting and receiving data
JP6580346B2 (ja) 2015-03-04 2019-09-25 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム
KR101701623B1 (ko) * 2015-07-09 2017-02-13 라인 가부시키가이샤 VoIP 통화음성 대역폭 감소를 은닉하는 시스템 및 방법
WO2017199603A1 (ja) * 2016-05-17 2017-11-23 ソニー株式会社 通信システムおよび送信装置
CN108762103A (zh) * 2018-05-08 2018-11-06 安徽众家云物联网科技有限公司 一种智能家电互联互通云服务***
JP6806748B2 (ja) * 2018-10-01 2021-01-06 ファナック株式会社 通信システム、送信装置、通信方法、および、送信方法
JP7280587B2 (ja) * 2018-10-24 2023-05-24 ザインエレクトロニクス株式会社 受信装置および送受信システム
JP7240503B2 (ja) * 2019-03-11 2023-03-15 テレフオンアクチーボラゲット エルエム エリクソン（パブル） Ｐｌｍｎレート制御のための方法及び装置
CN111258295A (zh) * 2020-01-15 2020-06-09 重庆长安汽车股份有限公司 验证大数据采集和上传准确性的***及方法
CN113345359A (zh) * 2020-03-03 2021-09-03 硅工厂股份有限公司 用于驱动显示装置的数据处理装置、数据驱动装置和***
CN115982087B (zh) * 2023-02-20 2023-09-19 中科可控信息产业有限公司 信号传输方法、计算机设备和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1478119A2 (en) * 2003-05-16 2004-11-17 Samsung Electronics Co., Ltd. Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus user for the method
US7149825B2 (en) * 2003-08-08 2006-12-12 Hewlett-Packard Development Company, L.P. System and method for sending data at sampling rate based on bit transfer period
CN101194479A (zh) * 2005-06-13 2008-06-04 Nxp股份有限公司 电子设备、用于帧同步的方法以及移动设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079849A (ja) * 1983-10-06 1985-05-07 Nec Corp プログラマブル変復調装置
JPS61101136A (ja) * 1984-10-24 1986-05-20 Fujitsu Ten Ltd 同期信号作成方式
JPH01188060A (ja) * 1988-01-21 1989-07-27 Fujitsu Ltd 調歩同期伝送の自動伝送速度設定方式
JPH0646073A (ja) * 1992-07-24 1994-02-18 Nec Corp マルチポイント通信システム
JPH0690269A (ja) 1992-09-09 1994-03-29 Canon Inc データ伝送方法
DE4308418A1 (de) * 1993-03-17 1994-09-22 Elsa Gmbh Bitratenerkennung
JPH06291809A (ja) * 1993-04-05 1994-10-18 Seiko Epson Corp データ通信装置
JPH07162401A (ja) * 1993-12-07 1995-06-23 Matsushita Electric Ind Co Ltd 通信装置
KR0136048B1 (ko) * 1994-12-23 1998-06-01 구자홍 동기신호 검출장치
US6760596B1 (en) * 1999-12-03 2004-07-06 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for bit-rate adaptation to improve coverage
JP4639420B2 (ja) * 2000-03-08 2011-02-23 ソニー株式会社 信号伝送装置および信号伝送方法
CN1708955B (zh) * 2002-12-26 2012-07-25 松下电器产业株式会社 数据传输设备、数据传输***以及方法
KR100547831B1 (ko) * 2003-06-18 2006-01-31 삼성전자주식회사 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치
CN100555913C (zh) * 2004-02-16 2009-10-28 日本电信电话株式会社 比特率自动控制电路
JP4456432B2 (ja) * 2004-08-02 2010-04-28 富士通株式会社 基準信号を用いて同期伝送を行う装置および方法
KR100603180B1 (ko) * 2004-08-06 2006-07-20 학교법인 포항공과대학교 주파수 트래킹 기법을 이용한 씨모오스 버스트 모드 클럭데이터 복원 회로
JP4838143B2 (ja) * 2004-11-17 2011-12-14 シャープ株式会社 送信装置
US8189729B2 (en) * 2005-08-03 2012-05-29 Altera Corporation Wide range and dynamically reconfigurable clock data recovery architecture
JP4191206B2 (ja) * 2006-06-08 2008-12-03 エーユー オプトロニクス コーポレイション 画像表示システム、および画像表示装置
US8831140B2 (en) * 2007-03-16 2014-09-09 Altera Corporation Protocol-agnostic automatic rate negotiation for high-speed serial interface in a programmable logic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1478119A2 (en) * 2003-05-16 2004-11-17 Samsung Electronics Co., Ltd. Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus user for the method
US7149825B2 (en) * 2003-08-08 2006-12-12 Hewlett-Packard Development Company, L.P. System and method for sending data at sampling rate based on bit transfer period
CN101194479A (zh) * 2005-06-13 2008-06-04 Nxp股份有限公司 电子设备、用于帧同步的方法以及移动设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US7149825B2B2 2006.12.12

Also Published As

Publication number Publication date
EP2211524B1 (en) 2012-07-11
JPWO2010053021A1 (ja) 2012-04-05
KR20110081053A (ko) 2011-07-13
TWI472208B (zh) 2015-02-01
EP2211524A4 (en) 2011-06-08
EP2211524A1 (en) 2010-07-28
KR101307101B1 (ko) 2013-09-11
WO2010053021A1 (ja) 2010-05-14
US20100266080A1 (en) 2010-10-21
TW201108691A (en) 2011-03-01
JP5374514B2 (ja) 2013-12-25
ES2394262T3 (es) 2013-01-30
CN101919228A (zh) 2010-12-15
US8363771B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
CN101919228B (zh) 发送装置、接收装置以及通信***
US8074125B2 (en) Apparatus and method for transmitting and receiving data bits
CN101194419A (zh) 用于时钟恢复的模式相关相位检测器
CN102103847B (zh) 时钟数据恢复电路和用于显示装置的数据传输设备及其方法
CN101510778B (zh) 用于实现数字锁相环的***和方法
CN101459504B (zh) 通信***、接收装置和接收方法
EP0059724A1 (en) SELF SYNCHRONIZING DATA TRANSMISSION SYSTEM.
JPH07264250A (ja) シリアルデータ伝送装置
CN101729237A (zh) 串行信号接收装置、串行发送***、和串行发送方法
KR100998773B1 (ko) 역직렬화 타이밍 신호들을 생성하기 위한 시스템 및 방법
CN104253621B (zh) 数据接收器及数据接收方法
CN110930929B (zh) 一种信号处理方法、时序控制器及显示装置
CN201860341U (zh) 一种帧同步器
CN113098518B (zh) 一种带编解码的固定延时串行收发器及控制方法
CN206379950U (zh) 一种误码仪***
KR100899781B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
CN102087757B (zh) 电子不停车收费路侧单元的信号下行方法和装置
JP4335101B2 (ja) シリアル信号送信装置、シリアル信号受信装置、シリアル伝送装置、シリアル伝送方法
CN104009825A (zh) 一种用于etc***的fm0编码数据的解码装置
CN101577542B (zh) 一种基于开关电容比较电路的时钟恢复方法和电路
CN101789857B (zh) 同步判定装置、包含此同步判定装置的接收装置及接收方法
CN117595861A (zh) 一种用于高速数字信号的采集与数据处理***
US20100052754A1 (en) Input-signal recovery circuit and asynchronous serial bus data reception system using the same
WO2012081000A1 (en) A method and system for signaling by bit manipulation in communication protocols
JP2007288660A (ja) データ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant