TWI463570B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI463570B
TWI463570B TW098135432A TW98135432A TWI463570B TW I463570 B TWI463570 B TW I463570B TW 098135432 A TW098135432 A TW 098135432A TW 98135432 A TW98135432 A TW 98135432A TW I463570 B TWI463570 B TW I463570B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
island
etching
Prior art date
Application number
TW098135432A
Other languages
English (en)
Other versions
TW201034085A (en
Inventor
Hideomi Suzawa
Shinya Sasagawa
Taiga Muraoka
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201034085A publication Critical patent/TW201034085A/zh
Application granted granted Critical
Publication of TWI463570B publication Critical patent/TWI463570B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • G09G2300/0408Integration of the drivers onto the display substrate
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0251Precharge or discharge of pixel before applying new pixel voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

半導體裝置之製造方法
本發明係有關使用氧化物半導體的半導體裝置的製造方法。
近年來,用以使用氧化物半導體來形成薄膜電晶體(也稱為TFT)並將薄膜電晶體應用於電子裝置等的技術備受關注。例如,專利文獻1和專利文獻2揭示了用於使用氧化鋅或In-Ga-Zn-O類的氧化物半導體作為氧化物半導體膜來形成影像顯示裝置等的切換元件的技術。
蝕刻處理是用以處理氧化物半導體的典型技術(見專利文獻3和專利文獻4),但是存有問題。例如,濕式蝕刻不適合於元件的小型化,這是因為濕式蝕刻是各向同性蝕刻。另外,因為在濕式蝕刻中使用化學溶液,所以在可控性上有缺點。另一方面,乾式蝕刻具有小型化和可控性的優點;然而,其缺點在於蝕刻速率慢,使得要花很多時間來進行處理。另外,取決於所使用之裝置,有可能在要被蝕刻的表面中發生變動(variation)。
[參考文獻]
[專利文獻1]日本特開2007-123861。
[專利文獻2]日本特開2007-96055。
[專利文獻3]日本特開2008-41695。
[專利文獻4]日本特開2008-42067。
如此,已經存在一些用以處理氧化物半導體的技術。然而,尚未建立滿足使用氧化物半導體來製造半導體裝置所需的條件的處理技術。
另外,稀有金屬,諸如銦,被使用於氧化物半導體。在包括蝕刻的習知處理技術中,氧化物半導體層的主要部分--其包括所沈積的這種昂貴金屬--被去除和浪費了。因此,難以降低藉由習知處理技術使用氧化物半導體來製造半導體裝置的成本。另外,需要應對資源節約問題的措施。
鑒於上述問題,本發明的目的在於建立一種使用氧化物半導體來製造半導體裝置的處理技術。另外,另一個目的在於提供一種對節約資源有用之用以製造半導體裝置的方法。
根據本發明的一個實施例,利用使用包括氯氣和氧氣的氣體的乾式蝕刻,來處理用做為主動層的島狀氧化物半導體層和覆蓋所述島狀氧化物半導體層的導電層。例如,利用乾式蝕刻來處理導電層以形成源極電極和汲極電極,並利用乾式蝕刻來去除氧化物半導體層的一部分以在所述島狀氧化物半導體層中形成凹陷部分。此時,較佳地,使用包括氧化矽的材料來形成位於島狀氧化物半導體層下方的閘極絕緣層。
替代地,利用濕式蝕刻來處理位於閘極絕緣層上方的氧化物半導體層,以作為島狀氧化物半導體層。
以下說明其細節。
根據本發明的一個實施例,在基板上方形成閘極電極;在閘極電極上方形成閘極絕緣層;在閘極絕緣層上方形成氧化物半導體層;利用濕式蝕刻來處理氧化物半導體層以形成島狀氧化物半導體層;形成導電層以覆蓋島狀氧化物半導體層;利用第一乾式蝕刻來處理導電層以形成源極電極和汲極電極、並利用第二乾式蝕刻來去除島狀氧化物半導體層的一部分,或者利用乾式蝕刻來處理導電層以形成源極電極和汲極電極、並利用所述乾式蝕刻去除島狀氧化物半導體層的一部分。
根據本發明的另一個實施例,在基板上方形成閘極電極;在閘極電極上方形成閘極絕緣層;在閘極絕緣層上方形成第一氧化物半導體層;在第一氧化物半導體層上方形成導電率高於第一氧化物半導體層的導電率的第二氧化物半導體層;利用濕式蝕刻來處理第一氧化物半導體層和第二氧化物半導體層以形成第一島狀氧化物半導體層和第二島狀氧化物半導體層;形成導電層以覆蓋第二島狀氧化物半導體層;利用第一乾式蝕刻來處理導電層以形成源極電極和汲極電極、並利用第二乾式蝕刻來去除第一島狀氧化物半導體層的一部分和第二島狀氧化物半導體層的一部分以在第一島狀氧化物半導體層中形成凹陷部分,或者利用乾式蝕刻來處理導電層以形成源極電極和汲極電極、並且利用該乾式蝕刻來去除第一島狀氧化物半導體層的一部分和第二島狀氧化物半導體層的一部分以在第一島狀氧化物半導體層中形成凹陷部分。
在以上說明中,氧化物半導體層(包括第一氧化物半導體層和第二氧化物半導體層)可以包括銦、鎵、和鋅。另外,可以使用在乾式蝕刻中的蝕刻速率高於氧化物半導體層(包括第一氧化物半導體層和第二氧化物半導體層)所使用之材料的蝕刻速率的材料來形成導電層。
可以使用包括氯的氣體來進行上述乾式蝕刻。在該情況中,包括氧化矽的材料被較佳用於閘極絕緣層而所述包括氯的氣體較佳包括氧。另外,在所述包括氯的氣體中氧的含量可以為15體積%或更多。
另外,可以從濕式蝕刻之後獲得的廢棄溶液中收集金屬元素。
根據本發明的另一個實施例,在基板上方形成閘極電極;在閘極電極上方形成閘極絕緣層;在閘極絕緣層上方形成島狀氧化物半導體層;形成導電層以覆蓋島狀氧化物半導體層;利用使用包括氯和氧的氣體的乾式蝕刻來處理導電層以形成源極電極和汲極電極,並且(與此同時)利用所述乾式蝕刻來去除島狀氧化物半導體層的一部分以在島狀氧化物半導體層中形成凹陷部分。
在以上說明中,氧化物半導體層可以包括銦、鎵、和鋅。另外,可以使用在乾式蝕刻中的蝕刻速率高於氧化物半導體層所使用之材料的蝕刻速率的材料來形成導電層。包括氧化矽的材料被較佳用於閘極絕緣層。在所述包括氯的氣體中氧的含量可以為15體積%或更多。
注意,“蝕刻速率”是指每單位時間被蝕刻的膜的量(所蝕刻的膜的量)。因此,“蝕刻速率高的膜”表示易於被蝕刻的膜,而“蝕刻速率低的膜”表示難以被蝕刻的膜。另外,“可以得到在A層和B層之間的蝕刻選擇性”是指當A層和B層被蝕刻時,A層的蝕刻速率和B層的蝕刻速率之間有足夠的差別,例如,使得A層和B層的其中一個能夠比另一個更大量地被蝕刻。
注意,本說明書中所能使用的氧化物半導體的示例包括InMO3 (ZnO)m (m>0)。此處,“M”為選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)和鈷(Co)的金屬元素或多個金屬元素。例如,當M包括Ga時,只包括Ga,或者除了Ga以外還包括以上金屬元素,例如,M包括Ga和Na、包括Ga和Fe,等等。另外,在以上氧化物半導體中,除了所包括的作為M的元素外,作為雜質元素,還可以包括過渡金屬元素諸如Fe或Ni、或者過渡金屬元素的氧化物。在本說明書中,在以上氧化物半導體之中,作為M至少包括鎵的氧化物半導體被稱作In-Ga-Zn-O類氧化物半導體;在某些情況下,使用所述材料的膜被稱作In-Ga-Zn-O類非單晶膜。
注意,本說明書中的半導體裝置是指所有利用半導體特性而發揮作用的裝置。顯示裝置、半導體電路、和電子裝置全部都是半導體裝置。
根據本發明的一個實施例,利用乾式蝕刻來處理用做 為主動層的島狀氧化物半導體層和覆蓋所述島狀氧化物半導體層的導電層,由此可以將半導體裝置小型化並改善半導體裝置的性能。另外,閘極絕緣層上方的氧化物半導體層被濕式蝕刻而處理成島狀氧化物半導體,從而能夠改善生產量。
另外,利用濕式蝕刻來實施相對不需要控制蝕刻速率的對閘極絕緣層上方的氧化物半導體層的蝕刻,而利用乾式蝕刻來實施需要小型化和控制蝕刻的通道蝕刻(channel-etch),使得能夠在整個製造過程中改善生產量並且實現半導體裝置的更高性能。
另外,當處理氧化物半導體層以具有島狀形狀時採用濕式蝕刻,而氧化物半導體層中所包括的材料諸如銦被從蝕刻之後的廢棄溶液中收集和再利用,從而可以有效使用資源並且可以降低成本。
結合附圖對實施例進行詳細說明。注意,本發明並不限於以下實施例的說明。本領域技術人員易於理解的是,可以在不偏離本發明的範圍和精神的前提下對實施模式和細節作出各種改變。不同實施例的任意結構都可以被適當地組合來實現。注意,相同的部分或者具有相似功能的部分被相同的附圖標記所標注,並且省略其重複說明。
[實施例1]
在本實施例中,參照圖1A到1E來說明用以製造半導體裝置的方法的示例。
首先,在具有絕緣表面的基板200的上方形成閘極電極202,然後,在閘極電極202的上方形成閘極絕緣層204和氧化物半導體層206(見圖1A)。
作為具有絕緣表面的基板200,例如,可以使用被使用於液晶顯示裝置等的、具有可見光透射特性的玻璃基板。玻璃基板較佳為無鹼玻璃基板。作為無鹼玻璃基板,例如,使用玻璃材料諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。另外,作為具有絕緣表面的基板200,也可以使用如下基板:由絕緣體構成的絕緣基板,諸如陶瓷基板、石英基板、或藍寶石基板;由半導體材料諸如矽製成並且表面覆蓋有絕緣材料的半導體基板;由導體諸如金屬或不銹鋼製成並且表面覆蓋有絕緣材料的導電基板;等等。
導電基板被形成於基板200的整個表面上方,然後利用由微影法形成的抗蝕劑遮罩對導電層進行選擇性蝕刻,從而可以形成閘極電極202。此時,為了改善稍後形成的閘極絕緣層204對閘極電極202的覆蓋性並且防止連接斷開,較佳以使閘極電極202的端部具有錐形形狀的方式來蝕刻閘極電極202。注意,閘極電極202包括使用導電層形成的電極和佈線,諸如閘極佈線。
較佳使用低電阻導電材料諸如鋁(Al)或銅(Cu)來形成閘極電極202。注意,在將鋁用於佈線和電極的情況中,當只使用鋁時,鋁具有諸如耐熱性低和易於被腐蝕的缺點;因此,鋁較佳與耐熱導電材料組合使用。
作為耐熱導電材料,可以使用:選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、和鈧(Sc)的元素,包括以上元素作為其成分的合金,包括這些元素的組合的合金膜,或者包括以上元素作為其成分的氮化物。使用此類耐熱導電材料形成的膜和鋁(或銅)層疊起來,從而可以形成佈線和電極。
閘極絕緣層204可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉭膜等形成。替代地,閘極絕緣層204可以使用這些膜的疊層形成。可以藉由濺射法等來形成為厚度為50nm到250nm(含50nm和250nm)的膜。例如,作為絕緣層204,可以藉由濺射法來形成厚度為100nm的氧化矽膜。
注意,在氧化物半導體層206被形成於閘極絕緣層204上方之前,閘極絕緣層204的表面可以受到電漿處理。可以利用電漿處理來去除附著在閘極絕緣層204的表面的灰塵。
可以如此地進行電漿處理,亦即:將惰性氣體諸如氬(Ar)氣導入到真空室中,並且對處理物件(此處是其上形成了閘極絕緣層204的基板200)施加偏壓電壓,從而發生電漿態。在此情況下,在電漿中存在Ar的陽離子和電子,並且Ar的陽離子在陰極方向上(朝向基板200側)被加速。被加速了的Ar的陽離子與閘極絕緣層204的表面碰撞,由此利用濺射法蝕刻閘極絕緣層204的表面從而被改良。作為氬氣的替代,可以使用氦氣。替代地,電漿處理可以在添加了氧、氫、氮、和/或其他類似氣體的氬氣氛圍中進行。作為另一個替代,電漿處理可以在添加了Cl2 、CF4 、和/或其他類似氣體的氬氣氛圍中進行。在某些情況下,上述此類電漿處理也被稱為“反向濺射”。
氧化物半導體層206可以使用In-Ga-Zn-O類非單晶膜來予以形成。例如,藉由使用包括In、Ga、和Zn的氧化物半導體靶材(In2 O3 :Ga2 O3 :ZnO=1:1:1)的濺射,以形成氧化物半導體層206。例如,對於濺射可以採用下列條件:基板200和靶材之間的距離為30mm到500mm;壓力為0.1Pa到2.0Pa;DC電源為0.25kW到5.0kW(當使用直徑為8英寸大小的靶材時);以及氛圍為氬氣氛圍、氧氣氛圍、或氬和氧的混合氛圍。
注意,較佳使用脈衝DC電源,因為可以減少灰塵並且使厚度均勻。另外,在不暴露於空氣中的前提下,執行上述電漿處理然後形成氧化物半導體層206,從而可以防止灰塵或水分附著到閘極絕緣層204和氧化物半導體層206之間的介面。氧化物半導體層206的厚度可以為約5nm到200nm。
作為上述濺射法,可以採用使用高頻電源作為濺射電源的RF濺射法、DC濺射法、在脈衝中施加直流偏壓的脈衝DC濺射法等方法。
替代地,可以使用具有由彼此不同的材料製成的多個靶材的多靶材濺射裝置。在多靶材濺射裝置中,可以在一個處理室中形成不同膜的疊層,或者可以藉由濺射在一個處理室中同時使用多種材料形成一個膜。替代地,也可以採用以下方法:使用在處理室內配置有磁場產生系統的磁控濺射裝置的方法(磁控管濺射法)、使用由微波產生的電漿的ECR濺射法、等等。作為又一個替代,可以採用以下方法:在膜形成時靶材物質和濺射氣體成分相互發生化學反應以形成它們的化合物的反應濺射法、在膜形成時還對基板施加電壓的偏壓濺射法、等等。
接下來,在氧化物半導體層206的上方形成抗蝕劑遮罩208。然後使用抗蝕劑遮罩208對氧化物半導體層206進行選擇性蝕刻,從而形成島狀氧化物半導體層210(見圖1B)。
此處,利用使用ITO07N(由關東化學株式會社製造)或者乙酸、硝酸、和磷酸的混合溶液的濕式蝕刻去除氧化物半導體層206的不需要的部分來形成島狀氧化物半導體層210。注意,在上述蝕刻之後,抗蝕劑遮罩208被去除。另外,用於濕式蝕刻的蝕刻劑不只限於上述溶液,而是只要能使用所述抗蝕劑去除氧化物半導體層206就行。
作為上述蝕刻,較佳使用濕式蝕刻。這是因為藉由濕式蝕刻可以在短時間內均勻地處理大的區域。注意,當採用濕式蝕刻時,可以從蝕刻之後的廢棄溶液中收集和再利用諸如銦的材料。另外,考慮到有效使用資源,較佳使用濕式蝕刻作為上述蝕刻。另一方面,即使在採用乾式蝕刻時,也能夠形成島狀氧化物半導體層210。因此,上述蝕刻並不應排除乾式蝕刻。
接下來,在島狀氧化物半導體層210上方形成導電層212(見圖1C)。
導電層212能夠利用濺射法、真空蒸鍍法等方法,使用包括選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、和鈧(Sc)的元素的金屬、包括任意上述元素作為其成分的合金、或包括以上元素作為其成分的氮化物等材料來形成。注意,在導電層212形成之後執行熱處理(例如,在約200℃到600℃下的熱處理)的情況下,導電層212較佳具有給定的耐熱特性。
例如,可以利用鈦膜的單層結構形成導電層212。替代地,可以利用疊層結構形成導電層212。例如,可以利用鋁膜和鈦膜的疊層結構來形成導電層212。作為又一個替代,可以採用鈦膜、包含釹的鋁膜(Al-Nd)、和鈦膜的三層結構。作為又一個替代,可以利用包含矽的鋁膜的單層結構來形成導電層212。
接下來,在導電層212上方形成抗蝕劑遮罩214a、214b、和214c。然後,選擇性地蝕刻導電層212以形成導電層216a、216b、218,並去除島狀氧化物半導體層210的一部分(靠近其表面的部分)(通道蝕刻),以在島狀氧化物半導體層210中形成凹陷部分220(見圖1D)。
藉由去除島狀氧化物半導體層210的所述一部分所形成的凹陷部分220對應於導電層216a和導電層216b之間的區域。因此,導電層216a用做為電晶體的源極電極和汲極電極的其中一個,而導電層216b用做為源極電極和汲極電極的另一個。如圖1D所示,藉由去除島狀氧化物半導體層210的所述一部分形成了凹陷部分220,由此,導電層216a和導電層216b被彼此無誤地電絕緣開。另外,導電層218用做為電連接諸如電晶體之類元件的佈線。
注意,在上述蝕刻之後,去除抗蝕劑遮罩214a、214b、和214c。
作為此時的蝕刻,較佳採用乾式蝕刻。藉由採用乾式蝕刻,與使用濕式蝕刻的情況相比,佈線結構等可以被小型化。另外,因為採用乾式蝕刻的蝕刻可控性高,所以可以以高可控性進行所述部分島狀氧化物半導體層210的去除(凹陷部分220的形成)。
作為上述乾式蝕刻,具體地,較佳採用使用包括氯的氣體的乾式蝕刻。利用使用包括氯的氣體的蝕刻,與使用無氯的氣體的情況相比,可以減小表面中的蝕刻的偏差。
當加入氧時,上述包括氯的氣體是更佳的。這是因為,藉由使用包括氯和氧的氣體,容易得到閘極絕緣層204和島狀氧化物半導體層210之間的蝕刻選擇性並且還能充分減少對閘極絕緣層204的損害。注意,在此情況中,較佳使用包括諸如氧化矽、氧氮化矽、或氮氧化矽的矽氧化物的材料作為閘極絕緣層204。另外,當蝕刻氣體中的氧含量被設為15體積%或更多時,島狀氧化物半導體層210和閘極絕緣層204之間的蝕刻選擇性變大,從而可以有效減少對閘極絕緣層204的損害。
作為用於乾式蝕刻的氣體,可以使用:氯基氣體,諸如氯化硼(BCl3 )、氯化矽(SiCl4 )、或四氯化碳(CCl4 );氟基氣體,諸如四氟化碳(CF4 )、氟化硫(SF6 )、氟化氮(NF3 )、或三氟甲烷(CHF3 );溴化氫(HBr);氧氣(O2 );添加了諸如氦(He)、或氬(Ar)的稀有氣體的上述氣體中的任意氣體;或者其他類似氣體。也可以使用氯氣(Cl2 )。
另外,作為用於導電層212的材料,較佳使用蝕刻速率高於島狀氧化物半導體層210的蝕刻速率的材料。這是因為當導電層212和島狀氧化物半導體層210被乾式蝕刻同時蝕刻時,讓島狀氧化物半導體層210的蝕刻速率小於導電層212的蝕刻速率,使得島狀氧化物半導體層210可以免於被過度蝕刻。因此,可以防止氧化物半導體層210的消失。
此後,較佳在200℃到600℃下、典型地在300℃到500℃下執行熱處理。此處,在350℃下氮氛圍中進行1小時熱處理。藉由該熱處理,對島狀氧化物半導體層210中所包括的In-Ga-Zn-O類氧化物半導體的原子能級進行重新配置。該熱處理(包括光退火等)是重要的,因為該熱處理能夠釋放變形,這種變形會打斷島狀氧化物半導體層210中的載子傳輸。注意,上述熱處理在時機上沒有特定限制,只要在氧化物半導體層206形成之後執行熱處理即可。
另外,島狀氧化物半導體層210的暴露部分的凹陷部分220可以受到氧自由基處理(oxygen radical treatment)。藉由執行氧自由基處理,島狀氧化物半導體層210為通道形成區的薄膜電晶體可以是正常關斷的。另外,藉由執行自由基處理,可以修復由於蝕刻造成的對島狀氧化物半導體層210的損害。較佳在如下氛圍下執行自由基處理:O2 氛圍;N2 O氛圍;或包括氧的N2 、He、或Ar氛圍等。另外,自由基處理可以在添加了Cl2 和/或CF4 的上述氛圍下執行。注意,較佳以不在基板100側施加偏壓電壓的方式來執行自由基處理。
接下來,形成保護絕緣層222以覆蓋包括閘極電極202、島狀氧化物半導體層210、導電層216a、導電層216b等的薄膜電晶體250(見圖1E)。保護絕緣層222可以藉由濺射法等方法使用包括氮化矽、氧化矽、氮氧化矽、氧氮化矽、氧化鋁、或氧化鉭等材料來形成。
此後,形成各種電極和佈線,從而完成半導體裝置。
如上所述,在本實施例中,利用乾式蝕刻來處理用做為主動層的島狀氧化物半導體層和覆蓋所述島狀氧化物半導體層的導電層,由此可以將半導體裝置小型化並改善半導體裝置的性能。替代地,利用濕式蝕刻將閘極絕緣層上方的氧化物半導體層處理成島狀氧化物半導體層,從而可以改善生產量。換句話說,利用濕式蝕刻執行對閘極絕緣層上方的氧化物半導體層的蝕刻,該蝕刻相對地不需要蝕刻可控性;而利用乾式蝕刻執行通道蝕刻,該蝕刻需要小型化和蝕刻可控制性,從而能夠在整個製造過程中改善生產量並實現半導體裝置的更高性能。另外,當氧化物半導體層被處理以具有島狀形狀時採用濕式蝕刻,並且氧化物半導體層中所包括的材料諸如銦被從蝕刻之後的廢棄溶液中收集和再利用,使得資源可以被有效使用並且成本可以被降低。
根據本實施例,可以以低成本提供具有高特性的半導體裝置。注意,本實施例可以適當地結合任意其他實施例來實施。
[實施例2]
在本實施例中,結合附圖說明與上述實施例的方法不同的用以製造半導體裝置的方法。注意,本實施例中,用以製造半導體裝置的方法的很多步驟與實施例1中的步驟相同。因此省略對相同步驟的重複說明,並在下文中對與實施例1中不同的步驟作出說明。
首先,在具有絕緣表面的基板200的上方形成閘極電極202,然後,在閘極電極202上方形成閘極絕緣層204。此後,在其上層疊氧化物半導體層206和氧化物半導體層207(見圖2A)。
閘極電極202、閘極絕緣層204、和氧化物半導體層206的材料和製造方法可以參考實施例1。
氧化物半導體層207可以使用In-Ga-Zn-O類非單晶膜形成。例如,可以利用使用包括In、Ga、和Zn的氧化物半導體靶材(In2 O3 :Ga2 O3 :ZnO=1:1:1)的濺射法,在氧化物半導體層206上方形成氧化物半導體層207。此時,較佳地,氧化物半導體層207被連續形成使得氧化物半導體層206不被暴露於空氣中。
注意,氧化物半導體層207可以使用用以形成氧化物半導體層206的靶材(In2 O3 :Ga2 O3 :ZnO=1:1:1)。作為濺射條件,例如,溫度可以為20℃到100℃,壓力可以為0.1Pa到2.0Pa,功率可以為250W到3kW(在Φ 為8英寸的情況下)。另外,以40sccm的流速導入氬氣。藉由適當地控制靶材的成分比或其他濺射成形條件,可以控制晶粒的有無、密度等。晶粒的直徑可以為約1nm到10nm。氧化物半導體層207的厚度可以約為2nm到20nm。不用說,當晶粒被包括在膜中時,晶粒的尺寸不會超過膜的厚度。
此處,較佳地,氧化物半導體層206的形成條件不同於氧化物半導體層207的形成條件。例如,在氧化物半導體層206的形成條件中的氧氣對氬氣的流速比大於在氧化物半導體層207的形成條件中的氧氣對氬氣的流速比。具體地,對於氧化物半導體層207的形成條件,採用稀有氣體(氬、氦等)氛圍,或者包括10%或更少的氧氣和90%或更多的稀有氣體的氛圍。對於氧化物半導體層206的形成條件,採用氧氣氛圍,或者氧氣對稀有氣體的流速比為1或更大的氛圍。
注意,氧化物半導體層206和氧化物半導體層207可以使用不同的材料形成。
接下來,在氧化物半導體層207上方形成抗蝕劑遮罩208,並使用抗蝕劑遮罩208選擇性地蝕刻氧化物半導體層206和氧化物半導體層207,從而形成島狀氧化物半導體層210和島狀氧化物半導體層211(見圖2B)。
此處,利用使用ITO07N(由關東化學株式會社製造)或者乙酸、硝酸、和磷酸的混合溶液的濕式蝕刻來去除氧化物半導體層206和氧化物半導體層207的不需要的部分,從而形成島狀氧化物半導體層210和島狀氧化物半導體層211。注意,在上述蝕刻之後,去除抗蝕劑遮罩208。另外,用於濕式蝕刻的蝕刻劑不只限於上述溶液,而是只要能用所述抗蝕劑去除氧化物半導體層206和氧化物半導體層207就行。
作為上述蝕刻,較佳使用濕式蝕刻。這是因為藉由濕式蝕刻可以在短時間內均勻地處理大的區域。注意,當採用濕式蝕刻時,材料諸如銦可以被從蝕刻之後的廢棄溶液中收集和再利用。另外,考慮到有效使用資源,濕式蝕刻被較佳用作上述蝕刻。另一方面,即使當採用乾式蝕刻時,也能夠形成島狀氧化物半導體層210和島狀氧化物半導體層211。因此,上述蝕刻不應排除乾式蝕刻。
接下來,在島狀氧化物半導體層211上方形成導電層212(見圖2C)。導電層212的材料和製造方法可以參考實施例1。
接下來,在導電層212上方形成抗蝕劑遮罩214a、214b、和214c。然後,選擇性地蝕刻導電層212以形成導電層216a、216b、和218;與此同時,蝕刻島狀氧化物半導體層211以形成高導電率的半導體區域215a和215b,並去除島狀氧化物半導體層210的一部分(靠近其表面的部分)(通道蝕刻)(見圖2D)。
由去除島狀氧化物半導體層210的所述一部分所形成的凹陷部分220對應於導電層216a和導電層216b之間的區域,該區域也在高導電率的半導體區域215a和高導電率的半導體區域215b之間。因此,導電層216a用做為電晶體的源極電極和汲極電極的其中一個,而導電層216b用做為源極電極和汲極電極的另一個。
注意,在上述蝕刻之後,去除抗蝕劑遮罩214a、214b、和214c。
作為此時的蝕刻,較佳採用乾式蝕刻。藉由採用乾式蝕刻,與使用濕式蝕刻的情況相比,佈線結構等可以被小型化。另外,因為採用乾式蝕刻的蝕刻可控性高,所以可以以高可控性進行島狀氧化物半導體層210的所述一部分的去除(凹陷部分220的形成)。
作為上述乾式蝕刻,具體地,較佳採用使用包括氯的氣體的乾式蝕刻。藉由使用包括氯的氣體的蝕刻,與使用無氯的氣體的情況相比,可以減小表面中的蝕刻的偏差。
上述包括氯的氣體當加入氧時是更佳的。這是因為,藉由使用包括氯和氧的氣體,容易得到閘極絕緣層204和島狀氧化物半導體層210(還有島狀氧化物半導體層211)之間的蝕刻選擇性並且還能充分減少對閘極絕緣層204的損害。注意,在此情況中,包括諸如氧化矽、氧氮化矽、或氮氧化矽的矽氧化物的材料被較佳用作閘極絕緣層204。另外,當蝕刻氣體中的氧氣含量被設為15體積%或更多時,島狀氧化物半導體層210和閘極絕緣層204之間的蝕刻選擇性變大,從而可以有效減少對閘極絕緣層204的損害。
作為用於乾式蝕刻的氣體,可以使用:氯基氣體,諸如氯化硼(BCl3 )、氯化矽(SiCl4 )、或四氯化碳(CCl4 );氟基氣體,諸如四氟化碳(CF4 )、氟化硫(SF6 )、氟化氮(NF3 )、或三氟甲烷(CHF3 );溴化氫(HBr);氧(O2 );添加了諸如氦(He)、或氬(Ar)的稀有氣體的上述氣體中的任意氣體;或者其他類似氣體。也可以使用氯氣(Cl2 )。
另外,作為用於導電層212的材料,較佳使用蝕刻速率高於島狀氧化物半導體層210和島狀氧化物半導體層211的蝕刻速率的材料。這是因為當導電層212、島狀氧化物半導體層210、和島狀氧化物半導體層211被乾式蝕刻同時蝕刻時,使島狀氧化物半導體層210的蝕刻速率和島狀氧化物半導體層211的蝕刻速率小於導電層212的蝕刻速率,使得島狀氧化物半導體層210可以免於被過度蝕刻。具體地,當配置了蝕刻速率小於導電層212的蝕刻速率的島狀氧化物半導體層211時,可以有效地防止島狀氧化物半導體層210被過度蝕刻。
較佳地,島狀氧化物半導體層211的蝕刻速率高於島狀氧化物半導體層210的蝕刻速率,這是因為這有利於高導電率的半導體區域215a和高導電率的半導體區域215b之間的分離以及所述部分島狀氧化物半導體層210的去除。
此後,較佳地,在200℃到600℃下、典型在300℃到500℃下執行熱處理。另外,島狀氧化物半導體層210的暴露部分的凹陷部分220可以受到氧自由基處理。其細節可以參考實施例1。
接下來,形成保護絕緣層222以覆蓋包括閘極電極202、島狀氧化物半導體層210、島狀氧化物半導體層211、導電層216a、導電層216b等的薄膜電晶體250(見圖2E)。保護絕緣層222可以藉由濺射法等方法使用包括氮化矽、氧化矽、氮氧化矽、氧氮化矽、氧化鋁、或氧化鉭等的材料形成。
此後,形成各種電極和佈線,從而完成半導體裝置。
如上所述,在本實施例中,利用乾式蝕刻來處理用做為主動層的島狀氧化物半導體層和覆蓋所述島狀氧化物半導體層的導電層,由此可以將半導體裝置小型化並改善半導體裝置的性能。替代地,利用濕式蝕刻將閘極絕緣層上方的氧化物半導體層處理成島狀氧化物半導體層,從而可以改善生產量。換句話說,利用濕式蝕刻執行對閘極絕緣層上方的氧化物半導體層的蝕刻,該蝕刻相對地不需要蝕刻可控性;而利用乾式蝕刻執行通道蝕刻,該蝕刻需要小型化和蝕刻可控制性,從而能夠在整個製造過程中改善生產量並實現半導體裝置的更高性能。另外,當氧化物半導體層被處理以具有島狀形狀時採用濕式蝕刻,並且氧化物半導體層中所包括的材料諸如銦被從蝕刻之後的廢棄溶液中收集和再利用,使得資源可以被有效使用並且成本可以被降低。
另外,在本實施例中,在島狀氧化物半導體層210和導電層216a之間形成了高導電率的半導體區域215a,並且在島狀氧化物半導體層210和導電層216b之間形成了高導電率的半導體區域215b。
注意,本實施例說明了在氧化物半導體層206上方形成氧化物半導體層207然後同時處理氧化物半導體層206和氧化物半導體層207的情況;然而,本實施例並不只限於該製造順序。例如,可以採用下列製程:形成氧化物半導體層206(見圖3A)然後將其處理成島狀氧化物半導體層210(見圖3B);接著,形成氧化物半導體層207和導電層212以覆蓋島狀氧化物半導體層210(見圖3C);以及同時處理氧化物半導體層207和導電層212(見圖3D和3E)。在該情況中,在蝕刻導電層212時可以減小對閘極絕緣層204的所要暴露的部分的損害。具體地,當配置了蝕刻速率小於導電層212的蝕刻速率的氧化物半導體層207時,可以有效減小對閘極絕緣層204的所要暴露的部分的損害。
根據本實施例,可以以低成本提供具有高特性的半導體裝置。注意,本實施例可以適當地結合任意其他實施例來實施。
[實施例3]
在本實施例中,結合附圖說明用以製造顯示裝置的方法,該顯示裝置是半導體裝置的使用方式的示例。注意,本實施例中所述的製造方法的很多步驟與實施例1或實施例2中的那些步驟相同。因此省略對相同步驟的重複說明,並在下文中對與實施例1或實施例2中不同的步驟進行說明。注意,在以下說明中,圖5A到5C和圖6A到6C為剖面視圖,而圖7、圖8、圖9、和圖10為俯視圖。
首先,在具有絕緣表面的基板200上方形成佈線和電極(包括閘極電極202、電容器佈線108、和第一端子121的閘極佈線)(見圖5A和圖7)。
電容器佈線108和第一端子121可以被同時並使用與閘極電極202相同的材料形成。注意,閘極電極202的材料和製造方法可以參考實施例1。
接下來,在閘極電極202的上方,隔著閘極絕緣層204,形成島狀氧化物半導體層210和島狀氧化物半導體層211(見圖5B和圖8)。島狀氧化物半導體層210和島狀氧化物半導體層211的材料和製造方法可以參考實施例1和2。
接下來,在閘極絕緣層204中形成接觸孔213使得第一端子121被暴露。此後,形成導電層212形成以覆蓋閘極絕緣層204、島狀氧化物半導體層210、和島狀氧化物半導體層211(見圖5C)。
導電層212的材料和製造方法可以參考實施例1。注意在本實施例中,導電層212和第一端子121經由接觸孔213而相互電連接。
接下來,在導電層212上方形成抗蝕劑遮罩214。然後,選擇性地蝕刻導電層212以形成導電層216a和216b、連接電極120、和第二端子122。與此同時,氧化物半導體層211被蝕刻以形成高導電率的半導體區域215a和215b,並且島狀氧化物半導體層210地一部分(靠近其表面的部分)被去除以在氧化物半導體層210中形成凹陷部分220(見圖6A和圖9)。
可以形成第二端子122以電連接到源極佈線(包括導電層216a或導電層216b的源極佈線)。另外,可以形成連接電極120以經由形成於閘極絕緣層204中的接觸孔213直接連接到第一端子121。
作為此時的蝕刻,較佳採用乾式蝕刻。藉由採用乾式蝕刻,與使用濕式蝕刻的情況相比,佈線結構等可以被小型化。另外,因為採用乾式蝕刻的蝕刻可控性高,所以可以以高可控性進行島狀氧化物半導體層210的所述一部分的去除(凹陷部分220的形成)。注意,用於乾式蝕刻的氣體等可以參考上述實施例。
此後,較佳在200℃到600℃下、典型地在300℃到500℃下執行熱處理。此處,在350℃下在氮氣氛圍中進行1小時熱處理。藉由該熱處理,對島狀氧化物半導體層210中所包括的In-Ga-Zn-O類氧化物半導體的原子能級進行重新排列。該熱處理(包括光退火)是有效的,因為該熱處理能夠解除變形,這種變形會打斷載子的傳輸。注意,上述熱處理在時機上沒有特定限制,只要在氧化物半導體層211形成之後執行熱處理即可。例如,熱處理可以在形成像素電極之後進行。
另外,島狀氧化物半導體層210的暴露部分可以受到氧自由基處理。藉由執行氧自由基處理,島狀氧化物半導體層210是通道形成區的薄膜電晶體可以是正常關斷的。另外,藉由執行自由基處理,可以修復由於蝕刻造成的對島狀氧化物半導體層210的損害。較佳在O2 氛圍或N2 O氛圍下、或較佳在包括氧的N2 、He、或Ar氛圍下執行自由基處理。另外,自由基處理可以在添加了Cl2 和/或CF4 的上述氛圍下執行。
接下來,去除抗蝕劑遮罩214,然後,形成保護絕緣層222以覆蓋薄膜電晶體250。選擇性地蝕刻保護絕緣層222,從而形成到達導電層216b的接觸孔125、到達連接電極120的接觸孔126、和到達第二端子122的接觸孔127(見圖6B)。
此後,形成電連接到導電層216的透明導電層110、電連接到連接電極120的透明導電層128、和電連接到第二端子122的透明導電層129(見圖6C和圖10)。
透明導電層110用做為像素電極。透明導電層128和129用作為用以與FPC的連接的電極或佈線。具體地,形成於連接電極120上方的透明導電層128可以被用作為閘極佈線的輸入端子的連接端子電極。形成於第二端子122上方的透明導電層129可以被用作為源極佈線的輸入端子的連接端子電極。
另外,電容器佈線108、閘極絕緣層204、保護絕緣層222、和透明導電層110可以構成儲存電容器。在該情況中,電容器佈線108和透明導電層110用作電極,而閘極絕緣層204和保護絕緣層222用作電介質。
透明導電層110、128、和129可以利用濺射法、真空蒸鍍法等方法,使用氧化銦(In2 O3 )、氧化銦和氧化錫的合金(In2 O3 -SnO2 ,在下文中縮寫為ITO)、氧化銦和氧化鋅的合金(In2 O3 -ZnO)等材料形成。例如,形成透明導電膜,然後在透明導電薄膜上方形成抗蝕劑膜。然後,利用蝕刻來去除不需要的部分,從而可以形成透明導電層110、128和129。
圖11A1和11A2分別為閘極佈線的端子部分的剖面圖和俯視圖。圖11A1對應於沿圖I1A2中C1-C2線截取的剖面圖。在圖11A1中,形成於保護絕緣層222上方的透明導電層128為用做為輸入端子的連接端子電極。另外,在圖11A1中,材料與閘極佈線的材料相同的第一端子121、和材料與源極佈線的材料相同的連接電極120隔著閘極絕緣層204彼此重疊,並在端子部分處彼此直接接觸以導通。另外,連接電極120和透明導電層128經由形成於保護絕緣層222中的接觸孔彼此直接接觸並導通。
圖11B1和11B2分別為源極線的端子部分的剖面圖和俯視圖。圖11B1對應於沿圖11B2中D1-D2線截取的剖面圖。在圖11B1中,形成於保護絕緣層222上方的透明導電層129係用做為輸入端子的連接端子電極。另外,圖11B1表示了將材料與閘極佈線的材料相同的電極156設置於電連接到源極佈線的第二端子122的下方並且在端子部分處隔著閘極絕緣層204與第二端子122重疊。電極156不被電連接到第二端子122。如果電極156被設為電位與第二端子122的電位不同,例如,浮置、GND、或0V等,那麽可以形成有助於對抗雜訊或靜電的電容器。另外,第二端子122被電連接到透明導電層129,其間夾著保護絕緣層222。
根據像素密度,配置多個閘極佈線、源極佈線、和電容器佈線。另外,包括具有與閘極佈線相同電位的第一端子、具有與源極佈線相同電位的第二端子、以及具有與電容器佈線相同電位的第三端子等的多個端子被配置在端子部分處。端子的相應的數量可以是由實施者適當設置的給定數量。
經過上述製程,可以用六個光遮罩完成諸如n通道底部閘極型薄膜電晶體和儲存電容器的元件。另外,這些元件被排列成矩陣以對應於各個像素,由此可以得到用以製造主動矩陣型顯示裝置的基板。在本說明書中,為了方便,將此類基板稱為主動矩陣基板。
為了製造主動矩陣型液晶顯示裝置,在主動矩陣基板和配置有對置電極(counter electrode)的對置基板(counter substrate)之間形成液晶層,然後,將主動矩陣基板和對置基板固定。注意,電連接到為對置基板配置的對置電極的共用電極被形成於主動矩陣基板的上方。電連接到共用電極的第四端子被形成於端子部分處。該第四端子被用作為將共用電極設定成具有固定電位、例如GND或0V的端子。
本發明實施例所述的結構不限於圖10中的像素結構。結構的另一個示例如圖12所示。圖12表示了一種結構,其中像素電極和相鄰像素的閘極佈線用作為電極,而保護絕緣層和閘極絕緣層用作為電介質,從而形成沒有電容器佈線的儲存電容器。在該情況中,可以省略電容器佈線和連接到電容器佈線的第三端子。
注意,本實施例可以適當地結合任意其他實施例來實施。
[實施例4]
在本實施例中,將說明在顯示裝置中,驅動電路的至少一部分和要暴露於像素部分中的薄膜電晶體被形成在一個基板的上方的示例。
根據實施例3形成要暴露於像素部分中的薄膜電晶體。另外,實施例3中所述的薄膜電晶體為n通道TFT。這樣,驅動電路中能夠使用n通道TFT形成的驅動電路的一部分被形成於與像素部分的薄膜電晶體相同的基板上。
圖14A為方塊圖示例,表示了作為顯示裝置的示例的主動矩陣型液晶顯示裝置。圖14A所示的顯示裝置在基板5300上方包括:像素部分5301,其包括每個都配置有顯示元件的多個像素;掃描線驅動電路5302,其選擇像素;和信號線驅動電路5303,其控制輸入到所選像素的視頻信號。
另外,實施例3中所述的薄膜電晶體為n通道TFT,並結合圖15說明了包括n通道TFT的信號線驅動電路。
圖15中所示的信號線驅動電路包括驅動IC 5601、開關組5602_1到5602_M、第一佈線5611、第二佈線5612、第三佈線5613、和佈線5621_1到5621_M。開關組5602_1到5602_M中的每一個都包括第一薄膜電晶體5603a、第二薄膜電晶體5603b、和第三薄膜電晶體5603c。
驅動IC 5601被連接到第一佈線5611、第二佈線5612、第三佈線5613、和佈線5621_1到5621_M。開關組5602_1到5602_M中的每一個都被連接到第一佈線5611、第二佈線5612、和第三佈線5613,並且開關組5602_1到5602_M分別被連接到佈線5621_1到5621_M。佈線5621_1到5621_M中的每一個都藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b、和第三薄膜電晶體5603c被連接到三根信號線(信號線Sm-2、信號線Sm-1、和信號線Sm(m=3M))。例如,第J行的佈線5621_J(佈線5621_1到5621_M中的任意一個)藉由開關組5602_J中所包括的第一薄膜電晶體5603a、第二薄膜電晶體5603b、和第三薄膜電晶體5603c被連接到信號線Sj-2、信號線Sj-1、和信號線Sj(j=3J)。信號被輸入到第一佈線5611、第二佈線5612、和第三佈線5613中的每一個。
注意,驅動IC 5601較佳使用單晶半導體形成。開關組5602_1到5602_M被較佳形成於與像素部分相同的基板上。因此,驅動IC 5601和開關組合5602_1到5602_M被較佳經由FPC等連接起來。替代地,驅動IC 5601可以使用藉由諸如焊接法的方法形成在與像素部分相同的基板上的單晶半導體形成。
接下來,結合圖16的時序圖說明圖15所示的信號線驅動電路的操作。圖16的時序圖表示了選中第i級的掃描線Gi的情況。第i級的掃描線Gi的選擇周期被劃分成第一子選擇周期T1、第二子選擇周期T2、和第三子選擇周期T3。另外,即使當選中另一級的掃描線時,圖15中的信號線驅動電路也如圖16所示那樣操作。
注意,圖16的時序圖表示了第J行中的佈線5621_J分別藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b、和第三薄膜電晶體5603c被連接到信號線Sj-2、信號線Sj-1、和信號線Sj的情況。
圖16的時序圖表示了第i級的掃描線Gi被選中的時序,第一薄膜電晶體5603a的導通/關斷定時5703a、第二薄膜電晶體5603b的導通/關斷定時5703b、第三薄膜電晶體5603c的導通/關斷定時5703c、和輸入到第J行的佈線5621_J的信號5721_J。
在第一子選擇周期T1、第二子選擇周期T2、和第三子選擇周期T3中,不同的視頻信號被輸入到佈線5621_1到5621_M。例如,在第一子選擇周期T1中輸入到佈線5621_J的視頻信號被輸入到信號線Sj-2,在第二子選擇周期T2中輸入到佈線5621_J的視頻信號被輸入到信號線Sj-1,而在第三子選擇周期T3中輸入到佈線5621_J的視頻信號被輸入到信號線Sj。另外,在第一子選擇周期T1、第二子選擇周期T2、和第三子選擇周期T3中,輸入到佈線5621_J的視頻信號被分別用Data_j-2、Data_j-1、和Data_j標記。
如圖16所示,在第一子選擇周期T1中,第一薄膜電晶體5603a導通,而第二薄膜電晶體5603b和第三薄膜電晶體5603c關斷。此時,輸入到佈線5621_J的Data_j-2經由第一薄膜電晶體5603a被輸入到信號線Sj-2。在第二子選擇周期T2中,第二薄膜電晶體5603b導通,而第一薄膜電晶體5603a和第三薄膜電晶體5603c關斷。此時,輸入到佈線5621_J的Data_j-1經由第二薄膜電晶體5603b被輸入到信號線Sj-1。在第三子選擇周期T3中,第三薄膜電晶體5603c導通,而第一薄膜電晶體5603a和第二薄膜電晶體5603b關斷。此時,輸入到佈線5621_J的Data_j經由第三薄膜電晶體5603c被輸入到信號線Sj。
如上所述,在圖15的信號線驅動電路中,藉由將閘極選擇周期一分為三,能夠在一個閘極選擇周期中將視頻信號從一根佈線5621輸入到三根信號線。因此,在圖15的信號線驅動電路中,配置有驅動IC 5601的基板和配置有像素部分的基板的連接的數量可以約為信號線的數量的1/3。藉由將連接數量減少到信號線數量的約1/3,從而可以改善圖15的信號線驅動電路的可靠性、成品率等。
注意,在薄膜電晶體的排列、數量、以及驅動方法等方面沒有特定限制,只要如圖15所示那樣將一個閘極選擇周期劃分為多個子選擇周期並且視頻信號在各個子選擇周期中被從一根佈線輸入到多根信號線即可。
例如,當視頻信號在三個或更多個子選擇周期中的每一個中被從一根佈線輸入到三根或更多信號線中的每一根時,只需要增加薄膜電晶體和用於控制薄膜電晶體的佈線。注意當一個閘極選擇周期被劃分為四個或更多個子選擇周期時,一個子選擇周期變得更短。因此,一個閘極選擇周期被較佳被劃分為兩個或三個子選擇周期。
又例如,如圖17的時序圖所示,一個選擇周期可以被劃分成預充電周期Tp、第一子選擇周期T1、第二子選擇周期T2、和第三子選擇周期T3。圖17所示的時序圖表示了第i級的掃描線Gi被選中的定時、第一薄膜電晶體5603a的導通/關斷定時5803a、第二薄膜電晶體5603b的導通/關斷定時5803b、第三薄膜電晶體5603c的導通/關斷定時5803c、和輸入到第J行的佈線5621_J的信號5821_J。如圖17所示,第一薄膜電晶體5603a、第二薄膜電晶體5603b、和第三薄膜電晶體5603c在預充電周期Tp中導通。此時,輸入到佈線5621_J的預充電壓Vp分別經由第一薄膜電晶體5603a、第二薄膜電晶體5603b、和第三薄膜電晶體5603c被輸入到信號線Sj-2、信號線Sj-1、和信號線Sj。在第一子選擇周期T1中,第一薄膜電晶體5603a導通,而第二薄膜電晶體5603b和第三薄膜電晶體5603c關斷。此時,輸入到佈線5621_J的Data_j-2經由第一薄膜電晶體5603a被輸入到信號線Sj-2。在第二子選擇周期T2中,第二薄膜電晶體5603b導通,而第一薄膜電晶體5603a和第三薄膜電晶體5603c關斷。此時,輸入到佈線5621_J的Data_j-1經由第二薄膜電晶體5603b被輸入到信號線Sj-1。在第三子選擇周期T3中,第三薄膜電晶體5603c導通,而第一薄膜電晶體5603a和第二薄膜電晶體5603b關斷。此時,輸入到佈線5621_J的Data_j經由第三薄膜電晶體5603c被輸入到信號線Sj。
如上所述,在應用了圖17的時序圖的如圖15所示的信號線驅動電路中,可以將視頻信號高速寫入像素,因為可以藉由在子選擇周期之前提供預充電選擇周期將信號線預充電。注意,圖17中與圖16相似的部分用相同的附圖標記標注,並省略了對相似部分和具有相似功能的部分的詳細說明。
下面,說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器和緩衝器。另外,在有些情況中,掃描線驅動電路可以包括位準偏移器。在掃描線驅動電路中,當時鐘信號(CLK)和啟動脈衝信號(SP)被輸入到移位暫存器中時,產生選擇信號。所產生的選擇信號被緩衝器緩衝和放大,所得的信號被提供給相應的掃描線。一列像素中的電晶體的閘極電極被連接到掃描線。另外,因為一列像素中的電晶體的閘極電極必須被同時開啟,所以使用可以提供大電流的緩衝器。
結合圖18和圖19說明用於掃描線驅動電路的一部分的移位暫存器的一個模式。
圖18表示了移位暫存器的電路結構。圖18所示的移位暫存器包括多個正反器,亦即正反器5701_1到5701_n。另外,藉由輸入第一時鐘信號、第二時鐘信號、啟動脈衝信號、和重定信號來操作移位暫存器。
下面說明圖18所示的移位暫存器的連接關係。第一級的正反器5701_1被連接到第一佈線5711、第二佈線5712、第四佈線5714、第五佈線5715、第七佈線5717_1、和第七佈線5717_2。第二級的正反器5701_2被連接到第三佈線5713、第四佈線5714、第五佈線5715、第七佈線5717_1、5717_2、和第七佈線5717_3。
以相似方式,第i級的正反器5701_i(正反器5701_1到正反器5701_n中的任意一個)被連接到第二佈線5712和第三佈線5713之一、第四佈線5714、第五佈線5715、第七佈線5717_i_1、第七佈線5717_i、和第七佈線5717_i+1。此處,當“i”為奇數時,第i級的正反器5701_i被連接到第二佈線5712;當“i”為偶數時,第i級的正反器5701_i被連接到第三佈線5713。
第n級的正反器5701_n被連接到第二佈線5712和第三佈線5713之一、第四佈線5714、第五佈線5715、第七佈線5717_n-1、第七佈線5717_n、和第六佈線5716。
注意,第一佈線5711、第二佈線5712、第三佈線5713、和第六佈線5716可以分別被稱為第一信號線、第二信號線、第三信號線、和第四信號線。第四佈線5714和第五佈線5715可以分別被稱為第一電源線和第二電源線。
接下來,圖19表示了圖18所示的正反器的細節。圖19所示的正反器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577、和第八薄膜電晶體5578。第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577、和第八薄膜電晶體5578中的每一個都是n通道電晶體並在閘極-源極電壓(Vgs)超過閾值電壓(Vth)時導通。
另外,圖19所示的正反器包括第一佈線5501、第二佈線5502、第三佈線5503、第四佈線5504、第五佈線5505、和第六佈線5506。
注意,雖然此處所有薄膜電晶體都為增強型n通道電晶體,但是本發明並不限於此。例如,驅動電路可以用空乏型n通道電晶體。
接下來,下文將說明圖18所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極和汲極電極的其中一個)被連接到第四佈線5504。第一薄膜電晶體5571的第二電極(源極電極和汲極電極的另一個)被連接到第三佈線5503。
第二薄膜電晶體5572的第一電極被連接到第六佈線5506而第二薄膜電晶體5572的第二電極被連接到第三佈線5503。
第三薄膜電晶體5573的第一電極和閘極電極被連接到第五佈線5505而第三薄膜電晶體5573的第二電極被連接到第二薄膜電晶體5572的閘極電極。
第四薄膜電晶體5574的第一電極被連接到第六佈線5506,第四薄膜電晶體5574的閘極電極被連接到第一薄膜電晶體5571的閘極電極,而第四薄膜電晶體5574的第二電極被連接到第二薄膜電晶體5572的閘極電極。
第五薄膜電晶體5575的第一電極被連接到第五佈線5505,第五薄膜電晶體5575的閘極電極被連接到第一佈線5501,而第五薄膜電晶體5575的第二電極被連接到第一薄膜電晶體5571的閘極電極。
第六薄膜電晶體5576的第一電極被連接到第六佈線5506,第六薄膜電晶體5576的閘極電極被連接到第二薄膜電晶體5572的閘極電極,而第六薄膜電晶體5576的第二電極被連接到第一薄膜電晶體5571的閘極電極。
第七薄膜電晶體5577的第一電極被連接到第六佈線5506,第七薄膜電晶體5577的閘極電極被連接到第二佈線5502,而第七薄膜電晶體5577的第二電極被連接到第一薄膜電晶體5571的閘極電極。
第八薄膜電晶體5578的第一電極被連接到第六佈線5506,第八薄膜電晶體5578的閘極電極被連接到第一佈線5501,而第八薄膜電晶體5578的第二電極被連接到第二薄膜電晶體5572的閘極電極。
注意,連接了第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極、和第七薄膜電晶體5577的第二電極的點被稱為節點5543。連接了第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極、和第八薄膜電晶體5578的第二電極的點被稱為節點5544。
注意,第一佈線5501、第二佈線5502、第三佈線5503、和第四佈線5504可以分別被稱為第一信號線、第二信號線、第三信號線、和第四信號線。第五信號線5505和第六信號線5506可以分別被稱為第一電源線和第二電源線。
在第i級的正反器5701_i中,圖19中的第一佈線5501被連接到圖18中的第七佈線5717_i-1。圖19中的第二佈線5502被連接到圖18中的第七佈線5717_i+1。圖19中的第三佈線5503被連接到圖18中的第七佈線5717_i。圖19中的第六佈線5506被連接到第五佈線5715。
如果“i”為奇數,那麽圖19中的第四佈線5504被連接到圖18中的第二佈線5712;如果“i”為偶數,那麽圖19中的第四佈線5504被連接到圖18中的第三佈線5713。另外,圖19中的第五佈線5505被連接到圖18中的第四佈線5714。
注意,在第一級的正反器5701_1中,圖19中的第一佈線5501被連接到圖18中的第一佈線5711。另外,在第n級的正反器5701_n中,圖19中的第二佈線5502被連接到圖18中的第六佈線5716。
注意,信號線驅動電路和掃描線驅動電路可以只使用實施例3所述的n通道TFT形成。實施例3中所述的n通道TFT具有高遷移率,從而可以提高驅動電路的驅動頻率。另外,在實施例3所述的n通道TFT中,由於藉由使用In-Ga-Zn-O類非單晶薄膜形成的源極區和汲極區減小了寄生電容,所以頻率特性(稱為f特性)高。例如,用實施例3所述的n通道TFT形成的掃描線驅動電路可以高速操作,從而可以提高框頻率並可以實現黑色影像(black image)的***等。
另外,當增加掃描線驅動電路中電晶體的通道寬度或者配置多個掃描線驅動電路時,可以實現更高的框頻率。當配置多個掃描線驅動電路時,用於驅動偶數掃描線的掃描線驅動電路配置於一側,而用於驅動奇數掃描線的掃描線驅動電路配置於相對置的一側;因而,可以實現框頻率的提高。另外,由多個掃描線驅動電路向一條掃描線輸出信號具有增大顯示裝置尺寸的優點。
另外,當製造作為顯示裝置的示例的主動矩陣型發光顯示裝置時,在至少一個像素中配置了多個電晶體,因而較佳配置多個掃描線驅動電路。圖14B為表示主動矩陣型發光顯示裝置的示例的方塊圖。
圖14B所示的發光顯示裝置在基板5400上包括:像素部分5401,其包括每個都配置有顯示元件的多個像素;選擇像素的第一掃描線驅動電路5402和第二掃描線驅動電路5404;以及信號線驅動電路5403,其控制輸入到所選像素的視頻信號。
當輸入到圖14B所示顯示裝置的像素的視頻信號為數位信號時,藉由切換電晶體的導通/關斷而使像素處於發光態或非發光態。這樣,可以使用面積比灰度驅動法(area ratio grayscale method)或時間比灰度驅動法(time ratio grayscale method)來顯示灰度。面積比灰度驅動法是指這樣的驅動方法:利用該方法,一個像素被劃分成多個子像素並且基於視頻信號單獨驅動每個子像素從而顯示灰度。此外,時間比灰度驅動法是指這樣的驅動方法:利用該方法,控制像素處於發光態的期間從而顯示灰度。
因為發光元件的反應速度高於液晶元件等元件,所以發光元件比液晶元件更適合於時間比灰度驅動法。在用時間灰度法顯示的情況中,一個框周期被劃分成多個子框周期。然後,根據視頻信號,像素中的發光元件在每個子框周期中被設為處於發光態或非發光態。藉由將一個框劃分成多個子框,可以用視頻信號控制一個框周期中像素發光的時間總長度,從而顯示灰度。
在圖14B所示的發光顯示裝置中,在兩個切換TFT被設置於一個像素中的情況下,第一掃描線驅動電路5402產生被輸入到用做為一個切換TFT的閘極佈線的第一掃描線的信號,而第二掃描線驅動電路5404產生被輸入到用做為另一個切換TFT的閘極佈線的第二掃描線的信號;然而,一個掃描線驅動電路可以產生全部兩個被輸入到第一掃描線的信號和被輸入到第二掃描線的信號。另外,例如,有可能在每個像素中配置多個用於控制切換元件的操作的掃描線,這取決於一個像素中所包括的切換TFT的數量。在該情況中,一個掃描線驅動電路可以產生所有被輸入到所述多條掃描線的信號,或者多個掃描線驅動電路可以產生被輸入到所述多條掃描線的信號。
另外,還是在發光顯示裝置中,可以在與像素部分的薄膜電晶體相同的基板之上形成驅動電路中的可以包括n通道TFT的那部分驅動電路。替代地,信號線驅動電路和掃描線驅動電路可以只使用實施例3中所述的n通道TFT形成。
另外,上述驅動電路可以被用於使用被電連接到切換元件的元件來驅動電子墨水的電子紙,而不只限於應用於液晶顯示裝置或發光顯示裝置。電子紙也被稱為電泳顯示裝置(電泳顯示器),其優點在於:可讀性與普通紙相當;與其他顯示裝置具有更低的功耗;並且可以被製造得更輕更薄。
電泳顯示器可以具有各種模式。例如,電泳顯示器包括分散於溶劑或者溶質中的多個微囊,每個微囊包括帶正電的第一顆粒和帶負電的第二顆粒。在該情況中,藉由對微囊施加電場,微囊中的顆粒沿相互相反的方向移動並且只有聚集於一側上的顆粒的色彩可以被呈現出來。注意,第一顆粒和第二顆粒每個都包括色素(pigment)並且在沒有電場時不移動。另外,第一顆粒和第二顆粒的色彩(包括無色或無色素)彼此不同。
這樣,電泳顯示器是這樣的顯示器,它使用由電場等移動顆粒的系統。電泳顯示器不需要偏振器或對置基板,這在液晶顯示裝置中是必需的,據此,電泳顯示器的厚度和重量可以被顯著減小。
藉由將上述微囊分散遍佈於溶劑中而得到的溶液被稱為電子墨水。該電子墨水可以被印刷在玻璃、塑膠、布、或紙等的表面上。另外,藉由使用濾色片(color filter)或具有色素的顆粒,還能夠進行彩色顯示。
當在主動矩陣基板上配置多個微囊並將微囊插在形成於主動矩陣基板之上的一個電極和另一電極之間時,就完成了主動矩陣型顯示裝置。主動矩陣型顯示裝置可以藉由將電場施加到微囊來進行顯示。作為主動矩陣基板,例如,可以使用使用了實施例3所得到的薄膜電晶體的主動矩陣基板。
注意,微囊中的第一顆粒和第二顆粒可以每個都由選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料、或磁泳材料中的單一材料構成,或者由任意這些材料的複合材料構成。
經過上述製程,可以製造高可靠性的顯示裝置作為半導體裝置。
本實施例可以適當地結合任意其他實施例來實施。
[實施例5]
本實施例中,製造了薄膜電晶體,並且可以使用用於像素部分和驅動電路的薄膜電晶體來製造具有顯示功能的半導體裝置(也被稱為顯示裝置)。另外,驅動電路的一部分或全部可以使用本發明實施例所述的薄膜電晶體而被形成於與像素部分相同的基板之上,由此可以得到面板上系統(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件,可以使用液晶元件(也被稱為液晶顯示元件)或者發光元件(也被稱為發光顯示元件)。發光元件的類別中包括亮度受電流或電壓控制的元件,並且具體地,包括無機電致發光(EL)元件、有機EL元件等。另外,可以使用對比度被電效應改變的顯示介質,諸如電子墨水。
另外,顯示裝置包括其中密封了顯示元件的面板,在面板上安裝了包括控制器等IC的模組。顯示裝置包括與在顯示裝置製造過程中完成顯示元件之前的一個模式對應的元件基板,且元件基板配置有用於向多個像素的每一個中的顯示元件供應電流的單元。具體地,元件基板可以處於以下狀態:只提供了顯示元件的像素電極的狀態;在形成了要成為像素電極的導電膜後且在導電膜被蝕刻以形成像素電極之前的狀態;或者其他任意狀態。
注意,本說明書中的顯示裝置是指影像顯示裝置、顯示裝置、或者光源(包括發光裝置)。另外,顯示裝置在其類別中包括任意下列模組:附著有諸如可撓性印刷電路(FPC)、捲帶式自動接合(TAB)帶、或者帶載封裝(TCP)的連接器的模組;具有在端部配置有印刷線路板的TAB帶或者TCP的模組;和具有利用玻璃上晶片接合(COG)法直接安裝在顯示元件上的積體電路(IC)的模組。
在本實施例中,以液晶顯示裝置作為半導體裝置的示例進行說明。結合圖22A1到22B說明作為本發明的半導體裝置的一個實施例的液晶顯示面板的外觀和剖面。圖22A1和22A2為面板的俯視圖,其中用密封劑4005將每個都包括In-Ga-Zn-O類非單晶膜的高可靠性的薄膜電晶體4010和4011、和液晶元件4013密封於第一基板4001和第二基板4006之間。圖22B為沿圖22A1和22A2的M-N線截取的剖面圖。
提供密封劑4005以包圍配置在第一基板4001上的像素部分4002和掃描線驅動電路4004。第二基板4006配置在像素部分4002和掃描線驅動電路4004上方。因此,利用第一基板4001、密封劑4005、和第二基板4006,將像素部分4002和掃描線驅動電路4004與液晶4008一起密封起來。使用單晶半導體膜或者多晶半導體膜形成在單獨製備的基板之上的掃描線驅動電路4003被安裝在第一基板4001上的由密封劑4005所包圍區域以外的區域中。
注意,單獨形成的驅動電路的連接方法不受特定限制,可以使用COG法、打線接合法、或TAB法等。圖22A1表示了利用COG法安裝信號線驅動電路4003的示例,圖22A2表示了利用TAB法安裝信號線驅動電路4003的示例。
配置在第一基板4001之上的像素部分4002和掃描線驅動電路4004的每個都包括多個薄膜電晶體。圖22B表示了像素部分4002中所包括的薄膜電晶體4010和掃描線驅動電路4004中所包括的薄膜電晶體4011。絕緣層4020和4021被配置於薄膜電晶體4010和4011上方。
薄膜電晶體4010和4011每個都對應於實施例3所述的高可靠性的薄膜電晶體,其中包括In-Ga-Zn-O類非單晶膜作為半導體層。在本實施例中,薄膜電晶體4010和4011為n通道薄膜電晶體。
液晶元件4013所包括的像素電極層4030被電連接到薄膜電晶體4010。液晶元件4013的對置電極層4031被形成於第二基板4006上。像素電極層4030、對置電極層4031、和液晶層4008相互重疊的部分對應於液晶元件4013。注意,像素電極層4030和對置電極層4031分別配置有每一個都用做為配向膜的絕緣層4032和絕緣層4033,由絕緣層4032和4033夾著***其間的液晶4008。
注意,第一基板4001和第二基板4006可以使用玻璃、金屬(通常為不銹鋼)、陶瓷、或塑膠形成。作為塑膠的示例,可以使用纖維玻璃強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。另外,可以使用具有將鋁箔夾在PVF膜或聚酯膜之間的結構的薄片。
附圖標記4035表示柱狀間隔件,它是藉由選擇性地蝕刻絕緣膜而得到的,用於控制像素電極層4030和對置電極層4031之間的距離(單元間隙)。另外,也可以使用球形間隔件。另外,對置電極層4031被電連接到在與薄膜電晶體4010相同的基板之上形成的共用電位線。對置電極層4031和共用電位線由共用連接部分相互電連接,其間夾著配置在該一對基板之間的導電顆粒。注意,導電顆粒包括在密封劑4005中。
替代地,可以使用無需配向膜的藍相液晶。藍相是液晶相中的一種,它是在膽甾相液晶的溫度增加時,恰好在膽甾相變成各向同性相之前產生的。因為藍相只產生於窄溫度範圍內,所以將混合有5wt%或更多的手性劑的液晶合成物用於液晶層4008以改進溫度範圍。包括藍相液晶和手性劑的液晶合成物具有這樣的特徵,亦即反應速度短到10μs到100μs,所以因液晶合成物具有光學各向同性而無需配向過程,且視角依賴性小。
注意,本實施例的液晶顯示裝置為透射型液晶顯示裝置的示例;然而,本實施例所述的液晶顯示裝置可以被應用於反射式液晶顯示裝置和半透射式液晶顯示裝置。
本實施例中,說明了這樣的液晶顯示裝置的示例,其中將偏振片配置在比基板更靠外側的位置(觀視側),且用於顯示元件的色彩層和電極層配置在比基板更靠內側的位置;然而,偏振片可以被配置在比基板更靠內側的位置。偏振片和色彩層的疊層結構不限於本實施例,而可以根據偏振片和色彩層的材料或製造步驟的條件適當設定。另外,可以配置用做為黑色矩陣(black matrix)的遮光膜。
在本實施例中,用做為保護層的絕緣層和平坦化絕緣膜(絕緣層4020和4021)覆蓋在實施例3中得到的薄膜電晶體,從而減小薄膜電晶體表面的變動性並提高薄膜電晶體的可靠性。注意,配置保護膜以防止諸如有機物質、金屬物質、或空氣中所包括的濕氣等污染物雜質的進入,且該保護膜較佳為緻密膜(dense film)。保護膜可以利用濺射法由使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、和/或氮氧化鋁膜構成的單層或疊層形成。在本實施例中,保護膜由濺射法形成;然而,本實施例不特定受此限制。保護膜可以藉由各種方法中的任意方法形成。
此處,形成具有疊層結構的絕緣層4020作為保護膜。此處,利用濺射法形成氧化矽膜作為絕緣層4020的第一層。氧化矽膜被用作保護膜,其具有防止用於源極電極層和汲極電極層的鋁膜的小丘(hillock)的效果。
另外,形成絕緣層作為保護膜的第二層。此處,作為絕緣層4020的第二層,利用濺射法形成氮化矽膜。當使用氮化矽膜作為保護膜中的一層時,可以防止鈉等移動離子進入半導體區,從而可以抑制TFT的電特性上的變化。
另外,在形成保護膜後,可以將半導體層退火(在300℃到400℃下)。
另外,形成絕緣層4021作為用做為平坦化膜的絕緣膜。耐熱的有機材料,諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、或環氧樹脂,可以被用於絕緣層4021。除了此類有機材料之外,還可以使用低介電常數材料(低k材料)、矽氧烷類樹脂、PSG(磷矽酸鹽玻璃)、或BPSG(硼磷矽酸鹽玻璃)等。注意,可以藉由層疊由這些材料形成的多個絕緣膜形成絕緣層4021。
注意,矽氧烷類樹脂是由作為原材料的矽氧烷類材料形成並具有Si-O-Si鍵的樹脂。矽氧烷類樹脂可以包括有機基團(例如烷基或芳基)或氟基團作為取代基。另外,有機基團可以包括氟基團。
在絕緣層的形成方法方面沒有特定限制,根據絕緣層4021的材料可以採用任意下列方法:CVD法、濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴釋放法(例如噴墨法、絲網印刷法、或膠印法等)、刮刀法、輥式塗敷器(roll coater)、簾幕式塗敷器(curtain coater)、以及刮刀式塗敷器(knife coater)等方法。當使用材料溶液形成絕緣層4021時,可以在絕緣層4021的烘焙步驟的同時將半導體層退火(在300℃到400℃下)。絕緣層4021的烘焙步驟也用作半導體層的退火步驟,並且可以有效地製造顯示裝置。
像素電極層4030和對置電極層4031可以使用發光導電材料諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅、或添加了氧化矽的氧化銦錫等材料來形成。
另外,可以將包含導電高分子(也稱為導電聚合物)的導電合成物用於形成像素電極層4030和對置電極層4031。由導電合成物形成的像素電極較佳具有小於或等於1.0×104 Ω/方塊的薄層電阻以及在550nm波長處大於或等於70%的透光率。另外,導電合成物中所包含的導電高分子的電阻率較佳小於或等於0.1Ω‧cm。
作為導電高分子,可以使用所謂的π電子共軛導電高分子。作為其示例,可以給出聚苯胺或其衍生物、聚吡咯(polypyrrole)或其衍生物、聚噻吩或其衍生物、以及它們中的兩種或更多種的共聚物等。
另外,從FPC 4018將各種信號和電位供應到單獨形成的信號線驅動電路4003、掃描線驅動電路4004、或者像素部分4002。
在本實施例中,使用與液晶元件4013中所包括的像素電極層4030相同的導電膜形成連接端子電極4015,並使用與薄膜電晶體4010和4011的源極電極層和汲極電極層相同的導電膜形成端子電極4016。
連接端子電極4015經由各向異性導電膜4019電連接到FPC 4018中所包括的端子。
注意,圖22A1到22B表示了信號線驅動電路4003被單獨形成和安裝於第一基板4001上的示例;然而,本實施例不限於此結構。掃描線驅動電路可以被單獨形成然後安裝,或者只有信號線驅動電路的一部分或掃描線驅動電路的一部分可以被單獨形成然後安裝。
圖23表示了TFT基板2600被用於對應於半導體裝置的一種模式的液晶顯示模組的示例。
圖23表示了液晶顯示模組的示例,其中TFT基板2600和對置基板2601被用密封劑2602相互固定,並且在基板之間配置包括TFT等的像素部分2603、包括液晶層的顯示元件2604、著色層2605、和偏振片2606以形成顯示區域。需要色彩層2605以進行彩色顯示。在RGB系統的情況中,為相應的像素提供對應於紅、黃、和藍色的色彩層。偏振片2606和2607以及擴散板2613被配置在TFT基板2600和對置基板2601的外側。光源包括冷陰極管2610和反射板2611,而電路基板2612經由可撓性線路板2609被連接到TFT基板2600的佈線電路部分2608並且包括外部電路諸如控制電路或者電源電路。偏振片和液晶層可以夾著延遲板(retardation plate)被層疊起來。
對於液晶顯示模組,可以使用TN(扭轉向列相)模式、IPS(平面內切換)模式、FFS(邊緣電場切換)模式、MVA(多象限垂直配向)模式、PVA(圖案化垂直配向)模式、ASM(軸對稱排列微胞)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、或AFLC(反鐵電液晶)模式等。
經過上述製程,可以製造高可靠性的顯示裝置作為半導體裝置。
本實施例可以適當地結合任意其他實施例來實施。
[實施例6]
本實施例中,以電子紙作為半導體裝置的示例進行說明。
圖13表示了主動矩陣電子紙作為半導體裝置的示例。用於半導體裝置的薄膜電晶體581可以按與實施例1到3中任意所述的薄膜電晶體相似的方式製造。
圖13中的電子紙是使用扭轉球顯示系統(twisting ball display system)的顯示裝置的示例。扭轉球顯示系統是指這樣的方法,其中每個都著色成黑色和白色的球形顆粒被排列在顯示元件的第一電極層和第二電極層之間,並在第一電極層和第二電極層之間產生電位差以控制球形顆粒的配向,從而進行顯示。
形成於基板580之上的薄膜電晶體581為具有底閘極結構的薄膜電晶體,源極電極層或汲極電極層經由形成於絕緣層583、584、和585中的接觸孔而被電連接到第一電極層587。在第一電極層587和第二電極層588之間,配置每個都具有黑色區域590a和白色區域590b的球形顆粒589,該球形顆粒589被填充了液體的空腔594包圍。圍繞球形顆粒589的空間被用填充物595諸如樹脂所填充(見圖13)。在圖13中,第一電極層587對應於像素電極,第二電極層588對應於共用電極。第二電極層588被電連接到配置於與薄膜電晶體581相同的基板之上的共用電位線。為基板596配置的第二電極層588和共用電位電極可以使用以上實施例中所述的共用連接部分相互電連接,在該一對基板之間***有導電顆粒。
另外,作為扭轉球的替代,也可以使用電泳元件。在該情況中,使用直徑為大約10μm到200μm的微囊,其中密封了透明液體、帶正電的白色微粒、和帶負電的黑色微粒。在配置於第一電極層和第二電極層之間的微囊中,當利用第一電極層和第二電極層施加電場時,白色微粒和黑色微粒朝相互相反的一側移動,從而顯示白色或黑色。使用該原理的顯示元件為電泳顯示元件並且通常被稱為電子紙。電泳顯示元件的反射率高於液晶顯示裝置,因而,不需要輔助光,功耗低,並且在暗處可以識別顯示部分。另外,即使在不向顯示部分供電時,影像一旦已經被顯示就能被保持。因此,即使具有顯示功能的半導體裝置(其可以被簡稱為顯示裝置或配置有顯示裝置的半導體裝置)遠離電波源,所顯示的影像也可以被儲存。
經過上述製程,可以製造高可靠性的顯示裝置作為半導體裝置。
本實施例可以適當地結合任意其他實施例來實施。
[實施例7]
本實施例中,作為半導體裝置的示例說明了發光顯示裝置。作為顯示裝置中所包括的顯示元件,此處說明利用電致發光的發光元件。根據發光材料是有機化合物還是無機化合物對利用電致發光的發光元件分類。通常,前者被稱為有機EL元件,而後者被稱為無機EL元件。
在有機EL元件中,藉由對發光元件施加電壓,電子和電洞被分別從一對電極注入到包含發光有機化合物的層中,從而使電流流動。載子(電子和電洞)複合,從而激發發光有機化合物。發光有機化合物從激發態返回到基態,由此發光。由於這種機制,該發光元件被稱為電流激發發光元件。
無機EL元件根據它們的元件結構被劃分成分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層,其中發光材料的顆粒被分散在粘合劑中,並且它的發光機制為利用施體能級和受體能級的施體-受體複合型發光。薄膜型無機EL元件具有這樣的結構:在電介質層之間夾著發光層,其被進一步夾在電極之間;並且它的發光機制為利用金屬離子的內層電子躍遷的局部型(localized type)發光。注意,此處使用有機EL元件作為發光元件進行說明。
圖20表示了可以採用數位時間灰度驅動(digital time grayscale driving)的像素結構的示例,作為半導體裝置的示例。
下面說明可以採用數位時間灰度驅動的像素的結構和操作。在本示例中,一個像素包括每個都包括氧化物半導體層(In-Ga-Zn-O類非單晶膜)作為通道形成區的兩個n通道電晶體。
像素6400包括切換電晶體6401、驅動電晶體6402、發光元件6404、和電容器6403。切換電晶體6401的閘極被連接到掃描線6406,切換電晶體6401的第一電極(源極電極和汲極電極的其中一個)被連接到信號線6405,而切換電晶體6401的第二電極(源極電極和汲極電極的另一個)被連接到驅動電晶體6402的閘極。驅動電晶體6402的閘極經由電容器6403被連接到電源線6407,驅動電晶體6402的第一電極被連接到電源線6407,而驅動電晶體6402的第二電極被連接到發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共用電極6408。共用電極6408被電連接到形成於相同基板之上的共用電位線。其中共用電極6408和公用電位線被相互連接的共用連接部分可以具有如圖1A、圖2A、或圖3A所示的結構。
發光元件6404的第二電極(共用電極6408)被設為低電源電位。注意,所述低電源電位為關於對電源線6407所設的高電源電位滿足低電源電位<高電源電位的電位。作為低電源電位,例如,可以採用GND、或0V等。高電源電位和低電源電位之間的電位差被施加到發光元件6404並且電流被供應到發光元件6404,使得發光元件6404發光。此處,為了讓發光元件6404發光,每個電位都被設定為使得高電源電位和低電源電位之間的電位差為正向閾值電壓或更高。
注意,驅動電晶體6402的閘極電容器可以被用於代替電容器6403,從而可以省略電容器6403。驅動電晶體6402的閘極電容器可以被形成於通道區和閘極電極之間。
在電壓輸入電壓驅動法的情況中,視頻信號被輸入到驅動電晶體6402的閘極使得驅動電晶體6402處於充分地導通和關斷這兩個狀態中的某一個狀態。亦即,驅動電晶體6402操作在線性區。因為驅動電晶體6402操作在線性區,所以比電源線6407的電壓更高的電壓被施加到驅動電晶體6402的閘極。注意,比(電源線+驅動電晶體6402的Vth的電壓)更高或相等的電壓被施加到信號線6405。
在進行類比灰度驅動而非數位時間灰度驅動的情況中,藉由改變信號輸入可以使用如圖20所示那樣的相同像素結構。
在進行類比灰度驅動的情況中,比(發光元件6404的正向電壓+驅動電晶體的Vth)更高或相等的電壓被施加到驅動電晶體6402的閘極。發光元件6404的正向電壓表示要獲得所需亮度時的電壓,並且至少包括正向閾值電壓。輸入使驅動電晶體6402操作在飽和區的視頻信號,使得電流可以被供應到發光元件6404。為了讓驅動電晶體6402操作在飽和區,電源線6407的電位被設得高於驅動電晶體6402的閘極電位。當使用類比視頻信號時,可以將符合視頻信號的電流供應到發光元件6404並進行類比灰度驅動。
注意,像素結構並不限於圖20中所示。例如,可以對圖20所示的像素添加開關、電阻器、電容器、電晶體、或邏輯電路等。
接下來,結合圖21A到21C說明發光元件的結構。用n通道TFT作為示例說明像素的剖面結構。用於圖21A到21C所示的半導體裝置的驅動TFT 7001、7011、和7021可以按與實施例3所述的薄膜電晶體相似的方式製造,並且是每個都包括In-Ga-Zn-O類非單晶膜作為半導體層的高可靠性的薄膜電晶體。
為了提取從發光元件發出的光,陽極和陰極中的至少一個需要透光。薄膜電晶體和發光元件被形成於基板上方。發光元件可以具有:頂部發光結構,其中經由與基板相對置的表面提取發光;底部發光結構,其中經由基板側上的表面提取發光;或者雙發光結構,其中經由與基板相對置的表面和基板側上的表面提取發光。本發明實施例的像素結構可以被應用於具有任意這些發光結構的發光元件。
結合圖21A說明具有頂部發光結構的發光元件。
圖21A為像素的剖面圖,其中驅動TFT 7001為n通道TFT並且光從發光元件7002發射到陽極7005側。在圖21A中,發光元件7002的陰極7003被電連接到驅動TFT 7001,且發光層7004和陽極7005被按此順序層疊於陰極7003之上。陰極7003可以被使用各種導電材料形成,只要它們具有低功函數並且反射光即可。例如,較佳使用Ca、Al、CaF、MgAg、或AlLi等。發光層7004可以使用單層或層疊的多層來形成。當使用多層形成發光層7004時,藉由將電子注入層、電子傳輸層、發光層、電洞傳輸層、和電洞注入層按此順序層疊於陰極7003之上來形成發光層7004。不需要形成所有這些層。陽極7005使用發光導電材料諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅、或添加了氧化矽的氧化銦錫的膜來形成。
發光元件7002對應於在陰極7003和陽極7005之間夾著發光層7004的區域。在圖21A所示像素的情況中,光如箭頭所示那樣從發光元件7002發射到陽極7005側。
接下來,結合圖21B說明具有底部發光結構的發光元件。圖21B為像素的剖面圖,是驅動TFT 7011為n通道TFT並且光從發光元件7012發射到陰極7013側的情況。在圖21B中,發光元件7012的陰極7013被形成在電連接到驅動TFT 7011的發光導電膜7017上方,而發光層7014和陽極7015按此順序層疊於陰極7013上方。當陽極7015具有透光特性時,可以形成用於反射或阻擋光的遮光膜7016以覆蓋陽極7015。對於陰極7013,如圖21A的情況那樣可以使用各種材料,只要它們是具有低功函數的導電材料即可。陰極7013被形成為可以透光的厚度(較佳地,為約5nm到30nm)。例如,可以將厚度為20nm的鋁膜用作陰極7013。與圖21A的情況相似,發光層7014可以使用單層或層疊的多層來形成。陽極7015不需要透光,但可以使用如圖21A的情況那樣的透光導電材料來形成。作為遮光膜7016,例如可以使用反射光的金屬等;然而,並不限於金屬膜。例如,也可以使用添加了黑色素的樹脂等。
發光元件7012對應於發光層7014被夾在陰極7013和陽極7015之間的區域。在圖21B所示像素的情況中,光如箭頭所示那樣從發光元件7012發射到陰極7013側。
接下來,結合圖21C說明具有雙發光結構的發光元件。在圖21C中,發光元件7022的陰極7023被形成於電連接到驅動TFT 7021的透光導電薄膜7027上方,而發光層7024和陽極7025被按此順序層疊於陰極7023上方。如圖21A的情況那樣,陰極7023可以使用各種材料來形成,只要它們是具有低功函數的導電材料即可。陰極7023被形成為可以透光的厚度。例如,可以將厚度為20nm的鋁膜用作陰極7023。與圖21A的情況相似,發光層7024可以使用單層或層疊的多層來形成。陽極7025可以使用如圖21A的情況那樣的透光導電材料來形成。
發光元件7022對應於陰極7023、發光層7024、和陽極7025相互重疊的區域。在圖21C所示像素的情況中,光如箭頭所示那樣從發光元件7022發射到陽極7025側和陰極7023側。
注意,雖然此處以有機EL元件作為發光元件進行了說明,但是也可以設置無機EL元件作為發光元件。
在本實施例中,說明了控制發光元件的驅動的薄膜電晶體(驅動TFT)被電連接到發光元件的示例;然而,可以採用用於電流控制的TFT連接在驅動TFT和發光元件之間的結構。
本實施例所述的半導體裝置不限於圖21A到21C中所示的結構,而可以基於根據本發明所述技術的精神作出各種方式的修改。
下面,結合圖24A到24B說明作為本發明的半導體裝置的一個實施例的發光顯示面板(也被稱為發光面板)的外觀和剖面。圖24A為面板的俯視圖,其中用密封劑4505將形成在實施例3所述的第一基板4051上方且每個都包括In-Ga-Zn-O類非單晶膜作為半導體層的高可靠性的薄膜電晶體4509和4510、以及和發光元件4511密封於第一基板4501和第二基板4506之間。圖24B為沿圖24A的H-I線截取的剖面圖。
提供密封劑4505以包圍配置於第一基板4501上方的像素部分4502、信號線驅動電路4503a和4503b、和掃描線驅動電路4504a和4504b。另外,第二基板4506被配置於像素部分4502、信號線驅動電路4503a和4503b、和掃描線驅動電路4504a和4504b上方。因此,利用第一基板4501、密封劑4505、和第二基板4506,將像素部分4502、信號線驅動電路4503a和4503b、和掃描線驅動電路4504a和4504b與填充物4507一起密封起來。較佳地,用具有高氣密性和低脫氣性的保護膜(諸如層壓膜(laminate film)或紫外線固化樹脂膜)或者覆蓋材料來封裝(密封)面板,如上所述,使得面板不被暴露於外部空氣。
形成於第一基板4501上方的像素部分4502、信號線驅動電路4503a和4503b、和掃描線驅動電路4504a和4504b的每個都包括多個薄膜電晶體,且像素部分4502所包括的薄膜電晶體4510和信號線驅動電路4503a所包括的薄膜電晶體4509如圖24B的示例所示。
作為每個薄膜電晶體4509和4510,可以使用實施例3所述的高可靠性的薄膜電晶體,其中包括In-Ga-Zn-O類非單晶膜作為半導體層。在本實施例中,薄膜電晶體4509和4510為n通道薄膜電晶體。
另外,附圖標記4511表示發光元件。作為發光元件4511所包括的像素電極的第一電極層4517被電連接到薄膜電晶體4510的源極電極層或汲極電極層。注意,發光元件4511的結構為第一電極層4517、電致發光層4512、和第二電極層4513的疊層結構,但是本發明不限於本實施例所述。發光元件4511的結構可以根據從發光元件4511提取光的方向等來適當改變。
使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷形成分隔壁(partition wall)4520。特別佳的是,分隔壁4520使用感光材料形成並且以使開口的側壁形成為具有連續曲率的傾斜表面的方式在第一電極層4517的上方形成開口。
電致發光層4512可以被形成為具有單層或層疊的多層。
保護膜可以被形成於第二電極層4513和分隔壁4520上方以防止氧、氫、濕氣、或二氧化碳等進入發光元件4511。作為保護膜,可以使用氮化矽膜、氮氧化矽膜、或DLC薄膜等。
另外,將各種信號和電位從FPC 4018a和4518b供應到信號線驅動電路4503a和4503b、掃描線驅動電路4504a和4504b、或者像素部分4502。
在本實施例中,使用與發光元件4511所包括的第一電極層4517相同的導電膜形成連接端子電極4515,而使用與薄膜電晶體4509和4510所包括的源極電極層和汲極電極層相同的導電膜形成端子電極4516。
連接端子電極4515經由各向異性導電膜4519電連接到FPC 4518a所包括的端子。
位於從發光元件4511中提取光的方向上的第二基板需要具有透光特性。在該情況中,使用透光材料,諸如玻璃板、塑膠板、聚酯膜、或丙烯酸膜。
作為填充物4507,除了惰性氣體諸如氮或氬之外,還可以使用紫外線固化樹脂或熱固性樹脂。例如,可以使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或者EVA(乙烯-醋酸乙烯)。本實施例中,氮被用於填充物4507。
另外,如果需要的話,可以適當地在發光元件的發光表面上配置光學膜,諸如偏振片、圓偏振片(包括橢圓偏振片)、延遲板(四分之一波板或半波板)、或者濾色片。另外,偏振片或者圓偏振片可以被配置有抗反射膜。例如,可以進行抗眩光處理,據此可以使反射光被表面上的凸起和凹陷所散射,以減少眩光。
信號線驅動電路4503a和4503b以及掃描線驅動電路4504a和4504b可以被配置作為使用單晶半導體膜或者多晶半導體膜形成在單獨製備的基板上方的驅動電路。另外,只有信號線驅動電路或者其一部分、或者掃描線驅動電路或者其部分可以被單獨形成和安裝。本實施例不限於圖24A和24B中所示的結構。
經過上述製程,可以製造高可靠性的發光顯示裝置(顯示面板)作為半導體裝置。
本實施例可以適當地結合任意其他實施方式來實施。
[實施例8]
本發明所述的半導體裝置可以被應用於電子紙。電子紙可以用於各個領域的電子裝置,只要它們能顯示資料即可。例如,根據本發明所述的電子紙可以被應用於電子書(e-book)閱讀器、海報、諸如火車等交通工具中的廣告、諸如***的各種卡的顯示器等等。電子裝置的示例如圖25A和25B以及圖26所示。
圖25A表示了使用電子紙形成的海報2631。在廣告媒介為印刷紙製品的情況中,廣告由人工來更換;但是,藉由使用電子紙,廣告的顯示可以在短時間內改變。另外,影像可以被穩定顯示而不會失真。注意,海報可以被構造成無線地發送和接收資料。
圖25B表示了諸如火車的交通工具中的廣告2632。在廣告媒介為印刷品的情況中,廣告由人力替換;然而,藉由使用電子紙,廣告顯示可以在短時間內改變而不用大量人力。另外,影像可以被穩定顯示而不會失真。注意,交通工具中的廣告可以被構造成無線發送和接收資料。
圖26表示了電子書閱讀器2700的示例。例如,電子書閱讀器2700包括兩個殼體,殼體2701和殼體2703。殼體2701和殼體2703被用鉸鏈2711組合起來,從而可以以鉸鏈2711為軸打開和關閉電子書閱讀器2700。用這樣的結構,電子書閱讀器2700可以像紙質書那樣操作。
顯示部分2705和顯示部分2707分別被包含在殼體2701和殼體2703中。顯示部分2705和顯示部分2707可以被構造為顯示一幅影像或不同的影像。在顯示部分2705和顯示部分2707顯示不同的影像的情況中,例如,右側的顯示部分(圖26中的顯示部分2705)可以顯示文本而左側的顯示部分(圖26中的顯示部分2707)可以顯示影像。
圖26表示了殼體2701配置有操作部分等的示例。例如,殼體2701配置有電源開關2721、操作鍵2723、以及揚聲器2725等。可以利用操作鍵2723來換頁。注意,在配置了顯示部分的殼體的表面上,可以配置鍵盤、或指向裝置等。另外,外部連接端子(諸如耳機端子、USB端子、或可以連接到諸如AC適配器和USB電纜等各種電纜的端子)、或記錄媒體***部分等可以被配置於殼體的背面或側面。另外,電子書閱讀器2700可以具有電子詞典的功能。
電子書閱讀器2700可以被構造成無線地發送和接收資料。可以採用從電子書伺服器上無線地購買和下載所需書籍資料等的結構。
[實施例9]
本發明所述的半導體裝置可以被應用於各種電子裝置(包括遊戲機)。電子裝置的示例包括電視機(也被稱為電視或電視接收機)、電腦的顯示器等、諸如數位相機或數位攝像機的相機、數位相框、移動式電話手機(也被稱為移動式電話或移動式電話裝置)、攜帶型遊戲機、攜帶型資訊終端、音頻再生裝置(audio reproducing device)、和大型遊戲機諸如小鋼珠遊戲機(pachinko machine)等。
圖27A表示了電視機9600的示例。在電視機9600中,顯示部分9603被包含在殼體9601中。顯示部分9603可以顯示影像。另外,殼體9601被機座9605支撐。
電視機9600可以用殼體9601的或遙控器9610的操作開關操作。頻道和音量可以用遙控器9610的操作鍵9609控制,從而可以控制顯示部分9603上顯示的影像。另外,遙控器9610可以配置有顯示部分9607,用於顯示從遙控器9610輸出的資料。
注意,電視機9600係配置有接收器、以及數據機等。可以利用接收器來接收通常的電視廣播。另外,當藉由數據機將電視機9600有線或無線地連接到通信網路時,可以進行單向的(從發射器到接收器)或者雙向的(發射器和接收器之間或接收器之間)資料通信。
圖27B表示了數位相框9700的示例。例如,在數位相框9700中,顯示部分9703被包含在殼體9701中。顯示部分9703可以顯示各種影像。例如,顯示部分9703可以顯示由數位相機等拍攝的影像資料,其功能就像普通相框那樣。
注意,數位相框9700係配置有操作部分、外部連接部分(USB端子、可以連接到諸如USB電纜等電纜的端子)、或記錄媒體***部分等。儘管這些部件可以被配置於配置有顯示部分的表面上,但是從數位相框9700的設計上考慮,較佳將它們配置側面或背面。例如,儲存由數位相機拍攝的影像資料的記憶體被***到數位相框的記錄媒體***部分中,由此可以傳輸影像資料然後顯示在顯示部分9703上。
數位相框9700可以被構造成無線地發送和接收資料。可以採用無線地傳輸所需的影像資料以進行顯示的結構。
圖28A為攜帶型遊戲機並且包括兩個殼體,亦即連結部分9893連接起來的殼體9881和殼體9891,使得攜帶型遊戲機可以被打開或折疊。顯示部分9882被包含在殼體9881中,而顯示部分9883被包含在殼體9891中。另外,圖28A所示的攜帶型遊戲機配置有揚聲器部分9884、記錄媒體***部分9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、以及感測器9888(其具有測量力、位移、位置、速度、加速度、角速度、轉數、距離、光、液體、磁力、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電功率、輻射線、流速、濕度、傾斜度、震動、氣味、或紅外線的功能)、和麥克風9889)等。不用說,攜帶型遊戲機的結構不限於以上所述結構。攜帶型遊戲機可以具有適當地配置了額外的附屬裝置的結構,只要至少配置了本發明所述的半導體裝置即可。圖28A所示的攜帶型遊戲機具有閱讀儲存於儲存媒體中的程式或資料以將其顯示在顯示部分上的功能、和藉由無線通信與另一個攜帶型遊戲機共用資訊的功能。注意,圖28A所示的攜帶型遊戲機的功能不限於以上所述的那些功能,並且攜帶型遊戲機可以具有各種功能。
圖28B表示了作為大型遊戲機的拉霸機(slot machine)9900的示例。在拉霸機9900中,顯示部分9903被包含在殼體9901中。另外,拉霸機9900配置有操作構件諸如啟動桿和停止開關、投幣口、揚聲器等。不用說,拉霸機9900的結構不限於以上所述結構。拉霸機可以具有適當地配置了額外的附屬裝置的結構,只要至少配置了本發明所述的半導體裝置即可。
圖29A表示了移動式電話手機1000的示例。移動式電話手機1000係配置有包含在殼體1001中的顯示部分1002、操作按鈕1003、外部連接埠1004、揚聲器1005、以及麥克風1006等。
當圖29A所示的移動式電話手機1000的顯示部分1002被手指等觸摸時,資料可以被輸入到移動式電話手機1000中。另外,可以藉由用手指等觸摸顯示部分1002執行諸如打電話和發送文字資訊的操作。
顯示部分1002主要有三個螢幕模式。第一模式為顯示模式,其主要用於顯示影像。第二模式為輸入模式,其主要用於輸入資料例如文本。第三模式為顯示並輸入模式,其為兩種模式的組合,亦即,顯示模式和輸入模式的組合。
例如,在打電話或發送文字資訊的情況中,為顯示部分1002選擇主要用於輸入文本的文本輸入模式,從而可以輸入螢幕上顯示的字元。在該情況中,較佳在顯示部分1002的整個螢幕區域上顯示鍵盤或數字鍵。
當在移動式電話手機1000中係配置包括諸如陀螺儀或者加速度感測器的用以檢測傾斜度的感測器的檢測裝置時,顯示部分1002的螢幕上的顯示可以藉由判斷移動式電話手機1000的方向(移動式電話手機1000是否為了風景模式或人像模式而被水平放置或垂直放置)被自動改變。
藉由觸碰顯示部分1002或使用殼體1001的操作按鈕1003改變螢幕模式。替代地,可以根據顯示部分1002上顯示的影像類型改變螢幕模式。例如,當顯示部分顯示的影像信號為移動影像資料時,螢幕模式被改變到顯示模式。當信號為一種文本資料時,螢幕模式被改變到輸入模式。
另外,在輸入模式中,當有一段時間沒有執行藉由觸摸顯示部分1002的輸入,並檢測到由顯示部分1002中的光學感測器檢測的信號時,螢幕模式可以被控制以從輸入模式改變到顯示模式。
顯示部分1002可以用作影像感測器。例如,當用手掌或指紋觸摸顯示部分1002時,掌紋、或指紋等的影像資料被獲取,由此可以進行身份識別。另外,藉由在顯示部分中提供背光或發出近紅外光的感光源,可以獲取指靜脈、或掌靜脈等的影像資料。
圖29B也表示了移動式電話手機的示例。圖29B中的移動式電話手機包括顯示裝置9410和通信裝置9400。顯示裝置9410具有包括顯示部分9412和操作按鈕9413的殼體9411。通信裝置9400具有包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405、和當收到來電時發光的發光部分9406的殼體9401。具有顯示功能的顯示裝置9410可以在箭頭所示的兩個方向上從通信裝置9400上分離。因此,顯示裝置9410和具有電話功能的通信裝置9400可以沿其短軸或長軸彼此附著。當只需要顯示功能時,可以單獨使用顯示裝置9410而將通信裝置9400從顯示裝置9410上分離。通信裝置9400和顯示裝置9410的每個都能藉由無線通信或有線通信發射和接收影像或輸入資訊,並且每個都具有可充電電池。
[實例1]
在本實施例中,說明了藉由使用氯氣和氧氣,對氧化物半導體層和絕緣膜進行乾式蝕刻所得的結果。
下面說明本實例中所用的樣品。作為第一氧化物半導體層,利用濺射法在玻璃基板上方形成厚度為150nm的In-Ga-Zn-O類非單晶膜。形成條件如下:壓力為0.4Pa,功率為500W,形成溫度為25℃,氬氣的流速為10sccm,氧氣的流速為5sccm,且基板和靶材之間的距離為170mm。使用以1:1:1的比例包含In2 O3 、Ga2 O3 、和ZnO(In:Ga:Zn=1:1:0.5)的靶材。由這些形成條件所得到的第一氧化物半導體層的組分藉由電感耦合電漿質譜法(ICP-MS)來測量。測量結果為InGa0.94 Zn0.40 O3.31
接下來,利用濺射法在玻璃基板上方形成厚度為150nm的In-Ga-Zn-O類非單晶膜,作為導電率高於第一氧化物半導體層的導電率的第二氧化物半導體層。形成條件如下:壓力為0.4Pa,功率為500W,形成溫度為25℃,氬氣的流速為40sccm,並且基板和靶材之間的距離為170mm。使用以1:1:1的比例包含In2 O3 、Ga2 O3 、和ZnO(In:Ga:Zn=1:1:0.5)的靶材。由這些形成條件所得到的第二氧化物半導體層的組分藉由電感耦合電漿質譜法來測量。測量結果為InGa0.95 Zn0.41 O3.33
接下來,作為絕緣膜,利用CVD法在玻璃基板上方形成厚度為200nm的氧氮化矽膜。形成條件如下:壓力為39.99Pa,形成溫度為400℃,矽烷的流速為4sccm,N2 O的流速為800sccm,RF功率為150W,並且電極之間的距離為28mm。
然後,測量第一氧化物半導體層、第二氧化物半導體層、和絕緣膜的各自的蝕刻速率。使用諸如光致抗蝕劑的遮罩,以留下每種膜的(半蝕刻)方式,來蝕刻已經形成的第一氧化物半導體層、第二氧化物半導體層、和絕緣膜。此後,利用臺階高度測量(step-height measurement)裝置來測量第一氧化物半導體層的蝕刻量、第二氧化物半導體層的蝕刻量、和絕緣薄膜的蝕刻量,然後,根據膜蝕刻量和蝕刻所需時間之間的關係計算出它們各自的蝕刻速率(nm/min)。
利用在ICP功率為1500W(電極尺寸:370mm×470mm)、RF偏壓為200W、壓力為1.5Pa、且基板溫度為-10℃的條件下的ICP蝕刻法進行蝕刻。在本蝕刻中,採用了在作為蝕刻氣體的氯氣和氧氣的不同流速下的四種不同條件(氯氣流速:氧氣流速=100sccm:0sccm、85sccm:15sccm、70sccm:30sccm、和55sccm:45sccm)。計算所述條件的相應的蝕刻速率。
蝕刻速率計算結果如圖4所示。在圖4中,橫軸表示蝕刻氣體(氯氣和氧氣的總和)中氧氣的含量(體積%),左側的縱軸表示蝕刻速率(nm/min),而右側的縱軸表示選擇性。另外,在圖4中,圓圈表示第一氧化物半導體層的蝕刻速率,三角表示第二氧化物半導體層的蝕刻速率,方塊表示絕緣膜的蝕刻速率,而十字表示選擇性。注意,圖4所示的選擇性為第一氧化物半導體層的蝕刻速率相對於絕緣膜的蝕刻速率。
根據圖4所示的結果,即使增大蝕刻氣體中氧氣的含量(體積%),在第一氧化物半導體層和第二氧化物半導體層之間的蝕刻速率上也未發現顯著差別。另一方面,結果表明,當增大蝕刻氣體中氧氣的含量(體積%)時,絕緣膜的蝕刻速率下降。具體地,結果表明,當蝕刻氣體中氧氣的含量為15體積%或更多時,絕緣膜的蝕刻速率下降。
另外,可以理解的是,確定了第一氧化物半導體層的蝕刻速率相對於絕緣膜的蝕刻速率的選擇性(第一氧化物半導體層的蝕刻速率相對於絕緣膜的蝕刻速率之比),其表明,向蝕刻氣體中加入氧氣時選擇性最大增加到4.2,而不向蝕刻氣體加入氧氣時選擇性小於1,如圖4所示。另外,在第一氧化物半導體層和第二氧化物半導體層之間的蝕刻速率上未發現顯著差別。因此,關於第二氧化物半導體層相對於絕緣膜的蝕刻速率的選擇性,其結果類似於第一氧化物半導體層的蝕刻速率相對於絕緣膜的蝕刻速率的選擇性所得的相關結果。
如上所述,可以理解的是,當增大蝕刻氣體中所加入的氧氣比例時,絕緣膜的蝕刻速率可以小於第一氧化物半導體層和第二氧化物半導體層的蝕刻速率。另外,可以理解,當蝕刻氣體中氧氣的含量為15體積%或更多時,能夠提高第一氧化物半導體層和第二氧化物半導體相對於絕緣膜的選擇性。這樣,藉由在蝕刻氣體中包含氧氣,可以提高氧化物半導體層相對於絕緣膜的選擇性。因此,當去除形成於絕緣膜上方的氧化物半導體層的一部分(靠近氧化物半導體層表面的部分)(通道蝕刻)時,可以抑制對絕緣膜的暴露的部分的損害。
本說明書基於2008年10月22日向日本專利局提交的第2008-271598號日本專利申請,其整體內容都藉由引用被並入本文中。
200...基板
202...閘極電極
204...閘極絕緣層
206...氧化物半導體層
208...抗蝕劑遮罩
210...島狀氧化物半導體層
212...導電層
214a,214b,214c...抗蝕劑遮罩
216a,216b...導電層
218...導電層
220...凹陷部分
222...保護絕緣層
250...薄膜電晶體
207...氧化物半導體層
211...島狀氧化物半導體層
215a,215b...半導體區域
108...電容器佈線
121...第一端子
213...接觸孔
120...連接電極
122...第二端子
125...接觸孔
127...接觸孔
126...接觸孔
128...透明導電層
129...透明導電層
110...透明導電層
156...電極
5300...基板
5301...像素部分
5302...掃描線驅動電路
5303...信號線驅動電路
5601...驅動IC
5602_1到5602_M...開關組
5603a...第一薄膜電晶體
5603b...第二薄膜電晶體
5603c...第三薄膜電晶體
5611...第一佈線
5612...第二佈線
5613...第三佈線
5621_1到5621_M...佈線
5703a,5703b,5703c...時序
5701_1到5701_n...正反器
5711...第一佈線
5712...第二佈線
5713...第三佈線
5714...第四佈線
5715...第五佈線
5716...第六佈線
5717_1,5717_2,5717_3...第七佈線
5571...第一薄膜電晶體
5572...第二薄膜電晶體
5573...第三薄膜電晶體
5574...第四薄膜電晶體
5575...第五薄膜電晶體
5576...第六薄膜電晶體
5577...第七薄膜電晶體
5578...第八薄膜電晶體
5501...第一佈線
5502...第二佈線
5503...第三佈線
5504...第四佈線
5505...第五佈線
5506...第六佈線
5400...基板
5401...像素部分
5402...第一掃描線驅動電路
5403...信號線驅動電路
5404...第二掃描線驅動電路
4001...第一基板
4002...像素部分
4003...信號線驅動電路
4004...掃描線驅動電路
4005...密封劑
4006...第二基板
4008...液晶
4010...薄膜電晶體
4011...薄膜電晶體
4013...液晶元件
4020...絕緣層
4021...絕緣層
4030...像素電極層
4031...對置電極層
4032...絕緣層
4033...絕緣層
4035...柱狀間隔件
4015...連接端子電極
4018...可撓性印刷電路(FPC)
4016...端子電極
4019...各向異性導電膜
2600...TFT基板
2601...對置基板
2602...密封劑
2603...像素部分
2604...顯示元件
2605...著色層
2606...偏振片
2607...偏振片
2608...佈線電路部分
2609...可撓性線路板
2610...冷陰極管
2611...反射板
2612...電路基板
2613...擴散板
580...基板
581...薄膜電晶體
583...絕緣層
584...絕緣層
585...絕緣層
587...第一電極層
588...第二電極層
589...球形顆粒
590a...黑色區域
590b...白色區域
594...空腔
596...基板
6400...基板
6401...切換電晶體
6402...驅動電晶體
6403...電容器
6404...發光元件
6405...信號線
6406...掃描線
6407...電源線
6408...共用電極
7001...驅動TFT
7002...發光元件
7003...陰極
7004...發光層
7005...陽極
7011...驅動TFT
7012...發光元件
7013...陰極
7014...發光層
7015...陽極
7016...遮光膜
7017...透光導電薄膜
7021...驅動TFT
7022...發光元件
7023...陰極
7024...發光層
7025...陽極
7027...透光導電薄膜
4501...第一基板
4502...像素部分
4503a,4503b...信號線驅動電路
4504a,4504b...掃描線驅動電路
4505...密封劑
4506...第二基板
4507...填充物
4509...薄膜電晶體
4510...薄膜電晶體
4511...發光元件
4512...電致發光層
4513...第二電極層
4517...第一電極層
4520...分隔壁
4515...連接端子電極
4516...端子電極
4518a,4518b...可撓性印刷電路(FPC)
4519...各向異性導電膜
2631...海報
2632...廣告
2700...電子書閱讀器
2701...殼體
2703...殼體
2711...鉸鏈
2705...顯示部分
2707...顯示部分
2721...電源開關
2723...操作鍵
2724...揚聲器
9600...電視機
9601...殼體
9603...顯示部分
9605...機座
9607...顯示部分
9609...操作鍵
9610...遙控器
9700...數位相框
9701...殼體
9703...顯示部分
9881...殼體
9882...顯示部分
9883...顯示部分
9884...揚聲器部分
9885...操作鍵
9886...記錄媒體***部分
9887...連接端子
9888...感測器
9889...麥克風
9890...LED燈
9891...殼體
9893...連結部分
9900...拉霸機
9901...殼體
9903...顯示部分
1000...移動式電話手機
1001...殼體
1002...顯示部分
1003...操作按鈕
1004...外部連接部分
1005...揚聲器
1006...麥克風
9400...通信裝置
9401...殼體
9402...操作按鈕
9403...外部輸入端子
9404...麥克風
9405...揚聲器
9406...發光部分
9410...顯示裝置
9411...殼體
9412...顯示部分
9413...操作按鈕
圖1A、1B、1C、1D、和1E例舉依據實施例1的半導體裝置。
圖2A、2B、2C、2D、和2E例舉依據實施例2的半導體裝置。
圖3A、3B、3C、3D、和3E例舉用以製造依據實施例2的半導體裝置的方法。
圖4為顯示蝕刻速率和選擇性在氧氣含量上的相關性的圖表。
圖5A、5B、和5C例舉用以製造依據實施例3的半導體裝置的方法。
圖6A、6B、和6C例舉用以製造依據實施例3的半導體裝置的方法。
圖7例舉用以製造依據實施例3的半導體裝置的方法。
圖8例舉用以製造依據實施例3的半導體裝置的方法。
圖9例舉用以製造依據實施例3的半導體裝置的方法。
圖10例舉依據實施例3的半導體裝置。
圖11A1、11A2、11B1、和11B2例舉依據實施例3的半導體裝置。
圖12例舉依據實施例3的半導體裝置。
圖13例舉依據實施例4的半導體裝置。
圖14A和14B為顯示半導體裝置的方塊圖。
圖15為例舉信號線驅動電路的結構的方塊圖。
圖16為顯示信號線驅動電路的操作的時序圖。
圖17為顯示信號線驅動電路的操作的時序圖。
圖18為顯示移位暫存器的結構的圖形。
圖19為顯示圖18中的正反器的連接結構的圖形。
圖20為顯示依據實施例6的半導體裝置的像素的等效電路的圖形。
圖21A、21B、和21C例舉依據實施例6的半導體裝置。
圖22A1、22A2、和22B例舉依據實施例5的半導體裝置。
圖23例舉依據實施例6的半導體裝置。
圖24A和24B例舉依據實施例6的半導體裝置。
圖25A和25B例舉電子紙的使用模式的示例。
圖26為外部視圖,例舉電子書的示例。
圖27A為電視機的外部視圖,而圖27B為數位相框的外部視圖。
圖28A和28B為外部視圖,例舉遊戲機的示例。
圖29A和29B為外部視圖,例舉移動式電話的示例。
222...保護絕緣層
250...薄膜電晶體

Claims (28)

  1. 一種半導體裝置的製造方法,包含以下步驟:在基板的上方形成閘極電極;在該閘極電極的上方形成閘極絕緣層;在該閘極絕緣層的上方形成氧化物半導體層;藉由濕式蝕刻來處理該氧化物半導體層以形成島狀氧化物半導體層;在該島狀氧化物半導體層的上方形成導電層;藉由第一乾式蝕刻來處理該導電層以形成源極電極和汲極電極,以及藉由第二乾式蝕刻來去除該島狀氧化物半導體層的一部分以在該島狀氧化物半導體層中形成凹陷部分。
  2. 如申請專利範圍第1項所述之半導體裝置的製造方法,其中,該氧化物半導體層包括銦、鎵、和鋅。
  3. 如申請專利範圍第1項所述之半導體裝置的製造方法,其中,使用在該乾式蝕刻中其蝕刻速率高於該氧化物半導體層所使用的材料之蝕刻速率的材料來形成該導電層。
  4. 如申請專利範圍第1項所述之半導體裝置的製造方法,其中,使用包括氯的氣體以實施該乾式蝕刻。
  5. 如申請專利範圍第4項所述之半導體裝置的製造方法,其中,使用包括氧化矽的材料以形成該閘極絕緣層,並且其中,包括氯的該氣體包括氧。
  6. 如申請專利範圍第5項所述之半導體裝置的製造方法,包括氯的該氣體中氧的含量為15體積%或更多。
  7. 一種半導體裝置的製造方法,包含以下步驟:在基板的上方形成閘極電極;在該閘極電極的上方形成閘極絕緣層;在該閘極絕緣層的上方形成氧化物半導體層;藉由濕式蝕刻來處理該氧化物半導體層以形成島狀氧化物半導體層;在該島狀氧化物半導體層的上方形成導電層;藉由乾式蝕刻來處理該導電層以形成源極電極和汲極電極,以及藉由該乾式蝕刻來去除該島狀氧化物半導體層的一部分以在該島狀氧化物半導體層中形成凹陷部分。
  8. 如申請專利範圍第7項所述之半導體裝置的製造方法,其中,該氧化物半導體層包括銦、鎵、和鋅。
  9. 如申請專利範圍第7項所述之半導體裝置的製造方法,其中,使用在該乾式蝕刻中的蝕刻速率高於該氧化物半導體層所使用的材料之蝕刻速率的材料來形成該導電層。
  10. 如申請專利範圍第7項所述之半導體裝置的製造方法,其中使用包括氯的氣體以實施該乾式蝕刻。
  11. 如申請專利範圍第10項所述之半導體裝置的製造方法,其中,使用包括氧化矽的材料以形成該閘極絕緣層,並且其中,包括氯的該氣體包括氧。
  12. 如申請專利範圍第11項所述之半導體裝置的製造方法,包括氯的該氣體中氧的含量為15體積%或更多。
  13. 一種半導體裝置的製造方法,包含以下步驟:在基板的上方形成閘極電極;在該閘極電極的上方形成閘極絕緣層;在該閘極絕緣層的上方形成第一氧化物半導體層;在該第一氧化物半導體層的上方形成第二氧化物半導體層,其中,該第二氧化物半導體層的導電率高於該第一氧化物半導體層的導電率;藉由濕式蝕刻來處理該第一氧化物半導體層和該第二氧化物半導體層以形成第一島狀氧化物半導體層和第二島狀氧化物半導體層;在該第二島狀氧化物半導體層的上方形成導電層;藉由第一乾式蝕刻來處理該導電層以形成源極電極和汲極電極;並且藉由第二乾式蝕刻來去除該第一島狀氧化物半導體層的一部分和該第二島狀氧化物半導體層的一部分以在該第一島狀氧化物半導體層中形成凹陷部分。
  14. 如申請專利範圍第13項所述之半導體裝置的製造方法,其中,該第一氧化物半導體層和該第二氧化物半導體層各自都包括銦、鎵、和鋅。
  15. 如申請專利範圍第13項所述之半導體裝置的製造方法,其中,使用在該乾式蝕刻中的蝕刻速率高於該第二氧化物半導體層所使用的材料之蝕刻速率的材料來形成該導電層。
  16. 如申請專利範圍第13項所述之半導體裝置的製造方法,其中,使用包括氯的氣體以實施該乾式蝕刻。
  17. 如申請專利範圍第16項所述之半導體裝置的製造方法,其中,使用包括氧化矽的材料以形成該閘極絕緣層,並且其中,包括氯的該氣體包括氧。
  18. 如申請專利範圍第17項所述之半導體裝置的製造方法,其中,包括氯的該氣體中的氧的含量為15體積%或更多。
  19. 一種半導體裝置的製造方法,包含以下步驟:在基板的上方形成閘極電極;在該閘極電極的上方形成閘極絕緣層;在該閘極絕緣層的上方形成第一氧化物半導體層;在該第一氧化物半導體層的上方形成第二氧化物半導體層,其中,該第二氧化物半導體層的導電率高於該第一氧化物半導體層的導電率;藉由濕式蝕刻來處理該第一氧化物半導體層和該第二氧化物半導體層以形成第一島狀氧化物半導體層和第二島狀氧化物半導體層;在該第二島狀氧化物半導體層的上方形成導電層;藉由乾式蝕刻來處理該導電層以形成源極電極和汲極電極;並且藉由該乾式蝕刻來去除該第一島狀氧化物半導體層的一部分和該第二島狀氧化物半導體層的一部分以在該第一島狀氧化物半導體層中形成凹陷部分。
  20. 如申請專利範圍第19項所述之半導體裝置的製造方法,其中,該第一氧化物半導體層和該第二氧化物半導體層各自都包括銦、鎵、和鋅。
  21. 如申請專利範圍第19項所述之半導體裝置的製造方法,其中,使用在該乾式蝕刻中的蝕刻速率高於該第二氧化物半導體層所使用之材料的蝕刻速率的材料來形成該導電層。
  22. 如申請專利範圍第19項所述之半導體裝置的製造方法,其中,使用包括氯的氣體以實施該乾式蝕刻。
  23. 如申請專利範圍第22項所述之半導體裝置的製造方法,其中,使用包括氧化矽的材料以形成該閘極絕緣層,並且其中,包括氯的該氣體包括氧。
  24. 如申請專利範圍第23項所述之半導體裝置的製造方法,其中,包括氯的該氣體中的氧的含量為15體積%或更多。
  25. 一種半導體裝置的製造方法,包含以下步驟:在基板的上方形成閘極電極;在該閘極電極的上方形成閘極絕緣層;在該閘極絕緣層的上方形成島狀氧化物半導體層;在該島狀氧化物半導體層的上方形成導電層;藉由使用包括氧和氯的氣體的乾式蝕刻來處理該導電層以形成源極電極和汲極電極,以及藉由該乾式蝕刻來去除該島狀氧化物半導體層的一部分以在該島狀氧化物半導體層中形成凹陷部分。
  26. 如申請專利範圍第25項所述之半導體裝置的製造方法,其中,該島狀氧化物半導體層包括銦、鎵、和鋅。
  27. 如申請專利範圍第25項所述之半導體裝置的製造方法,其中,使用在該乾式蝕刻中的蝕刻速率高於該島狀氧化物半導體層所使用的材料之蝕刻速率的材料來形成該導電層。
  28. 如申請專利範圍第25項所述之半導體裝置的製造方法,其中,包括氯和氧的該氣體中的氧的含量為15體積%或更多。
TW098135432A 2008-10-22 2009-10-20 半導體裝置之製造方法 TWI463570B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008271598 2008-10-22

Publications (2)

Publication Number Publication Date
TW201034085A TW201034085A (en) 2010-09-16
TWI463570B true TWI463570B (zh) 2014-12-01

Family

ID=42109001

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100105338A TWI466193B (zh) 2008-10-22 2009-10-20 半導體裝置之製造方法
TW098135432A TWI463570B (zh) 2008-10-22 2009-10-20 半導體裝置之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100105338A TWI466193B (zh) 2008-10-22 2009-10-20 半導體裝置之製造方法

Country Status (5)

Country Link
US (6) US7915075B2 (zh)
JP (8) JP5361651B2 (zh)
KR (4) KR20100044716A (zh)
CN (2) CN101728275B (zh)
TW (2) TWI466193B (zh)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
TWI467663B (zh) 2008-11-07 2015-01-01 Semiconductor Energy Lab 半導體裝置和該半導體裝置的製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201103090A (en) * 2009-07-01 2011-01-16 Univ Nat Chiao Tung Method for manufacturing a self-aligned thin film transistor and a structure of the same
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN105428424A (zh) * 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR101730347B1 (ko) * 2009-09-16 2017-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102180761B1 (ko) 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101980505B1 (ko) 2009-10-08 2019-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR102246127B1 (ko) 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101669476B1 (ko) 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR102317763B1 (ko) 2009-11-06 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102223595B1 (ko) * 2009-11-06 2021-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101787353B1 (ko) 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101857693B1 (ko) 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US20130112970A1 (en) * 2010-06-07 2013-05-09 Yoshinobu Miyamoto Thin film transistor substrate and fabrication method for the same
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002104A1 (en) * 2010-06-30 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP5879165B2 (ja) * 2011-03-30 2016-03-08 株式会社半導体エネルギー研究所 半導体装置
TWI550865B (zh) 2011-05-05 2016-09-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9093539B2 (en) 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101884824B1 (ko) 2011-09-07 2018-08-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013054933A1 (en) 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102067051B1 (ko) * 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9847225B2 (en) * 2011-11-15 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
TWI588910B (zh) * 2011-11-30 2017-06-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI621185B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI470808B (zh) 2011-12-28 2015-01-21 Au Optronics Corp 半導體元件及其製作方法
CN102646683B (zh) * 2012-02-02 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6306832B2 (ja) * 2012-07-06 2018-04-04 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
KR102262323B1 (ko) 2012-07-20 2021-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
WO2014065301A1 (en) * 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI637517B (zh) * 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102006585B1 (ko) 2012-11-08 2019-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US9755036B2 (en) 2013-09-18 2017-09-05 Sharp Kabushiki Kaisha Semiconductor device, display device, and method for producing semiconductor device
JP2015109424A (ja) 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、及び該半導体装置に用いるエッチング溶液
JP6034980B2 (ja) 2013-11-18 2016-11-30 シャープ株式会社 半導体装置
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082794B1 (en) 2014-04-10 2015-07-14 The United States Of America As Represented By The Secretary Of The Air Force Metal oxide thin film transistor fabrication method
US9147607B1 (en) 2014-04-10 2015-09-29 The United States Of America As Represented By The Secretary Of The Air Force Method of fabricating ultra short gate length thin film transistors using optical lithography
CN105841718B (zh) * 2015-01-29 2020-08-04 万渡江 一种跌倒传感器
KR102509582B1 (ko) * 2015-03-03 2023-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10460984B2 (en) 2015-04-15 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
WO2017002672A1 (ja) 2015-06-29 2017-01-05 シャープ株式会社 半導体装置およびその製造方法
US10978489B2 (en) * 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JP6789721B2 (ja) * 2016-08-12 2020-11-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN106373868B (zh) * 2016-10-10 2020-03-10 昆山龙腾光电股份有限公司 一种阵列基板的制造方法
CN106784014A (zh) * 2016-12-23 2017-05-31 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板、显示装置
JP2019087552A (ja) * 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
CN110752255A (zh) * 2018-07-23 2020-02-04 株式会社理光 金属氧化物、场效应晶体管及其制造方法
CN109616476A (zh) * 2018-12-17 2019-04-12 惠科股份有限公司 主动开关及其制作方法、显示装置
CN112670240B (zh) * 2020-12-24 2024-05-28 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法与显示面板
CN115206994A (zh) 2021-04-09 2022-10-18 株式会社日本显示器 显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733398A (en) * 2005-11-15 2007-09-01 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
TW200839847A (en) * 2007-03-23 2008-10-01 Hynix Semiconductor Inc Method for fabricating semiconductor device

Family Cites Families (229)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2006102A (en) 1929-06-13 1935-06-25 Junkers Hugo Booster brake for vehicles
US2009100A (en) 1931-01-08 1935-07-23 Bendix Brake Co Brake
US2010101A (en) 1932-03-28 1935-08-06 Albert P Hunt Method and apparatus for drying liquid and semi-liquid materials
US2009101A (en) 1932-08-19 1935-07-23 Bendix Aviat Corp Brake
US2012102A (en) 1933-04-11 1935-08-20 Cameron Machine Co Method of and means for winding flexible material
US2007100A (en) 1934-01-30 1935-07-02 Anthony A Varese Combined cap and pressure applying attachment
US2008102A (en) 1934-05-14 1935-07-16 Velsicol Corp Rubber plasticizer
US2008103A (en) 1934-12-07 1935-07-16 Velsicol Corp Manufacture of a shellac substitute
JPS6017962Y2 (ja) 1980-10-08 1985-05-31 十条エンジニアリング株式会社 フアクシミリ装置における原稿検出装置
JPS6017962A (ja) 1983-07-11 1985-01-29 Canon Inc 薄膜トランジスタ
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5256897A (en) 1988-11-28 1993-10-26 Hitachi, Ltd. Oxide superconducting device
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP2642849B2 (ja) * 1993-08-24 1997-08-20 株式会社フロンテック 薄膜の製造方法および製造装置
JP3411408B2 (ja) 1993-09-07 2003-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
US6124606A (en) 1995-06-06 2000-09-26 Ois Optical Imaging Systems, Inc. Method of making a large area imager with improved signal-to-noise ratio
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09199474A (ja) 1996-01-12 1997-07-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100471765B1 (ko) 1997-07-11 2005-07-18 삼성전자주식회사 단일막게이트라인을갖는박막트랜지스터기판및그제조방법
JPH1140814A (ja) 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
US6359672B2 (en) * 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers
US6259119B1 (en) * 1997-12-18 2001-07-10 Lg. Philips Lcd Co, Ltd. Liquid crystal display and method of manufacturing the same
KR100276442B1 (ko) 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3974305B2 (ja) 1999-06-18 2007-09-12 エルジー フィリップス エルシーディー カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100739366B1 (ko) * 1999-12-20 2007-07-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
US7633471B2 (en) * 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP3430335B2 (ja) 2000-07-05 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6549071B1 (en) * 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6623653B2 (en) 2001-06-12 2003-09-23 Sharp Laboratories Of America, Inc. System and method for etching adjoining layers of silicon and indium tin oxide
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
JP4104489B2 (ja) * 2002-05-17 2008-06-18 東芝松下ディスプレイテクノロジー株式会社 表示装置及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
JP2004031409A (ja) * 2002-06-21 2004-01-29 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
TWI265636B (en) * 2002-06-21 2006-11-01 Sanyo Electric Co Method for producing thin film transistor
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100892087B1 (ko) * 2002-10-28 2009-04-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4016955B2 (ja) * 2003-05-02 2007-12-05 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4578826B2 (ja) * 2004-02-26 2010-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4936643B2 (ja) * 2004-03-02 2012-05-23 株式会社リコー 半導体装置及びその製造方法
KR101101456B1 (ko) 2004-03-09 2012-01-03 이데미쓰 고산 가부시키가이샤 박막 트랜지스터, 박막 트랜지스터 기판, 이들의 제조방법, 이들을 사용한 액정 표시 장치, 관련된 장치 및방법, 및 스퍼터링 타깃, 이것을 사용하여 성막한 투명도전막, 투명 전극, 및 관련된 장치 및 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
JP2007531992A (ja) * 2004-03-30 2007-11-08 ビーエーエスエフ アクチェンゲゼルシャフト エッチング残渣を除去するための水溶液
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060000802A1 (en) 2004-06-30 2006-01-05 Ajay Kumar Method and apparatus for photomask plasma etching
CN100405547C (zh) * 2004-08-06 2008-07-23 台湾薄膜电晶体液晶显示器产业协会 防止金属层扩散的tft电极结构与其制程
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7868320B2 (en) 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20060125066A (ko) * 2005-06-01 2006-12-06 삼성전자주식회사 개구율이 향상된 어레이 기판 및 이의 제조방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4767616B2 (ja) 2005-07-29 2011-09-07 富士フイルム株式会社 半導体デバイスの製造方法及び半導体デバイス
JP4039446B2 (ja) * 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2007040194A1 (ja) 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Tft基板及びtft基板の製造方法
CN101278403B (zh) * 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4492528B2 (ja) 2005-12-02 2010-06-30 カシオ計算機株式会社 液晶表示装置
CN101336485B (zh) 2005-12-02 2012-09-26 出光兴产株式会社 Tft基板及tft基板的制造方法
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5057769B2 (ja) * 2005-12-28 2012-10-24 株式会社半導体エネルギー研究所 ライトワンスメモリ、半導体装置、および電子機器
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型tft基板及び反射型tft基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ZnO계 TFT
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ZnO 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
TWI298545B (en) 2006-04-24 2008-07-01 Au Optronics Corp Method for fabricating a thin film transistor
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
JP5364242B2 (ja) * 2006-04-28 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20070115370A (ko) 2006-06-02 2007-12-06 삼성전자주식회사 개구율이 향상된 표시 장치 및 그 제조 방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
KR100846974B1 (ko) * 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft lcd 어레이 기판 및 그 제조 방법
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5332091B2 (ja) * 2006-08-29 2013-11-06 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008091614A (ja) * 2006-10-02 2008-04-17 Toshiba Corp 半導体装置およびその製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
KR101425635B1 (ko) 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
US7851277B2 (en) * 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5280671B2 (ja) * 2006-12-20 2013-09-04 富士フイルム株式会社 画像検出器および放射線検出システム
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5512930B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8030655B2 (en) * 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR20090076046A (ko) * 2008-01-07 2009-07-13 삼성전자주식회사 액정 표시 장치와 그 제조 방법
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP2010062233A (ja) * 2008-09-02 2010-03-18 Hitachi Displays Ltd 表示装置
US9306078B2 (en) * 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
KR101829673B1 (ko) * 2008-09-12 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101783193B1 (ko) * 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101563527B1 (ko) * 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2010032640A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20230106737A (ko) 2008-10-03 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치를 구비한 전자기기
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR102149626B1 (ko) * 2008-11-07 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101730347B1 (ko) * 2009-09-16 2017-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN105428424A (zh) * 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR102246127B1 (ko) 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101669476B1 (ko) 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733398A (en) * 2005-11-15 2007-09-01 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
TW200839847A (en) * 2007-03-23 2008-10-01 Hynix Semiconductor Inc Method for fabricating semiconductor device

Also Published As

Publication number Publication date
CN101728275A (zh) 2010-06-09
US20160284739A1 (en) 2016-09-29
JP2023130385A (ja) 2023-09-20
KR20110019413A (ko) 2011-02-25
JP2020025114A (ja) 2020-02-13
KR20170100468A (ko) 2017-09-04
CN102136500B (zh) 2015-09-09
KR20160124721A (ko) 2016-10-28
US9373525B2 (en) 2016-06-21
TWI466193B (zh) 2014-12-21
JP2014027291A (ja) 2014-02-06
CN102136500A (zh) 2011-07-27
US20150079730A1 (en) 2015-03-19
JP6141348B2 (ja) 2017-06-07
US20170294453A1 (en) 2017-10-12
JP2022062088A (ja) 2022-04-19
US20110117698A1 (en) 2011-05-19
US20180108680A1 (en) 2018-04-19
US20100099216A1 (en) 2010-04-22
TW201034085A (en) 2010-09-16
KR20100044716A (ko) 2010-04-30
US7915075B2 (en) 2011-03-29
JP5728542B2 (ja) 2015-06-03
JP2015144313A (ja) 2015-08-06
US10211240B2 (en) 2019-02-19
JP5361651B2 (ja) 2013-12-04
US9691789B2 (en) 2017-06-27
TW201123313A (en) 2011-07-01
US9853069B2 (en) 2017-12-26
US8912040B2 (en) 2014-12-16
JP2010123923A (ja) 2010-06-03
KR101088648B1 (ko) 2011-12-02
CN101728275B (zh) 2015-05-06
JP6636487B2 (ja) 2020-01-29
JP2018032866A (ja) 2018-03-01
JP2016178308A (ja) 2016-10-06

Similar Documents

Publication Publication Date Title
TWI463570B (zh) 半導體裝置之製造方法
JP7166319B2 (ja) 表示装置
KR102005717B1 (ko) 반도체 장치 및 그것을 포함하는 액정 표시장치
JP2022095620A (ja) 表示装置
TWI614904B (zh) 半導體裝置
TWI535037B (zh) 半導體裝置和其製造方法