JP4578826B2 - 半導体装置の作製方法 - Google Patents

Description

本発明は、プラズマＣＶＤ法による導体膜の作製方法、及び、この半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、太陽電池やセンサに代表される光電変換装置、液晶表示パネルに代表される電気光学装置、または発光装置を部品として搭載した電子機器に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光装置、半導体回路および電子機器は全て半導体装置である。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。ＴＦＴはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置（表示パネル）のスイッチング素子として開発が急がれている。

ＴＦＴの活性層に用いる材料は、主としてシリコンが用いられている。従来では非晶質シリコン膜（アモルファスシリコン膜）を用いてＴＦＴが形成されてきた。

また、これまで、一枚のマザーガラス基板から複数のパネルを切り出して、大量生産を効率良く行う生産技術が採用されてきた。マザーガラス基板のサイズは、１９９０年初頭における第１世代の３００×４００ｍｍから、２０００年には第４世代となり６８０×８８０ｍｍ若しくは７３０×９２０ｍｍへと大型化して、一枚の基板から多数の表示パネルが取れるように生産技術が進歩してきた。

また、基板サイズの大面積化と同時に、生産性の向上や低コスト化の要求も高まっている。

近年、より高性能を求めるために、アモルファスシリコン膜に代えて、ポリシリコン膜を活性層にしたＴＦＴ（以下、ポリシリコンＴＦＴとも記す）を作製することが試みられている。このポリシリコンＴＦＴは、電界効果移動度が高いことから、いろいろな機能を備えた回路を形成することも可能である。

従来の技術において、ポリシリコン膜は、プラズマＣＶＤ法や減圧ＣＶＤ法で堆積した非晶質半導体膜を、加熱処理やレーザーアニール法（レーザー光の照射により半導体膜を結晶化させる技術）により作製されている。プラズマＣＶＤ法では、比較的低温（４００℃程度）で非晶質半導体膜を成膜することが可能である。

加熱処理により作製する場合には、非晶質シリコン膜を結晶化させるために６００℃以上の温度で１０時間以上の加熱処理が必要とされ、この処理温度は、耐熱性の低いガラス基板の使用を困難なものとしている。この処理温度と処理時間は、ＴＦＴの生産性を考慮すると必ずしも適切な方法とは考えられていない。

また、レーザーアニール法により作製する場合には、非晶質シリコン膜中の水素を熱処理によって低減する脱水素化を行った後、レーザー光の照射を行っている。処理温度の問題はないものの、大面積基板に対応するためのレーザー照射装置は、精密な光学設計や大がかりな光学系（レンズ等）が必要とされ、設備コストがかかってしまう。また、大面積基板に均一なレーザー光を照射することは困難であるため、広い面積に渡って一様な結晶を得ることが困難となる。従って、大面積基板を用いた際の生産性を考慮すると必ずしも適切な方法とは考えられていない。

また、本出願人は、ポリシリコン膜をガラス基板上に得る一つの技術として特許文献１に記載の技術を開示している。同公報記載の技術は、非晶質シリコン膜に対して結晶化を助長する金属元素（代表的にはニッケル）を選択的に添加し、加熱処理を行うことで添加領域を起点として広がるポリシリコン膜を形成するものであり、得られる結晶粒のサイズは非常に大きい。また、上記公報技術は、金属元素を用いないで結晶化を行う場合と比べて金属元素の作用により非晶質シリコン膜の結晶化温度を５０〜１００℃程度下げることが可能であり、結晶化に要する時間も金属元素を用いないで結晶化を行う場合と比べ１／５〜１／１０に低減することができ、生産性においても優れたものである。
特開平8-78329号公報

特許文献１に記載の記述を用いれば、ガラス基板の使用が可能となるが、結晶化を助長する金属元素を添加する故に、ポリシリコン膜の膜中或いは膜表面には、当該金属元素が残存し、得られる素子の特性をばらつかせるなどの問題がある。従って、結晶化を助長する金属元素を除去するための手法としてゲッタリング処理を行わなくてはならず、工程数が増加してしまっていた。

安価な大面積の透明絶縁性基板上に、上記従来の方法で作製されるポリシリコン膜を低温で形成するには、量産の上で不向きであった。

また、膜中の水素濃度を低減するために４８０℃以上の加熱を行いながら成膜するプラズマＣＶＤ法を用いようとすると、下地膜として耐熱性の低い材料で形成される膜、代表的にはアクリルなどの有機樹脂、アルミニウム配線等を用いた場合、従来では、これらの上に直接、プラズマＣＶＤ法を用いて結晶構造を含む半導体膜を形成することはできなかった。

また、スパッタリング法を用いると低温での成膜が可能であるため、耐熱温度の低い有機樹脂基板または有機樹脂部材上に、直接成膜することができる。

しかし、スパッタリング法には、大面積基板対応のターゲットの作製が困難であり且つ高価である点、チャンバー内のセルフクリーニングができず、チャンバー内を開放してメンテナンスを行わなければならないため、生産効率が低下する点、成膜時、雰囲気中の不純物が膜内に混入しやすい点、ターゲット中の不純物が生成物中に混入する点等の問題がある。

そこで、本発明では、安価な大面積の透明絶縁性基板上に、結晶構造を含む半導体膜を低温で直接堆積させる成膜方法を提供する技術を課題とする。また、工程数を増加させることなく、短い処理時間で結晶構造を含む半導体膜を成膜する技術も課題とする。

加えて、本発明は、得られた結晶構造を含む半導体膜を用いた半導体装置と、その作製方法も提供する。

本発明は、プラズマＣＶＤ法により、成膜室に珪化物気体（モノシラン、ジシラン、トリシランなど）とフッ素（或いはフッ化ハロゲンガス）を原料ガスとして導入し、プラズマを発生させて結晶構造を含む半導体膜を被処理基板に直接成膜する。高温加熱により膜中の水素濃度を低減して、結晶構造を含む半導体膜を成膜するのではなく、本発明では、ＳｉＨ₃ラジカルの堆積による膜成長反応と、Ｆラジカルによる引き抜き（エッチング）反応とを競争的に起こさせて結晶構造を含む半導体膜を成膜している。本発明の成膜方法は、非晶質半導体膜よりも特性の優れた膜を被処理基板に直接得ることができ、且つ、タクトタイムが短く、量産に適した成膜方法である。

本発明により、安価な大面積の透明絶縁性基板上に、結晶構造を含む半導体膜を低温で成膜することができる。ここでの低温とは、安価なガラス基板が耐えうる範囲の温度を指している。さらに、下地膜として耐熱性の低い材料で形成される膜、代表的にはアクリルなどの有機樹脂、アルミニウム配線等を用いた場合でも直接、結晶構造を含む半導体膜を成膜できる。得られた膜は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち、格子歪みを有する結晶質な領域を含んでいるセミアモルファス半導体膜（微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる）である。

また、本発明は、ＴＦＴの活性層として、セミアモルファス半導体膜（微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる）を用い、さまざまな半導体装置を実現する。

本明細書で開示する発明の構成は、
成膜室に珪化物気体と、フッ素或いはフッ化ハロゲンガスとを原料ガスとして導入し、プラズマを発生させて結晶構造を含む半導体膜を被処理基板表面上に成膜することを特徴とする半導体膜の成膜方法である。

また、成膜前に成膜室内壁をコーティングしてもよく、他の発明の構成は、
成膜室にモノシランガスを導入してプラズマを発生させて成膜室内壁に薄膜を形成した後、
モノシランガスとフッ素或いはフッ化ハロゲンガスとを原料ガスとして導入し、プラズマを発生させて結晶構造を含む半導体膜を被処理基板上に成膜することを特徴とする半導体膜の成膜方法である。

成膜前に成膜室内壁をアモルファスシリコン膜でコーティングすることによって、汚染物や異物を封じ込めるコートを行い、その後で成膜を行えば、膜中の不純物濃度を低減できる。さらに、コーティング前にクリーニングを行ってもよい。

また、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種）をキャリアガスや原料ガスの希釈に用いてもよく、他の発明の構成は、
成膜室に珪化物気体と、希ガスと、フッ素或いはフッ化ハロゲンガスとを原料ガスとして導入し、プラズマを発生させて結晶構造を含む半導体膜を被処理基板表面上に成膜することを特徴とする半導体膜の成膜方法である。

また、水素を原料ガスの希釈に用いてもよく、他の発明の構成は、
成膜室に珪化物気体と、水素と、フッ素或いはフッ化ハロゲンガスとを原料ガスとして導入し、プラズマを発生させて結晶構造を含む半導体膜を被処理基板表面上に成膜することを特徴とする半導体膜の成膜方法である。

また、水素と希ガスとをキャリアガスや原料ガスの希釈に用いてもよく、他の発明の構成は、
成膜室に珪化物気体と、希ガスと、水素と、フッ素或いはフッ化ハロゲンガスとを原料ガスとして導入し、プラズマを発生させて結晶構造を含む半導体膜を被処理基板表面上に成膜することを特徴とする半導体膜の成膜方法である。

ただし、水素を用いる場合、前記フッ素或いはフッ化ハロゲンガスの流量に対する水素の流量の比率（Ｈ₂／Ｆ₂）を０．１以下に制御して結晶構造を含む半導体膜を成膜することを特徴としている。

また、上記各構成において、前記珪化物気体は、モノシラン、ジシラン、またはトリシランのいずれかのガスであることを特徴としている。また、上記各構成において、前記フッ化ハロゲンガスは、ＣｌＦ、ＣｌＦ₃、ＢｒＦ、ＢｒＦ₃、ＩＦ、またはＩＦ₃のいずれかのガスであることを特徴としている。

また、上記各構成において、前記成膜は、平行平板型プラズマＣＶＤ装置を用いることを特徴としている。

また、本発明により得られる半導体膜も本発明の一つであり、その発明の構成は、
平行平板型プラズマＣＶＤ装置を用いて、珪化物気体と、フッ素或いはフッ化ハロゲンガスとのプラズマ反応により被処理基板表面上に堆積されたことを特徴とする結晶構造を含む半導体膜である。

また、本発明により得られる半導体装置も本発明の一つであり、その発明の構成は、
絶縁表面を有する基板上に、ゲート電極と、該上にゲート絶縁膜とを有し、
ゲート絶縁膜上には、珪化物気体と、フッ素或いはフッ化ハロゲンガスとのプラズマ反応により堆積された結晶構造を含む半導体膜を活性層として有するＴＦＴを備えたことを特徴とする半導体装置である。

また、ＴＦＴのしきい値電圧の制御を行うため、活性層にボロンなどの半導体にｐ型を付与する元素を添加してもよく、他の発明の構成は、
絶縁表面を有する基板上に、ゲート電極と、該上にゲート絶縁膜とを有し、
ゲート絶縁膜上には、珪化物気体と、フッ素或いはフッ化ハロゲンガスとのプラズマ反応により堆積された結晶構造を含む半導体膜を活性層として有し、且つ、前記半導体膜にはｐ型を付与する元素がしきい値電圧を制御するために添加されているＴＦＴを備えたことを特徴とする半導体装置である。

上記構成において、前記ゲート電極は、Ａｇ、Ａｌ、Ｃｕ、Ａｕ、または樹脂を含むことを特徴としている。これらの耐熱性の低い材料でゲート電極を形成した後でも、ＳｉＨ₄とＦ₂を原料ガスに用いたプラズマＣＶＤ法により低温での結晶構造を含む半導体膜の成膜を可能としている。

また、前記半導体装置は、図１７（Ｄ）にその一例を示す映像音声双方向通信装置、または汎用遠隔制御装置である。

セミアモルファス半導体膜は、少なくとも膜中の一部の領域には、０．５〜２０nmの結晶粒を含んでいる。セミアモルファス半導体膜については、ラマンスペクトルが単結晶に特有の５２０ｃｍ^-1よりも低波数側にシフトしている。また、セミアモルファス半導体膜は、Ｘ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、セミアモルファス半導体膜は、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。セミアモルファス半導体膜の作製方法としては、珪化物気体をグロー放電分解（プラズマＣＶＤ）して形成する。圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚとする。基板加熱温度は３００℃以下でよく、好ましくは１００〜２５０℃とする。

膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物濃度は３×１０²¹/cm³以下とすることが望ましく、特に、酸素濃度は５×１０¹⁹/cm³以下、好ましくは１×１０¹⁹/cm³以下とする。膜中の不純物元素を低減するには、原料ガスの純度、特にフッ素或いはフッ化ハロゲンガスの純度を上げることが望ましく、例えば、Ｆ₂ガス（１０％希釈）を純度３Ｎ以上のものを用いる、或いはキャリアガスを用いずにガス２系統とし、純度４Ｎ以上のバランスガスを用いたＦ₂ガス（１％希釈）を用いることが好ましい。

なお、セミアモルファス半導体膜を活性層としたＴＦＴの電界効果移動度μは、２〜２０cm²/Vsecである。

また、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えば、ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いることが可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。

また、成膜装置のガス供給系の数を少なくするために、フッ素或いはフッ化ハロゲンガスをクリーニング用ガスとして用いた後に成膜を行ってもよく、本発明の他の構成は、
成膜室にフッ素或いはフッ化ハロゲンガスをクリーニング用ガスとして導入して成膜室内部のクリーニングを行った後、
成膜室にモノシランガスと、フッ素或いはフッ化ハロゲンガスとを原料ガスとして導入し、
プラズマを発生させて被処理基板表面上に成膜を行って結晶構造を含む半導体膜を形成する工程と、
結晶構造を含む半導体膜にレーザー光を照射して結晶構造を有する半導体膜を形成する工程と、を有することを特徴とする結晶構造を有する半導体膜の成膜方法である。

また、フッ素或いはフッ化ハロゲンガスに加え、ＣＦ₄、ＳＦ₆、ＮＦ₃などを代表とするフッ素系ガスのクリーニング用ガスを用いてもよい。また、クリーニング用ガスとして、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、ＣＣｌ₄などを代表とする塩素系ガスを用いてもよい。

本発明により、安価な大面積の透明絶縁性基板上に、高速の成膜速度で特性の優れた結晶構造を含む半導体膜を低温で直接成膜することができる。特に、耐熱性の低い材料、例えば樹脂を含む金属配線をゲート電極とするＴＦＴを作製する際、ゲート電極の耐熱温度を超えることなく、ゲート電極の上方に特性の優れた結晶構造を含む半導体膜を成膜し、ＴＦＴの活性層とすることができる。また、プラスチック基板にも結晶構造を含む半導体膜を直接成膜することができる。

本発明の実施形態について、以下に説明する。

（実施の形態１）
図１を用いて本発明で用いる平行平板型のプラズマＣＶＤ装置の処理室（チャンバーとも呼ぶ）の断面図を説明する。図１において、接地されたチャンバー１０８内には、高周波電源１０５に接続された第１の電極（上部電極、シャワー電極、高周波電極）１２１及び接地されている第２の電極（下部電極、接地電極）１２５が設けられている。第２の電極上に被処理基板１２７が設置される。

第１の電極１２１は、中空構造であって、供給系１０６ａから供給される原料ガスが電極内を通過し、電離されチャンバー内に供給される。ここでは供給系が１系統しか図示していないが、必要に応じて複数のガス供給系を設けることが可能である。

また、チャンバーには、排気系１０７ａが設けられ、反応後の排気ガスを排出する。なお、本実施の形態では、電極構造が中空構造（複数のシャワー板が重なりガスを分散する構造、いわゆるシャワーヘッド構造）となっているが、この構造に限られない。供給系が第１の電極と別に設けられていてもよい。また、供給系１０６ａ及び排気系１０７ａには、バルブ（１０６ｃ、１０７ｃ）が設けられており、供給するガス圧及びチャンバー内の圧力を制御する。

ヒータ１２６は、第２の電極１２５と接して設けられているが、この構造に限られない。また、第１の電極１２１にヒータ（図示しない）を設けてもよい。また、チャンバーの外壁にヒータを設け、チャンバー内をホットウォール構造としてもよい。

また、チャンバーの側面には窓（図示しない）が設けられ、この窓を開閉して基板が収納されているカセット室からロボットアーム等の搬送機構を経由して基板をチャンバー内に移送することができる。

次に、図１を用いて、成膜方法を述べる。本実施の形態においては、ガラス基板に直接、結晶構造を有する珪素膜の成膜方法を説明する。

原料ガスに珪化物気体（モノシラン、ジシラン、トリシランなど）とフッ素（或いはフッ化ハロゲンガス）を用いる。フッ化ハロゲンガスとしては、ＣｌＦ、ＣｌＦ₃、ＢｒＦ、ＢｒＦ₃、ＩＦ、ＩＦ₃などが挙げられる。中でも、モノシランガスとフッ素ガスとの組み合わせが安価なガスの組み合わせであり、量産に適している。ここでは、原料ガスにモノシランガスとフッ素ガスを用いた例で説明を行う。

また、他のフッ素系ガスとして、フッ素化モノシラン（ＳｉＨ_mＦ_n：ただし、ｍ＋ｎ＝４）、四フッ化シラン（ＳｉＦ₄）を用いることもできるが、高価なガスとなる。また、Ｓｉ−Ｈの結合（解離）エネルギーは７６ｋｃａｌ／ｍｏｌであるのに比べ、Ｓｉ−Ｆの結合（解離）エネルギーは１４２ｋｃａｌ／ｍｏｌと高いため、成膜に必要なエネルギーが高くなり、生産工程における消費エネルギーが増大してしまう。

また、成膜条件は、チャンバー内の圧力を１．３３×１０¹〜１．３３×１０³Ｐａ（１×１０^-1〜１×１０¹ｔｏｒｒ）、成膜温度を８０〜６００℃とし、高周波電源の電源周波数を１０〜５００ＭＨｚとする。なお、被処理基板または下地膜として耐熱性の低い材料で形成されている場合には８０〜３００℃とする。

図１に示すように、チャンバー内に珪化物気体とフッ素を供給系より導入し、電源のスイッチ１２２を接続し、電極に高周波電圧を印加し、プラズマ１２３を発生させる。このプラズマ中で生成される珪化物又はフッ素のイオン、ラジカルなどの化学的に活性な励起種が反応して生成物である結晶構造を有する珪素膜１２４を形成する。

ＳｉＨ₃ラジカルの堆積による膜成長反応と、Ｆラジカルによる引き抜き（エッチング）反応とが競争的に起こることにより、Ｓｉ膜ネットワークの再構成が起こり、結晶構造を含むシリコン膜が形成されると考えられる。

実際には多種多様な反応が存在するが、ここで、チャンバー内で生じる反応の一例を示す。

高周波による気体の分解反応は、数１と数２で表せる。

また、気相中の反応は、数３で表せる。

なお、数３で発生するＳｉＨ₃ラジカルは一般にＳｉ膜成長の主たる化学種と言われている。また、数３では、ＨＦのような腐食性が高いフッ素系ガスが形成されるため、プラズマＣＶＤ装置においては、優れた耐腐食性を有する材料で装置内表面を覆うことが望ましい。

また、シリコン膜表面での水素原子引き抜き反応は、数４、数５、数６で表せる。

また、シリコン膜表面のダングリングボンドへの結合（エッチング反応）は、数７で表せる。

実際に成膜条件（ガス流量、ＲＦパワー、電極間ギャップ）を振ってそれぞれ成膜を行い、それらの実験結果（膜厚速度、ラマン光学特性（ラマンピーク（Ｐｃ、Ｐａ）、ラマン半値幅（Ｗｃ、Ｗａ）、積分強度（Ｉｃ、Ｉａ）など））を表１に示す。表面にはＬＰＣＶＤ法による酸化珪素膜１００ｎｍが予め形成されている被処理基板を用いた。なお、電極面積は３８０ｃｍ²、ＲＦ電源周波数は２７ＭＨｚ、上部ヒータ設定温度を６５℃、下部ヒータ設定温度を３００℃として成膜を行っている。

表１において、ラマン散乱分光法により得られたスペクトルを２つの指数関数型曲線に分離した際に低波数側曲線のピーク（曲線の中心位置）をＰａ、低波数側曲線のラマン半値幅をＷａ、低波数側曲線の積分強度をＩａとしている。また、高波数側曲線のピークをＰｃ、高波数側曲線のラマン半値幅をＷｃ、高波数側曲線の積分強度をＩｃとしている。

表１より、３００℃の低温でセミアモルファスシリコン膜、或いは微結晶シリコン膜、或いはマイクロクリスタルシリコン膜と呼べる結晶構造を含むシリコン膜が形成されていることが確認できる。得られた結晶構造を含むシリコン膜のＰａは、４８７〜４９０ｃｍ^-1、Ｐｃは５１４〜５１７ｃｍ^-1、且つ、Ｗａは４２〜４７．３ｃｍ^-1、Ｗｃは９．６〜１４．７ｃｍ^-1にある薄膜である。また、成膜速度（堆積速度）も５ｎｍ／ｍｉｎ〜２０ｎｍ／ｍｉｎが得られている。なお、膜厚は１０分間の成膜後のものである。

また、モノシランガスは１００％、フッ素ガスはＨｅで希釈された混合ガスを用いており、フッ素含有率は１０．１％、不純物（ＣＦ₄、ＨＦ、空気など）のトータル含有率は０．１％未満であり、純度は９９．９％である。

また、最も結晶化率が高いサンプル（試料９）のラマンスペクトルデータを図２に示す。

また、比較例として、成膜条件のうち、圧力を０．３Ｔｏｒｒとしてアモルファスシリコン膜が形成された実験結果（比較試料１〜３）を表２に示す。これらの結果から、Ｆ₂分圧、全圧、ＲＦパワーはいずれも高くなるほど結晶化しやすい傾向が見られる。

また、上記実験では下地膜としてＬＰＣＶＤ法による酸化珪素膜上にセミアモルファスシリコン膜を形成しているが、下地膜としてＰＣＶＤ法による窒化珪素膜上にセミアモルファスシリコン膜を形成しても同様のラマンスペクトルデータが得られた。

さらに、成膜条件を振って実験を行った結果を図１８、図１９、図２０に示す。

図１８は、ＳｉＨ₄ガス流量の条件（１ｓｃｃｍ〜８ｓｃｃｍ）を振り、左側の縦軸を成膜速度ＤＲ（Depo Rate）、右側の縦軸をＩｃ／Ｉａとしたグラフである。加えてＦ₂ガスも４ｓｃｃｍと、８ｓｃｃｍの２通りの条件を振っている。なお、グラフの横に他の成膜条件を示している。なお、Ｆ₂ガスはＨｅで１０％に希釈された混合ガスである。

図１９は、電極間ギャップの条件（１５ｍｍ〜３５ｍｍ）を振り、左側の縦軸を成膜速度ＤＲ（Depo Rate）、右側の縦軸をＩｃ／Ｉａとしたグラフである。なお、グラフの横に他の成膜条件を示している。

図２０は、圧力の条件（０．３Ｔｏｒｒ〜１．０Ｔｏｒｒ）を振り、左側の縦軸を成膜速度ＤＲ（Depo Rate）、右側の縦軸をＩｃ／Ｉａとしたグラフである。なお、グラフの横に他の成膜条件を示している。

また、ここではキャリアガスとしてＡｒを用いて３系統のガス供給を行っているが、特にキャリアガスを用いなくともよく、２系統のガス供給のみで成膜を行うこともできる。数の少ないガス系統とすることで成膜条件を調節しやすくすることができる。

また、水素ガスを供給して３系統のガス供給を行ってもよいし、さらにキャリアガスを供給して４系統のガス供給を行ってもよい。ただし、水素ガスを供給する場合には、水素とフッ素の流量比（Ｈ₂：Ｆ₂）を１：１０に制御、或いは、この比率よりも下げて水素の流量を少なくすることが好ましい。

また、図２１（Ａ）に断面ＴＥＭ写真を示し、その模式図を図２１（Ｂ）に示す。図２１（Ａ）に示したセミアモルファスシリコン膜の成膜条件は、ＳｉＨ₄ガス流量４ｓｃｃｍ、Ｆ₂ガス流量８ｓｃｃｍ、Ａｒガス流量５００ｓｃｃｍ、ＲＦパワー１００Ｗ、圧力１Ｔｏｒｒ、電極間ギャップ３０ｍｍとし、Ｉｃ／Ｉａは４．８であった。図２１（Ａ）に示されたように下地界面（下地絶縁膜との界面）にはアモルファス状態が確認できず、成膜開始から柱状の結晶構造を有するセミアモルファスシリコン膜が形成されていることがわかる。ボトムゲート型のＴＦＴにおいて、下地界面付近の結晶性が高いほうがＴＦＴの電界効果移動度を向上させることができるため、本発明のセミアモルファスシリコン膜は有効である。

本発明により、安価な大面積の透明絶縁性基板上に、高速の成膜速度で特性の優れた結晶構造を含む半導体膜を低温で直接成膜することができる。

また、得られたセミアモルファスシリコン膜に対してレーザー光を照射して結晶化率を高めてもよい。レーザー光に用いるレーザ発振器としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザー発振器としては、ＫｒＦ、ＡｒＦ、ＫｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ₄、ＹＶＯ₄、ＹＬＦ、ＹＡｌＯ₃などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザー発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波の第１高調波〜第５高調波を適用するのが好ましい。

代表的には、レーザー光として波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。例えば、繰り返し周波数１０Hz〜１００ＭHz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜５００mJ/cm²に集光し、９０〜９５％のオーバーラップ率をもって照射し、セミアモルファスシリコン膜表面を走査させればよい。

（実施の形態２）
タクトタイムの向上や、膜厚の均一性向上を図るため、チャンバーの外壁にヒータを設け、チャンバー内をホットウォール構造としたチャンバーを縦方向に重ねて配置したプラズマＣＶＤ装置を用いても同様にして成膜を行うことができる。

図３にホットウォール構造としたチャンバーの一例を示す。図３に示すチャンバー２０８ａは、実施の形態１とヒータの設置位置が異なっており、チャンバーの外壁にヒータ２２６を設け、チャンバー内をホットウォール構造としている。

図３において、２０８ａは接地されたチャンバー、２０５ａは高周波電源、２２１は原料ガスが電極内を通過する中空構造の第１の電極（上部電極、シャワー電極、高周波電極）、２２５は接地されている第２の電極（下部電極、接地電極）、２０６ａは供給系、２０７ａは排気系、２０６ｃ、２０７ｃはバルブである。

なお、チャンバー構成に関する説明は、実施の形態１でも一部述べているので、同じ箇所は同一であるのでここでは詳細な説明を省略する。

図３に示したチャンバーを縦方向に重ねて配置したプラズマＣＶＤ装置の一例の斜視図を図４に示し、上面図を図５に示す。

図４および図５に示す成膜装置は、成膜室及び搬送室を有し、成膜室２０４ａ、２０４ｂの間に搬送室２０２ｂが配置され、搬送室２０２ａ、２０２ｂが隣接して配置された構造を有する。各成膜室には、縦方向に重ねて配置された１０個のチャンバー２０８ａ、２０８ｂを具備し、各チャンバー２０８ａ、２０８ｂには、成膜ガスを供給する供給系２０６ａ、２０６ｂ、排気ガスを排気する排気系２０７ａ、２０７ｂ 及び電源２０５ａ、２０５ｂを具備する。

本装置は、各成膜室２０４ａ、２０４ｂにおいて、複数のチャンバー２０８ａ、２０８ｂの全ての供給系は、一つの供給源に接続されていることを特徴とする。同様に、複数のチャンバー２０８ａ、２０８ｂの全ての排気系は、一つの排気口に接続されていることを特徴とする。本特徴により、本装置では複数のチャンバー２０８ａ、２０８ｂ を縦方向に重ねて配置しているにもかかわらず、供給系２０６ａ、２０６ｂと排気系２０７ａ、２０７ｂとを簡単に配置することができる。また、成膜室２０４ａ、２０４ｂには、各成膜室の圧力を減圧するための排気系（図示しない）が設けられている。チャンバー内の圧力と成膜室内の圧力とを制御することにより、成膜、及びチャンバー内のクリーニングを交互に行うことができ、効率良く成膜を行うことができる。

実施の形態１と同様に、珪化物気体（モノシラン、ジシラン、トリシランなど）とフッ素（或いはフッ化ハロゲンガス）を原料ガスとして導入し、プラズマを発生させて結晶構造を含む半導体膜を被処理基板に直接成膜することができる。

図５において、カセット室２０１ａ、２０１ｂには所望のサイズのガラス基板、プラスチック基板に代表される樹脂基板等の絶縁表面を有する基板がセットされる。基板の搬送方式として、図示する装置では水平搬送を採用するが、第五世代以降のメータ角の基板を用いる場合、搬送機の占有面積の低減を目的として、基板を縦置きにした縦形搬送を行ってもよい。

搬送室２０２ａ、２０２ｂの各々には、搬送機構（ロボットアーム）２０３ａ、２０３ｂが具備されている。搬送機構により、カセット室２０１ａ、２０１ｂにセットされた基板が各成膜室２０４ａ、２０４ｂに搬送される。そして、成膜室２０４ａ、２０４ｂのチャンバー２０８ａ、２０８ｂにおいて、搬送された基板の被処理面に対して所定の処理が行われる。また、図５において、搬送室が複数設けられているが、これは一つでもよい。

ここでは、数十枚の基板を一度に処理するバッチ式装置を例示したが、基板を一枚ずつ処理する枚葉式装置に本発明を適用することもできる。

図４に示すように、複数のチャンバーを有する成膜装置で成膜することにより、同時に多数の基板に同条件で形成される膜を形成することができる。このため、基板間のバラツキを低減することが可能となり、歩留まりを向上させることができる。また、スループットを向上することもできる。

また、本実施の形態は実施の形態１と自由に組み合わせることができる。

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。

本実施例では、逆スタガ型ＴＦＴをスイッチング素子とするアクティブマトリクス型液晶表示装置の作製方法を示す。なお、図６は作製工程の断面を示している。

まず、基板６１０上に下地絶縁膜６１１を形成する。下地絶縁膜６１１として酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯ_xＮ_y）等の絶縁膜を用いることが好ましい。なお、基板６１０は、無アルカリガラス基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、反射型の液晶表示装置とする場合、単結晶シリコンなどの半導体基板、ステンレスなどの金属基板、またはセラミック基板の表面に絶縁層を設けた基板を適用しても良い。

次いで、下地絶縁膜６１１上に膜厚１００〜６００ｎｍの導電膜を形成する。導電膜としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）、スカンジウム（Ｓｃ）、Ｎｄ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を組み合わせた合金膜（代表的には、Ｍｏ―Ｗ合金、Ｍｏ―Ｔａ合金）を用いることができる。

次いで、フォトマスクを用いてレジストマスクを形成し、ドライエッチング法またはウェットエッチング法を用いてエッチングを行う。このエッチング工程によって、導電膜をエッチングして、導電層６１２、６４０を得る。なお、導電層６１２はＴＦＴのゲート電極となり、導電層６４０は端子電極となる。後の工程で薄い半導体膜を形成するため、カバレッジ不良が生じないように導電層の端面形状はテーパー形状となるようにエッチングすることが好ましい。なお、ここでは図示しないが、保持容量を形成するための容量電極または容量配線をも形成する。

次いで、レジストマスクを除去した後、導電層を覆う絶縁膜６１３を形成する。絶縁膜６１３はプラズマＣＶＤ法またはスパッタ法を用いて得られる酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯ_xＮ_y）等の絶縁膜単層または積層膜を用い、厚さを５０〜２００ｎｍとする。例えば、下層を窒化シリコン膜とし、上層を酸化シリコン膜とする積層構造としても良い。なお、絶縁膜６１３はＴＦＴのゲート絶縁膜となる。勿論、ゲート絶縁膜は上記材料に限定されず、酸化タンタル膜などの他の絶縁膜を用いても良い。ただし、絶縁膜６１３の成膜温度で導電層６１２、６４０がダメージを受けないようにする。

次いで、絶縁膜６１３上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さで結晶構造を含む半導体膜６１４ａを、プラズマＣＶＤ法を用い、実施の形態に示す方法で全面に形成する。本実施例では、ＳｉＨ₄ガスとＦ₂ガスを原料ガスに用いてセミアモルファスシリコン膜を成膜する。実施の形態に従えば、高速の成膜速度でセミアモルファス半導体膜を低温で直接成膜することができる。なお、得られたセミアモルファスシリコン膜中に含まれるＣ、Ｎ、Ｏのそれぞれの濃度は、３×１０²¹／ｃｍ³以下、好ましくは３×１０²⁰／ｃｍ³以下とする。また、得られたセミアモルファスシリコン膜中に含まれる水素濃度は、１×１０²¹／ｃｍ³であり、アモルファスシリコン膜と同程度である。

次いで、結晶構造を含む半導体膜６１４ａ上に絶縁膜を全面に形成した後、パターニングを行ってチャネル保護膜６１６を形成する。通常のフォトリソグラフィ技術を用いてパターニングを行ってもよいし、導電層をマスクとする裏面露光法を用いて自己整合的にレジストマスクを形成してパターニングを行ってもよい。また、チャネル保護膜６１６としては、界面の清浄性を確保して、有機物や金属物、水蒸気などの不純物で半導体層が汚染されることを防ぐ効果を得るために、緻密な膜で形成することが好ましい。

次いで、半導体層をパターニングするため、フォトマスクを用いてレジストマスク６１５を形成する。（図６（Ａ））次いで、エッチングを行い、ＴＦＴの活性層となる半導体層６１４ｂを形成する。

次いで、レジストマスクを除去した後、一導電型（ｎ型またはｐ型）の不純物元素を含有する非晶質半導体膜６１７を２０〜８０ｎｍの厚さで形成する。一導電型（ｎ型またはｐ型）を付与する不純物元素を含む非晶質半導体膜６１７は、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する。なお、一導電型（ｎ型またはｐ型）を付与する不純物元素を含む非晶質半導体膜に代えて、一導電型（ｎ型またはｐ型）を付与する不純物元素を含むセミアモルファス半導体膜としてもよい。本実施例では、非晶質半導体膜６１７としてｎ型を付与する不純物元素（リン）を含む非晶質半導体膜を用い、ｎ＋層（オーミックコンタクト層）とも呼ぶ。本実施例では、ＣＶＤ法により、ＳｉＨ₄ガスと水素ガスとＰＨ₃（０．２％希釈）ガスとを原料ガスとして非晶質半導体膜６１７を得る。

次いで、金属材料からなる第１の導電膜をスパッタ法や真空蒸着法で形成する。第１の導電膜の材料としては、非晶質半導体膜６１７とオーミックコンタクトのとれる金属材料であれば特に限定されず、Ａｌ、Ｃｒ、Ｔａ、Ｔｉから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。本実施例ではスパッタ法を用い、第１の導電膜として、５０〜１５０nmの厚さで形成したＴｉ膜と、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成し、さらにその上にＴｉ膜を１００〜１５０nmの厚さで形成する。

次に、フォトリソグラフィー工程を行い、レジストマスク６２１を形成し、エッチングにより不要な部分を除去して配線（後の工程によりソース配線及びドレイン電極となる）６１８ａ、６１８ｂを形成する。（図６（Ｂ））

次いで、レジストマスクをそのまま用いて、一導電型を付与する不純物元素を含む非晶質半導体膜をエッチングしてソース領域またはドレイン領域６１９ａ、６１９ｂを形成する。本実施例ではｎ＋層をソース領域またはドレイン領域と呼ぶ。次いで、レジストマスクを除去する。（図６（Ｃ））

次いで、層間絶縁膜６２２を形成する。層間絶縁膜６２２としては、透光性を有する無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはこれらの積層などを用いる。また、層間絶縁膜６２２として用いることのできる他の材料膜は、塗布法によって得られるアルキル基を含むＳｉＯｘ膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマーなどである。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるPSB−K１、PSB−K31や触媒化成製塗布絶縁膜材料であるZRS-５PHが挙げられる。

なお、必要がなければ、層間絶縁膜６２２は特に設けなくともよい。また、必要があれば保護膜を形成してもよい。

次いで、フォトマスクを用いてレジストマスクを形成し、層間絶縁膜の一部をエッチングにより除去して開孔（コンタクトホール）を形成する。なお、開孔の底部は配線６１８ａ、６１８ｂに達している。なお、端子部においては、絶縁膜６１３の一部をも除去する。絶縁膜６１３の一部を除去する工程は、層間絶縁膜の形成前に行ってもよい。

次いで、レジストマスクを除去した後、全面に第２の導電膜を成膜する。次いでフォトマスクを用いて、第２の導電膜のパターニングを行い、画素電極６２３、端子電極６４４を形成する。（図６（Ｄ））本実施例では、透過型の液晶表示パネルを作製する場合であるので、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ₂）などの透明導電膜を用い、画素電極６２３および端子電極６４４を形成する。

また、反射型の液晶表示パネルを作製する場合には、画素電極６２３および端子電極６４４をスパッタ法によりＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の光反射性を有する金属材料を用いて形成すればよい。

なお、図７に画素部の一部を拡大した上面図を示す。また、図７は画素電極の形成途中を示しており、左側の画素においては画素電極が形成されているが、右側の画素においては画素電極を形成していない状態を示している。図７において、実線Ａ−Ａ’で切断した図が、図６（Ｄ）の画素部の断面と対応しており、図６（Ｄ）と対応する箇所には同じ符号を用いている。また、容量配線６３１が設けてあり、保持容量は、ゲート絶縁膜を誘電体とし、画素電極６２３と、該画素電極と重なる容量配線６３１とで形成されている。

以上の工程により、基板６１０上にボトムゲート型（逆スタガ型ともいう。）のＴＦＴおよび画素電極が形成された液晶表示パネル用のＴＦＴ基板が完成する。

本実施例では、一つのＴＦＴにおいて、ソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっている。本実施例の活性層はセミアモルファスシリコン膜であり、アモルファスシリコン膜に比べてＴＦＴのオフ電流が増加する問題がある。そこで、本実施例では、この問題を解決するためにダブルゲート構造としている。なお、本実施例はダブルゲート構造に限定されることなく、オフ電流のバラツキをさらに低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。

次いで、画素電極６２３を覆うように、配向膜６２４ａを形成する。なお、配向膜６２４ａは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜６２４ａの表面にラビング処理を行う。

そして、対向基板６２５には、着色層６２６ａ、遮光層（ブラックマトリクス）６２６ｂ、及びオーバーコート層６２７からなるカラーフィルタを設け、さらに透明電極からなる対向電極と、その上に配向膜６２４ｂを形成する。そして、閉パターンであるシール材（図示しない）を液滴吐出法により画素部と重なる領域を囲むように形成する。ここでは液晶を滴下するため、閉パターンのシール材を描画する例を示すが、開口部を有するシールパターンを設け、ＴＦＴ基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。

次いで、気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる。閉ループのシールパターン内に液晶を１回若しくは複数回滴下する。液晶の配向モードとしては、液晶分子の配列が光の入射から出射に向かって９０°ツイスト配向したＴＮモードを用いる場合が多い。ＴＮモードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。

なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも１つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、酸化窒化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。

次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる。

そして、異方性導電体層６４５を介し、公知の技術を用いてＦＰＣ６４６を貼りつける。以上の工程で液晶モジュールが完成する。（図６（Ｅ））また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、アクティブマトリクス基板と対向基板の両方に貼り付ける。

以上示したように、本実施例では、活性層となるセミアモルファスシリコン膜をプラズマＣＶＤ法で成膜温度３００℃、成膜速度５ｎｍ／ｍｉｎ〜２０ｎｍ／ｍｉｎを実現し、低温、且つ、短時間で成膜することによりコストの低減、および工程時間の短縮を図ることができる。また、１辺が１０００ｍｍを超える第５世代以降のガラス基板を用いても、容易に液晶表示パネルを製造することができる。

本実施例では、チャネルエッチ型のＴＦＴを用いたアクティブマトリクス型液晶表示装置の作製例を示す。なお、図８は本実施例の作製工程の断面を示している。

まず、実施例１と同様に、基板５１０上に下地絶縁膜５１１、導電層５１２、端子部に伸びる配線５４０を形成し、さらにゲート絶縁膜となる絶縁膜５１３を形成する。

次いで、半導体膜５１４ａ、ｎ＋層５１５ａを積層形成する。半導体膜５１４ａは、実施の形態１または実施の形態２に示した成膜方法で得られるセミアモルファス半導体膜を用いる。また、ｎ＋層５１５ａは、シランガスとフォスフィンガスを用いたＰＣＶＤ法で形成すれば良く、アモルファス半導体膜、或いはセミアモルファス半導体膜で形成することができる。なお、ＰＣＶＤ法を用いてゲート絶縁膜５１３、半導体膜５１４ａ、ｎ＋層５１５ａを大気にさらすことなく連続的に成膜することも可能である。大気に曝さないようにすることで不純物の混入を防止できる。

次いで、半導体層をパターニングするためのマスク５１７をフォトマスクを用いて形成する。（図８（Ａ））

次いで、マスク５１７で覆われた領域以外の半導体膜５１４ａおよびｎ＋層５１５ａをドライエッチングまたはウェットエッチングにより除去して活性層となる半導体層を形成する。

次いで、マスク５１７を除去した後、絶縁膜５１３を選択的に除去するためのマスク５２１をフォトマスクを用いて形成する。次いで、マスク５２１で覆われた領域以外の絶縁膜５１３をドライエッチングまたはウェットエッチングにより除去して開孔（コンタクトホール）を形成する。（図８（Ｂ））

次いで、マスクを除去した後、金属材料からなる第１の導電膜をスパッタ法や真空蒸着法で形成する。第１の導電膜の材料としては、非晶質半導体膜５１５ａとオーミックコンタクトのとれる金属材料であれば特に限定されず、Ａｌ、Ｃｒ、Ｔａ、Ｔｉから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。本実施例ではスパッタ法を用い、第１の導電膜として、５０〜１５０nmの厚さで形成したＴｉ膜と、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成し、さらにその上にＴｉ膜を１００〜１５０nmの厚さで形成する。

次に、フォトリソグラフィー工程を行ってマスクを形成し、エッチングにより不要な部分を除去して配線５１６、５４１を形成する。（図８（Ｃ））

次いで、ゲート電極である導電層５１２と絶縁膜５１３を介して重なる半導体層の一部を除去するためのマスクを形成し、エッチングを行う。エッチングにより、導電層５１２と絶縁膜５１３を介して重なる一部が除去された半導体層５１４ｃを形成すると同時にｎ＋層５１９ａ、５１９ｂと、配線（後の工程によりソース配線及びドレイン電極となる）５１８ａ、５１８ｂを形成する。この段階でチャネルエッチ型のＴＦＴが完成する。

次いで、層間絶縁膜５２２を形成する。層間絶縁膜５２２としては、透光性を有する無機材料、感光性または非感光性の有機材料、塗布法によって得られるアルキル基を含むＳｉＯｘ膜からなる絶縁膜、またはこれらの積層などを用いる。

なお、必要がなければ、層間絶縁膜５２２は特に設けなくともよい。また、必要があれば層間絶縁膜５２２を形成する前に保護膜を形成してもよい。

次いで、フォトマスクを用いてレジストマスクを形成し、層間絶縁膜の一部をエッチングにより除去して開孔（コンタクトホール）を形成する。なお、開孔の底部は配線５１８ａ、５１８ｂ、５４１に達している。

次いで、レジストマスクを除去した後、全面に第２の導電膜を成膜する。次いでフォトマスクを用いて、第２の導電膜のパターニングを行い、画素電極５２３、端子電極５４４を形成する。（図８（Ｄ））

以上の工程により、基板５１０上にボトムゲート型（逆スタガ型ともいう。）のＴＦＴおよび画素電極が形成された液晶表示パネル用のＴＦＴ基板が完成する。

以降の工程は、実施例１と同様に行えばよい。本実施例は実施例１とＴＦＴ構造が異なるだけで他の構成は同一である。

次いで、画素電極５２３を覆うように、配向膜５２４ａを形成する。なお、配向膜５２４ａは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜５２４ａの表面にラビング処理を行う。

そして、対向基板５２５には、着色層５２６ａ、遮光層（ブラックマトリクス）５２６ｂ、及びオーバーコート層５２７からなるカラーフィルタを設け、さらに透明電極からなる対向電極と、その上に配向膜５２４ｂを形成する。そして、閉パターンであるシール材（図示しない）を液滴吐出法により画素部と重なる領域を囲むように形成する。

次いで、気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる。なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材にフィラーを含ませることによって維持すればよい。次いで、基板の分断を行う。

そして、異方性導電体層５４５を介し、公知の技術を用いてＦＰＣ５４６を貼りつける。以上の工程で液晶モジュールが完成する。（図８（Ｅ））

本実施例では、実施の形態１、実施の形態２、または実施例１と自由に組み合わせることができる。

本実施例では、反射型の液晶表示装置の作製例を図９に示す。

ＴＦＴの作製工程の途中までは実施例２と同一であるため、ここでは詳細な説明は省略する。なお、層間絶縁膜を形成する前までの工程は、実施例２と同一である。

まず、実施例２と同様に、基板上に下地絶縁膜、導電層、端子部に伸びる配線を形成し、さらにゲート絶縁膜となる絶縁膜を形成する。次いで、半導体膜、ｎ＋層を積層形成する。なお、半導体膜は、実施の形態１または実施の形態２に示した成膜方法で得られるセミアモルファス半導体膜を用いる。次いで、半導体層をパターニングするためのマスクをフォトマスクを用いて形成する。次いで、マスクで覆われた領域以外の半導体膜およびｎ＋層をドライエッチングまたはウェットエッチングにより除去して活性層となる半導体層を形成する。次いで、マスクを除去した後、絶縁膜を選択的に除去するためのマスクをフォトマスクを用いて形成する。次いで、マスクで覆われた領域以外の絶縁膜をドライエッチングまたはウェットエッチングにより除去して開孔（コンタクトホール）を形成する。次いで、マスクを除去した後、金属材料からなる第１の導電膜をスパッタ法や真空蒸着法で形成する。次に、フォトリソグラフィー工程を行ってマスクを形成し、エッチングにより不要な部分を除去して配線を形成する。次いで、ゲート電極である導電層と絶縁膜を介して重なる半導体層の一部を除去するためのマスクを形成し、エッチングを行う。このエッチングにより、導電層と絶縁膜を介して重なる一部が除去された半導体層７１４を形成すると同時にｎ＋層７１９ａ、７１９ｂと、配線（後の工程によりソース配線及びドレイン電極となる）７１８ａ、７１８ｂを形成する。

次いで、層間絶縁膜７２２ａを形成する。層間絶縁膜７２２ａは感光性化合物を含む有機樹脂を用いる。第１のマスクによって露光現像を行い、コンタクトホールを形成した後、遮光パターン７２１が配置された第２のマスクを用いて露光を行う。（図９（Ｂ））なお、２回目の露光量を少なくすることで深さの浅い領域のみを感光させる。また、少なくとも遮光パターンの一部はコンタクトホールの部分と重なるようにする。

次いで、現像を行って表面に凹凸を有する層間絶縁膜７２２ｂを形成する。。（図９（Ｃ））露光時の光散乱のため、層間絶縁膜７２２ｂ表面に凹凸が形成される

次いで、画素電極７２３および端子電極７４４をスパッタ法または蒸着法によりＡｌ（アルミニウム）、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）等の光反射性を有する金属材料を用いて形成した後、パターニングする。画素部においては、層間絶縁膜の凹凸に沿って形成されるため、画素電極７２３の表面は凹凸が形成される。この画素電極７２３表面の凹凸により、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させる。なお、凹凸の大きさは均一である例を示したが、特に限定されず、凹凸の大きさはランダムであるほうが、より反射光を散乱させるため望ましい。また、径方向の断面が多角形であってもよいし、左右対称でない形状であってもよい。

以上の工程により、基板上にボトムゲート型（逆スタガ型ともいう。）のＴＦＴおよび反射電極が形成された液晶表示パネル用のＴＦＴ基板が完成する。

次いで、画素電極７２３を覆うように、配向膜７２４ａを形成する。なお、配向膜７２４ａは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜７２４ａの表面にラビング処理を行う。

そして、対向基板７２５には、着色層７２６ａ、遮光層（ブラックマトリクス）７２６ｂ、及びオーバーコート層７２７からなるカラーフィルタを設け、さらに透明電極からなる対向電極と、その上に配向膜７２４ｂを形成する。そして、閉パターンであるシール材（図示しない）を液滴吐出法により画素部と重なる領域を囲むように形成する。

次いで、気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる。なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材にフィラーを含ませることによって維持すればよい。次いで、基板の分断を行う。

そして、異方性導電体層７４５を介し、公知の技術を用いてＦＰＣ７４６を貼りつける。以上の工程で液晶モジュールが完成する。（図９（Ｄ））反射型の液晶表示装置とする場合であるので、偏光板などの光学フィルムは、対向基板の側のみに貼り付ける。

本実施例では、実施の形態１、実施の形態２、実施例１、または実施例２と自由に組み合わせることができる。

本実施例では、液晶滴下に液滴吐出法を用いる例を示す。本実施例では、大面積基板を用い、パネル４枚取りの作製例を図１０に示す。

図１０（Ａ）は、ディスペンサ（またはインクジェット）による液晶層形成の途中の断面図を示しており、シール材１１１２で囲まれた画素部１１１１を覆うように液晶材料１１１４を液滴吐出装置１１１６のノズル１１１８から吐出、噴射、または滴下させている。液滴吐出装置１１１６は、図１０（Ａ）中の矢印方向に移動させる。なお、ここではノズル１１１８を移動させた例を示したが、ノズルを固定し、基板を移動させることによって液晶層を形成してもよい。

また、図１０（Ｂ）には斜視図を示している。シール１１１２で囲まれた領域のみに選択的に液晶材料１１１４を吐出、噴射、または滴下させ、ノズル走査方向１１１３に合わせて滴下面１１１５が移動している様子を示している。

また、図１０（Ａ）の点線で囲まれた部分１１１９を拡大した断面図が図１０（Ｃ）、図１０（Ｄ）である。液晶材料の粘性が高い場合は、連続的に吐出され、図１０（Ｃ）のように繋がったまま付着される。一方、液晶材料の粘性が低い場合には、間欠的に吐出され、図１０（Ｄ）に示すように液滴が滴下される。

なお、図１０（Ｃ）中、１１２０は逆スタガ型ＴＦＴ、１１２１は画素電極をそれぞれ指している。画素部１１１１は、マトリクス状に配置された画素電極と、該画素電極と接続されているスイッチング素子、ここでは逆スタガ型ＴＦＴと、保持容量（図示しない）とで構成されている。

ここで、図１１（Ａ）〜図１１（Ｄ）を用いて、パネル作製の流れを以下に説明する。

まず、絶縁表面に画素部１０３４が形成された第１基板１０３５を用意する。第１基板１０３５は、予め、配向膜の形成、ラビング処理、球状スペーサ散布、或いは柱状スペーサ形成、またはカラーフィルタの形成などを行っておく。次いで、図１１（Ａ）に示すように、不活性気体雰囲気または減圧下で第１基板１０３５上にディスペンサ装置またはインクジェット装置でシール材１０３２を所定の位置（画素部１０３４を囲むパターン）に形成する。半透明なシール材１０３２としてはフィラー（直径６μｍ〜２４μｍ）を含み、且つ、粘度４０〜４００Ｐａ・ｓのものを用いる。なお、後に接する液晶に溶解しないシール材料を選択することが好ましい。シール材としては、アクリル系光硬化樹脂やアクリル系熱硬化樹脂を用いればよい。また、簡単なシールパターンであるのでシール材３２は、印刷法で形成することもできる。

次いで、シール材１０３２に囲まれた領域に液晶１０３３をインクジェット法により滴下する。（図１１（Ｂ））液晶１０３３としては、インクジェット法によって吐出可能な粘度を有する公知の液晶材料を用いればよい。また、液晶材料は温度を調節することによって粘度を設定することができるため、インクジェット法に適している。インクジェット法により無駄なく必要な量だけの液晶１０３３をシール材１０３２に囲まれた領域に保持することができる。

次いで、画素部１０３４が設けられた第１基板１０３５と、対向電極や配向膜が設けられた第２基板１０３１とを気泡が入らないように減圧下で貼りあわせる。（図１１（Ｃ））ここでは、貼りあわせると同時に紫外線照射や熱処理を行って、シール材１０３２を硬化させる。なお、紫外線照射に加えて、熱処理を行ってもよい。

また、図１２に貼り合わせ時または貼り合わせ後に紫外線照射や熱処理が可能な貼り合わせ装置の例を示す。

図１２中、１０４１は第１基板支持台、１０４２は第２基板支持台、１０４４は窓、１０４８は下側定盤、１０４９は光源である。なお、図１２において、図１１と対応する部分は同一の符号を用いている。

下側定盤１０４８は加熱ヒータが内蔵されており、シール材を硬化させる。また、第２基板支持台には窓１０４４が設けられており、光源１０４９からの紫外光などを通過させるようになっている。ここでは図示していないが窓１０４４を通して基板の位置アライメントを行う。また、対向基板となる第２の基板１０３１は予め、所望のサイズに切断しておき、台１０４２に真空チャックなどで固定しておく。図１２（Ａ）は貼り合わせ前の状態を示している。

貼り合わせ時には、第１基板支持台と第２基板支持台とを下降させた後、圧力をかけて第１基板１０３５と第２基板１０３１を貼り合わせ、そのまま紫外光を照射することによって硬化させる。貼り合わせ後の状態を図１２（Ｂ）に示す。

次いで、スクライバー装置、ブレイカー装置、ロールカッターなどの切断装置を用いて第１基板１０３５を切断する。（図１１（Ｄ））こうして、１枚の基板から４つのパネルを作製することができる。そして、公知の技術を用いてＦＰＣを貼りつける。

なお、第１基板１０３５、第２基板１０３１としてはガラス基板、またはプラスチック基板を用いることができる。

以上の工程によって得られた液晶モジュールの上面図を図１３（Ａ）に示すとともに、他の液晶モジュールの上面図の例を図１３（Ｂ）に示す。

図１３（Ａ）中、１２０１は、アクティブマトリクス基板、１２０６は対向基板、１２０４は画素部、１２０７はシール材、１２０５はＦＰＣである。なお、液晶を液滴吐出法により吐出させ、減圧下で一対の基板１２０１、１２０６をシール材１２０７で貼り合わせている。

セミアモルファスシリコン膜からなる活性層を有するＴＦＴを用いた場合、駆動回路の一部を作製することもでき、図１３（Ｂ）のような液晶モジュールを作製することができる。なお、セミアモルファスシリコン膜からなる活性層を有するＴＦＴで形成できない駆動回路は、ＩＣチップ（図示しない）を実装する。

図１３（Ｂ）中、１２１１は、アクティブマトリクス基板、１２１６は対向基板、１２１２はソース信号線駆動回路、１２１３はゲート信号線駆動回路、１２１４は画素部、１２１７は第１シール材、１２１５はＦＰＣである。なお、液晶を液滴吐出法により吐出させ、一対の基板１２１１、１２１６を第１シール材１２１７および第２シール材で貼り合わせている。駆動回路部１２１２、１２１３には液晶は不要であるため、画素部１２１４のみに液晶を保持させており、第２シール材１２１８はパネル全体の補強のために設けられている。

また、得られた液晶モジュールにバックライト１３０４、導光板１３０５を設け、カバー１３０６で覆えば、図１４にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置（透過型）が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて固定する。また、透過型であるので偏光板１３０３は、アクティブマトリクス基板と対向基板の両方に貼り付ける。

なお、図１４中、１３００は基板、１３０１は画素電極、１３０２は柱状スペーサ、１３０７はシール材、１３２０は着色層、遮光層が各画素に対応して配置されたカラーフィルタ、１３２１は対向電極、１３２２、１３２３は配向膜、１３２４は液晶層、１３１９は保護膜である。

また、本実施例は、実施の形態１、実施の形態２、実施例１乃至３のいずれか一と自由に組み合わせることができる。

本実施例では、薄膜トランジスタを有する発光装置について図１５に説明する。

図１５（Ａ）に示すように、駆動回路部３１０及び画素部３１１に、セミアモルファスシリコン膜を活性層とするトップゲート型のＮチャネル型ＴＦＴを形成する。特に、画素部３１１に形成された発光素子と接続されるＮチャネル型ＴＦＴは、駆動用ＴＦＴ３０１と表記する。駆動用ＴＦＴ３０１が有する電極（第１の電極と表記する）の端部を覆うように、土手や隔壁と呼ばれる絶縁膜３０２を形成する。絶縁膜３０２には、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有する材料、いわゆるシロキサン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。

第１の電極上において、絶縁膜３０２に開口部を形成する。開口部には、電界発光層３０３が設けられ、電界発光層及び絶縁膜３０２を覆うように発光素子の第２の電極３０４が設けられる。

なお電界発光層が形成する分子励起子の種類としては一重項励起状態と三重項励起状態が可能であり、基底状態は通常一重項状態であるため、一重項励起状態からの発光は蛍光、三重項励起状態からの発光は燐光と呼ばれる。電界発光層からの発光とは、どちらの励起状態が寄与する場合も含まれる。更には、蛍光と燐光を組み合わせて用いてもよく、各ＲＧＢの発光特性（発光輝度や寿命等）により選択することができる。

電界発光層３０３は、第１の電極２１５側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積層されている。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることができる。

また、電界発光層３０３として、フルカラー表示とする場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法、又はインクジェット法などによって選択的に形成すればよい。

具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰやＡｌｑ₃、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ₂をそれぞれ用いる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ₃を用いればよい。なお、電界発光層は上記積層構造の材料に限定されない。例えば、ＣｕＰｃやＰＥＤＯＴの代わりに酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物とα−ＮＰＤやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。このような材料は、有機材料（低分子又は高分子を含む）、又は有機材料と無機材料の複合材料を用いることができる。

また白色の発光を示す電界発光層を形成する場合、カラーフィルター、又はカラーフィルター及び色変換層などを別途設けることによってフルカラー表示を行うことができる。カラーフィルターや色変換層は、例えば第２の基板（封止基板）に設けた後、張り合わせればよい。カラーフィルターや色変換層はインクジェット法により形成することができる。勿論、白色以外の発光を示す電界発光層を形成して単色の発光装置を形成してもよい。また単色表示が可能なエリアカラータイプの表示装置を形成してもよい。

また第１の電極及び第２の電極３０４は仕事関数を考慮して材料を選択する必要がある。但し第１の電極及び第２の電極は、画素構成によりいずれも陽極、又は陰極となりうる。本実施例では、駆動用ＴＦＴの極性がＮチャネル型であるため、第１の電極を陰極、第２の電極を陽極とすると好ましい。また駆動用ＴＦＴの極性がｐチャネル型である場合、第１の電極を陽極、第２の電極を陰極とするとよい。

特に本実施例では、駆動用ＴＦＴの極性がＮチャネル型であるため、電子の移動方向を考慮すると、第１の電極を陰極、ＥＩＬ（電子注入層）、ＥＴＬ（電子輸送層）、ＥＭＬ（発光層）、ＨＴＬ（ホール輸送層）、ＨＩＬ（ホール注入層）、第２の電極を陽極とすると好ましい。

その後、窒素を含むパッシベーション膜又はＤＬＣ等をスパッタリング法やＣＶＤ法により形成するとよい。その結果、水分や酸素の侵入を防止することができる。また第１の電極、第２の電極、その他の電極により、表示手段の側面を覆って酸素や水分の侵入を防ぐこともできる。次いで、封止基板を張り合わせる。封止基板により形成される空間には、窒素を封入したり、乾燥剤を配置してもよい。また透光性を有し、吸水性の高い樹脂を充填してもよい。

またコントラストを高めるため、偏光板又は円偏光板を設けてもよい。例えば、表示面の一面又は両面に偏光板、若しくは円偏光板を設けることができる。

このように形成された構造を有する発光装置において、本実施例では第１の電極及び第２の電極に透光性を有する材料（ＩＴＯ若しくはＩＴＳＯ）を用いる。そのため、信号線から入力されるビデオ信号に応じた輝度で電界発光層から光が両矢印方向３０５、３０６に出射する。

また、図１５（Ａ）とは一部構成が異なる他の構造例を図１５（Ｂ）に示す。

図１５（Ｂ）に示す発光装置の構造は、駆動回路部３１０及び画素部３１１に、チャネルエッチ型のＮチャネル型ＴＦＴを形成する。チャネルエッチ型のＮチャネル型ＴＦＴの作製方法は、実施例２に示している。

図１５（Ａ）と同様に、画素部３１１に形成された発光素子と接続されるＮチャネル型ＴＦＴは、駆動用ＴＦＴ３０１と表記する。第１の電極は非透光性、好ましくは反射性の高い導電膜とし、第２の電極３０４は透光性を有する導電膜とする点が図１５（Ａ）と異なる。そのため、光の射出方向３０５は封止基板側のみである。

また、図１５（Ａ）とは一部構成が異なる他の構造例を図１５（Ｃ）に示す。

図１５（Ｃ）に示す発光装置の構造は、駆動回路部３１０及び画素部３１１に、チャネル保護型のＮチャネル型ＴＦＴを形成する。チャネル保護型のＮチャネル型ＴＦＴの作製方法は実施例１に示している。

図１５（Ａ）と同様に、画素部３１１に形成された発光素子と接続されるＮチャネル型ＴＦＴは、駆動用ＴＦＴ３０１と表記する。第１の電極は透光性を有する導電膜とし、第２の電極３０４は非透光性、好ましくは反射性の高い導電膜とする点が図１５（Ａ）と異なる。そのため、光の出射方向３０６が基板側のみである。

以上、各薄膜トランジスタを用いて発光装置の構造について説明したが、薄膜トランジスタの構成と、発光装置の構造はどのように組み合わせてもよい。

また、発光装置の等価回路図及び上面図を図１６に説明する。ＴＦＴはゲート、ソース、ドレインの３端子を有するが、ソース端子（ソース電極）、ドレイン端子（ドレイン電極）に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第１の電極、他方を第２の電極と表記する。

図１６（Ａ）には、発光装置の画素部の等価回路図を示す。一画素は、スイッチング用のＴＦＴ（スイッチ用ＴＦＴ）１６００、駆動用のＴＦＴ（駆動用ＴＦＴ）１６０１、電流制御用のＴＦＴ（電流制御用ＴＦＴ）１６０２を有し、これらＴＦＴはＮチャネル型を有する。スイッチング用ＴＦＴ１６００の一方の電極及びゲート電極は、それぞれ信号線１６０３及び走査線１６０５に接続されている。電流制御用ＴＦＴ１６０２の一方の電極は第１の電源線１６０４に接続され、ゲート電極はスイッチング用ＴＦＴの他方の電極に接続されている。

容量素子１６０８は、電流制御用ＴＦＴのゲート・ソース間の電圧を保持するように設ければよい。本実施例において、例えば第１の電源線の電位を低電位とし、発光素子を高電位とすると、電流制御用ＴＦＴはＮチャネル型を有するため、ソース電極と第１の電源線とが接続する。そのため、容量素子は電流制御用ＴＦＴのゲート電極と、ソース電極、つまり第１の電源線との間に設けることができる。なお、スイッチング用ＴＦＴ、駆動用ＴＦＴ、又は電流制御用ＴＦＴのゲート容量が大きく、各ＴＦＴからのリーク電流が許容範囲である場合、容量素子１６０８は設ける必要はない。

駆動用ＴＦＴ１６０１の一方の電極は、電流制御用ＴＦＴの他方の電極に接続され、ゲート電極は第２の電源線１６０６に接続されている。第２の電源線１６０６は、固定電位を有する。そのため、駆動用ＴＦＴのゲート電位を固定電位とすることができ、寄生容量や配線容量によるゲート・ソース間の電圧Ｖｇｓが変化しないように動作させることができる。

そして駆動用ＴＦＴの他方の電極に発光素子１６０７が接続されている。本実施の形態において、例えば第１の電源線の電位を低電位とし、発光素子を高電位とすると、駆動用ＴＦＴのドレイン電極に発光素子の陰極が接続される。そのため、上述したように、陰極、電界発光層、陽極の順に積層すると好ましい。このように、セミアモルファス半導体膜を有するＴＦＴであって、Ｎチャネル型を有する場合、ＴＦＴのドレイン電極と陰極とを接続し、ＥＩＬ、ＥＴＬ、ＥＭＬ、ＨＴＬ、ＨＩＬ、陽極の順に積層すると好適である。

以下に、このような画素回路の動作について説明する。

走査線１６０５が選択されるとき、スイッチング用ＴＦＴがオンとなると、容量素子１６０８に電荷が蓄積されはじめる。容量素子１６０８の電荷は、電流制御用ＴＦＴのゲート・ソース間電圧と等しくなるまで蓄積される。等しくなると、電流制御用ＴＦＴがオンとなり、直列に接続された駆動用ＴＦＴがオンとなる。このとき、駆動用ＴＦＴのゲート電位が固定電位となっているため、発光素子へ寄生容量や配線容量によらない一定のゲート・ソース間電圧Ｖｇｓを印加する、つまり一定のゲート・ソース間電圧Ｖｇｓ分の電流を供給することができる。

このように、発光素子は電流駆動型の素子であるため、画素内のＴＦＴの特性バラツキ、特にＶｔｈバラツキが少ない場合アナログ駆動を用いることが好適である。本実施の形態のように、非晶質半導体膜を有するＴＦＴは、特性バラツキが低いため、アナログ駆動を用いることができる。一方デジタル駆動でも、駆動用ＴＦＴを飽和領域（｜Ｖｇｓ−Ｖｔｈ｜＜｜Ｖｄｓ｜を満たす領域）で動作させることで、一定の電流値を発光素子に供給することができる。

図１６（Ｂ）には、上記等価回路を有する発光装置の画素部における上面図の一例を示す。

まず、公知の方法により、各TFTのゲート電極、走査線、及び第２の電源線を同一層で形成する。

図示しないが、その後ゲート絶縁膜を形成する。

そしてゲート絶縁膜上に各ＴＦＴの半導体膜を形成する。本実施例ではＳｉＨ₄とＦ₂を原料ガスに用いたプラズマＣＶＤ法により全面にセミアモルファス半導体膜を形成し、マスクを用いてエッチングを行い、各ＴＦＴの活性層とする。そして一導電型を有する半導体膜をプラズマＣＶＤ法により形成し、マスクを用いてエッチングを行い、各ＴＦＴのソース領域またはドレイン領域とする。

そしてソース電極、ドレイン電極、信号線及び第１の電源線を同一層で形成する。ソース電極、ドレイン電極、信号線及び第１の電源線は、スパッタ法等により形成することができる。

スイッチング用TFTの一方の配線と、電流制御用ＴＦＴのゲート電極を接続するために、ゲート絶縁膜にコンタクトホールを形成する。

本実施例において、容量素子１６０８は、ゲート絶縁膜を介して設けられたゲート配線、及びソース・ドレイン配線により形成されている。

駆動用ＴＦＴの一方の電極と接続するように発光素子１６０７の電極１６１０を形成する。

駆動用ＴＦＴは非晶質半導体膜を有するため、駆動用ＴＦＴのチャネル幅（Ｗ）が広くなるように設計する。

このようにして、発光装置の画素部を形成することができる。

本発明により、低い成膜温度でＳｉＨ₄とＦ₂を原料ガスに用いたＰＣＶＤ法により得られるセミアモルファス半導体膜をＴＦＴの活性層とすることによって、比較的安価な発光装置を実現できる。

本実施例は、実施の形態１または実施の形態２と自由に組み合わせることができる。

本発明の液晶表示装置、発光装置、及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、大型画面を有する大型テレビ等に本発明を用いることが望ましい。それら電子機器の具体例を図１７に示す。

図１７（Ａ）は２２インチ〜５０インチの大画面を有する大型の表示装置であり、筐体２００１、支持台２００２、表示部２００３、ビデオ入力端子２００５等を含む。なお、表示装置は、パソコン用、ＴＶ放送受信用、双方向ＴＶ用などの全ての情報表示用表示装置が含まれる。本発明により、１辺が１０００ｍｍを超える第５世代以降のガラス基板を用いても、低い成膜温度でＳｉＨ₄とＦ₂を原料ガスに用いたＰＣＶＤ法により得られるセミアモルファス半導体膜をＴＦＴの活性層とすることによって、比較的安価な大型表示装置を実現できる。

図１７（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明により、低い成膜温度でＳｉＨ₄とＦ₂を原料ガスに用いたＰＣＶＤ法により得られるセミアモルファス半導体膜をＴＦＴの活性層とすることによって、比較的安価なノート型パーソナルコンピュータを実現できる。

図１７（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明により、低い成膜温度でＳｉＨ₄とＦ₂を原料ガスに用いたＰＣＶＤ法により得られるセミアモルファス半導体膜をＴＦＴの活性層とすることによって、比較的安価な画像再生装置を実現できる。

図１７（Ｄ）は、ワイヤレスでディスプレイのみを持ち運び可能なＴＶである。筐体２６０２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部２６０４やスピーカ部２６０７を駆動させる。バッテリーは充電器２６００で繰り返し充電が可能となっている。また、充電器２６００は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体２６０２は操作キー２６０６によって制御する。また、図１７（Ｄ）に示す装置は、操作キー２６０６を操作することによって、筐体２６０２から充電器２６００に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー２６０６を操作することによって、筐体２６０２から充電器２６００に信号を送り、さらに充電器２６００が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明により、低い成膜温度でＳｉＨ₄とＦ₂を原料ガスに用いたＰＣＶＤ法により得られるセミアモルファス半導体膜をＴＦＴの活性層とすることによって、比較的大型（２２インチ〜５０インチ）の持ち運び可能なＴＶを安価な製造プロセスで提供できる。

以上の様に、本発明を実施して得た液晶表示装置や発光装置は、あらゆる電子機器の表示部として用いても良い。

また、本実施例は、実施の形態１、実施の形態２、実施例１乃至５のいずれか一と自由に組み合わせることができる。

本発明により、結晶構造を含む半導体膜の形成に必要なトータルエネルギーを低減し、生産工程における消費エネルギーを大幅に抑制することができる。

また、下地膜として耐熱性の低い材料で形成される膜、代表的にはアクリルなどの有機樹脂、アルミニウム配線等を用いた場合にも直接、プラズマＣＶＤ法を用いて結晶構造を含む半導体膜を形成することを実現可能とする。

プラズマＣＶＤ装置を示す断面図である。 ラマンスペクトルデータを示すグラフである。 プラズマＣＶＤ装置を示す断面図である。（実施の形態２） プラズマＣＶＤ装置を示す斜視図である。 プラズマＣＶＤ装置を示す上面図である。 液晶表示装置の作製工程の断面図である。（実施例１） 液晶表示装置の画素上面図を示す図である。（実施例１） 液晶表示装置の作製工程の断面図である。（実施例２） 液晶表示装置の作製工程の断面図である。（実施例３） 液晶滴下を液滴吐出法で行う斜視図および断面図である。 プロセス上面図を示す図。 貼りあわせ装置および貼りあわせ工程を示す断面図。 液晶モジュールの上面図。 アクティブマトリクス型液晶表示装置を示す断面図。 発光装置の断面構造を示す図。（実施例５） 発光装置の画素における回路図および画素上面図を示す図。（実施例５） 電子機器の一例を示す図。 ＳｉＨ₄ガス流量と成膜速度とＩｃ／Ｉａとの関係を示すグラフである。 ギャップ間隔と成膜速度とＩｃ／Ｉａとの関係を示すグラフである。 成膜圧力と成膜速度とＩｃ／Ｉａとの関係を示すグラフである。 基板上に成膜されたセミアモルファスシリコン膜の断面ＴＥＭ写真である。

符号の説明

１０８：チャンバー
１０５：高周波電源
１２３：プラズマ

Claims (5)

1. 基板上に第１導電膜を形成し、
   第１フォトマスクを用いて前記第１導電膜上に第１レジストマスクを形成し、
   前記第１レジストマスクを用いて前記第１導電膜をエッチングすることによりゲート電極を形成し、
   前記第１レジストマスクを除去した後、前記ゲート電極を覆うようにゲート絶縁膜を形成し、
   モノシランガスとフッ素或いはフッ化ハロゲンガスを原料ガスとし、圧力が０．１〜１３３Ｐａ、基板加熱温度が１００〜２５０℃、ＲＦ電源周波数が１３〜６０ＭＨｚの条件下で、プラズマを発生させて、前記ゲート絶縁膜上にセミアモルファス半導体膜を形成し、
   前記半導体膜上にチャネル保護膜を形成し、
   第２フォトマスクを用いて前記セミアモルファス半導体膜及び前記チャネル保護膜上に第２レジストマスクを形成し、
   前記第２レジストマスクを用いて前記セミアモルファス半導体膜をパターニングして、活性層となる半導体層を形成し、
   前記第２レジストマスクを除去した後、前記半導体層及び前記チャネル保護膜上に、Ｎ＋層を形成し、
   前記Ｎ＋層上に第２導電膜を形成し、
   フォトリソグラフィー工程を行い、前記第２導電膜上に第３レジストマスクを形成し、
   前記第３レジストマスクを用いて、前記第２導電膜をエッチングすることにより、ソース配線及びドレイン電極を形成し、
   前記第３レジストマスクを用いて、前記Ｎ＋層をエッチングすることにより、ソース領域及びドレイン領域を形成し、
   前記ドレイン電極に接続する画素電極を形成し、
   以上の工程により、前記基板上に前記ソース領域及び前記ドレイン領域の間にチャネル形成領域を有した薄膜トランジスタ、及び画素電極を形成し、
   前記セミアモルファス半導体膜中の酸素濃度は５×１０^１９／ｃｍ^３以下であり、
   前記セミアモルファス半導体膜は水素またはハロゲンを１原子％以上含有し、
   前記セミアモルファス半導体膜のラマンスペクトルは５２０ｃｍ^−１よりも低波数側にシフトしており、
   前記セミアモルファス半導体膜は少なくとも０．５〜２０ｎｍの結晶粒を含み、
   前記薄膜トランジスタの電界効果移動度は２〜２０ｃｍ^２／Ｖｓｅｃであることを特徴とする半導体装置の作製方法。
2. 基板上に第１導電膜を形成し、
   第１フォトマスクを用いて前記第１導電膜上に第１レジストマスクを形成し、
   前記第１レジストマスクを用いて前記第１導電膜をエッチングすることによりゲート電極を形成し、
   前記第１レジストマスクを除去した後、前記ゲート電極を覆うようにゲート絶縁膜を形成し、
   モノシランガスとフッ素或いはフッ化ハロゲンガスを原料ガスとし、圧力が０．１〜１３３Ｐａ、基板加熱温度が１００〜２５０℃、ＲＦ電源周波数が１３〜６０ＭＨｚの条件下で、プラズマを発生させて、前記ゲート絶縁膜上にセミアモルファス半導体膜を形成し、
   前記半導体膜上に、Ｎ＋層を形成し、
   第２フォトマスクを用いて前記Ｎ＋層上に第１マスクを形成し、
   前記第１マスクを用いて前記Ｎ＋層、及び前記セミアモルファス半導体膜をパターニングして、活性層となる半導体層と、前記半導体層と同一形状の前記Ｎ＋層とを形成し、
   前記第１マスクを除去した後、前記Ｎ＋層を覆うように第２導電膜を形成し、
   フォトリソグラフィー工程を行い、前記第２導電膜上に第２マスクを形成し、
   前記第２マスクを用いてエッチングすることにより、前記第２導電膜よりソース配線及びドレイン電極を形成し、一部が除去された前記半導体層を形成すると同時に、前記Ｎ＋層をエッチングし、
   前記ドレイン電極に接続する画素電極を形成し、
   以上の工程により、前記基板上に前記ソース領域及び前記ドレイン領域の間にチャネル形成領域を有した薄膜トランジスタ、及び画素電極を形成し、
   前記セミアモルファス半導体膜中の酸素濃度は５×１０^１９／ｃｍ^３以下であり、
   前記セミアモルファス半導体膜は水素またはハロゲンを１原子％以上含有し、
   前記セミアモルファス半導体膜のラマンスペクトルは５２０ｃｍ^−１よりも低波数側にシフトしており、
   前記セミアモルファス半導体膜は少なくとも０．５〜２０ｎｍの結晶粒を含み、
   前記薄膜トランジスタの電界効果移動度は２〜２０ｃｍ^２／Ｖｓｅｃであることを特徴とする半導体装置の作製方法。
3. 請求項１または請求項２において、前記フッ化ハロゲンガスは、ＣｌＦ、ＣｌＦ_３、ＢｒＦ、ＢｒＦ_３、ＩＦ、またはＩＦ_３のいずれかのガスであることを特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一項において、前記半導体膜の形成は、平行平板型プラズマＣＶＤ装置を用いることを特徴とする半導体装置の作製方法。
5. 請求項１乃至請求項４のいずれか一項において、前記セミアモルファス半導体膜は、赤外光を発振する半導体レーザ発振器によりレーザ光を照射して、結晶化率が高められることを特徴とする半導体装置の作製方法。