KR20070115370A - 개구율이 향상된 표시 장치 및 그 제조 방법 - Google Patents
개구율이 향상된 표시 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070115370A KR20070115370A KR1020060049668A KR20060049668A KR20070115370A KR 20070115370 A KR20070115370 A KR 20070115370A KR 1020060049668 A KR1020060049668 A KR 1020060049668A KR 20060049668 A KR20060049668 A KR 20060049668A KR 20070115370 A KR20070115370 A KR 20070115370A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- gate insulating
- insulating layer
- thickness
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 51
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000003860 storage Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 91
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 36
- 238000002161 passivation Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 24
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
슬릿 마스크나 투톤 마스크를 사용하여 제 1 전극, 제 1 게이트 절연막 및 제 2 전극을 포함하는 스토리지 커패시터 및 게이트 전극, 상기 제 1 게이트 절연막과 다른 재질로 이루어지고, 상기 제 1 게이트 절연막의 두께보다 두꺼운 두께를 갖는 제 2 게이트 절연막, 반도체 층 및 소스 전극과 드레인 전극을 포함하는 박막 트랜지스터를 포함하는 개구율이 향상된 표시 장치 및 그 제조 방법을 제공한다.
개구율, 스토리지 커패시터, 제 1 게이트 절연막, 제 2 게이트 절연막
Description
도 1은 일반적인 액정 표시 장치의 개략적인 단면도이다.
도 2는 액정 표시 장치의 구동 원리를 설명하기 위한 개략도이다.
도 3은 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 평면도이다.
도 4는 도 3에 도시된 본 발명의 실시 예에 따른 박막 트랜지스터 기판을 I-I선을 따라 절단한 단면도이다.
도 5a 내지 도 8은 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이다.
<도면의 주요 부분에 대한 설명>
101 : 박막 트랜지스터 102,202, 480 : 스토리지 커패시터
103, 451 : 화소 전극 104, 401 : 게이트 전극
105 : 게이트 절연막 106, 420 : 반도체 층
201 : 액정 커패시터 202 : 스토리지 커패시터
203, 405 : 게이트 선 204, 435 : 데이터 선
400 : 게이트 금속 402 : 제 1 전극
403 : 게이트 패드 전극 411 : 제 1 게이트 절연막
412 : 제 2 게이트 절연막 421 : n+ 반도체 층
431 : 소스 전극 432 : 드레인 전극
433 : 제 2 전극 434 : 게이트 패드 버퍼막
441 : 패시베이션 막 451 : 화소 전극
452 : 게이트 패드 화소 전극 461 : 제 1 컨택홀
462 : 제 2 컨택홀 463 : 제 3 컨택홀
470 : 제 1 영역 501, 502 : 포토 레지스트 막
본 발명은 개구율이 향상된 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 스토리지 커패시터의 충전 용량의 감소 없이 개구율이 향상된 표시 장치 및 그 제조방법에 관한 것이다.
일반적으로 액정 표시 장치는 액정의 광학적 이방성을 이용하여 영상을 표시하는 장치로서 크게 상부 기판, 하부 기판과 두 기판 사이에 위치한 액정으로 구성된다.
이하 도 1을 참조하여 일반적인 액정 표시 패널을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 액정 표시 장치의 박막 트랜지스터 기판은 게이트 전극(104), 게이트 절연막(105), 반도체 층(106), 소스 전극 및 드레인 전극을 포함 하는 박막 트랜지스터(101), 스토리지 커패시터(102) 및 상기 박막 트랜지스터(101)와 연결된 화소 전극(103)을 포함한다.
상기 스토리지 커패시터(102)는 박막 트랜지스터 기판의 화소전극(103)과 컬러필터 기판의 공통전극 사이에 형성되는 액정 커패시터의 충전 용량을 보조한다. 즉, 일단 박막 트랜지스터(101)를 통해 데이터 전압 상기 화소 전극(103)에 인가된 후, 주변의 전압이 변할 때 커플링에 의해 화소전극(103)에 인가된 데이터 전압이 변하는 것을 방지하는 전하 유지의 보조 기능을 수행한다.
커패시터의 충전용량은 대향하는 양 전극 사이의 두께에 반비례하고 전극의 면적에 비례하는 특성을 가지고 있다.
충전용량을 늘리기 위해서 커패시터 전극의 면적을 크게 할 경우, 개구율(aperture ratio)이 줄어드는 단점이 있다. 즉, 액정 표시 장치에서 스토리지 커패시터(102)로 사용되는 소스 전극 및 드레인 전극 또는 스토리지 전극의 경우 보통 불투명한 금속으로 형성되고, 상기 전극의 면적이 증가할 경우 빛이 투과되는 개구율(aperture ratio)가 줄어들게 된다.
또한 충전용량을 늘리기 위해서 커패시터 유전막의 두께를 얇게 할 경우, 박막 트랜지스터(101)의 특성에 영향을 줄 수 있다. 즉, 상기 박막 트랜지스터(101)는 상기 게이트 전극(104)과 소스 전극 및 드레인 전극 사이에 존재하는 게이트 절연막(105)에 기생(parasitic) 커패시터가 존재한다. 만일 상기 커패시터 유전막의 두께를 얇게 하기 위해서 게이트 절연막(105)의 두께를 얇게 할 경우 상기 기생(parasitic) 커패시터가 증가하고, 01) 이러한 기생 커패시터는 직류(DC) 성분의 전압으로 액정을 열화시키는 문제가 발생한다.
따라서 본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터의 특성을 열화 시키지 않고, 향상된 개구율을 갖는 표시 장치 및 그 제조 방법을 제공함에 있다.
상기의 기술적 과제를 해결하기 위한 본 발명의 실시 예에 따른 표시 장치는 제 1 전극, 제 1 게이트 절연막 및 제 2 전극을 포함하는 스토리지 커패시터와 게이트 전극, 제 2 게이트 절연막, 반도체 층 및 소스 전극과 드레인 전극을 포함하는 박막 트랜지스터를 포함하고, 상기 제 1 게이트 절연막 및 제 2 게이트 절연막은 서로 다르다.
상기 제 1 게이트 절연막의 두께는 상기 제 2 게이트 절연막의 두께보다 얇게 형성된다.
또한 상기 제 1 게이트 절연막은 산화 규소를 포함하고, 상기 제 2 게이트 절연막은 질화 규소를 포함한다.
또한 상기 제 1 게이트 절연막의 두께는 상기 제 2 게이트 절연막의 두께의 절반 이하로 형성될 수 있다.
이때 상기 제 1 게이트 절연막의 두께는 2000Å 이하로 형성될 수 있다.
또한 상기 표시 장치는 상기 게이트 전극과 연결된 게이트 선과 상기 소스 전극과 연결된 데이터 선 및 상기 게이트 선의 일 측에 형성되고, 상기 게이트 선과 연결된 게이트 패드 전극 및 제 1 게이트 절연막에 형성된 제 1 컨택홀을 통해 상기 게이트 패드 전극과 연결된 게이트 패드 버퍼막을 포함하는 게이트 패드부를 더 포함할 수 있다.
또한 상기 박막 트랜지스터 및 상기 스토리지 커패시터 위에는 패시베이션 막 및 상기 패시베이션 막에 형성된 제 2 컨택홀을 통해 상기 드레인 전극과 연결된 화소 전극을 더 포함할 수 있다.
또한 상기 패시베이션 막은 상기 게이트 패드 버퍼막을 외부로 노출시키는 제 3 컨택홀을 더 포함하고, 상기 게이트 패드부는 상기 제 3 컨택홀을 통해 상기 게이트 패드 버퍼막과 연결된 게이트 패드 화소 전극을 더 포함할 수 있다.
상기 제 2 게이트 절연막과 상기 패시베이션 막은 동일한 재질로 형성될 수 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 실시 예에 따른 표시 장치의 제조 방법은 기판 위에 게이트 전극, 게이트 패드 전극, 제 1 전극 및 상기 제 1 전극 위에만 형성된 제 1 게이트 절연막을 형성하는 단계, 상기 게이트 전극, 게이트 패드 전극, 제 1 전극 및 상기 제 1 전극 위에만 형성된 제 1 게이트 절연막 위에 제 2 게이트 절연막을 증착하는 단계, 상기 제 2 게이트 절연막 위에 상기 게이트 전극과 중첩하는 반도체 층을 형성하는 단계, 상기 제 1 게이트 절연막을 제외한 기판의 전 영역 위에 형성되고, 상기 게이트 패드 전극을 외부로 노출시키는 제 1 컨택홀을 포함하도록 제 2 게이트 절연막을 패터닝 하는 단계, 상기 반도체 층 위에 소스 전극 및 드레인 전극을 형성하고, 동시에 상기 드레인 전극과 연결되고 상기 제 1 전극 및 제 1 게이트 절연막과 중첩하는 제 2 전극 및 상기 제 1 컨택홀을 통해 상기 게이트 패드 전극과 연결되는 게이트 패드 버퍼막을 형성하는 단계, 상기 소스 전극, 드레인 전극, 제 2 전극 및 게이트 패드 버퍼막 위에 상기 드레인 전극을 외부로 노출시키는 제 2 컨택홀 및 상기 게이트 패드 버퍼막을 외부로 노출시키는 제 3 컨택홀을 포함하는 패시베이션 막을 형성하는 단계 및 상기 패시베이션 막 위에 상기 제 2 컨택홀을 통해 상기 드레인 전극과 연결된 화소 전극 및 상기 제 3 컨택홀을 통해 상기 게이트 패드 버퍼막과 연결된 게이트 패드 화소 전극을 형성하는 단계를 포함한다.
이때 상기 기판 위에 게이트 전극, 게이트 패드 전극, 제 1 전극 및 상기 제 1 전극 위에만 형성된 제 1 게이트 절연막을 형성하는 단계는 상기 기판 위에 게이트 금속 및 제 1 게이트 절연막을 증착하는 단계, 상기 게이트 금속 및 제 1 게이트 절연막 위에 포토 레지스트 막을 증착하는 단계, 슬릿 마스크나 투톤 마스크를 사용한 노광을 통해 제 1 두께를 갖는 포토 레지스트 막 및 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 포토 레지스트 막을 형성하는 단계, 상기 제 1 두께를 갖는 포토 레지스트 막 및 제 2 두께를 갖는 포토 레지스트 막을 이용하여 상기 제 1 게이트 절연막을 1차 식각하는 단계, 상기 제 1 두께를 갖는 포토 레지스트 막 및 제 2 두께를 갖는 포토 레지스트 막을 에치 백하여 상기 제 1 영역 위에만 포토 레지스트 막이 남도록 패터닝하는 단계, 상기 제 1 영역 위에만 남아 있는 포토 레지스트 막을 이용하여 상기 제 1 게이트 절연막 및 게이트 금속을 2차 식각해 상기 게이트 전극, 게이트 패드 전극, 제 1 전극 및 상기 제 1 전극 위에만 형성된 제 1 게이트 절연막을 형성하는 단계 및 상기 제 1 영역 위에만 남아 있는 포토 레지스트 막을 제거하는 단계를 포함한다.
본 발명의 실시 예에 따른 표시 장치의 제조 방법 중 상기 제 1 게이트 절연막은 산화 규소를 포함하고, 상기 제 2 게이트 절연막은 질화 규소를 포함할 수 있다. 또한 상기 제 1 게이트 절연막의 두께는 상기 제 2 게이트 절연막의 두께보다 얇게 형성될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예를 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것으로 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 본 명세서에서 사용되는 “포함한다(comprise)” 및/또는 “포함하는(comprising)”은 언급된 구성 요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배 제하지 않는다.
또한 본 명세서에서 층 또는 막의 “위”,”상”,”상부” 또는 “아래”,”하부”로 지칭되는 것은 중간에 다른 층 또는 막을 개재한 경우를 포함한다. 또한, 본 명세서에서 사용되는 “중첩”은 하부 구조물과 상부 구조물이 서로 공통된 중심을 갖고 겹쳐져 있는 형상을 나타내고, 하부 구조물과 상부 구조물 사이에 다른 구조물이 개재한 경우를 포함하며, 상부 구조물과 하부 구조물 중 어느 하나의 구조물은 다른 구조물에 완전히 겹쳐지는 것을 의미한다.
이하 첨부된 도면을 바탕으로 본 발명의 실시 예에 따른 표시 장치 및 그 제조 방법을 설명한다.
도 2는 액정표시장치의 구동 원리를 설명하기 위한 개략도이다.
도 2를 참조하면, 박막 트랜지스터 기판 위에는 복수의 데이터 배선(204)이 제 1 방향으로 일정 거리만큼 이격되어 형성되고, 복수의 게이트 배선(203)이 상기 제 1방향과 수직한 제 2 방향으로 일정 거리만큼 이격되어 형성된다.
각 데이터 배선(204)과 각 게이트 배선(203)으로 둘러쌓인 영역에 의해 하나의 화소가 정의된다. 하나의 화소는 박막 트랜지스터(101), 스토리지 커패시터(202) 및 액정 커패시터(201)를 포함한다. 박막 트랜지스터 (101)는 게이트 전극, 소스 전극, 드레인 전극 및 반도체 층을 포함한다.
박막 트랜지스터(101)의 게이트 전극은 게이트 배선(203)에 전기적으로 연결되어 있다. 박막 트랜지스터(101)의 소스 전극은 데이터 배선(204)에 전기적으로 연결되어 있다. 또한, 박막 트랜지스터(101)의 드레인 전극은 스토리지 커패시터 전극(202) 및 액정 커패시터 전극(201)과 전기적으로 연결되어 있다.
상기 스토리지 커패시터는 박막 트랜지스터(101)의 드레인 전극과 연결된 제 2 전극, 상기 복수의 게이트 배선(203)과 이격되어 동일한 층에 형성된 제 1 전극 및 상기 제 1 전극 및 상기 제 2 전극 사이에 개재된 게이트 절연막에 의해 형성된다. 또한 상기 액정 커패시터는 박막 트랜지스터(101)의 드레인 전극과 연결된 화소 전극, 상기 박막 트랜지스터 기판과 대향하는 기판에 형성된 공통 전극 및 액정에 의해 형성된다.
상기 게이트 전극에 게이트 전압이 인가되면, 박막 트랜지스터(101)가 턴 온(turn on)된다. 박막 트랜지스터(101)가 턴 온 되면, 데이터 배선(204)의 화소 전압이 박막 트랜지스터(101)를 통해서 스토리지 커패시터(202) 및 액정 커패시터(201)에 인가된다. 액정 커패시터(201)에 화소 전압이 인가되면, 액정 커패시터를 구성하는 공통전극과 화소 전극 사이에 개재된 액정의 배열이 변화되어 상기 액정을 통과하는 빛에 대한 광학적 특성이 변화한다. 이러한 광학적 특성의 변화에 의해서 영상이 표현된다.
스토리지 커패시터(202)는 데이터 전압의 입력이 끝난 후, 주변의 전압이 변할 때 액정 커패시터(201)의 화소 전극에 인가된 화소전압이 변하는 것을 방지해 준다.
액정 커패시터(201)의 화소 전극은 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide)를 포함한다. 인듐 틴 옥사이드 및 인듐 징크 옥사이드는 투명한 물질로서 양호한 도전성을 갖는다.
도 3은 본 발명의 실시 예에 따른 표시 장치의 구성 요소인 박막 트랜지스터 기판을 도시한 평면도이다.
도 3에 도시된 바와 같이, 복수의 게이트 선(405)은 행의 방향으로 형성되고, 복수의 데이터 선(435)은 열의 방향으로 형성된다. 상기 게이트 선(405)과 데이터 선(435)의 교차부는 화소 영역을 정의하고, 상기 게이트 선(405)에서 돌출된 게이트 전극, 상기 데이터 선(435)에서 돌출된 소스 전극, 상기 소스 전극과 이격되어 형성된 드레인 전극 및 상기 게이트 전극과 소스/드레인 전극 사이에 개재된 반도체층에 의해 박막 트랜지스터가 형성된다.
또한 상기 게이트 선(405)과 이격되고 행의 방향으로 형성된 제 1 전극(402) 및 상기 박막 트랜지스터의 드레인 전극에서 연장된 제 2 전극(433)과 중첩한 영역에는 스토리지 커패시터가 형성된다.
본 발명의 실시 예에 따른 표시 장치는 상기 제 1 전극(402) 및 제 2 전극(433) 사이에 상기 박막 트랜지스터의 게이트 전극 및 소스/드레인 전극 사이에 개재된 제 2 게이트 절연막의 두께보다 얇은 두께로 형성되고, 서로 다른 재질로 이루어진 제 1 게이트 절연막을 개재함으로써, 종래의 표시 장치 대비 박막 트랜지스터의 특성 변화가 없고 향상된 개구율 특성을 나타낸다.
상기 복수의 게이트 선(405) 및 데이터 선(435)의 적어도 일 측 단부에는 게이트 패드 및 데이터 패드가 형성되어 외부에서 인가되는 게이트 신호 및 데이터 신호를 상기 박막 트랜지스터에 전달한다.
도 4는 상기 도 3에 도시된 박막 트랜지스터 기판을 I-I선을 따라 절단한 단면도이다.
기판 위에 게이트 선(미도시), 게이트 전극(401), 제 1 전극(402) 및 게이트 패드 전극(403)이 형성된다.
상기 게이트 선, 게이트 전극(401), 제 1 전극(402) 및 게이트 패드 전극(403)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 및 텅스텐(W) 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
상기 제 1 전극(402) 위에는 제 1 게이트 절연막(411)이 형성된다.
또한 상기 제 1 전극(402)을 제외한 기판의 전 영역에는 상기 제 1 게이트 절연막(411)과 다른 재질로 구성되고, 상기 제 1 게이트 절연막의 두께보다 두꺼운 두께를 갖는 제 2 게이트 절연막(412)이 형성된다. 즉 상기 게이트 선, 게이트 전극(401) 및 게이트 패드 전극(403) 위에는 제 2 게이트 절연막(412)이 형성되고, 상기 제 1 전극(402) 위에는 제 1 게이트 절연막(411)이 형성된다.
이때, 상기 제 1 게이트 절연막(411)은 산화 규소(Silicon Oxide,이하 SiOx)로 형성되고, 상기 제 2 게이트 절연막(412)은 질화 규소(Silicon Nitride,이하 SiNx)로 형성될 수 있다. 또한 상기 제 1 게이트 절연막의 두께는 상기 제 2 게이트 절연막의 두께에 비해 절반 이하로 형성될 수 있다.
박막 트랜지스터의 게이트 전극(401)과 반도체 층(420) 사이에 개재된 제 2 게이트 절연막(412)의 두께를 얇게 할 경우 전술한 박막 트랜지스터의 특성 변화 또는 상기 게이트 전극(401)과 반도체 층(420) 사이에 단선 등의 문제가 발생할 수 있다. 따라서, 상기 제 2 게이트 절연막(412)은 종래 표시 장치의 게이트 절연막의 두께와 동일한 두께로 형성한다.
이에 반해, 상기 제 1 게이트 절연막을 구성하는 산화 규소(SiOx)는 상기 제 2 게이트 절연막을 구성하는 질화 규소(SiNx)에 비해 대략 절반 정도의 충전 용량을 갖는다. 따라서 불투명한 금속으로 이루어진 스토리지 커패시터(480)의 제 1 전극(403) 및 제 2 전극(433)의 면적을 줄여 개구율이 향상된 표시 장치를 얻기 위해서는 산화 규소로 이루어진 상기 제 1 게이트 절연막(411)의 두께를 질화 규소로 이루어진 상기 제 2 게이트 절연막(412)의 두께에 비해 절반 이하로 형성하여야 한다. 따라서, 상기 제 2 게이트 절연막(412)의 두께는 상기 제 2 게이트 절연막(412)의 두께의 절반인 2000Å 이하로 형성할 수 있다.
또한 상기 제 2 게이트 절연막(412)은 상기 게이트 패드 전극(403)을 외부로 노출시키는 제 1 컨택홀(461)을 포함한다.
상기 게이트 전극(401)이 형성된 제 2 게이트 절연막(412) 위에는 반도체 층(420) 및 n+ 반도체 층(421)이 형성된다. 상기 반도체층 패턴(420)은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly silicon)을 포함하고, 상기 게이트 전극(401)과 중첩하게 형성되어 박막 트랜지스터의 채널층 역할을 한다.
상기 n+ 반도체 층(420)은 인(Phosphorus, P)이 다량 함유된 비정질 실리콘을 포함하며, 박막 트랜지스터에 인가되는 데이터 전압이 옴의 법칙(V = IR)을 만족하게 해준다. 또한 소수 캐리어에 의한 누설 전류의 흐름을 억제시켜 준다.
상기 제 1 게이트 절연막(411), 제 2 게이트 절연막(412) 및 n+ 반도체 층(421) 위에는 데이터 선, 소스 전극(431) 및 드레인 전극(432), 상기 드레인 전 극과 연결된 제 2 전극(433), 게이트 패드 버퍼막(434) 및 데이터 패드 전극(미도시)이 형성된다.
상기 소스 전극(431) 및 드레인 전극(432)은 상기 반도체 층(420)을 사이에 두고 서로 분리되어, 상기 게이트 전극(401)에 게이트 신호가 인가되어 박막 트랜지스터가 턴 온 되었을 때만 상기 소스 전극 및 드레인 전극이 전기적으로 연결된다.
상기 제 2 전극(433)은 상기 제 1 전극(402) 및 제 1 게이트 절연막(411)에 의해 스토리지 커패시터(451)를 형성한다. 전술한 바와 같이 상기 제 1 게이트 절연막(411)의 두께를 얇게 함으로써, 불투명한 금속으로 형성된 상기 제 1 전극(402) 및 제 2 전극(433)이 상기 화소 영역에서 차지하는 면적을 줄일 수 있다.
상기 게이트 패드 버퍼막(434)은 상기 제 1 컨택홀(461)을 통해 상기 게이트 패드 전극(403)과 전기적으로 연결되어, 게이트 패드부를 형성한다. 상기 게이트 패드부는 외부 구동 회로와 연결되어 게이트 신호를 상기 박막 트랜지스터의 게이트 전극(401)에 인가한다.
또한 상기 데이터 패드 전극(미도시)은 상기 데이터 선과 연결되어 외부에서 인가되는 데이터 신호를 상기 박막 트랜지스터의 소스 전극(431)에 인가한다.
상기 소스 전극(431) 및 드레인 전극(432), 제 2 전극(433), 게이트 패드 버퍼막(434) 및 데이터 패드 전극(미도시)은 비저항이 낮은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo) 및 텅스텐(W) 중 적어도 하나를 포함하는 금속 또는 합금으로 형성된다.
상기 소스 전극(431) 및 드레인 전극(432), 제 2 전극(433), 게이트 패드 버퍼막(434) 및 데이터 패드 전극 위에는 패시베이션 막(441)이 형성된다.
상기 패시베이션 막(441)은 하부의 박막 트랜지스터를 보호하며, 상기 드레인 전극(432), 게이트 패드 버퍼막(433) 및 데이터 패드 전극을 노출시키는 제 2 컨택홀(462), 제 3 컨택홀(463) 및 제 4 컨택홀(미도시)을 포함한다. 상기 패시베이션 막(441)은 질화규소(SiNx) 또는 산화규소(SiOx)로 형성될 수 있다.
상기 패시베이션 막(441) 위에는 상기 제 2 컨택홀(462)을 통해 상기 드레인 전극(432)과 전기적으로 연결되는 화소 전극(451), 상기 제 3 컨택홀(463)을 통해 상기 게이트 패드 버퍼막(434)과 전기적으로 연결되는 게이트 패드 화소 전극(452) 및 제 4 컨택홀을 통해 상기 데이터 패드 전극과 전기적으로 연결되는 데이터 패드 화소 전극이 형성된다.
이하에서는 도 5a 내지 도 8에 도시된 도면을 바탕으로, 본 발명의 실시 예에 따른 표시 장치의 제조 방법에 대해 상세히 설명한다.
기판 위에 게이트 금속(400) 및 제 1 게이트 절연막(411) 증착한 후, 상기 게이트 금속(400) 및 제 1 게이트 절연막(411) 위에 포토 레지스트 막(Photo Resist, 이하 PR)을 도포한다. 상기 제 1 게이트 절연막(411)은 전술한 바와 같이 산화 규소(SiOx)로 형성하고, 2000Å 이하로 증착할 수 있다.
그리고, 도 5a에 도시된 바와 같이 슬릿 마스크를 이용하여 제 1 두께를 갖는 포토 레지스트 막(502) 및 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 포토 레지스트 막(501)을 형성한다.
상기 포토 레지스트 막(PR)은 자외선 등의 빛에 의해 노광된 영역이 패터닝 되는 포지티브 형 포토 레지스트 막 및 상기 빛에 의해 노광된 영역이 경화되는 네가티브 형 포토 레지스트 막으로 구분된다. 본 발명의 실시 예에 따른 표시 장치의 제조 방법은 상기 포지티브 형 포토 레지스트 막을 이용하는 것을 예로 들어 설명하나, 이에 한정되는 것은 아니다.
빛의 회절 및 간섭 현상으로 인해 상기 슬릿 마스크의 슬릿 처리된 부분을 통과한 빛의 세기는 마스크에 의해 빛이 차단되지 않는 부분의 빛의 세기에 비해 상대적으로 적은 양의 빛이 노광된다. 따라서, 상기 슬릿 마스크의 슬릿 처리된 부분에 대응하는 영역에는 제 1 두께를 갖는 포토 레지스트 막(502)이 형성되고, 마스크 패턴에 의해 빛의 통과가 차단되는 부분에 대응하는 영역에는 상기 제 1 두께를 갖는 포토 레지스트 막(502)에 비해 두꺼운 제 2 두께를 갖는 포토 레지스트 막(501)이 형성된다.
상기 슬릿 마스크 이외에도 투톤 마스크를 이용하여 상기 제 1 두께 및 제 2 두께를 갖는 포토 레지스트 막(501, 502)을 형성할 수 있다.
상기 제 1 두께 및 제 2 두께를 갖는 포토 레지스트 막(501, 502)을 이용하여 상기 제 1 게이트 절연막(411)을 1차 식각한다. 상기 1 차 식각은 건식 식각 방법을 이용할 수 있다.
그 후 도 5b에 도시된 바와 같이, 제 1 영역(470) 위에만 포토 레지스트 막이 남도록 상기 제 1 두께 및 제 2 두께를 갖는 포토 레지스트 막(501, 502)을 에치 백 공정을 진행한다. 상기 에치 백 공정은 산소(Oxygen, O2) 및 사불화탄 소(CF4)를 포함하는 혼합 가스를 이용할 수 있다.
상기 제 1 영역(470) 위에 남아 있는 포토 레지스트 막을 이용하여, 상기 제 1 게이트 절연막(411) 및 게이트 금속(400)을 2 차 식각한다. 상기 2 차 식각은 건식 식각을 이용하여 상기 제 1 게이트 절연막(411)을 식각하고, 습식 식각을 이용하여 상기 게이트 금속(400)을 식각하여 게이트 선, 게이트 전극(401), 제 1 전극(402), 게이트 패드 전극(403) 및 상기 제 1 전극(402) 위에만 형성된 제 1 게이트 절연막(411)을 형성한다. 또는 건식 식각으로 상기 제 1 게이트 절연막(411) 및 게이트 금속(400)을 동시에 식각할 수 있다.
도 5c는 기판 위에 게이트 전극(401), 제 1 전극(402), 게이트 패드 전극(403) 및 상기 제 1 전극(402) 위에만 형성된 제 1 게이트 절연막(411)이 형성된 후의 박막 트랜지스터 기판의 단면도이다.
그리고, 상기 제 1 게이트 절연막(411) 위에 남아 있는 포토 레지스트 막(PR)을 제거한다.
그 후, 상기 게이트 전극(401), 제 1 전극(402), 게이트 패드 전극(403) 및 상기 제 1 전극(402) 위에만 형성된 제 1 게이트 절연막(411) 위에 제 2 게이트 절연막(412)을 증착한다. 상기 제 2 게이트 절연막(412)은 질화 규소(SiNx)로 형성하고, 4000 ~ 5000Å 의 두께로 증착할 수 있다.
상기 제 2 게이트 절연막(412)을 증착한 후, 반도체 층(420) 및 n+ 반도체 층(421)을 증착한다. 또는 상기 제 2 게이트 절연막(412), 반도체 층(420) 및 n+ 반도체 층(421)을 외부에 노출시키지 않고 연속적으로 증착할 수도 있다.
그 후, 상기 반도체 층(420) 및 n+ 반도체 층(421)을 식각하여 도 6에 도시된 바와 같이 상기 게이트 전극(401)과 중첩하는 박막 트랜지스터의 반도체 층(420) 및 n+ 반도체 층(421) 패턴을 형성한다.
그리고 상기 제 1 게이트 절연막(411)을 제외한 기판의 전 영역에 형성되고, 상기 게이트 패드 전극(403)을 외부로 노출시키는 제 1 컨택홀(461)을 포함하도록 상기 제 2 게이트 절연막(412)을 패터닝 한다.
본 발명의 실시 예에 따른 표시 장치의 제조 방법은 상기 반도체 층(420) 및 n+ 반도체 층(421) 패턴을 형성한 후, 상기 제 2 게이트 절연막(412)을 패터닝하는 것으로 설명하고 있으나, 상기의 두 공정 스텝의 순서가 역으로 바뀔 수도 있다. 즉 상기 제 2 게이트 절연막(412)을 패터닝 한 후, 상기 반도체 층(420) 및 n+ 반도체 층(421)을 증착하고 패터닝할 수 있다.
상기 반도체 층(420), n+ 반도체 층(421) 및 상기 제 2 게이트 절연막(412)을 패터닝 한 후, 상기 반도체 층(420), n+ 반도체 층(421) 및 제 2 게이트 절연막 위에 데이터 금속을 증착한다. 그 후 상기 데이터 금속을 식각하여 데이터 선, 소스 전극(431) 및 드레인 전극(432), 제 2 전극(433), 게이트 패드 버퍼막(434) 및 데이터 패드 전극을 형성한다.
도 7은 기판 위에 소스 전극(431) 및 드레인 전극(432), 제 2 전극(433), 게이트 패드 버퍼막(434)이 형성된 박막 트랜지스터 기판의 단면도이다.
그 후, 소스 전극(431) 및 드레인 전극(432), 제 2 전극(433), 게이트 패드 버퍼막(434) 위에 패시베이션 막(441)을 증착한 후, 사진 식각 공정을 거쳐 상기 드레인 전극(432)을 외부로 노출시키는 제 2 컨택홀(462) 및 상기 게이트 패드 버퍼막(434)을 외부로 노출시키는 제 3 컨택홀(463)을 형성한다.
도 8은 제 2 컨택홀(462) 및 제 3 컨택홀(463)을 포함하는 패시베이션 막(441)이 형성된 후의 박막 트랜지스터 기판의 단면도이다.
상기 패시베이션 층(441)을 형성한 후, 투명한 화소 전극을 증착하고 사진 식각 공정을 거쳐 제 2 컨택홀(462)을 통해 상기 드레인 전극(432)과 전기적으로 연결되는 화소 전극(451), 제 3 컨택홀(463)을 통해 상기 게이트 패드 버퍼막(434)과 전기적으로 연결되는 게이트 패드 화소 전극(452) 및 상기 데이터 패드 전극과 전기적으로 연결되는 데이터 패드 화소 전극을 형성한다.
이상에서 설명한 제조 방법에 의해 박막 트랜지스터 기판을 형성하고, 상기 박막 트랜지스터 기판과 컬러 필터 및 공통 전극을 포함하는 컬러 필터 기판을 합착한다. 그 후 상기 박막 트랜지스터 기판과 컬러 필터 기판 사이에 액정을 주입하고, 구동 IC 및 광원부를 조립하여 액정 표시 장치를 제조한다.
본 발명의 실시 예에 따른 표시 장치의 스토리지 커패시터는 상기 게이트 전극(401)과 동일한 층에 형성된 제 1 전극(402), 상기 소스 전극 및 드레인 전극(431, 432)과 동일한 층에 형성된 제 2 전극(433) 및 제 1 게이트 절연막을 이용하여 형성하였으나, 이에 한정되는 것은 아니다. 즉 필요에 따라 상기 게이트 전극(401)과 동일한 층에 형성된 제 1 전극(402)과 상기 화소 전극(451)과 동일한 층에 형성된 제 2 전극을 이용하여 스토리지 커패시터를 형성할 수도 있다.
이상에서 설명한 본 발명의 실시 예에 의해 박막 트랜지스터 특성의 변화가 없고 개구율이 향상된 표시 장치 및 그 표시 장치의 제조 방법이 제공된다.
Claims (13)
- 제 1 전극, 제 1 게이트 절연막 및 제 2 전극을 포함하는 스토리지 커패시터; 및게이트 전극, 제 2 게이트 절연막, 반도체 층 및 소스 전극과 드레인 전극을 포함하는 박막 트랜지스터를 포함하고,상기 제 1 게이트 절연막 및 제 2 게이트 절연막은 서로 다른 재질인 표시 장치.
- 제 1 항에 있어서,상기 제 1 게이트 절연막의 두께는 상기 제 2 게이트 절연막의 두께보다 얇은 표시 장치.
- 제 2 항에 있어서,상기 제 1 게이트 절연막은 산화 규소를 포함하고, 상기 제 2 게이트 절연막은 질화 규소를 포함하는 표시 장치.
- 제 3 항에 있어서,상기 제 1 게이트 절연막의 두께는 상기 제 2 게이트 절연막의 두께의 절반 이하인 표시 장치.
- 제 4 항에 있어서,상기 제 1 게이트 절연막의 두께는 2000Å 이하인 표시 장치.
- 제 2 항에 있어서,상기 게이트 전극과 연결된 게이트 선과 상기 소스 전극과 연결된 데이터 선; 및상기 게이트 선의 일 측에 형성되고, 상기 게이트 선과 연결된 게이트 패드 전극 및 제 1 게이트 절연막에 형성된 제 1 컨택홀을 통해 상기 게이트 패드 전극과 연결된 게이트 패드 버퍼막을 포함하는 게이트 패드부를 더 포함하는 표시 장치.
- 제 6 항에 있어서,상기 박막 트랜지스터 및 상기 스토리지 커패시터 위에는 패시베이션 막; 및상기 패시베이션 막에 형성된 제 2 컨택홀을 통해 상기 드레인 전극과 연결된 화소 전극을 더 포함하는 표시 장치.
- 제 7 항에 있어서,상기 패시베이션 막은 상기 게이트 패드 버퍼막을 외부로 노출시키는 제 3 컨택홀을 더 포함하고,상기 게이트 패드부는 상기 제 3 컨택홀을 통해 상기 게이트 패드 버퍼막과 연결된 게이트 패드 화소 전극을 더 포함하는 표시 장치.
- 제 8 항에 있어서,상기 제 2 게이트 절연막과 상기 패시베이션 막은 동일한 재질로 형성된 표시 장치.
- 기판 위에 게이트 전극, 게이트 패드 전극, 제 1 전극 및 상기 제 1 전극 위에만 형성된 제 1 게이트 절연막을 형성하는 단계;상기 게이트 전극, 게이트 패드 전극, 제 1 전극 및 상기 제 1 전극 위에만 형성된 제 1 게이트 절연막 위에 제 2 게이트 절연막을 증착하는 단계;상기 제 2 게이트 절연막 위에 상기 게이트 전극과 중첩하는 반도체 층을 형성하는 단계;상기 제 1 게이트 절연막을 제외한 기판의 전 영역 위에 형성되고, 상기 게이트 패드 전극을 외부로 노출시키는 제 1 컨택홀을 포함하도록 상기 제 2 게이트 절연막을 패터닝하는 단계;상기 반도체 층 위에 소스 전극 및 드레인 전극을 형성하고, 동시에 상기 드레인 전극과 연결되고 상기 제 1 전극 및 제 1 게이트 절연막과 중첩하는 제 2 전극 및 상기 제 1 컨택홀을 통해 상기 게이트 패드 전극과 연결되는 게이트 패드 버퍼막을 형성하는 단계;상기 소스 전극, 드레인 전극, 제 2 전극 및 게이트 패드 버퍼막 위에 상기 드레인 전극을 외부로 노출시키는 제 2 컨택홀 및 상기 게이트 패드 버퍼막을 외부로 노출시키는 제 3 컨택홀을 포함하는 패시베이션 막을 형성하는 단계; 및상기 패시베이션 막 위에 상기 제 2 컨택홀을 통해 상기 드레인 전극과 연결된 화소 전극 및 상기 제 3 컨택홀을 통해 상기 게이트 패드 버퍼막과 연결된 게이트 패드 화소 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
- 제 10 항에 있어서,상기 기판 위에 게이트 전극, 게이트 패드 전극, 제 1 전극 및 상기 제 1 전극 위에만 형성된 제 1 게이트 절연막을 형성하는 단계는상기 기판 위에 게이트 금속 및 제 1 게이트 절연막을 증착하는 단계;상기 게이트 금속 및 제 1 게이트 절연막 위에 포토 레지스트 막을 증착하는 단계;슬릿 마스크나 투톤 마스크를 사용한 노광을 통해 제 1 두께를 갖는 포토 레지스트 막 및 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 포토 레지스트 막을 형성하는 단계;상기 제 1 두께를 갖는 포토 레지스트 막 및 제 2 두께를 갖는 포토 레지스트 막을 이용하여 상기 제 1 게이트 절연막을 1차 식각하는 단계;상기 제 1 두께를 갖는 포토 레지스트 막 및 제 2 두께를 갖는 포토 레지스 트 막을 에치 백하여 제 1 영역 위에만 포토 레지스트 막이 남도록 패터닝하는 단계;상기 제 1 영역 위에만 남아 있는 포토 레지스트 막을 이용하여 상기 제 1 게이트 절연막 및 게이트 금속을 2차 식각해 상기 게이트 전극, 게이트 패드 전극, 제 1 전극 및 상기 제 1 전극 위에만 형성된 제 1 게이트 절연막을 형성하는 단계; 및상기 제 1 영역 위에만 남아 있는 포토 레지스트 막을 제거하는 단계를 포함하는 표시 장치의 제조 방법.
- 제 10 항에 있어서,상기 제 1 게이트 절연막은 산화 규소를 포함하고, 상기 제 2 게이트 절연막은 질화 규소를 포함하는 표시 장치의 제조 방법.
- 제 12 항에 있어서,상기 제 1 게이트 절연막의 두께는 상기 제 2 게이트 절연막의 두께보다 얇은 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060049668A KR20070115370A (ko) | 2006-06-02 | 2006-06-02 | 개구율이 향상된 표시 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060049668A KR20070115370A (ko) | 2006-06-02 | 2006-06-02 | 개구율이 향상된 표시 장치 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070115370A true KR20070115370A (ko) | 2007-12-06 |
Family
ID=39141843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060049668A KR20070115370A (ko) | 2006-06-02 | 2006-06-02 | 개구율이 향상된 표시 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070115370A (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110116401A (ko) * | 2010-04-19 | 2011-10-26 | 삼성전자주식회사 | 표시 기판 및 이의 제조 방법 |
| KR101440432B1 (ko) * | 2007-12-24 | 2014-09-15 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 |
| KR20140111527A (ko) * | 2013-03-11 | 2014-09-19 | 엘지디스플레이 주식회사 | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
| US9601524B2 (en) | 2014-10-31 | 2017-03-21 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| KR20180021033A (ko) * | 2008-12-25 | 2018-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US10211240B2 (en) | 2008-10-22 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
-
2006
- 2006-06-02 KR KR1020060049668A patent/KR20070115370A/ko not_active Application Discontinuation
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101440432B1 (ko) * | 2007-12-24 | 2014-09-15 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 |
| US10211240B2 (en) | 2008-10-22 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR20200117963A (ko) * | 2008-12-25 | 2020-10-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR20180021033A (ko) * | 2008-12-25 | 2018-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR20190018657A (ko) * | 2008-12-25 | 2019-02-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US10483290B2 (en) | 2008-12-25 | 2019-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10720451B2 (en) | 2008-12-25 | 2020-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20210112288A (ko) * | 2008-12-25 | 2021-09-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US11158654B2 (en) | 2008-12-25 | 2021-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11996416B2 (en) | 2008-12-25 | 2024-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20110116401A (ko) * | 2010-04-19 | 2011-10-26 | 삼성전자주식회사 | 표시 기판 및 이의 제조 방법 |
| KR20140111527A (ko) * | 2013-03-11 | 2014-09-19 | 엘지디스플레이 주식회사 | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
| US9601524B2 (en) | 2014-10-31 | 2017-03-21 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101098010B1 (ko) | Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| TWI440945B (zh) | 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法 | |
| KR101177720B1 (ko) | 액정표시장치와 그 제조방법 | |
| JP4908330B2 (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| US7884362B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US7256061B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| US20060006385A1 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor | |
| US20090032819A1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US20090310048A1 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| CN100447643C (zh) | 薄膜晶体管基板及其制造方法 | |
| US6825497B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| JP4646539B2 (ja) | 液晶表示装置とその製造方法 | |
| KR20080000751A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| TW201314748A (zh) | 邊緣電場切換型液晶顯示面板之陣列基板及其製作方法 | |
| KR20090077117A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20070115370A (ko) | 개구율이 향상된 표시 장치 및 그 제조 방법 | |
| KR100498543B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US20100273284A1 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| US20120169984A1 (en) | Display substrate and method of manufacturing the same | |
| US6411347B1 (en) | Storage capacitor in a liquid crystal display and a method of manufacturing thereof | |
| US7932135B1 (en) | Method of manufacturing thin film transistor array substrate | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR20070115235A (ko) | 개구율이 향상된 표시 장치 및 그 제조 방법 | |
| KR101408687B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP2008032855A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |