TWI404237B - 發光元件及其製造方法 - Google Patents

發光元件及其製造方法 Download PDF

Info

Publication number
TWI404237B
TWI404237B TW098141363A TW98141363A TWI404237B TW I404237 B TWI404237 B TW I404237B TW 098141363 A TW098141363 A TW 098141363A TW 98141363 A TW98141363 A TW 98141363A TW I404237 B TWI404237 B TW I404237B
Authority
TW
Taiwan
Prior art keywords
metal layer
light
substrate
bonding metal
bonding
Prior art date
Application number
TW098141363A
Other languages
English (en)
Other versions
TW201103168A (en
Inventor
Yasuo Idei
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201103168A publication Critical patent/TW201103168A/zh
Application granted granted Critical
Publication of TWI404237B publication Critical patent/TWI404237B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Description

發光元件及其製造方法
本發明係有關發光元件及其製造方法。
對於照明裝置、顯示裝置及信號機等之用途，發光元件之需求乃大增。在此等用途中，對於發光元件係更要求高亮度、高信賴性及量產性。
將發光層作為InGaAlP系半導體時，可得到綠~紅色的波長範圍之放出光者。InGaAlP系半導體的晶格常數係因與GaAs的晶格常數之偏差為小之故，在含有發光層之層積體的結晶成長，作為基板而使用時，控制結晶缺陷，提昇信賴性者則變為容易。
另一方，GaAs的帶隙波長係因較綠~紅色可視光的波長為長之故，吸收此等放出光，產生亮度下降。對於控制結晶缺陷之同時，降低在基板之吸收，係採用使用晶圓黏接法，將含有發光層之層積體移轉至其他的基板之構造。此情況，作為基板而使用矽，經由接合金屬層而反射放出光時，在提昇光取出效率之同時，提昇量產性及黏接強度者則變為容易。
有著關於藉由金屬層，確實地貼合元件基板與化合物半導體層之發光元件的製造方法之技術揭示例(JP2005-109207A(Kokai))。在此例中，由從重合之晶圓的加壓開始延遲之時間，開始晶圓之升溫，控制在接合金屬層周圍的斷裂。
但無法說是切割由如此作為所形成之厚的接合金屬層之切斷工程的量產性為高者，另外對於產率亦有必要改善。
如根據本發明之一形態，提供具備：具有由半導體所成之發光層的層積體，和附設於前述層積體之第1之接合金屬層，和基板，和附設於前述基板，在前述第1之接合金屬層與接合界面加以接合之第2之接合金屬層；在前述第1之接合金屬層之前述接合界面側的平面尺寸，和在前述第2之接合金屬層之前述接合界面側的平面尺寸之中至少一方係較前述基板的平面尺寸為小者為特徵之發光元件。
如根據本發明之其他之一形態，提供具備：於結晶成長基板之上方，形成具有發光層之層積體的工程，和於前述層積體之上方，形成第1之接合金屬層的工程，和於基板之上方，形成第2之接合金屬層的工程，和於前述第1之接合金屬層的表面及前述第2之接合金屬層的表面之中至少任一方，形成凹部之後，在重合前述第1之接合金屬層與前述第2之接合金屬層之狀態，進行加熱而接合之工程，和在前述接合之工程之後，去除前述結晶成長基板之工程，和通過前述凹部內，且於前述基板，略垂直的面乃呈切斷面地，切斷前述基板之工程者為特徵之發光元件的製造方法。
[發明之效果]
提供晶片化容易，可改善產率之發光元件及其製造方法。
以下，參照圖面同時，對於本發明之實施形態加以說明。
圖1乃有關第1實施形態的發光元件之模式剖面圖。
具有由半導體所成之發光層20的層積體25，和基板27乃藉由接合金屬層加以接合。即，附設於層積體25之一方的面25a之第1之接合金屬層26，和附設於基板27之第2之接合金屬層28乃在接合界面32加以接合。第2之接合金屬層28乃藉由具有導電性之基板27而連接於p側電極29。
對於層積體25之另一方的面25b係例如，藉由n型接觸層14而連接於n側電極34。由如此作為，注入電流至發光層20，放出對應於發光層20之帶隙波長的波長之放出光。
在本圖中，層積體25係從n側電極34側，具有n型接觸層14、n型電流擴散層16、n型包覆層18、發光層20、p型包覆層22、以及p型接觸層24，例如作為InGaAlP系材料。
然而，在本說明書中，「InGaAlP系材料」係指以Inx (Gay Al1-y )1-x P(但、0≦x≦1、0≦y≦1)而成的組成式所表示之材料，作為亦包含添加有p型不純物或n型不純物之構成者。此情況，放出光的波長範圍係可作為綠~紅色者。
更且，層積體25之材料係亦可作為以Bx Iny Gaz Al1-x-y-z N(但、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z≦1)而成的組成式所表示之材料者。此情況，放出光的波長範圍係可作為紫外光~綠色者。
另外，第2之接合金屬層28的平面尺寸乃較基板27的平面尺寸為小亦可。假設，將第1之接合金屬層26的平面尺寸作為較基板27的平面尺寸為小，增加其厚度時，因降低加上於發光層20之應力，提昇信賴性之情況變為容易之故而更佳。
圖2(a)、圖2(b)及圖2(c)乃有關第1實施形態之發光元件之製造方法的工程剖面圖。
於GaAs等所成之結晶成長基板30上，將GaAs緩衝層(未圖示)、n型GaAs接觸層14(1×1018 cm-3 、厚度0.1μm)、n型In0.5 (Ga0.3 Al0.7 )0.5 P所成之電流擴散層16(4×1017 cm-3 、厚度2μm)、n型InAl P所成之n型包覆層18(4×1017 cm-3 、厚度0.6μm)、發光層20、InAlP所成之p型包覆層22(2×1017 cm-3 、厚度0.6μm)、p型In0.5 (Ga0.3 Al0.7 )0.5 P所成的層、In0.5 (Ga0.7 Al0.3 )0.5 P層、p型Ga0.5 Al0.5 As所成之p型接觸層24(9×1018 cm-3 ，厚度0.4μm)、n型InAlP所成之停止層(未圖示)等，依此順序，使用MOCVD(Metal Organic Chemical Vapor Deposition：金屬有機化學氣相沈積)法等而進行結晶成長(圖2(a))。
然而，發光層20係可作為1×1017 cm-3 濃度之p型MQW(Multi Quantum Well)構造，井層係可作為寬度乃10nm之In0.5 (Ga0.94 Al0.06 )0.5 P所成，阻障層係可作為寬度乃20nm之In0.5 (Ga0.4 Al0.6 )0.5 P所成之構成者。井層的數量係例如作為20。當如此作為時，可得到峰值波長乃略624nm，主波長乃略615nm之紅色光者。
從結晶成長之晶圓表面側，在作為蒸鍍前處理而去除停止層之後，於露出之p型接觸層24，將Au(厚度0.05μm)/AuZn(含有0.3%Zn、厚度0.2μm)膜26a、Au(厚度0.6μm)膜26b，依此順序加以形成，作為第1之接合金屬層26。此情況，使用剝離法等，之後於作為切割範圍之範圍，形成第1之接合金屬層26的表面之凹部26c(圖2(b))。凹部26c之中心線31的位置係顯示晶片尺寸。然而，將Au膜26b作為含有Au之AuSn、AuGe及AuSi等之共晶焊料時，即使表面的平坦性下降，亦可提昇晶圓間的緊密性，進而可作為高接合強度者。
另一方，於加以鏡面研磨，(100)方位之p型Si等所成之基板27(1×1019 cm-3 、厚度200μm)之一方的面，經由蒸鍍法等而形成Ti(0.1μm)/P t(0.12μm)/Au(0.2μm)所成之第2之接合金屬層28。重合第1之接合金屬層26與第2之接合金屬層28，在真空中進行加壓的同時，以300℃進行加熱接合(圖2(b))。
更且，使用蝕刻法而去除結晶成長基板30。在此之後，例如以400℃進行燒結時，更可提昇Au膜-Au膜界面之黏接強度者。
接著，去除GaAs緩衝層等而露出n型接觸層14(圖2(c))。使用剝離法等，形成AuGe(含有Ge3%、50nm)/Au(100nm)/Mo(150nm)/Au(150nm)/Mo(50nm)/Au(600nm)等所成之n側電極34。更且，於基板27之背面側，形成p側電極29。
接著，於成為凹部26c之略中心線31的位置，例如從基板27側，加入刻紋溝。更且從成為與刻紋溝相反側之層積體25的表面側，於對應於刻紋溝之位置，按壓刀刃等時，可確實地進行晶片分離。然而，亦可使用刀片進行切割。
假設，連續有第1之接合金屬層26而無凹部之情況，經由刻紋或切割，有著產生第1之接合金屬層26之切斷部附近的折彎，或從層積體25的捲縮者。經由產生於接合金屬層26之如此的變形，於含有發光層20之層積體25，產生有斷裂等。
在本實施形態中，將第1之接合金屬層26之中，與第2之接合金屬層28重合的層，作為Au層26b，增加其厚度而可提昇黏接強度。假設，於無凹部26c之情況，切斷厚的Au層26b時，接合金屬層及層積體25之端部的折彎或捲縮則增加。對此，在本實施形態中，無需切斷厚的接合金屬層，而可降低如此之變形。
接著，對於晶片之外觀產率的金屬層厚度而言之依存性，加以說明。
圖3(a)乃切割法之情況的晶片外觀產率、圖3(b)乃刻紋法之情況的晶片外觀產率之圖表。縱軸乃晶片外觀產率(%)、橫軸乃金屬層厚度(μm)。然而，當接合金屬層之切斷部附近的折彎、從接合金屬層之層積體的捲縮、以及層積體斷裂乃成為特定大小以上時，判定為外觀不佳。基板27之背面的p側電極29之厚度T1係作為0.36μm、第2之接合金屬層28之厚度T2係作為0.42μm而固定。
首先，金屬層厚度乃在只有p側電極29之厚度T1中，外觀產率係成為高的99%以上。更且，在加算有第2之接合金屬層28之厚度T2之厚度(T1+T2)中，外觀產率亦保持成高的略99%。另外，在第1之接合金屬層26之中，只切斷Au/AuZn膜26a之厚度0.25μm，Au膜26b係成為凹部26c而未加以切斷之情況，作為金屬層厚度係作為成為(T1+T2+0.25μm)之1.03μm而處理。此時，外觀產率係乃略98.5%。即，切割的情況，對於將外觀產率保持為90%以上，係將實效性之金屬層厚度作為略1.3μm以下者為佳。
接著，於第1之接合金屬層26，未設置有凹部的情況，將Au膜26b之厚度作為0.5μm時，T3乃成為0.75μm。因此，金屬層厚度(T1+T2+T3)係成為略1.53μm，外觀產率係降低至略76%。另外，此情況，因切斷略1.53μm之接合金屬層之故，在2英吋晶圓中，係只可切斷1000線程度。對此，在本實施形態中，可進行5000線程度之切斷。
如圖3(b)所示，金屬層厚度乃1.53μm之情況，外觀產率係降低至略45%。對此，在本實施形態中，金屬層厚度乃1.03μm之情況，外觀產率係略97%。即，因未切斷Au膜26b之故，可保持高的產率者。在經由刻紋法的晶片分離，對於將外觀產率保持為90%以上，係如圖3(b)，將金屬層厚度作為略1.15μm以下者為佳。然而，刻紋法係較使用刀片之切割法，量產性為高。另外，切割的切斷範圍乃對於例如為大之20μm而言，在刻紋法中，可縮小切斷範圍之故，可提昇每晶圓之產量。
另外，因切斷範圍少之故，可抑制在基板切斷之Au膜的殘渣乃附著於發光層20之剖面，進而可抑制逆方向漏洩電流之增加等。即，降低經由晶片分離之外觀不佳或特性不佳，產率的改善則變為容易。
接著，說明第1實施形態之變形例。
圖4(a)乃第1之變形例、圖4(b)乃第2之變形例、以及圖4(c)乃第3之變形例之模式剖面圖。
在此等變形例中，含有發光層20之層積體25的平面尺寸乃較基板27的平面尺寸為小。即，層積體25之外緣係位置於較基板27之外緣為內側。因此，容易控制經由在發光層20之端部附近的切割或刻紋等之破碎層，可得到安定之二極體特性者。
對於作為如此之形狀，首先，將光阻劑圖案化於晶圓表面，使用氯氣，以RIE(Reactive Ion Etching)法，將層積體25之側面側進行蝕刻。
然而，呈殘留p型接觸層24地停止蝕刻時，可抑制Au系接合金屬層附著於發光層20之側壁附近之故而為佳。更且，使用Br系溶液，去除經由RIE法之損傷層。
在圖4(a)所示之第1之變形例中，在設置於基板27之第2之接合金屬層28的上面，經由圖案化而形成較Au為堅固的金屬膜或介電質膜等之高硬度膜40於晶片切斷範圍附近。當如此作為時，控制在晶片分離工程的捲縮等接合金屬層的變形乃變為容易。
另外，在圖4(b)之第2之變形例中，未將設置於層積體25之一方的面25a之Au/AuZn膜進行圖案化，而作為經由圖案化而縮小其上方之Au層26b之平面尺寸。
更且，在圖4(c)之第3之變形例中，經由圖案化而將設置於基板27側之第2之接合金屬層28的表面之Au膜，形成為網目狀或島狀(對於島狀亦含有水珠狀)。當如此作為時，可容易地控制在晶片分離之接合金屬層的捲縮等之變形。設置於層積體25之一方的面25a的第1之接合金屬層26的圖案係使用紅外線透過法等時，可進行位置調整。
另外，第3之變形例係顯示亦可將縮小平面尺寸之接合金屬層設置於基板27側者。即，增厚基板27側之Au膜28c，經由圖案化而縮小平面尺寸。亦可將層積體25側之Au層26b薄化之故，成為可抑制接合金屬層之捲縮、折彎、以及層積體25之斷裂等。
圖5乃有關第2實施形態的發光元件之模式剖面圖。
本實施形態係於晶片之上面的光取出面，具有微小凹凸18a。微小凹凸18a係作為漸進(GI)範圍而作用，可提昇光取出效率。
更且，n側電極34係具有墊片電極34a與細線電極34b。對於墊片電極34a之中央部的下方係設置有p型電流阻擋層12，控制載體之注入。
圖6乃有關第2實施形態的發光元件之製造方法的工程剖面圖。
對於結晶成長基板30和n型接觸層14之間，係設置有p型In0.5 (Ga0.3 Al0.7 )0.5 P所成之電流阻擋層12(2×1017 cm-3 、厚度0.2μm)(圖6(a))。如第1實施形態，在重疊設置於層積體25的面25a上，具有凹部26c之第1之接合金屬層26，和設置於基板27上之第2之接合金屬層28之後，經由加壓加熱加以接合(圖6(b))。
去除結晶成長基板30，於露出之n型接觸層14上，圖案化電流阻擋層12a(圖6(c))。成為較圖案化之電流阻擋層12的平面尺寸，墊片部34a為大之平面尺寸，細線部34b乃呈間隔圍繞墊片部34a地形成n側電極34(圖6(d))。
接著，形成GI範圍，首先，於n型接觸層14上，經由CVD法，形成SiO2 。將含有嵌段共聚物之光罩材料塗布於SiO2 上，以略250℃進行退火，分離微層。經由使用氧氣之RIE，去除PMMA(polymethylmethacrylate)時，形成聚苯乙烯粒子。將聚苯乙烯作為光罩，以RIE法蝕刻去除SiO2 。接著，使用RIE法而去除硬化之聚苯乙烯，將圖案化之SiO2 做成光罩，使用RIE法而蝕刻電流擴散層16。由如此作為，可形成突起狀之GI形狀者。另外，其高度係例如可作為0.7μm等。
接著，於基板27之背面側，形成Ti(0.1μm)/P t(0.12μm)/Au(0.2μm)，作為p側電極29。
更且，通過凹部26c內，且於基板27，略垂直的面乃呈成為切斷面27c地，切斷基板27。此情況，通過凹部26c內，且於基板27，略垂直的面乃呈更通過層積體25之間隔範圍25c地，使用切割法進行切斷時，基板27之分離則變為容易。如此作為時，厚的Au層26b係未被切割之故，抑制接合金屬層之折彎、捲縮，可降低外觀不佳或特性不佳。即，改善產率，提昇量產性。
經由本實施形態，提供晶片化容易，可改善產率之發光元件，及量產性豐富之其製造方法。如此之發光元件係在照明裝置、顯示裝置及信號機等之用途中可廣泛使用。
以上，參照圖面同時，已對於本發明之實施形態加以說明。但本發明並不限定於此。關於構成本發明之層積體、發光層、基板、接合金屬層、電極等，即使該業者進行各種設計變更，只要不脫離本發明的概要，均包含於本發明之範圍。
14．．．n型接觸層
18．．．n型包覆層
20．．．發光層
22．．．p型包覆層
24．．．p型接觸層
25．．．層積體
26．．．第1之接合金屬層
26b，28c．．．Au膜
26c．．．凹部
27．．．基板
28．．．第2之接合金屬層
29．．．p側電極
30．．．結晶成長基板
34．．．n側電極
34a．．．墊片電極
34b．．．細線電極
[圖1]乃有關第1實施形態的發光元件之模式剖面圖。
[圖2]乃有關第1實施形態的發光元件之製造方法的工程剖面圖。
[圖3]乃晶片外觀產率之圖表。
[圖4]乃圖1之實施形態之變形例的模式剖面圖。
[圖5]乃有關第2實施形態的發光元件之模式剖面圖。
[圖6]乃有關第2實施形態的發光元件之製造方法的工程剖面圖。
14．．．n型接觸層
16．．．n型電流擴散層
18．．．n型包覆層
20．．．發光層
22．．．p型包覆層
24．．．p型接觸層
25．．．層積體
25a，25b．．．層積體25的面
26．．．第1之接合金屬層
27．．．基板
28．．．第2之接合金屬層
29．．．p側電極
32．．．接合界面
34．．．n側電極

Claims (18)

  1. 一種發光元件，其特徵乃具備：具有由半導體所成之發光層的層積體；和附設於前述層積體之第1之接合金屬層；和基板；和附設於前述基板，在前述第1之接合金屬層與接合界面加以接合之第2之接合金屬層；設於與設置有前述第2之接合金屬層的前述基板的面相反側之前述基板的面的第1之電極；在前述第1之接合金屬層之前述接合界面側的平面尺寸，和在前述第2之接合金屬層之前述接合界面側的平面尺寸之中至少一方係較前述基板的平面尺寸為小者，前述發光元件之外緣部之前述第1之接合金屬層與前述第2之接合金屬層與前述第1之電極之厚度和為1.3μm以下。
  2. 如申請專利範圍第1項記載之發光元件，其中，前述發光層的平面尺寸乃較前述基板的前述平面尺寸為小者。
  3. 如申請專利範圍第1項記載之發光元件，其中，前述基板係由Si、SiC、GaAs、及GaP任一所成；前述第1之接合金屬層係包含：Au、含有Au之多層金屬、及含有Au之共晶金屬之任一，前述第2之接合金屬層係包含：Au、含有Au之多層金屬、及含有Au之共晶金屬之任一者。
  4. 如申請專利範圍第3項記載之發光元件，其中，前述基板乃作為導電性者。
  5. 如申請專利範圍第1項記載之發光元件，其中，對於與設置有前述第1之接合金屬層的前述層積體的面相反側之前述層積體的面，係形成有第2之電極者。
  6. 如申請專利範圍第3項記載之發光元件，其中，前述第1之接合金屬層係從前述層積體側，依Au、AuZn、Au的順序加以形成者。
  7. 如申請專利範圍第3項記載之發光元件，其中，前述第1之接合金屬層係從前述層積體側，依Au、AuZn、含有Au之共晶金屬的順序加以形成者。
  8. 如申請專利範圍第3項記載之發光元件，其中，前述第2之接合金屬層係從前述基板側，依Ti、Au的順序加以形成者。
  9. 如申請專利範圍第8項記載之發光元件，其中，前述第2之接合金屬層係於前述Ti與前述Au之間，夾持Pt加以形成者。
  10. 如申請專利範圍第1項記載之發光元件，其中，前述第1之接合金屬層之前述接合界面側或第2之接合金屬層之前述接合界面側係作為網目狀或島狀者。
  11. 如申請專利範圍第5項記載之發光元件，其中，前述第2之電極係具有：墊片電極，和與前述墊片電極連接，呈圍著前述墊片電極地加以設置之細線電極者。
  12. 如申請專利範圍第11項記載之發光元件，其中， 對於從前述第2之電極所露出之前述層積體的表面，係設置有由微小凹凸所成之光取出改善範圍者。
  13. 一種發光元件之製造方法，其特徵乃具備：於結晶成長基板之上方，形成具有發光層之層積體的工程；和於前述層積體之上方，形成第1之接合金屬層的工程；和於基板之上方，形成第2之接合金屬層的工程；和於前述第1之接合金屬層的表面及前述第2之接合金屬層的表面之中至少任一方，形成凹部之後，在重合前述第1之接合金屬層與前述第2之接合金屬層之狀態，進行加熱而接合之工程；和在前述接合之工程之後，去除前述結晶成長基板之工程；和於與設置前述第2之接合金屬層之前述基板之面相反側之前述基板之面，形成第1之電極之工程；和通過前述凹部內，且於前述基板，略垂直的面乃呈切斷面地，切斷前述基板之工程；前述切斷面之前述第1之接合金屬層與前述第2之接合金屬層與前述第1之電極之厚度和為1.3μm以下。
  14. 如申請專利範圍第13項記載之發光元件之製造方法，其中，形成前述第2之接合金屬層的工程係包含：於前述第2之接合金屬層的上方，使用圖案化法而形成較前述第2之接合金屬層的表面硬度高的膜之工程，前述接合之工程係包含：於前述第1之接合金屬層的 表面，形成前述凹部，形成於前述第2之接合金屬層的上方之前述硬度高的膜乃呈配置於前述凹部內地進行接合之工程，前述切斷之工程係包含：前述切斷面乃呈通過前述硬度高的膜地進行切斷的工程。
  15. 如申請專利範圍第13項記載之發光元件之製造方法，其中，形成前述第2之接合金屬層的工程係包含：將其表面形成為網目狀或島狀之工程，前述接合之工程係包含：於前述第1之接合金屬層的表面，形成前述凹部的工程。
  16. 如申請專利範圍第13項記載之發光元件之製造方法，其中，更具備：於去除前述結晶成長基板而露出之前述層積體上，形成第2之電極的工程。
  17. 如申請專利範圍第16項記載之發光元件之製造方法，其中，更具備：於從前述第2之電極所露出之前述層積體的表面，形成微小凹凸之工程。
  18. 一種發光元件之製造方法，其特徵乃具備：於結晶成長基板之上方，形成具有發光層之層積體的工程；和於前述層積體之上方，形成第1之接合金屬層的工程；和於基板之上方，形成第2之接合金屬層的工程；和於前述第1之接合金屬層的表面及前述第2之接合金屬層的表面之中至少任一方，形成凹部之後，在重合前述第1之接合金屬層與前述第2之接合金屬層之狀態，進 行加熱而接合之工程；和在前述接合之工程之後，去除前述結晶成長基板之工程；和於與設置前述第2之接合金屬層之前述基板之面相反側之前述基板之面，形成第1之電極之工程；和設置與前述凹部連續之間隔範圍，相互分離前述層積體之工程；和通過前述層積體之間隔範圍及前述凹部內，且於前述基板，略垂直的面乃呈切斷面地，切斷前述基板之工程；前述切斷面之前述第1之接合金屬層與前述第2之接合金屬層與前述第1之電極之厚度和為1.3μm以下。
TW098141363A 2009-05-14 2009-12-03 發光元件及其製造方法 TWI404237B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009117950A JP2010267813A (ja) 2009-05-14 2009-05-14 発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
TW201103168A TW201103168A (en) 2011-01-16
TWI404237B true TWI404237B (zh) 2013-08-01

Family

ID=43067789

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098141363A TWI404237B (zh) 2009-05-14 2009-12-03 發光元件及其製造方法

Country Status (3)

Country Link
US (1) US8618562B2 (zh)
JP (1) JP2010267813A (zh)
TW (1) TWI404237B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163838B1 (ko) * 2009-10-19 2012-07-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8754424B2 (en) 2011-08-29 2014-06-17 Micron Technology, Inc. Discontinuous patterned bonds for semiconductor devices and associated systems and methods
JP2016076583A (ja) * 2014-10-06 2016-05-12 信越半導体株式会社 半導体発光素子
US10622342B2 (en) * 2017-11-08 2020-04-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked LED structure and associated manufacturing method
WO2023242185A1 (en) * 2022-06-14 2023-12-21 Ams-Osram International Gmbh Method for producing a semiconductor device and semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194325A1 (en) * 2006-02-23 2007-08-23 Ying-Che Sung Light emitting diode by use of metal diffusion bonding technology and method of producing light emitting diode
US20070292978A1 (en) * 2006-06-16 2007-12-20 Li-Shei Yeh Method for manufacturing gallium nitride light emitting diode devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613715A (ja) * 1992-06-26 1994-01-21 Rohm Co Ltd 端面発光素子およびその製法
JP3109927B2 (ja) 1992-10-14 2000-11-20 株式会社クラレ 光磁気記録媒体
RU2177189C2 (ru) 1997-05-27 2001-12-20 Осрам Опто Семикондукторс Гмбх & Ко. Охг Способ изготовления светоизлучающего элемента
JP3893874B2 (ja) * 1999-12-21 2007-03-14 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
TW456058B (en) 2000-08-10 2001-09-21 United Epitaxy Co Ltd Light emitting diode and the manufacturing method thereof
US6759689B2 (en) 2002-08-07 2004-07-06 Shin-Etsu Handotai Co., Ltd. Light emitting element and method for manufacturing the same
JP2005109207A (ja) * 2003-09-30 2005-04-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP4371956B2 (ja) * 2004-09-02 2009-11-25 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP4799041B2 (ja) * 2005-04-28 2011-10-19 三洋電機株式会社 窒化物系半導体素子の製造方法
JP2007158111A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd 半導体デバイスの製造方法
JP2007173281A (ja) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2007173282A (ja) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd 電子部品の製造方法
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7929587B2 (en) * 2007-04-27 2011-04-19 Sanyo Electric Co., Ltd. Semiconductor laser diode element and method of manufacturing the same
JP5493252B2 (ja) * 2007-06-28 2014-05-14 日亜化学工業株式会社 半導体発光素子
US8299480B2 (en) 2008-03-10 2012-10-30 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194325A1 (en) * 2006-02-23 2007-08-23 Ying-Che Sung Light emitting diode by use of metal diffusion bonding technology and method of producing light emitting diode
US20070292978A1 (en) * 2006-06-16 2007-12-20 Li-Shei Yeh Method for manufacturing gallium nitride light emitting diode devices

Also Published As

Publication number Publication date
US8618562B2 (en) 2013-12-31
TW201103168A (en) 2011-01-16
JP2010267813A (ja) 2010-11-25
US20100289046A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
JP5776535B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP6419077B2 (ja) 波長変換発光デバイス
CN104836118A (zh) 具有限制区域的含镓和氮的激光装置
JP5056799B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US20100133505A1 (en) Semiconductor light emitting device and fabrication method for the same
JP2013125929A5 (zh)
JP2006294907A (ja) 窒化ガリウム系化合物半導体発光素子
EP2743994A1 (en) Light emitting diode and method of manufacturing same
TWI404237B (zh) 發光元件及其製造方法
JP2008300621A (ja) 半導体発光素子及びその製造方法
TW201336106A (zh) 製造複數個光電半導體晶片之方法及光電半導體晶片
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
JP5729328B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
TWI416763B (zh) A light-emitting element, a method of manufacturing the same, and a light-emitting device
JP2009152297A (ja) 半導体発光装置
KR20050089120A (ko) 발광 다이오드 및 그 제조 방법
JP2010092965A (ja) 発光装置及びその製造方法
JP2009170655A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR100889569B1 (ko) 질화물계 발광소자 및 그 제조방법
CN107591463B (zh) 发光组件及发光组件的制造方法
JP4074505B2 (ja) 半導体発光素子の製法
JP4978877B2 (ja) 発光素子の製造方法及び発光素子
KR20090111889A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP4451683B2 (ja) 半導体発光素子、その製造方法および発光ダイオード

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees