JPH0613715A - 端面発光素子およびその製法 - Google Patents
端面発光素子およびその製法Info
- Publication number
- JPH0613715A JPH0613715A JP16966792A JP16966792A JPH0613715A JP H0613715 A JPH0613715 A JP H0613715A JP 16966792 A JP16966792 A JP 16966792A JP 16966792 A JP16966792 A JP 16966792A JP H0613715 A JPH0613715 A JP H0613715A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- semiconductor
- semiconductor wafer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半導体層の両面に電極膜が形成され、側面か
ら発光する端面発光素子の電極膜のパターニングをしな
くて劈開できるようにし、半導体層の薄い素子も容易に
形成できるようにする。 【構成】 化合物半導体層が積層され、該積層された半
導体ウエハ１の両面に電極膜12、13が形成されて側面か
ら発光する端面発光素子であって、前記電極膜の最外層
のＡｕ膜３、７が1500〜2500Åの厚さに形成されてい
る。
ら発光する端面発光素子の電極膜のパターニングをしな
くて劈開できるようにし、半導体層の薄い素子も容易に
形成できるようにする。 【構成】 化合物半導体層が積層され、該積層された半
導体ウエハ１の両面に電極膜12、13が形成されて側面か
ら発光する端面発光素子であって、前記電極膜の最外層
のＡｕ膜３、７が1500〜2500Åの厚さに形成されてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップの端面
（側面）から発光する端面発光素子およびその製法に関
する。さらに詳しくは、半導体基板の両面に形成される
電極膜のうち金被膜の厚さを薄くして劈開しやすくした
端面発光素子およびその製法に関する。
（側面）から発光する端面発光素子およびその製法に関
する。さらに詳しくは、半導体基板の両面に形成される
電極膜のうち金被膜の厚さを薄くして劈開しやすくした
端面発光素子およびその製法に関する。
【０００２】
【従来の技術】半導体レーザやスーパールミネッセント
ダイオードなどで半導体チップの端面から発光する端面
発光素子は、ＧａＡｓなどの半導体基板にｐｎ接合が形
成された半導体ウエハ21の表面と裏面のほぼ全面に電極
膜22、23として金属被膜が形成される。この電極膜とし
ては、半導体ウエハ21とのオーミックコンタクトをとる
ためのＡｕＧｅ膜やＴｉ膜などが形成されると共に、最
上膜にはダイボンディングやワイヤボンディングをし易
くするためＡｕ膜が形成されるなど複数の金属膜で形成
されている。
ダイオードなどで半導体チップの端面から発光する端面
発光素子は、ＧａＡｓなどの半導体基板にｐｎ接合が形
成された半導体ウエハ21の表面と裏面のほぼ全面に電極
膜22、23として金属被膜が形成される。この電極膜とし
ては、半導体ウエハ21とのオーミックコンタクトをとる
ためのＡｕＧｅ膜やＴｉ膜などが形成されると共に、最
上膜にはダイボンディングやワイヤボンディングをし易
くするためＡｕ膜が形成されるなど複数の金属膜で形成
されている。
【０００３】そののち、半導体ウエハ21を切断分離して
各半導体チップを製造するのであるが、端面発光素子で
は各チップに切断分離した切断面から発光させるため、
切断面は完全な平面になっていないと、光が一定方向に
発射されない。そのためこの種の端面発光素子では、各
半導体チップに分離するのにダイヤモンドカッタで切断
することは適さず、半導体結晶面を利用した劈開により
切断分離がなされている。
各半導体チップを製造するのであるが、端面発光素子で
は各チップに切断分離した切断面から発光させるため、
切断面は完全な平面になっていないと、光が一定方向に
発射されない。そのためこの種の端面発光素子では、各
半導体チップに分離するのにダイヤモンドカッタで切断
することは適さず、半導体結晶面を利用した劈開により
切断分離がなされている。
【０００４】前述の電極膜のうち、Ａｕ膜は3000〜1000
0 Åの厚さに形成されており、Ａｕには延性および展性
があるため、半導体ウエハ21は結晶面に沿って劈開しや
すいがＡｕ膜の切断はしにくい。そのため、あらかじめ
半導体ウエハ21を劈開する場所の電極膜22、23を除去
し、図３〜４に示すように、電極膜22、23の縦方向およ
び横方向に複数の溝24、25が穿設されたパターンを形成
する必要がある。パターンの形成工程は、露光工程とエ
ッチング工程からなり、露光工程では半導体ウエハ21上
にレジストを塗布し、塗布されたレジストを露光、現像
してパターンを形成する。このレジストを塗布する際、
半導体ウエハ21を真空チャックで吸着して回転させなが
らスピンコートにより塗布する。また、エッチング工程
では露光工程で形成されたレジストをマスクとして下地
膜である電極膜22、23を食刻し電極膜22、23のパターン
が形成される。
0 Åの厚さに形成されており、Ａｕには延性および展性
があるため、半導体ウエハ21は結晶面に沿って劈開しや
すいがＡｕ膜の切断はしにくい。そのため、あらかじめ
半導体ウエハ21を劈開する場所の電極膜22、23を除去
し、図３〜４に示すように、電極膜22、23の縦方向およ
び横方向に複数の溝24、25が穿設されたパターンを形成
する必要がある。パターンの形成工程は、露光工程とエ
ッチング工程からなり、露光工程では半導体ウエハ21上
にレジストを塗布し、塗布されたレジストを露光、現像
してパターンを形成する。このレジストを塗布する際、
半導体ウエハ21を真空チャックで吸着して回転させなが
らスピンコートにより塗布する。また、エッチング工程
では露光工程で形成されたレジストをマスクとして下地
膜である電極膜22、23を食刻し電極膜22、23のパターン
が形成される。
【０００５】
【発明が解決しようとする課題】この従来技術によって
半導体ウエハを劈開しチップを作製するばあい、前記露
光工程におけるレジスト塗布の工程でウエハを真空チャ
ックで固定し、回転させる必要がある。このばあい、半
導体ウエハの厚さが150 μｍ以下になると真空チャック
による半導体ウエハの把持力によって半導体ウエハが割
れ易くなる。また一方、半導体ウエハが割れないように
真空チャックの把持力を弱くすると真空チャックの回転
により半導体ウエハに遠心力が働いて真空チャックから
離脱する。
半導体ウエハを劈開しチップを作製するばあい、前記露
光工程におけるレジスト塗布の工程でウエハを真空チャ
ックで固定し、回転させる必要がある。このばあい、半
導体ウエハの厚さが150 μｍ以下になると真空チャック
による半導体ウエハの把持力によって半導体ウエハが割
れ易くなる。また一方、半導体ウエハが割れないように
真空チャックの把持力を弱くすると真空チャックの回転
により半導体ウエハに遠心力が働いて真空チャックから
離脱する。
【０００６】したがって、厚さの薄い端面発光用半導体
チップを作製するのに、電極膜にパターンを形成するこ
とは不良率の増大につながり、パターンを形成できな
い。一方、端面発光素子では前述のように劈開面を利用
する必要があり（たとえば、伊藤良一ら「半導体レー
ザ」23頁（1989年））、チップ化のためには劈開が必要
であるが、電極膜が厚いばあい劈開時に電極膜が切断で
きず、薄い（150 μｍ以下）半導体層の端面発光用半導
体チップがえられないという問題がある。
チップを作製するのに、電極膜にパターンを形成するこ
とは不良率の増大につながり、パターンを形成できな
い。一方、端面発光素子では前述のように劈開面を利用
する必要があり（たとえば、伊藤良一ら「半導体レー
ザ」23頁（1989年））、チップ化のためには劈開が必要
であるが、電極膜が厚いばあい劈開時に電極膜が切断で
きず、薄い（150 μｍ以下）半導体層の端面発光用半導
体チップがえられないという問題がある。
【０００７】本発明の目的は、半導体ウエハの両面に形
成されるＡｕ膜の厚さを薄くし、パターニングしなくて
も容易に半導体チップ化できるようにすると共に、半導
体チップの厚さの薄い端面発光素子を提供することにあ
る。
成されるＡｕ膜の厚さを薄くし、パターニングしなくて
も容易に半導体チップ化できるようにすると共に、半導
体チップの厚さの薄い端面発光素子を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明による端面発光素
子は、ｐ型層とｎ型層の化合物半導体層の積層により半
導体チップが形成され、該半導体チップの両面の全面に
電極膜が形成され、該半導体チップの側面から発光する
端面発光素子であって、前記電極膜の最外層はＡｕ膜で
形成され、かつ、該Ａｕ膜が1500〜2500Åに形成されて
いることを特徴とするものである。
子は、ｐ型層とｎ型層の化合物半導体層の積層により半
導体チップが形成され、該半導体チップの両面の全面に
電極膜が形成され、該半導体チップの側面から発光する
端面発光素子であって、前記電極膜の最外層はＡｕ膜で
形成され、かつ、該Ａｕ膜が1500〜2500Åに形成されて
いることを特徴とするものである。
【０００９】また、本発明による半導体レーザは、化合
物半導体基板に化合物半導体層で下部クラッド層、活性
層、第１の上部クラッド層、電流制限層、第２の上部ク
ラッド層、キャップ層が少なくとも形成され、上面と下
面に電極膜が形成されてなる半導体レーザであって、前
記電極膜の最外層はＡｕ膜で形成され、かつ、該Ａｕ膜
が1500〜2500Åに形成されていることを特徴とするもの
である。
物半導体基板に化合物半導体層で下部クラッド層、活性
層、第１の上部クラッド層、電流制限層、第２の上部ク
ラッド層、キャップ層が少なくとも形成され、上面と下
面に電極膜が形成されてなる半導体レーザであって、前
記電極膜の最外層はＡｕ膜で形成され、かつ、該Ａｕ膜
が1500〜2500Åに形成されていることを特徴とするもの
である。
【００１０】さらに、本発明による端面発光素子の製法
は、(a) 化合物半導体基板に化合物半導体層を積層し発
光用半導体ウエハを形成する工程、(b) 該半導体ウエハ
の両面に最外層がＡｕ膜となるように電極膜を形成する
工程、(c) 前記半導体ウエハを結晶面に沿って劈開し半
導体チップを形成する工程、および(d) 該半導体チップ
をダイボンディング、ワイヤボンディングする工程から
なることを特徴とするものである。
は、(a) 化合物半導体基板に化合物半導体層を積層し発
光用半導体ウエハを形成する工程、(b) 該半導体ウエハ
の両面に最外層がＡｕ膜となるように電極膜を形成する
工程、(c) 前記半導体ウエハを結晶面に沿って劈開し半
導体チップを形成する工程、および(d) 該半導体チップ
をダイボンディング、ワイヤボンディングする工程から
なることを特徴とするものである。
【００１１】
【作用】本発明によれば、パターニングしなくても半導
体ウエハの劈開により電極膜も切断されると共にダイボ
ンディングやワイヤボンディングを確実にできるＡｕ膜
の厚さを見出してＡｕ膜の厚さが制御されているため、
電極膜にパターンを形成しなくても容易に劈開でき、半
導体チップ化の際に不良が発生することなく、ボンディ
ング性のよい半導体層の薄い端面発光素子用の半導体チ
ップがえられる。。
体ウエハの劈開により電極膜も切断されると共にダイボ
ンディングやワイヤボンディングを確実にできるＡｕ膜
の厚さを見出してＡｕ膜の厚さが制御されているため、
電極膜にパターンを形成しなくても容易に劈開でき、半
導体チップ化の際に不良が発生することなく、ボンディ
ング性のよい半導体層の薄い端面発光素子用の半導体チ
ップがえられる。。
【００１２】
【実施例】つぎに添付図面に基づき本発明の端面発光素
子について詳細に説明する。
子について詳細に説明する。
【００１３】図１は半導体レーザ用の半導体ウエハの両
面に電極膜が形成された状態の部分的断面説明図であ
る。同図において、１は半導体ウエハで、たとえば図２
に示されるような詳細構造になっている。すなわち、20
0 〜500 μｍ厚のＧａＡｓ基板10上に下部クラッド層11
がたとえば、ｎ型Ａｌx Ｇａ1-x Ａｓ（0.3 ≦ｘ≦0.
7）層で厚さ約 1.3μｍ、ＭＢＥ（分子線エピタキシ
ー）法によりエピタキシャル成長され、その上にさらに
引き続き約0.05μｍの厚さで活性層14としてアンドープ
のＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦0.2 ）層がエピタキシ
ャル成長され、さらにその上に第１の上クラッド層15と
してｐ型Ａｌx Ｇａ1-x Ａｓ（0.3 ≦ｘ≦0.7）層が約
0.3 μｍエピタキシャル成長され、その上にさらに電流
制限層16としてｎ型ＧａＡｓ層が約0.6 μｍエピタキシ
ャル成長され、さらにその上に蒸発防止層17としてのｎ
型Ａｌx Ｇａ1-x Ａｓ（0.05≦ｘ≦0.2 ）層が0.1 μｍ
エピタキシャル成長され、エッチングによりストライプ
溝が形成され、電流の流れる範囲が制限される。このス
トライプ溝のエッチングの際には、電流制限層16のＧａ
Ａｓ層が0.1 μｍ程度残るようにエッチングし、第１の
上クラッド層15であるＡｌx Ｇａ1-x Ａｓ層が直接露出
しないようにする。
面に電極膜が形成された状態の部分的断面説明図であ
る。同図において、１は半導体ウエハで、たとえば図２
に示されるような詳細構造になっている。すなわち、20
0 〜500 μｍ厚のＧａＡｓ基板10上に下部クラッド層11
がたとえば、ｎ型Ａｌx Ｇａ1-x Ａｓ（0.3 ≦ｘ≦0.
7）層で厚さ約 1.3μｍ、ＭＢＥ（分子線エピタキシ
ー）法によりエピタキシャル成長され、その上にさらに
引き続き約0.05μｍの厚さで活性層14としてアンドープ
のＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦0.2 ）層がエピタキシ
ャル成長され、さらにその上に第１の上クラッド層15と
してｐ型Ａｌx Ｇａ1-x Ａｓ（0.3 ≦ｘ≦0.7）層が約
0.3 μｍエピタキシャル成長され、その上にさらに電流
制限層16としてｎ型ＧａＡｓ層が約0.6 μｍエピタキシ
ャル成長され、さらにその上に蒸発防止層17としてのｎ
型Ａｌx Ｇａ1-x Ａｓ（0.05≦ｘ≦0.2 ）層が0.1 μｍ
エピタキシャル成長され、エッチングによりストライプ
溝が形成され、電流の流れる範囲が制限される。このス
トライプ溝のエッチングの際には、電流制限層16のＧａ
Ａｓ層が0.1 μｍ程度残るようにエッチングし、第１の
上クラッド層15であるＡｌx Ｇａ1-x Ａｓ層が直接露出
しないようにする。
【００１４】ついで、再度ＭＢＥ装置に基板を入れ、表
面にヒ素分子線を照射しながら、基板を740 ℃〜760 ℃
に加熱する。この温度では、ＧａＡｓ層は再蒸発するが
Ａｌx Ｇａ1-x Ａｓ（ｘ≧0.05）層は再蒸発しないの
で、ストライプ溝のＧａＡｓ層のみが除去され、第１の
上クラッド層15のＡｌx Ｇａ1-x Ａｓ層が露出する（サ
ーマルエッチング工程）。このとき、電流制限層16のＧ
ａＡｓ層の表面は蒸発防止層17が形成されているため、
蒸発せず、ストライプ溝の部分のみが蒸発する。つぎに
２回目のＭＢＥ工程により第２の上クラッド層18として
のｐ型Ａｌx Ｇａ1-x Ａｓ（0.3 ≦ｘ≦0.7 ）層を約１
μｍおよびキャップ層19としてのｐ型ＧａＡｓ層を約２
μｍエピタキシャル成長して積層する。そののち、Ｇａ
Ａｓ基板側をラッピングにより研磨して薄層化し、上下
に各々の電極膜12、13をそれぞれ形成する。
面にヒ素分子線を照射しながら、基板を740 ℃〜760 ℃
に加熱する。この温度では、ＧａＡｓ層は再蒸発するが
Ａｌx Ｇａ1-x Ａｓ（ｘ≧0.05）層は再蒸発しないの
で、ストライプ溝のＧａＡｓ層のみが除去され、第１の
上クラッド層15のＡｌx Ｇａ1-x Ａｓ層が露出する（サ
ーマルエッチング工程）。このとき、電流制限層16のＧ
ａＡｓ層の表面は蒸発防止層17が形成されているため、
蒸発せず、ストライプ溝の部分のみが蒸発する。つぎに
２回目のＭＢＥ工程により第２の上クラッド層18として
のｐ型Ａｌx Ｇａ1-x Ａｓ（0.3 ≦ｘ≦0.7 ）層を約１
μｍおよびキャップ層19としてのｐ型ＧａＡｓ層を約２
μｍエピタキシャル成長して積層する。そののち、Ｇａ
Ａｓ基板側をラッピングにより研磨して薄層化し、上下
に各々の電極膜12、13をそれぞれ形成する。
【００１５】この半導体ウエハの上面と下面には電極膜
12、13が蒸着法またはスパッタ法により複数の金属膜で
それぞれ形成されている。まず上面の電極膜12は1000Å
の厚さのＴｉ膜２と2000Åの厚さのＡｕ膜３が形成され
ている。この半導体ウエハ１の上面側は不純物としてＢ
ｅが１×1019cm-3程度にドーピングされているため、オ
ーミックコンタクトをとり易く、直接Ｔｉ膜が形成され
ている。このＴｉ膜２はＡｕが半導体層に侵入して反応
し、素子を劣化させないようにバリア金属として形成さ
れるもので、Ｔｉ膜２は展性や延性がＡｕに比べて劣る
ため、厚さの制限は余り問題とならず、500 〜2000Åの
範囲で形成される。また、Ａｕ膜３は後述するように15
00〜2500Åにすることにより電極膜をパターニングする
ことなく半導体ウエハを劈開でき、かつ、半導体チップ
をリード端子に固着すると共に電気的接続するダイボン
ディングや半導体チップの電極とリードとを金線などで
電気的接続するワイヤボンディングを支障なく行なえる
ものである。
12、13が蒸着法またはスパッタ法により複数の金属膜で
それぞれ形成されている。まず上面の電極膜12は1000Å
の厚さのＴｉ膜２と2000Åの厚さのＡｕ膜３が形成され
ている。この半導体ウエハ１の上面側は不純物としてＢ
ｅが１×1019cm-3程度にドーピングされているため、オ
ーミックコンタクトをとり易く、直接Ｔｉ膜が形成され
ている。このＴｉ膜２はＡｕが半導体層に侵入して反応
し、素子を劣化させないようにバリア金属として形成さ
れるもので、Ｔｉ膜２は展性や延性がＡｕに比べて劣る
ため、厚さの制限は余り問題とならず、500 〜2000Åの
範囲で形成される。また、Ａｕ膜３は後述するように15
00〜2500Åにすることにより電極膜をパターニングする
ことなく半導体ウエハを劈開でき、かつ、半導体チップ
をリード端子に固着すると共に電気的接続するダイボン
ディングや半導体チップの電極とリードとを金線などで
電気的接続するワイヤボンディングを支障なく行なえる
ものである。
【００１６】また、半導体ウエハ１の裏面側はＳｉが不
純物として２×1018cm-3程度の濃度になるようにドーピ
ングされてｎ型に形成されているため、オーミックコン
タクトが形成されにくく、ＧａＡｓ半導体基板にまずＡ
ｕＧｅ（たとえばＧｅの割合は12at％）膜４が2000Å、
蒸着法またはスパッタ法により形成される。さらに膜の
密着性をよくするためのＮｉ膜５が100 Å、バリア金属
としてのＴｉ膜６が500 Å、最後に半導体チップを接着
するダイボンディングを電気接触よく確実に行うための
Ａｕ膜７が2000Å形成されている。
純物として２×1018cm-3程度の濃度になるようにドーピ
ングされてｎ型に形成されているため、オーミックコン
タクトが形成されにくく、ＧａＡｓ半導体基板にまずＡ
ｕＧｅ（たとえばＧｅの割合は12at％）膜４が2000Å、
蒸着法またはスパッタ法により形成される。さらに膜の
密着性をよくするためのＮｉ膜５が100 Å、バリア金属
としてのＴｉ膜６が500 Å、最後に半導体チップを接着
するダイボンディングを電気接触よく確実に行うための
Ａｕ膜７が2000Å形成されている。
【００１７】この裏面側の電極膜もＡｕＧｅ、Ｎｉ、Ｔ
ｉの各膜はＡｕに比べて展性や延性に劣り、前述の上面
側と同様これらの膜厚の制限は余り問題とならず、それ
ぞれ従来用いられている1500〜2500、50〜150 、500 〜
1000Åに形成されるが、Ａｕ膜７は前述と同様に1500〜
2500Åに形成される。
ｉの各膜はＡｕに比べて展性や延性に劣り、前述の上面
側と同様これらの膜厚の制限は余り問題とならず、それ
ぞれ従来用いられている1500〜2500、50〜150 、500 〜
1000Åに形成されるが、Ａｕ膜７は前述と同様に1500〜
2500Åに形成される。
【００１８】つぎに、電極膜に用いるＡｕ膜の厚さにつ
いて説明する。前述のように半導体ウエハ１の厚さが15
0 μｍ以下になると電極膜をパターニングする際、半導
体ウエハ１に割れが発生して歩留が低下し、一方パター
ニングを行わないと半導体ウエハを劈開する際に、電極
膜が切断されず、端面発光する半導体チップを歩留りよ
くえられない。そこで発明者らは鋭意検討を重ねた結
果、電極膜のうち展性、延性に富むＡｕ膜３、７の厚さ
を1500〜2500Åに制御することにより、金属膜のパター
ニングをしなくても半導体ウエハ１を劈開する際に電極
膜も切断でき各半導体チップに分離できると共に、ダイ
ボンディングやワイヤボンディングの際の電気的接続も
確実にできることを見出した。
いて説明する。前述のように半導体ウエハ１の厚さが15
0 μｍ以下になると電極膜をパターニングする際、半導
体ウエハ１に割れが発生して歩留が低下し、一方パター
ニングを行わないと半導体ウエハを劈開する際に、電極
膜が切断されず、端面発光する半導体チップを歩留りよ
くえられない。そこで発明者らは鋭意検討を重ねた結
果、電極膜のうち展性、延性に富むＡｕ膜３、７の厚さ
を1500〜2500Åに制御することにより、金属膜のパター
ニングをしなくても半導体ウエハ１を劈開する際に電極
膜も切断でき各半導体チップに分離できると共に、ダイ
ボンディングやワイヤボンディングの際の電気的接続も
確実にできることを見出した。
【００１９】すなわち、まず、Ａｕ膜以外のＴｉ膜やＡ
ｕＧｅ膜、Ｎｉ膜などは前述の厚さで一定にしておき、
半導体ウエハ１の厚さを60μｍで形成し、Ａｕ膜３、７
のみを1000、1500、2000、2500、3000、4000Åと変えた
ときの半導体ウエハの劈開性とボンディング性（ボンデ
ィング不良が生じない）について調べた。歩留が90％以
上のものを良として良好のものを○、不良のものを×と
して表１に示す結果がえられた。
ｕＧｅ膜、Ｎｉ膜などは前述の厚さで一定にしておき、
半導体ウエハ１の厚さを60μｍで形成し、Ａｕ膜３、７
のみを1000、1500、2000、2500、3000、4000Åと変えた
ときの半導体ウエハの劈開性とボンディング性（ボンデ
ィング不良が生じない）について調べた。歩留が90％以
上のものを良として良好のものを○、不良のものを×と
して表１に示す結果がえられた。
【００２０】
【表１】
【００２１】表１からも明らかなようにＡｕ膜の厚さを
1500〜2500Åにすることにより、劈開性、ボンディング
性共に優れ、パターニングせずに半導体チップ化が可能
となった。また、1000Åでのボンディング性の不良はワ
イヤボンディングが剥れることによる不良が大部分で、
ボンディングの接着強度が弱いことによるもので、接触
抵抗が大きく発光特性が劣化したものも含まれている。
1500〜2500Åにすることにより、劈開性、ボンディング
性共に優れ、パターニングせずに半導体チップ化が可能
となった。また、1000Åでのボンディング性の不良はワ
イヤボンディングが剥れることによる不良が大部分で、
ボンディングの接着強度が弱いことによるもので、接触
抵抗が大きく発光特性が劣化したものも含まれている。
【００２２】つぎにＡｕＧｅ膜４とＴｉ膜２、５をそれ
ぞれ前述の例の倍の厚さである4000Åと1000Åとし、Ａ
ｕ膜３、７を2000Åにして同様に劈開性とボンディング
性を調べた。その結果、いずれも良好で、ＡｕＧｅ膜や
Ｔｉ膜などの金属膜は厚く形成されても半導体ウエハ１
の劈開性には何ら影響せず、Ａｕ膜のみを1500〜2500Å
に形成することにより劈開性、ボンディング性共に満足
することを見出した。
ぞれ前述の例の倍の厚さである4000Åと1000Åとし、Ａ
ｕ膜３、７を2000Åにして同様に劈開性とボンディング
性を調べた。その結果、いずれも良好で、ＡｕＧｅ膜や
Ｔｉ膜などの金属膜は厚く形成されても半導体ウエハ１
の劈開性には何ら影響せず、Ａｕ膜のみを1500〜2500Å
に形成することにより劈開性、ボンディング性共に満足
することを見出した。
【００２３】なお、前述の実施例ではｎ型ＧａＡｓ基板
に下部クラッド層、活性層などを積層して上面にｐ型Ｇ
ａＡｓ層が形成された半導体レーザの例で上面の電極膜
が２層、下面の電極膜が４層の例で説明したが、半導体
レーザ以外の端面発光素子にも同様に適用でき、また電
極膜の形成はこの例に限らず、他の組合せの積層でもよ
く、さらにｎ型とｐ型が逆に形成されれば電極膜の積層
構造が変り、また半導体基板がＧａＡｓでなく、ＩｎＰ
などに変ることによっても電極膜の構成は変りうるが、
いずれのばあいにも最外層にボンディング性のためＡｕ
膜が形成され、そのＡｕ膜の厚さが前述の1500〜2500Å
に形成されることにより電極膜をパターニングすること
なく、半導体ウエハを劈開でき、しかもダイボンディン
グ、ワイヤボンディング共に良好にできる。
に下部クラッド層、活性層などを積層して上面にｐ型Ｇ
ａＡｓ層が形成された半導体レーザの例で上面の電極膜
が２層、下面の電極膜が４層の例で説明したが、半導体
レーザ以外の端面発光素子にも同様に適用でき、また電
極膜の形成はこの例に限らず、他の組合せの積層でもよ
く、さらにｎ型とｐ型が逆に形成されれば電極膜の積層
構造が変り、また半導体基板がＧａＡｓでなく、ＩｎＰ
などに変ることによっても電極膜の構成は変りうるが、
いずれのばあいにも最外層にボンディング性のためＡｕ
膜が形成され、そのＡｕ膜の厚さが前述の1500〜2500Å
に形成されることにより電極膜をパターニングすること
なく、半導体ウエハを劈開でき、しかもダイボンディン
グ、ワイヤボンディング共に良好にできる。
【００２４】
【発明の効果】本発明によれば、端面発光素子用の半導
体ウエハの両面に形成される電極膜のうち、Ａｕ膜が15
00〜2500Åと薄く形成されているため、電極膜をパター
ニングすることなく、半導体ウエハを劈開することによ
り各半導体チップに分離できる。
体ウエハの両面に形成される電極膜のうち、Ａｕ膜が15
00〜2500Åと薄く形成されているため、電極膜をパター
ニングすることなく、半導体ウエハを劈開することによ
り各半導体チップに分離できる。
【００２５】その結果電極膜をパターニングする必要が
なく、工数を大幅に削減できると共に、パターニングの
ためのレジスト塗布の際の半導体ウエハの割れなどによ
る不良品も発生せず、コストダウンに大いに寄与する。
なく、工数を大幅に削減できると共に、パターニングの
ためのレジスト塗布の際の半導体ウエハの割れなどによ
る不良品も発生せず、コストダウンに大いに寄与する。
【００２６】しかも電極膜をパターニングすることなく
半導体ウエハを劈開できるため、半導体ウエハの厚さが
100 μｍ以下の薄いものでも、歩留よく半導体チップ化
でき、たとえば３ビーム法に用いられる半導体レーザチ
ップのように、戻り光の回折格子による分岐したビーム
の反射を避けるため、半導体チップの厚さを80μｍ以下
に薄くすることも可能となり、薄い半導体層の端面発光
素子を実現できる。
半導体ウエハを劈開できるため、半導体ウエハの厚さが
100 μｍ以下の薄いものでも、歩留よく半導体チップ化
でき、たとえば３ビーム法に用いられる半導体レーザチ
ップのように、戻り光の回折格子による分岐したビーム
の反射を避けるため、半導体チップの厚さを80μｍ以下
に薄くすることも可能となり、薄い半導体層の端面発光
素子を実現できる。
【図１】本発明の一実施例である半導体レーザ用ウエハ
の両面に電極膜が形成された状態の断面説明図である。
の両面に電極膜が形成された状態の断面説明図である。
【図２】半導体レーザの半導体層の構造を説明する断面
説明図である。
説明図である。
【図３】従来の端面発光素子の一製造工程である電極膜
をパターニングした状態の斜視図である。
をパターニングした状態の斜視図である。
【図４】図３の半導体ウエハの平面図である。
１ 半導体ウエハ ３、７ Ａｕ膜 12、13 電極膜
Claims (3)
- 【請求項１】 ｐ型層とｎ型層の化合物半導体層の積層
により半導体チップが形成され、該半導体チップの両面
の全面に電極膜が形成され、該半導体チップの側面から
発光する端面発光素子であって、前記電極膜の最外層は
Ａｕ膜で形成され、かつ、該Ａｕ膜が1500〜2500Åに形
成されていることを特徴とする端面発光素子。 - 【請求項２】 化合物半導体基板に化合物半導体層で下
部クラッド層、活性層、第１の上部クラッド層、電流制
限層、第２の上部クラッド層、キャップ層が少なくとも
形成され、上面と下面に電極膜が形成されてなる半導体
レーザであって、前記電極膜の最外層はＡｕ膜で形成さ
れ、かつ、該Ａｕ膜が1500〜2500Åに形成されているこ
とを特徴とする半導体レーザ。 - 【請求項３】 (a) 化合物半導体基板に化合物半導体層
を積層し発光用半導体ウエハを形成する工程、 (b) 該半導体ウエハの両面に最外層がＡｕ膜となるよう
に電極膜を形成する工程、 (c) 前記半導体ウエハを結晶面に沿って劈開し半導体チ
ップを形成する工程、および (d) 該半導体チップをダイボンディング、ワイヤボンデ
ィングする工程からなることを特徴とする端面発光素子
の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16966792A JPH0613715A (ja) | 1992-06-26 | 1992-06-26 | 端面発光素子およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16966792A JPH0613715A (ja) | 1992-06-26 | 1992-06-26 | 端面発光素子およびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613715A true JPH0613715A (ja) | 1994-01-21 |
Family
ID=15890689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16966792A Pending JPH0613715A (ja) | 1992-06-26 | 1992-06-26 | 端面発光素子およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613715A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888339A (en) * | 1986-12-09 | 1989-12-19 | Tanabe Seiyaku Co., Ltd. | Agent for prophylaxis and treatment of cardiac hypertrophy |
| US5803640A (en) * | 1996-06-04 | 1998-09-08 | Mitsubishi Pencil Kabushiki Kaisha | Applicator |
| JP2010267813A (ja) * | 2009-05-14 | 2010-11-25 | Toshiba Corp | 発光素子及びその製造方法 |
-
1992
- 1992-06-26 JP JP16966792A patent/JPH0613715A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888339A (en) * | 1986-12-09 | 1989-12-19 | Tanabe Seiyaku Co., Ltd. | Agent for prophylaxis and treatment of cardiac hypertrophy |
| US5803640A (en) * | 1996-06-04 | 1998-09-08 | Mitsubishi Pencil Kabushiki Kaisha | Applicator |
| JP2010267813A (ja) * | 2009-05-14 | 2010-11-25 | Toshiba Corp | 発光素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6806112B1 (en) | High brightness light emitting diode | |
| US7348601B2 (en) | Nitride-based compound semiconductor light emitting device | |
| US20050214965A1 (en) | Vertical GaN light emitting diode and method for manufacturing the same | |
| JP3977572B2 (ja) | 接着型半導体基板および半導体発光素子並びにこれらの製造方法 | |
| JPH114020A (ja) | 半導体発光素子及びその製造方法、並びに半導体発光装置 | |
| WO2006082687A1 (ja) | GaN系発光ダイオードおよび発光装置 | |
| US20080164480A1 (en) | Fabrication of Semiconductor Devices | |
| EP1668687A1 (en) | Fabrication of conductive metal layer on semiconductor devices | |
| US8288181B2 (en) | Light emitting diode and fabricating method thereof | |
| US4731790A (en) | Semiconductor laser chip having a layer structure to reduce the probability of an ungrown region | |
| US6299056B1 (en) | Light-emitting diode and manufacturing method thereof and method for mounting light-emitting diode on electric wiring board | |
| US5198686A (en) | Double hetero-type semiconductor laser device | |
| JPH10223930A (ja) | 半導体発光素子 | |
| JP2013058707A (ja) | 半導体発光素子の製造方法 | |
| JPH1154843A (ja) | 半導体装置及びその製造方法 | |
| JPS6159886A (ja) | 光半導体装置の製造方法 | |
| US6268230B1 (en) | Semiconductor light emitting device | |
| JPH10335699A (ja) | 化合物半導体発光素子とその製造方法 | |
| JPH0613715A (ja) | 端面発光素子およびその製法 | |
| US6168962B1 (en) | Method of manufacturing a semiconductor light emitting device | |
| JP3489395B2 (ja) | 半導体発光素子 | |
| JP4570683B2 (ja) | 窒化物系化合物半導体発光素子の製造方法 | |
| JPH05343744A (ja) | ダイボンド型発光ダイオード及びその製造方法 | |
| JP3634538B2 (ja) | 半導体レーザ素子の製造方法および半導体レーザ装置 | |
| JP4666158B2 (ja) | 半導体発光素子の製造方法 |