JP2007158111A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2007158111A
JP2007158111A JP2005352485A JP2005352485A JP2007158111A JP 2007158111 A JP2007158111 A JP 2007158111A JP 2005352485 A JP2005352485 A JP 2005352485A JP 2005352485 A JP2005352485 A JP 2005352485A JP 2007158111 A JP2007158111 A JP 2007158111A
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor
support substrate
semiconductor wafer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005352485A
Other languages
English (en)
Inventor
Masanobu Ando
雅信 安藤
Toshiya Kamimura
俊也 上村
Shigemi Horiuchi
茂美 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2005352485A priority Critical patent/JP2007158111A/ja
Priority to DE102006035485A priority patent/DE102006035485B4/de
Priority to US11/633,622 priority patent/US7541262B2/en
Publication of JP2007158111A publication Critical patent/JP2007158111A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体ウエハに分離溝を形成するダイサーの目詰まりを防止すると共に、その半導体ウエハから切り出される半導体デバイスの歩留りを良好に確保すること。
【解決手段】空洞Rに充填する第2の接着剤(40)のベース材料はエポキシとし、そこに直径約2〜4μm程度のシリカからなるフィラー粒子を適当量混入した。充填方法は、半導体ウエハの側壁面にこの第2の接着剤を垂らす様にしても良いし、第2の接着剤の液面にその半導体ウエハの縁を浸す様にしても良い。粘性の小さな液状のエポキシを用いることによって、毛細管現象を利用しつつ第2の接着剤を空洞Rの中にムラなく充填することができる。露出したn型層12a表面に、n電極50をレジストマスクを用いた蒸着によって形成する。露出したn型層12a表面から、第2の接着剤40に向うダイシングによってハーフカット状の分離溝Sを形成する。
【選択図】図1−F

Description

本発明は、レーザーリフトオフ法を用いた半導体デバイスの製造方法に関する。
この方法は、半導体デバイスの品質及び生産性の向上に大いに有用なものである。
レーザーリフトオフ法を用いた半導体ウエハの製造方法としては、例えば下記の特許文献1に記載されている従来技術等が公知である。この従来技術は、サファイア基板上に結晶成長したGaN結晶層とシリコン(Si)からなる支持基板とを導電性接着剤で貼り合わせ、その後サファイア基板の裏面からGaN結晶層にレーザーを照射することによって、サファイア基板の結晶成長面の近傍に結晶成長したGaN結晶を溶かして、所望のGaN結晶層からサファイア基板を排除するものである。
この様な製造方法(レーザーリフトオフ法)を用いると、所望のGaN結晶層を傷つけることなくそのGaN結晶層から非導電性のサファイア基板を取り除くことができるため、サファイア基板上に結晶成長した半導体結晶層からなる半導体ウエハにおいても、支持基板に適当な導電性を与えておくことによって、その半導体ウエハの表裏両面に電極を形成することができる様になる。
また、サファイア基板があった裏面側から光を取り出すLEDなどを製造する場合には、この様な製造方法を用いてサファイア基板を排除することによって、光取り出し効率が向上するなどの利点も得られる。
米国特許第6071795号明細書
しかしながら、GaN結晶層と支持基板とを貼り合わせる上記の導電性接着剤には、通常例えばAuSnなどの金属から成る半田材が用いられるため、半導体ウエハから個々のチップを切り出す処理の前工程としてダイサーを用いてその半導体ウエハに分離溝を形成する際に、これらの金属がそのダイサーの目詰まりの原因となる。また、半導体結晶などの他の材料に比べ、それらの金属層には割れが生じ難いため、半導体ウエハから個々のチップをそれぞれ確実に切り出すことが難しい場合がある。
そこで、本願発明者らは、導電性接着剤などから構成される金属層形成領域の内の、少なくともダイサーの通り道となる一部領域については、そこに導電性接着剤などの金属層を形成しないと言う方法を思い付いた。
それらの導電性接着剤や電極などから構成され、上記のGaN結晶層と支持基板とを接合する金属層が、選択的に上記の一部領域とその周辺にだけ形成されていない半導体ウエハの構成例を図4−Aに示す。この半導体ウエハA1における半導体結晶層2は、サファイア基板1の結晶成長面上に成長させたものであり、この半導体結晶層2の上面2b上に島状に形成された電極4と、支持基板3の上面3a上に島状に形成された電極5とは、両電極の少なくとも何れか一方の電極の最上層を構成していた導電性接着剤によって接合されている。
例えばこの様にして、半導体ウエハに金属層が形成されていない部位(空洞R)をチップ単位に周期的に形成しておけば、これにより、各チップを分離面σにて個々に分離するための分離溝を半導体結晶層2の露出面2a上に形成する際に、ダイサーの刃の先端が電極4と電極5の接合部付近にまで達したとしても、ダイサーには金属層が接触しない。このため、金属によるダイサーの目詰まりが未然に防止できる。また、同時に、横方向に繋がった金属層を個々のチップ間で共有することがなくなるので、チップの分離処理もより確実に実施できるようになる。
しかしながら、これらの工法においては、その後以下の様な問題が派生した。即ち、レーザーリフトオフ法に基づいて、サファイア基板1を除去するとその際に、図4−Bにその半導体ウエハの断面図を例示する様に、上記の空洞Rに沿って半導体結晶層2に割れγが生じ易くなる。そして、これらの破断部(割れγ)は、後に形成が予定されている分離溝を所望の位置に綺麗に形成することを困難にするものであるから、これにより、その後の工程において分離不良などが発生し易くなり、所望の半導体デバイスの歩留りを低下させる原因にもなった。
なお、サファイア基板1をレーザー照射によりリフトオフする際に、この様な割れγが生じ易くなる原因としては、次の2つが考えられる。
(原因1)サファイア基板1との界面付近における半導体結晶層2の一部の結晶を溶かす際に、空洞Rによって部分的に放熱経路が絶たれるため、溶融部などの熱膨張に基づく応力を放熱によって緩和することが困難となる。
(原因2)空洞Rの形成によって構造力学的に弱い部分が形成されてしまうので、その部位に上記の応力が集中して、そこに破断(割れγ)が生じ易くなる。
本発明は、上記の課題を解決するために成されたものであり、その目的は、半導体ウエハに分離溝を形成するダイサーの目詰まりを効果的に防止すると共に、その半導体ウエハから切り出される半導体デバイスの歩留りを良好に確保することである。
上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第1の手段は、 III族窒化物系化合物半導体からなる半導体結晶からその結晶成長に寄与した結晶成長基板をレーザー照射によって剥離させるレーザーリフトオフ法を用いた半導体デバイスの製造方法において、上記の半導体結晶の上記結晶成長基板とは反対側の上面に金属層からなる電極を半導体デバイスの各チップ毎に島状に形成する電極形成工程と、上記の半導体結晶を支持するための導電性の支持基板と上記の電極とを導電性の第1の接着剤で接合する支持基板接合工程と、上記の半導体結晶と支持基板との間の各チップの分離境界面上に上記の支持基板接合工程によって形成された空洞の中に樹脂製の第2の接着剤を充填する接着剤充填工程と、レーザー照射によって結晶成長基板を半導体結晶から剥離させるレーザーリフトオフ工程と、このレーザーリフトオフ工程によって露出した上記の半導体結晶の表面上に上記の空洞に沿って分離溝を形成する分離溝形成工程と、その分離溝に沿って上記の各チップを個別に分離する分離工程とを設けることである。
ただし、上記の接着剤充填工程は、上記の第2の接着剤を毛細管現象によって上記の空洞に吸引させるものであるから、第2の接着剤の粘性や上記の空洞の口径などについては、その毛細管現象が確実に発現する条件範囲内に設定するものとする。上記の第2の接着剤としては、例えば、エポキシ系、シリコン系、シアノアクリレート系等の接着剤を考えることができるが、第2の接着剤の材料は、上記の毛細管現象が得られる程度の低粘度で、かつ、その硬化後に後述の作用が得られる程度に十分な接着力を示すものであれば何でも良い。
また、上記の支持基板の材料には、半導体を用いても良いし、その他の導電性材料を用いても良い。
また、上記の半導体結晶層は、2層以上の多層構造を有し、これらの半導体結晶としては、2元、3元、又は4元の「Al1-x-y Gay Inx N;0≦x≦1,0≦y≦1,0≦1−x−y≦1」成る一般式で表される任意の混晶比の半導体が含まれ、更に、p型或いはn型の不純物が添加された半導体もまた、これらの半導体結晶の範疇である。
また、上記の III族元素(Al,Ga,In)の内の少なくとも一部をボロン(B)やタリウム(Tl)等で置換したり、或いは、窒素(N)の少なくとも一部をリン(P)、砒素(As)、アンチモン(Sb)、ビスマス(Bi)等で置換したりしても良い。
また、上記のp型の不純物(アクセプター)としては、例えば、マグネシウム(Mg)や、或いはカルシウム(Ca)等の公知のp型不純物を添加することができる。
また、上記のn型の不純物(ドナー)としては、例えば、シリコン(Si)や、硫黄(S)、セレン(Se)、テルル(Te)、或いはゲルマニウム(Ge)等の公知のn型不純物を添加することができる。
また、これらの不純物(アクセプター又はドナー)は、同時に2元素以上を添加しても良いし、同時に両型(p型とn型)を添加しても良い。
また、本発明の第2の手段は、上記の第1の手段の支持基板の、島状に形成された電極との接合部において、上記の電極にそれぞれ対峙する導電性材料で形成された島状の平頂な丘陵部を設けることである。
この丘陵部を特に金属で形成する場合には、それを例えば図4−Aの電極5と同様に考えても良いが、この丘陵部は導電性を有する必要があるものの、必ずしも金属から構成する必要はない。
また、本発明の第3の手段は、上記の第1又は第2の手段において、上記の第2の接着剤に、そのベース材料よりも熱伝導率が高いフィラー粒子を含有させることである。
ただし、例えば上記のベース材料としてエポキシ等を選択する場合には、それよりも熱伝導率が高いフィラー粒子としては、例えばシリカやアルミナなどを選択することができる。
また、このフィラー粒子の直径は、20μm以下が望ましく、更に望ましくは10μm以下が良い。また、用いるフィラー粒子の直径は、形成される空洞の口径の0.2倍以下であることが望ましい。また、用いるフィラー粒子の直径や含有密度は、形成された空洞内に詰まりが生じない様に設定するべきである。
また、本発明の第4の手段は、上記の第1乃至第3の何れか1つの手段の接着剤充填工程において、液状の第2の接着剤の液面に、垂直または非平行に支持基板の一部を浸すことである。
ただし、その後、支持基板を浸す体積を徐々に増大させることによって、最終的にその支持基板の全体を上記の液状の第2の接着剤の中に浸す様にしても良い。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第1の手段によれば、上記の(原因1)及び(原因2)を同時に払拭することができる。即ち、第2の接着剤によって、一旦形成された空洞が埋まるため、この第2の接着剤が放熱経路となって必要以上の熱を逃がす作用を奏する。そして更に、上記の空洞の形成によって構造的に弱い部分が一旦は形成されてしまっても、この第2の接着剤の接着力によって、その弱い部分が補強されて、構造的な弱点が解消される。
このため、半導体ウエハ内に発生する応力が、放熱によって効果的に緩和されると共に、その応力が特定部位に集中することがなくなる。
したがって、本発明の第1の手段によれば、例えば図4−Bに例示した様な破断部(割れγ)が生じることがなくなり、これによって、その後の分離溝形成工程や分離工程が、問題なく順調に実施できるため、所望の半導体デバイスの歩留りを良好に確保することが可能となる。また、ダイサーの目詰まりは、金属でない上記の第2の接着剤をカットする際には生じにくいので、同時にダイサーの目詰まりも効果的に防止することができる。
また、本発明の第2の手段によれば、上記の丘陵部が上記の空洞の高さを増大させるため、空洞の直径をより大きく必要十分な大きさに形成し易くなる。このため、毛細管現象によって、空洞の各部に上記の第2の接着剤をムラなく行き渡らせることが容易となる。したがって、本発明の第2の手段によれば、上記の第1の手段に基づく上記の作用・効果をより確実に得ることができる。
また、本発明の第3の手段によれば、ベース材料よりも熱伝導率が高いフィラー粒子の含有によって、第2の接着剤の熱伝導率が効果的に上昇するため、更に効果的に放熱作用を得ることができる。したがって、この様な手段によっても、上記の第1の手段に基づく上記の作用・効果をより確実に得ることができる。
また、本発明の第4の手段によれば、上記の接着剤充填工程において、半導体ウエハの側壁面上に位置する上記の空洞の対外口の内、液状の第2の接着剤の中に浸されていない対外口から、上記の空洞内に溜まっていたガスが効果的に放出されるので、毛細管現象によって空洞の各部に上記の第2の接着剤をムラなく行き渡らせることが容易となる。このため、本発明の第4の手段によっても、上記の第1の手段に基づく上記の作用・効果をより確実に得ることができる。
以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
本実施例1では、図3にその断面図が示される半導体チップ(発光ダイオード100)を製造する際の各製造工程について、図1−A〜Fを用いて順次説明する。
図1−Aに、上記の発光ダイオード100の元となる本体部10と支持基板20との接合前の半導体ウエハの断面図を示す。本体部10は、半導体結晶層12を中心とする板状の部分であり、サファイア基板11の結晶成長面上に多層構造の半導体結晶層12を結晶成長させた後、その表面上にp電極13を形成することによって製造したものである。このp電極13は、金属の蒸着によって形成したものであるが、各チップの分離位置に相当するチップ周辺部e付近においては、その金属層が形成されていない。
上記の本体部10の詳細な積層構造は任意で良いが、その1構成例を図2−Aに例示する。n型層12aは、例えば、バッファ層、シリコンをドープしたGaNから成る高濃度n+ 層、GaNから成る低濃度n層、n−AlGaNクラッド層などから構成することができる。また、発光層12bの積層構成も任意でよく、例えば、MQW構造の発光層で構成しても単層の発光層で構成しても良い。また、p型層12cは、例えば、マグネシウムをドープしたp−AlGaNクラッド層、GaNから成る低濃度p層、GaNから成る高濃度p+ 層などから構成することができる。以下、これらの半導体結晶層(12a,12b,12c)をまとめて単に半導体結晶層12と言う。
ロジウム(Rh)からなる高反射金属層13aは、p型層12cの表面全面にロジウムを電子ビーム蒸着によって膜厚約300nmに積層したものであり、フォトリソグラフによって、各チップ単位に島状にパターンニングされている。また、p型層12cは、その後のN2 雰囲気下の熱処理によって低抵抗化されている。
高反射金属層13aの上に積層された、膜厚約100nmのチタン(Ti)から成るp電極第2層13bと、膜厚約500nmのニッケル(Ni)から成るp電極第3層13cと、膜厚約50nmの金(Au)から成るp電極第4層13dは、それぞれその後に順次蒸着によって積層されたものである。p電極13を構成する金属層(13a〜13d)が横方向に周期的に無い上記のチップ周辺部eは、マスキングによって形成しても良いし、蒸着後のエッチングによって形成しても良い。
図2−Bには、図1−Aの支持基板20の具体的な断面図を例示する。この支持基板20にも、上記の本体部10と同様に、金属層が無いチップ周辺部e′が形成されているが、この様な谷部(チップ周辺部e′)は、必ずしも形成しなくても良い。このチップ周辺部e′を支持基板20上に形成すると、図1−Bに示す様に空洞Rの口径を高さ方向に太くすることができる。
この支持基板20は、厚さ約400μmのn型のシリコン(Si)基板210の表裏両面にそれぞれ各4層の金属層を積層したものであり、シリコン基板210の表面に近い側からそれぞれ、厚さ300nmのアルミニウム(Al)層21a、22a、厚さ50nmのチタン(Ti)層21b、22b、厚さ500nmのニッケル(Ni)層21c、22c、及び厚さ50nmの金(Au)層21d、22dが積層されている。
なお、p電極13やこれに対峙する島状の平頂な丘陵部22や外部電極21などの各金属層の積層構成は、光の反射率や隣接層との密着性や電気電導性やスズ拡散防止作用などの各種の特性を考慮して決定されている。例えば、膜厚約100nmのチタン(Ti)から成るp電極第2層13bは、高反射金属層13aを覆う様に積層されているが、この様な積層構造は、高反射金属層13aのp型層12cに対する接着強度を、密着性の高いチタンによって補強するためのものである。
以上の様にして、図1−Aの本体部10や支持基板20を用意する。本図1−Aの第1の接着剤30は、スズ20%の金スズ半田(Au−20Sn)を高さ約20μm程度に塗布したものである。その後、p電極13と丘陵部22とが正確に対峙する様に位置合わせをし、約300℃の加熱プロセスを経て、セルフアライメント処理を行うことによって、図1−Bの接合状態を得る(支持基板接合工程)。上記のチップ周辺部e,e′からは、口径約20μm程度の空洞Rが形成されている。
次に、この空洞Rに第2の接着剤を充填する。第2の接着剤のベース材料はエポキシとし、そこに直径約2〜4μm程度のシリカからなるフィラー粒子を、空洞内に詰まりが生じない様に適当量混入した。充填方法は、半導体ウエハの側壁面にこの第2の接着剤を垂らす様にしても良いし、或いは、第2の接着剤の液面にその半導体ウエハの縁を浸す様にしても良い。粘性の小さな液状のエポキシを用いることによって、毛細管現象を利用しつつ第2の接着剤を空洞Rの中にムラなく充填することができる。図1−Cは、接着剤充填工程後にエポキシが硬化した半導体ウエハの断面図である。即ち、本図1−Cでは、符号40が第2の接着剤を示している。
その後、サファイア基板11をレーザー照射によりリフトオフする(レーザーリフトオフ工程)。即ち、図1−Cに示す様に接合された半導体ウエハの、サファイア基板11側から、248nmのKrF高出力パルスレーザを照射する。照射条件は0.7J/cm2 以上、パルス幅は25nsec程度、照射領域は2mm角乃至3mm角程度で照射する。スキャンニングの速さは、10Hz程度で良い。このレーザ照射により、例えば前述のバッファ層との界面における高濃度n+ 層の一部分が薄膜状に溶融し、ガリウム(Ga)液滴と窒素(N2 )とに分解する。こののち、サファイア基板11をその半導体ウエハからリフトオフする。この後、露出したn型層12a表面を希塩酸により洗浄する。この洗浄後の半導体ウエハの断面図を図1−Dに示す。
その後、露出したn型層12a表面に、n電極50をレジストマスクを用いた蒸着によって形成する。このn電極50は、例えば次の5層構造に形成することができる。即ち、厚さ15nmのバナジウム(V)層、厚さ150nmのアルミニウム(Al)層、厚さ30nmのチタン(Ti)層、厚さ500nmのニッケル(Ni)層、及び厚さ500nmの金(Au)層を順次蒸着によって積層する(図1−E)。
その後、図1−Fに示す様に、露出したn型層12a表面から、第2の接着剤40に向うダイシングによってハーフカット状の分離溝Sを形成する。この分離溝Sは必ずしもシリコン基板210に到達させる必要はない。
その後、この分離溝Sにそって図1−Fの半導体ウエハをブレーキングすることにより、図3の発光素子100を得ることができる。
この様な構成に従えば、上記の発光素子100においては、サファイア基板11と上記のバッファ層とが排除されており、かつ、シリコン基板210が導電性を有することから、この素子では支持基板20の裏面側、即ち図2−Bの金層21dから電気的に導通させることが可能となる。
また、この発光素子100の分離溝形成工程においては、電極(金属層)をダイサーで切断することがないため、ダイサーの目詰まりが未然に防止され、電極剥離などのダメージも生じない。また、第2の接着剤40の導入によって、図4−Bの様な割れγが生じなくなるため、分離溝Sを所望の位置に所望の形状や大きさで形成することができ、これによって、発光素子100の歩留りを良好に確保することができる。
また、第2の接着剤40の位置、即ち、チップとチップの間は、金属層で繋がれることがないので、容易かつ確実に各チップを分離することができる。
また、発光素子100の各電極の配置は、図3の上下(表裏)両面に分かれるので、ワイヤーボンディングなどの電気的な接続の際に、若干加工精度が荒い場合でも、両電極間にショートが発生する恐れが払拭される。
〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
(変形例1)
例えば、上記の半導体結晶層12を支持するための導電性の支持基板20と上記の電極13とを導電性の第1の接着剤30で接合する上記実施例1の支持基板接合工程においては、第1の接着剤30を丘陵部22に塗布したが、第1の接着剤30は、丘陵部22や電極13の少なくとも何れか一方の最上層を構成する金属層として、予め蒸着などによって積層しておいても良い。この様な方法に従えば、第1の接着剤30を各部により正確に配置することができる。
(変形例2)
また、上記の実施例1のレーザーリフトオフ工程では、248nmのKrF高出力パルスレーザを使用したが、その他にもYAGレーザー(355nm,266nm),XeClレーザー(308nm),ArFレーザー(155nm)などでも良い。レーザーリフトオフ工程で使用するレーザーは、365nmよりも波長の短いレーザーであれば、任意のものを用いることができる。また、レーザーの出力は、結晶成長基板の厚さに応じて調整することが望ましい。
本発明は、半導体発光素子や半導体受光素子の製造に限定されることなく、その他の半導体デバイスの製造に対しても適用することができる。
本体部10と支持基板20の接合前の半導体ウエハの断面図 本体部10と支持基板20の接合後の半導体ウエハの断面図 接着剤充填工程後の半導体ウエハの断面図 レーザーリフトオフ工程後の半導体ウエハの断面図 n電極50形成後の半導体ウエハの断面図 分離溝S形成後の半導体ウエハの断面図 半導体ウエハの本体部10の断面図 半導体ウエハの支持基板20の断面図 図1−A〜Fの各工程に従って製造された半導体デバイス100の断面図 空洞Rにだけ金属層が形成されていない半導体ウエハA1の断面図 空洞Rに沿って割れγが発生した半導体ウエハA2の断面図
符号の説明
10 : 半導体ウエハの本体部
11 : 結晶成長基板
12 : 半導体結晶層
13 : p電極
20 : 支持基板
30 : 第1の接着剤
40 : 第2の接着剤
50 : n電極
R : 空洞
S : 分離溝

Claims (4)

  1. III族窒化物系化合物半導体からなる半導体結晶から、その結晶成長に寄与した結晶成長基板をレーザー照射によって剥離させるレーザーリフトオフ法を用いた半導体デバイスの製造方法であって、
    前記半導体結晶の前記結晶成長基板とは反対側の上面に、金属層からなる電極を前記半導体デバイスの各チップ毎に島状に形成する電極形成工程と、
    前記半導体結晶を支持するための導電性の支持基板と前記電極とを導電性の第1の接着剤で接合する支持基板接合工程と、
    前記半導体結晶と前記支持基板との間の、各前記チップの分離境界面上に、前記支持基板接合工程によって形成された空洞の中に、樹脂製の第2の接着剤を充填する接着剤充填工程と、
    レーザー照射によって前記結晶成長基板を前記半導体結晶から剥離させるレーザーリフトオフ工程と、
    前記レーザーリフトオフ工程によって露出した前記半導体結晶の表面上に、前記空洞に沿って分離溝を形成する分離溝形成工程と、
    前記分離溝に沿って前記チップを個別に分離する分離工程と
    を有する
    ことを特徴とする半導体デバイスの製造方法。
  2. 前記支持基板は、
    島状に形成された前記電極との接合部において、前記電極にそれぞれ対峙する、導電性材料で形成された島状の平頂な丘陵部を有する
    ことを特徴とする請求項1に記載の半導体デバイスの製造方法。
  3. 前記第2の接着剤は、
    そのベース材料よりも熱伝導率が高いフィラー粒子を含有している
    ことを特徴とする請求項1または請求項2に記載の半導体デバイスの製造方法。
  4. 前記接着剤充填工程において、
    液状の前記第2の接着剤の液面に、垂直または非平行に前記支持基板の一部を浸す
    ことを特徴とする請求項1乃至請求項3の何れか1項に記載の半導体デバイスの製造方法。
JP2005352485A 2005-12-06 2005-12-06 半導体デバイスの製造方法 Withdrawn JP2007158111A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005352485A JP2007158111A (ja) 2005-12-06 2005-12-06 半導体デバイスの製造方法
DE102006035485A DE102006035485B4 (de) 2005-12-06 2006-12-05 Verfahren zur Herstellung einer Halbleitervorrichtung
US11/633,622 US7541262B2 (en) 2005-12-06 2006-12-05 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005352485A JP2007158111A (ja) 2005-12-06 2005-12-06 半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2007158111A true JP2007158111A (ja) 2007-06-21

Family

ID=38056177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005352485A Withdrawn JP2007158111A (ja) 2005-12-06 2005-12-06 半導体デバイスの製造方法

Country Status (3)

Country Link
US (1) US7541262B2 (ja)
JP (1) JP2007158111A (ja)
DE (1) DE102006035485B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267813A (ja) * 2009-05-14 2010-11-25 Toshiba Corp 発光素子及びその製造方法
JP2011077190A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd 半導体発光素子及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
JP5403754B2 (ja) * 2010-01-21 2014-01-29 スタンレー電気株式会社 半導体発光装置の製造方法
WO2023242185A1 (en) * 2022-06-14 2023-12-21 Ams-Osram International Gmbh Method for producing a semiconductor device and semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
DE10017337C2 (de) * 2000-04-07 2002-04-04 Vishay Semiconductor Gmbh Verfahren zum Herstellen lichtaussendender Halbleiterbauelemente
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP2004304151A (ja) * 2003-03-20 2004-10-28 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
DE102004016697B4 (de) * 2004-02-27 2007-10-11 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von Halbleiterchips umfassend ein Verbindungsverfahren, das Löten mit einem Lot umfasst, und Halbleiterchip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267813A (ja) * 2009-05-14 2010-11-25 Toshiba Corp 発光素子及びその製造方法
JP2011077190A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
DE102006035485B4 (de) 2010-08-05
US20070141807A1 (en) 2007-06-21
DE102006035485A1 (de) 2007-06-14
US7541262B2 (en) 2009-06-02

Similar Documents

Publication Publication Date Title
JP5676396B2 (ja) 高光抽出led用の基板除去方法
US8420502B2 (en) Group III-V semiconductor device and method for producing the same
JP4565391B2 (ja) 発光素子及びその製造方法
TWI233216B (en) Semiconductor element and method for producing the same
US20110133216A1 (en) Method of manufacturing semiconductor light emitting device and stacked structure body
TW200417054A (en) Trench cut light emitting diodes and methods of fabricating same
JP2007158111A (ja) 半導体デバイスの製造方法
JPWO2003044872A1 (ja) 化合物半導体発光素子
JP2005108863A (ja) 垂直構造ガリウムナイトライド発光ダイオード及びその製造方法
JP5537625B2 (ja) 半導体発光素子及びその製造方法
US9184338B2 (en) Semiconductor device and method of manufacturing the same
JP2008140873A (ja) フリップチップ実装されたiii−v族半導体素子およびその製造方法
JP4835409B2 (ja) Iii−v族半導体素子、およびその製造方法
JP6447018B2 (ja) 発光装置及び発光装置の製造方法
EP2426741A2 (en) Semiconductor light emitting device and method of fabricating the same
JP2009049371A (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2013058707A (ja) 半導体発光素子の製造方法
JP2004228290A (ja) 半導体発光素子及びその製造方法
JP2007158131A (ja) Iii族窒化物系化合物半導体光素子
JP2009283762A (ja) 窒化物系化合物半導体ledの製造方法
JP2007158132A (ja) Iii族窒化物系化合物半導体素子及びその製造方法
JP4542508B2 (ja) 垂直型発光ダイオードおよびその製造方法
KR20070039195A (ko) 열적 안정성이 개선된 반도체 소자 및 이의 제조방법
JP2010028140A (ja) 窒化物系化合物半導体発光素子の製造方法
JP5596375B2 (ja) 半導体発光素子の製造方法及び半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080325

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090925