JP2010267813A - 発光素子及びその製造方法 - Google Patents

発光素子及びその製造方法 Download PDF

Info

Publication number
JP2010267813A
JP2010267813A JP2009117950A JP2009117950A JP2010267813A JP 2010267813 A JP2010267813 A JP 2010267813A JP 2009117950 A JP2009117950 A JP 2009117950A JP 2009117950 A JP2009117950 A JP 2009117950A JP 2010267813 A JP2010267813 A JP 2010267813A
Authority
JP
Japan
Prior art keywords
metal layer
substrate
bonding metal
light emitting
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009117950A
Other languages
English (en)
Inventor
Yasuo Dei
康夫 出井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009117950A priority Critical patent/JP2010267813A/ja
Priority to US12/563,562 priority patent/US8618562B2/en
Priority to TW098141363A priority patent/TWI404237B/zh
Publication of JP2010267813A publication Critical patent/JP2010267813A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

【課題】チップ化が容易で、歩留りが改善可能な発光素子及びその製造方法を提供する。
【解決手段】半導体からなる発光層を有する積層体と、前記積層体に付設された第１の接合金属層と、基板と、前記基板に付設され、前記第１の接合金属層と接合界面において接合された第２の接合金属層と、を備え、前記第１の接合金属層の前記接合界面側における平面サイズと、前記第２の接合金属層の前記接合界面側における平面サイズと、のうちいずれかは、前記基板の平面サイズよりも小さいことを特徴とする発光素子及びその製造方法が提供される。
【選択図】図１

Description

本発明は、発光素子及びその製造方法に関する。
照明装置、表示装置、及び信号機などの用途に発光素子の需要が増大している。これらの用途において、発光素子には、高輝度、高信頼性、及び量産性がますます要求されるようになっている。
発光層をＩｎＧａＡｌＰ系半導体とすると、緑〜赤色の波長範囲の放出光を得ることができる。ＩｎＧａＡｌＰ系半導体の格子定数は、ＧａＡｓの格子定数とのずれが小さいので、発光層を含む積層体の結晶成長における基板として用いると結晶欠陥を抑制し、信頼性を高めることが容易となる。
他方、ＧａＡｓのバンドギャップ波長は、緑〜赤色可視光の波長よりも長いのでこれら放出光を吸収して、輝度低下を生じる。結晶欠陥を抑制しつつ、基板における吸収を低減するには、ウェーハ接着法を用いて発光層を含む積層体を他の基板に移し替える構造が用いられる。この場合、基板としてシリコンを用い、接合金属層により放出光を反射すると、光取り出し効率を高めつつ、量産性及び接着強度を高めることが容易となる。
素子基板と化合物半導体層とを金属層を介して確実に貼り合わせる発光素子の製造方法に関する技術開示例がある（特許文献１）。この例では、重ね合わせたウェーハの加圧開始から遅れたタイミングでウェーハの昇温を開始し、接合金属層周囲におけるクラックを抑制している。
しかしながら、このようにして形成された厚い接合金属層をダイシングする切断工程の量産性が高いとは言えず、また歩留りにも改善が必要である。
特開２００５−１０９２０７号公報
チップ化が容易で、歩留りが改善可能な発光素子及びその製造方法を提供する。
本発明の一態様によれば、半導体からなる発光層を有する積層体と、前記積層体に付設された第１の接合金属層と、基板と、前記基板に付設され、前記第１の接合金属層と接合界面において接合された第２の接合金属層と、を備え、前記第１の接合金属層の前記接合界面側における平面サイズと、前記第２の接合金属層の前記接合界面側における平面サイズと、のうちいずれかは、前記基板の平面サイズよりも小さいことを特徴とする発光素子が提供される。
本発明の他の一態様によれば、結晶成長基板の上に発光層を有する積層体を形成する工程と、前記積層体の上に第１の接合金属層を形成する工程と、基板の上に第２の接合金属層を形成する工程と、前記第１の接合金属層の表面及び前記第２の接合金属層の表面のうちいずれかに凹部を形成したのち、前記第１の接合金属層と前記第２の接合金属層とを重ね合わせた状態で加熱して接合する工程と、前記接合する工程ののち、前記結晶成長基板を除去する工程と、前記凹部内を通りかつ前記基板に略垂直な面が切断面となるように、前記基板を切断する工程と、を備えたことを特徴とする発光素子の製造方法が提供される。
チップ化が容易で、歩留りが改善可能な発光素子及びその製造方法が提供される。
第１の実施形態にかかる発光素子の模式断面図 第１の実施形態にかかる発光素子の製造方法の工程断面図 チップ外観歩留りのグラフ図 第１の実施形態の変形例の模式断面図 第２の実施形態にかかる発光素子の模式断面図 第２の実施形態にかかる発光素子の製造方法の工程断面図
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図１は、第１の実施形態にかかる発光素子の模式断面図である。
半導体からなる発光層２０を有する積層体２５と、基板２７と、が接合金属層を介して接合されている。すなわち、積層体２５の一方の面２５ａに付設された第１の接合金属層２６と、基板２７に付設された第２の接合金属層２８と、が接合界面３２において接合されている。第２の接合金属層２８は、導電性を有する基板２７を介してｐ側電極２９へ接続されている。
積層体２５の他方の面２５ｂは、例えばｎ型コンタクト層１４を介してｎ側電極３４に接続されている。このようにして、発光層２０に電流が注入され、発光層２０のバンドギャップ波長に応じた波長の放出光が放出される。
本図において、積層体２５は、ｎ側電極３４側から、ｎ型コンタクト層１４、ｎ型電流拡散層１６、ｎ型クラッド層１８、発光層２０、ｐ型クラッド層２２、及びｐ型コンタクト層２４を有しており、例えばＩｎＧａＡｌＰ系材料とする。
なお、本明細書において、「ＩｎＧａＡｌＰ系材料」とは、Ｉｎｘ（ＧａｙＡｌ１−ｙ）１−ｘＰ（ただし、０≦ｘ≦１、０≦ｙ≦１）なる組成式で表される材料であり、ｐ型不純物やｎ型不純物が添加されたものも含むものとする。この場合、放出光の波長範囲は、緑〜赤色とすることができる。
さらに、積層体２５の材料は、ＢｘＩｎｙＧａｚＡｌ１−ｘ−ｙ−ｚＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ≦１）なる組成式で表される材料とすることもできる。この場合、放出光の波長範囲は、紫外〜緑色とすることができる。
また、第２の接合金属層２８の平面サイズが、基板２７の平面サイズよりも小であってもよい。もし、第１の接合金属層２６の平面サイズを基板２７の平面サイズよりも小さくし、その厚さを大きくすると、発光層２０へ加わる応力を低減し信頼性を高めることが容易となるのでより好ましい。
図２（ａ）、図２（ｂ）及び図２（ｃ）は、第１の実施形態にかかる発光素子の製造方法の工程断面図である。
ＧａＡｓなどからなる結晶成長基板３０上に、ＧａＡｓバッファ層（図示せず）、ｎ型ＧａＡｓコンタクト層１４（１×１０１８ｃｍ−３、厚さ０．１μｍ）、ｎ型Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５Ｐからなる電流拡散層１６（４×１０１７ｃｍ−３、厚さ２μｍ）、ｎ型ＩｎＡｌＰからなるｎ型クラッド層１８（４×１０１７ｃｍ−３、厚さ０．６μｍ）、発光層２０、ＩｎＡｌＰからなるｐ型クラッド層２２（２×１０１７ｃｍ−３、厚さ０．６μｍ）、ｐ型Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５Ｐからなる層、Ｉｎ０．５（Ｇａ０．７Ａｌ０．３）０．５Ｐ層、ｐ型Ｇａ０．５Ａｌ０．５Ａｓからなるｐ型コンタクト層２４（９×１０１８ｃｍ−３，厚さ０．４μｍ）、ｎ型ＩｎＡｌＰからなるストッパ層（図示せず）などを、この順序でＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長）法などを用いて結晶成長する（図２（ａ））。
なお、発光層２０は、１×１０１７ｃｍ−３濃度のｐ型ＭＱＷ（Multi Quantum Well）構造とし、井戸層は幅が１０ｎｍのＩｎ０．５（Ｇａ０．９４Ａｌ０．０６）０．５Ｐからなり、バリア層は幅が２０ｎｍのＩｎ０．５（Ｇａ０．４Ａｌ０．６）０．５Ｐからなるものとすることができる。このようにすると、ピーク波長が略６２４ｎｍ、ドミナント波長が略６１５ｎｍの赤色光を得ることができる。
結晶成長したウェーハ表面側から、蒸着前処理としてストッパ層を除去したのち、露出したｐ型コンタクト層２４にＡｕ（厚さ０．０５μｍ）／ＡｕＺｎ（０．３％Ｚｎ含有、厚さ０．２μｍ）膜２６ａ、Ａｕ（厚さ０．６μｍ）膜２６ｂをこの順序で形成し、第１の接合金属層２６とする。この場合、リフトオフ法などを用いて、のちにダイシング領域とする領域に第１の接合金属層２６の表面の凹部２６ｃを形成する（図２（ｂ））。凹部２６ｃの中心線３１の位置はチップサイズを表す。なお、Ａｕ膜２６ｂをＡｕを含むＡｕＳｎ、ＡｕＧｅ、及びＡｕＳｉなどの共晶半田とすると、表面の平坦性が低下してもウェーハ間の密着性を高めることができ、高い接合強度とすることができる。
他方、ミラー研磨され、（１００）方位のｐ型Ｓｉなどからなる基板２７（１×１０１９ｃｍ−３、厚さ２００μｍ）の一方の面に、Ｔｉ（０．１μｍ）／Ｐｔ（０．１２μｍ）／Ａｕ（０．２μｍ）からなる第２の接合金属層２８を蒸着法などにより形成する。第１の接合金属層２６と、第２の接合金属層２８と、を重ね合わせ、真空中で加圧しつつ３００℃で加熱して接合する（図２（ｂ））。
さらに、結晶成長基板３０をエッチング法を用いて除去する。こののち、例えば４００℃でシンターすると、Ａｕ膜−Ａｕ膜界面の接着強度をさらに高めることができる。
続いて、ＧａＡｓバッファ層などを除去してｎ型コンタクト層１４を露出させる（図２（ｃ））。リフトオフ法などを用いて、ＡｕＧｅ（Ｇｅ３％含有、５０ｎｍ）／Ａｕ（１００ｎｍ）／Ｍｏ（１５０ｎｍ）／Ａｕ（１５０ｎｍ）／Ｍｏ（５０ｎｍ）／Ａｕ（６００ｎｍ）などからなるｎ側電極３４を形成する。さらに、基板２７の裏面側にｐ側電極２９を形成する。
続いて、凹部２６ｃの略中心線３１となる位置に、例えば基板２７側からスクライブ溝を入れる。さらにスクライブ溝とは反対側となる積層体２５の表面側から、スクライブ溝に対応した位置に刃などを押し当てると確実にチップ分離ができる。なお、ブレードを用いてダイシングを行ってもよい。
もし第１の接合金属層２６が連続しており凹部が無い場合、スクライブまたはダイシングにより第１の接合金属層２６の切断部近傍の折れ曲がりや積層体２５からのメクレ（捲れ）を生じることがある。接合金属層２６に生じるこのような変形により、発光層２０を含む積層体２５にクラックなどを生じることがある。
本実施形態では、第１の接合金属層２６のうち第２の接合金属層２８と重ね合わされる層をＡｕ層２６ｂとしその厚さを大きくして接着強度を高くできる。もし、厚いＡｕ層２６ｂを切断すると、接合金属層及び積層体２５の端部の折れ曲がりやメクレが増加する。これに対して、本実施形態では厚い接合金属層を切断する必要がなくこのような変形が低減できる。
次に、チップの外観歩留りの金属層厚さに対する依存性について説明する。
図３（ａ）はダイシング法の場合のチップ外観歩留り、図３（ｂ）はスクライブ法の場合のチップ外観歩留り、のグラフ図である。縦軸はチップの外観歩留り（％）、金属層厚さ（μｍ）である。なお、接合金属層の切断部近傍の折れ曲がり、接合金属層の積層体からのメクレ、及び積層体クラックなどが所定の大きさ以上となると、外観不良と判定される。基板２７の裏面のｐ側電極２９の厚さＴ１は０．３６μｍ、第２の接合金属層２８の厚さＴ２は０．４２μｍ、とし固定とする。
まず金属層厚さがｐ側電極２９の厚さＴ１のみでは、外観歩留りは９９％以上と高かった。さらに、第２の接合金属層２８の厚さＴ２が加算された厚さ（Ｔ１＋Ｔ２）においても、外観歩留りは略９９％と高く保たれた。また、第１の接合金属層２６のうち、Ａｕ／ＡｕＺｎ膜２６ａの厚さ０．２５μｍのみが切断され、Ａｕ膜２６ｂは凹部２６ｃとなり切断されない場合、金属層厚さとしては（Ｔ１＋Ｔ２＋０．２５μｍ）となる１．０３μｍとして扱う。このとき外観歩留りは略９８．５％であった。すなわち、ダイシングの場合、外観歩留りを９０％以上に保つには、実効的な金属層厚さを略１．３μｍ以下とすることが好ましい。
次に、第１の接合金属層２６に凹部が設けられない場合、Ａｕ膜２６ｂの厚さを０．５μｍとするとＴ３が０．７５μｍとなる。このために、金属層厚さ（Ｔ１＋Ｔ２＋Ｔ３）は略１．５３μｍとなり外観歩留りは略７６％まで低下した。また、この場合、略１．５３μｍの接合金属層を切断するので、２インチウェーハでは１０００ライン程度しか切断できなかった。これに対して、本実施形態では５０００ライン程度の切断が可能であった。
図３（ｂ）に表すように、金属層厚さが１．５３μｍの場合、外観歩留りが略４５％まで低下した。これに対して本実施形態では金属層厚さが１．０３μｍの場合、外観歩留りは略９７％であった。すなわち、Ａｕ膜２６ｂを切断しないので、高い歩留りを保つことができた。スクライブ法によるチップ分離において外観歩留りを９０％以上に保つには、図３（ｂ）のように金属層厚さを略１．１５μｍ以下とすることが好ましい。なお、スクライブ法は、ブレードを用いるダイシング法よりも量産性が高い。また、ダイシングの切り代が、例えば２０μｍと大きいのに対して、スクライブ法では切り代を縮小できるのでウェーハ当たりの収量を高めることができる。
また、切り代が少ないため、基板切断におけるＡｕ膜の残渣が発光層２０の断面に付着することが抑制可能であり、逆方向リーク電流の増加などを抑制できる。すなわち、チップ分離による外観不良や特性不良を低減し、歩留まりの改善が容易となる。
次に、第１の実施形態の変形例を説明する。
図４（ａ）は第１の変形例、図４（ｂ）は第２の変形例、及び図４（ｃ）は第３の変形例、の模式断面図である。
これらの変形例では、発光層２０を含む積層体２５の平面サイズは基板２７の平面サイズよりも小さい。すなわち、積層体２５の外縁は基板２７の外縁よりも内側に位置している。このために、発光層２０の端部近傍におけるダイシングやスクライブなどによる破砕層を抑制容易であり、安定したダイオード特性を得ることができる。
このような形状とするには、まず、レジストをウェーハ表面にパターニングし、塩素系ガスを用いてＲＩＥ（Reactive Ion Etching）法で積層体２５の側面側をエッチングする。なお、ｐ型コンタクト層２４を残すようにエッチングを停止するとＡｕ系接合金属層が発光層２０の側壁近傍に付着することが抑制できるので好ましい。さらに、Ｂｒ系溶液を用いて、ＲＩＥ法によるダメージ層を除去する。
図４（ａ）に表す第１の変形例において、基板２７に設けられた第２の接合金属層２８の上面において、チップ切断領域近傍にＡｕよりも固い金属膜や誘電体膜などの高硬度膜４０をパターニングにより形成しておく。このようにすると、チップ分離工程におけるメクレなど接合金属層の変形を抑制することが容易となる。
また、図４（ｂ）の第２の変形例において、積層体２５の一方の面２５ａに設けられるＡｕ／ＡｕＺｎ膜がパターニングされず、その上のＡｕ膜２６ｂがパターニングにより、縮小された平面サイズとする。
さらに、図４（ｃ）の第３の変形例において、基板２７側に設けられる第２の接合金属層２８の表面のＡｕ膜がパターニング法により、メッシュ状や水玉状に形成されている。このようにすると、チップ分離における接合金属層のメクレなどの変形を容易に抑制できる。積層体２５の一方の面２５ａに設けられた第１の接合金属層２６のパターンとは、赤外線透過法などを用いると位置合わせが可能である。
また、第３の変形例は、平面サイズを縮小した接合金属層は基板２７側に設けられてもよいことを表している。すなわち、基板２７側のＡｕ膜２９ｂを厚くしてパターニング法により平面サイズを縮小する。積層体２５側のＡｕ膜２６ｂは薄くしても良いので、接合金属層のメクレ、折れ曲がり、及び積層体２５のクラックなどが抑制可能となる。
図５は、第２の実施形態にかかる発光素子の模式断面図である。
本実施形態は、チップの上面の光取り出し面に微小凹凸１８ａを有する。微小凹凸１８ａはグレイデッドインデックス（ＧＩ）領域として作用し、光取り出し効率を高めることができる。
さらに、ｎ側電極３４は、パッド電極３４ａと細線電極３４ｂとを有している。パッド電極３４ａの中央部の下方には、ｐ型電流ブロック層１２が設けられキャリアの注入が抑制されている。
図６は、第２の実施形態にかかる発光素子の製造方法の工程断面図である。
結晶成長基板３０と、ｎ型コンタクト層１４と、の間にはｐ型Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５Ｐからなる電流ブロック層１２（２×１０１７ｃｍ−３、厚さ０．２μｍ）が設けられている（図６（ａ））。第１の実施形態のように、積層体２５の面２５ａ上に設けられ、凹部２６ｃを有する第１の接合金属層２６と、基板２７上に設けられた第２の接合金属層２８と、が重ね合わされたのち加圧加熱により接合される（図６（ｂ））。
結晶成長基板３０を除去し、露出したｎ型コンタクト層１４上に、電流ブロック層１２ａをパターニングする（図６（ｃ））。パターニングされた電流ブロック層１２の平面サイズよりも、パッド部３４ａが大きい平面サイズとなり、細線部３４ｂが離間してパッド部３４ａを囲むように、ｎ側電極３４を形成する（図６（ｄ））。
次に、ＧＩ領域を形成する。まず、ｎ型コンタクト層１４上にＣＶＤ法によりＳｉＯ２を形成する。ブロックコポリマーを含有するマスク材料をＳｉＯ２上に塗布し、略２５０℃でアニールを行いミクロ層を分離する。酸素ガスを用いたＲＩＥによりＰＭＭＡ（polymethylmethacrylate）を除去するとポリスチレン粒子が形成される。ポリスチレンをマスクとして、ＲＩＥ法でＳｉＯ２をエッチング除去する。次に硬化したポリスチレンをＲＩＥ法を用いて除去し、パターニングされたＳｉＯ２をマスクにして、ＲＩＥ法を用いて電流拡散層１６をエッチングする。このようにして、突起状のＧＩ形状を形成することができる。また、その高さは、例えば０．７μｍなどとすることができる。
次に、基板２７の裏面側にＴｉ（０．１μｍ）／Ｐｔ（０．１２μｍ）／Ａｕ（０．２μｍ）を形成しｐ側電極２９とする。
さらに、凹部２６ｃ内を通りかつ基板２７に略垂直な面が切断面２７ｃとなるように基板２７を切断する。この場合、凹部２６ｃ内を通りかつ基板２７に略垂直な面が、積層体２５の離間領域２５ａをさらに通るようにダイシング法を用いて切断すると基板２７の分離が容易となる。このようにすると、厚いＡｕ膜２６ｂはダイシングされないので、接合金属層の折れ曲がり、メクレが抑制され、外観不良や特性不良が低減できる。すなわち、歩留まりが改善され、量産性が高められる。
本実施形態により、チップ化が容易で歩留りが改善可能な発光素子、及び量産性に富むその製造方法が提供される。このような発光素子は、照明装置、表示装置、及び信号機などの用途において、広く使用可能である。
以上、図面を参照しつつ、本発明の実施の形態について説明した。しかし、本発明はこれらに限定されない。本発明を構成する積層体、発光層、基板、接合金属層、電極、などに関して、当業者が各種設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
２０ 発光層、２５ 積層体、２７ 基板、２６、２８ 接合金属層、３０ 結晶成長基板、３１、３３ 中心線

Claims (5)

  1. 半導体からなる発光層を有する積層体と、
    前記積層体に付設された第１の接合金属層と、
    基板と、
    前記基板に付設され、前記第１の接合金属層と接合界面において接合された第２の接合金属層と、
    を備え、
    前記第１の接合金属層の前記接合界面側における平面サイズと、前記第２の接合金属層の前記接合界面側における平面サイズと、のうちいずれかは、前記基板の平面サイズよりも小さいことを特徴とする発光素子。
  2. 前記発光層の平面サイズは、前記基板の前記平面サイズよりも小さいことを特徴とする請求項１記載の発光素子。
  3. 前記基板は、Ｓｉ、ＳｉＣ、ＧａＡｓ、及びＧａＰのいずれかからなり、
    前記第１の接合金属は、Ａｕ、Ａｕを含む多層金属、及びＡｕを含む共晶金属、のいずれかを含み、
    前記第２の接合金属は、Ａｕ、Ａｕを含む多層金属、及びＡｕを含む共晶金属、のいずれかを含むことを特徴とする請求項１または２に記載の発光素子。
  4. 結晶成長基板の上に発光層を有する積層体を形成する工程と、
    前記積層体の上に第１の接合金属層を形成する工程と、
    基板の上に第２の接合金属層を形成する工程と、
    前記第１の接合金属層の表面及び前記第２の接合金属層の表面のうちいずれかに凹部を形成したのち、前記第１の接合金属層と前記第２の接合金属層とを重ね合わせた状態で加熱して接合する工程と、
    前記接合する工程ののち、前記結晶成長基板を除去する工程と、
    前記凹部内を通りかつ前記基板に略垂直な面が切断面となるように、前記基板を切断する工程と、
    を備えたことを特徴とする発光素子の製造方法。
  5. 前記結晶成長基板を除去する工程ののち、前記凹部と連続する離間領域を設けて前記積層体を互いに分離する工程をさらに備え、
    前記切断する工程は、前記略垂直な面が前記積層体の前記離間領域をさらに通るように前記基板を切断する工程を含むことを特徴とする請求項４記載の発光素子の製造方法。
JP2009117950A 2009-05-14 2009-05-14 発光素子及びその製造方法 Pending JP2010267813A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009117950A JP2010267813A (ja) 2009-05-14 2009-05-14 発光素子及びその製造方法
US12/563,562 US8618562B2 (en) 2009-05-14 2009-09-21 Light emitting device and method for manufacturing same
TW098141363A TWI404237B (zh) 2009-05-14 2009-12-03 發光元件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009117950A JP2010267813A (ja) 2009-05-14 2009-05-14 発光素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010267813A true JP2010267813A (ja) 2010-11-25

Family

ID=43067789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009117950A Pending JP2010267813A (ja) 2009-05-14 2009-05-14 発光素子及びその製造方法

Country Status (3)

Country Link
US (1) US8618562B2 (ja)
JP (1) JP2010267813A (ja)
TW (1) TWI404237B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016056171A1 (ja) * 2014-10-06 2016-04-14 信越半導体株式会社 半導体発光素子

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163838B1 (ko) * 2009-10-19 2012-07-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8754424B2 (en) 2011-08-29 2014-06-17 Micron Technology, Inc. Discontinuous patterned bonds for semiconductor devices and associated systems and methods
US10622342B2 (en) 2017-11-08 2020-04-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked LED structure and associated manufacturing method
WO2023242185A1 (en) * 2022-06-14 2023-12-21 Ams-Osram International Gmbh Method for producing a semiconductor device and semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613715A (ja) * 1992-06-26 1994-01-21 Rohm Co Ltd 端面発光素子およびその製法
JP2001244503A (ja) * 1999-12-21 2001-09-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2005109207A (ja) * 2003-09-30 2005-04-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2006310657A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 窒化物系半導体素子及び窒化物系半導体素子の製造方法
JP2007158111A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd 半導体デバイスの製造方法
JP2007173282A (ja) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2007173281A (ja) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2009010215A (ja) * 2007-06-28 2009-01-15 Nichia Corp 半導体発光素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3109927B2 (ja) 1992-10-14 2000-11-20 株式会社クラレ 光磁気記録媒体
RU2177189C2 (ru) * 1997-05-27 2001-12-20 Осрам Опто Семикондукторс Гмбх & Ко. Охг Способ изготовления светоизлучающего элемента
TW456058B (en) * 2000-08-10 2001-09-21 United Epitaxy Co Ltd Light emitting diode and the manufacturing method thereof
US6759689B2 (en) * 2002-08-07 2004-07-06 Shin-Etsu Handotai Co., Ltd. Light emitting element and method for manufacturing the same
JP4371956B2 (ja) * 2004-09-02 2009-11-25 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
TWI288979B (en) * 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
TWI300277B (en) * 2006-06-16 2008-08-21 Uni Light Touchtek Corp Method for manufacturing gallium nitride light emitting diode devices
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7929587B2 (en) * 2007-04-27 2011-04-19 Sanyo Electric Co., Ltd. Semiconductor laser diode element and method of manufacturing the same
US8299480B2 (en) * 2008-03-10 2012-10-30 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613715A (ja) * 1992-06-26 1994-01-21 Rohm Co Ltd 端面発光素子およびその製法
JP2001244503A (ja) * 1999-12-21 2001-09-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2005109207A (ja) * 2003-09-30 2005-04-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2006310657A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 窒化物系半導体素子及び窒化物系半導体素子の製造方法
JP2007158111A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd 半導体デバイスの製造方法
JP2007173282A (ja) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2007173281A (ja) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2009010215A (ja) * 2007-06-28 2009-01-15 Nichia Corp 半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016056171A1 (ja) * 2014-10-06 2016-04-14 信越半導体株式会社 半導体発光素子

Also Published As

Publication number Publication date
TW201103168A (en) 2011-01-16
TWI404237B (zh) 2013-08-01
US8618562B2 (en) 2013-12-31
US20100289046A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
KR101158242B1 (ko) 반도체 발광 장치 및 그 제조 방법
JP6419077B2 (ja) 波長変換発光デバイス
JP4857596B2 (ja) 発光素子の製造方法
EP2063469B1 (en) Method of manufacturing vertical light emitting diode
TWI764872B (zh) 工程基板上晶片尺寸封裝之固態裝置的剝離方法
US6838704B2 (en) Light emitting diode and method of making the same
JP4584785B2 (ja) 半導体発光素子の製造方法
JP2004363532A (ja) 垂直構造窒化ガリウム系発光ダイオードの製造方法
JP2017520118A (ja) 小型光源を有する波長変換発光デバイス
JP5356292B2 (ja) 半導体発光素子及び半導体発光装置
JP5912442B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP2012028547A (ja) 半導体素子およびその製造方法
JP2011176093A (ja) 発光素子用基板および発光素子
TW201429007A (zh) 具有濾光器及保護層之發光裝置
TWI416763B (zh) A light-emitting element, a method of manufacturing the same, and a light-emitting device
JP2010267813A (ja) 発光素子及びその製造方法
JP2011165799A (ja) フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2013239471A (ja) 発光ダイオード素子の製造方法
JP2006310657A (ja) 窒化物系半導体素子及び窒化物系半導体素子の製造方法
JP2009170655A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR100889569B1 (ko) 질화물계 발광소자 및 그 제조방법
JP4978877B2 (ja) 発光素子の製造方法及び発光素子
JP2011198962A (ja) 半導体発光素子の製造方法
JP4451683B2 (ja) 半導体発光素子、その製造方法および発光ダイオード
KR100889568B1 (ko) 질화물계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131202