TWI305020B - Semiconductor device and manufacturing process therefor - Google Patents

Semiconductor device and manufacturing process therefor Download PDF

Info

Publication number
TWI305020B
TWI305020B TW094129820A TW94129820A TWI305020B TW I305020 B TWI305020 B TW I305020B TW 094129820 A TW094129820 A TW 094129820A TW 94129820 A TW94129820 A TW 94129820A TW I305020 B TWI305020 B TW I305020B
Authority
TW
Taiwan
Prior art keywords
layer
insulating film
electrode
semiconductor substrate
semiconductor device
Prior art date
Application number
TW094129820A
Other languages
English (en)
Other versions
TW200629442A (en
Inventor
Mitsuo Umemoto
Kojiro Kameyama
Akira Suzuki
Original Assignee
Sanyo Electric Co
Kanto Sanyo Semiconductors Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co, Kanto Sanyo Semiconductors Co filed Critical Sanyo Electric Co
Publication of TW200629442A publication Critical patent/TW200629442A/zh
Application granted granted Critical
Publication of TWI305020B publication Critical patent/TWI305020B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

130502() 九、發明說明： 【發明所屬之技術領域】 本發明是關於半導體裝置及其製造方法，特別是關於 具有貫穿電極之半導體裝置及其製造方法。 -【先前技術】 - 近年來新的封裝技術，CSP(Chip Size Package :晶片 -尺寸封裝）受到注目。CSP係指具有與半導體晶片的外形尺 寸大致相同大小的外形尺寸之小型封裝。 鲁 以往CSP的一種已知有具有貫穿電極的BGA(Ball
Grid Array :球柵陣列）型的半導體裝置。此BGA型的半導 體裝置係具有貫穿半導體基板，與其表面的銲墊電極（pad electrode)連接的貫穿電極。在此半導體裝置的背面，由 -銲錫（solder)等的金屬構件組成的球狀的導電端子係排列 複數個成格子狀，此等導電端子係經由配線層連接於前述 貫穿電極。而且，在將此半導體裝置組裝於電子機器時， 籲將各導電端子連接於電路基板，例如印刷基板上的配線圖 案（pattern)。 此BGA型的半導體裝置與具有突出於侧部的引腳 (lead pin)之 S0P(Small Outline Package :小外形封裝） 或QFP(Quad Flat Package:四方扁平封裝）等的其他的csp 型的半導體裝置比較，具有可配設多數個導電端子，且可 小型化此種長處。 第19圖係具有貫穿電極之bga型的半導體裝置的貫穿 電極部的剖面圖。在由矽（Si)等組成的半導體基板ι〇的表 317377 ⑧ 5 1305020 面，銲墊電極li係隔著層間絕緣膜（interlayer insulating film)12形成。而且，在半導體基板1〇的表 面’例如像玻璃基板的支撐體13係隔著樹脂層14接著。 而且，形成有貫穿半導體基板1〇，到達銲墊電極11的穿 -通孔（via hole)16。在此穿通孔16的側壁及半導體基板 ‘ίο的背面形成有由氧化矽膜（Si〇2膜）或氮化矽膜（siN膜） 等組成的絕緣膜17。 ' 而且’在穿通孔16之中形成有與銲墊電極u連接的 阻障種晶層（barrier seedlayer)2〇及貫穿電極21。在半 導體基板10的表面延伸有與貫穿電極21連接的配線層 22。而且，形成有被覆半導體基板1〇的背面的貫穿電曰極 21、配線層22及絕緣膜17,由抗銲劑（s〇lderresist)組 成的保護層23。在配線層22上的保護層23形成有開口 部’形成有透過此開口部與配線層22連接的球狀的導電端 子24。 [專利文獻1]日本特開2003-309221號公報 [發明要解決之課題] 但是，在上述BGA型的半導體裝置中，若進行盆耐久 试驗之一之熱循環負荷試驗，則如第2〇圖所示，主 的四個隅角(corner)部(切割 體:板二的隅角部)’保護膜23會剝離，或者是保護膜 有丰、二緣膜17的兩者由半導體基板1 〇剝離，而 半體裝置的可靠度劣化此種門日音 因在半導其原因可推測為乃 體農置接雙熱循環負荷的過程中，熱應力會施加 317377 6 1305020 至保護膜23或絕緣膜17,而保噂眩漩甘丁 a 你邊膜23與其下層的絕緣膜 17無法忍受該熱應力而剝離。 【發明内容】 本發明的半導體裝置，其特徵包含： 半導體基板； •銲墊電極（pad electrode)’在前述半導體基板的表面 隔著第一絕緣膜形成； 到達前述 穿通孔（via hole)，貫穿前述半導體基板， 銲墊電極； 背面； 第二絕緣膜，覆蓋前述穿通孔的侧壁及半導 體基板的 連接； 貫穿電極’形成於前述穿通孔之中，與前述銲塾電極 二絕緣膜上；以及 、前述第二絕緣膜及前述 剝離防止層，形成於前述第
保護層，被覆前述貫穿電極 剝離防止層。 依照上述的構成，藉由剝離防止層的錯定 他⑴，防止其上層的保㈣㈣離，使位於㈣層= 層的第二絕緣膜，也變的不易剝離。而且，前述剝離防止 層之特㈣配設於前述半導體基板賴肖部。由 的剝離容易在應力集中的半導體基板的隅角部發生，故、 =在該部分配置剝離防止層，可有效地防止保護膜等的亲; 而且 其特徵為：在料半導體基板时面形成有溝 317377 7 1305020 .-..........：.---- 槽或孔部，前述第二絕緣膜及前述剝離防 或孔部之中。依照上述的構成，特別= 對弟一、、、巴緣膜可得到錨定效應’使剝離 而且’其特徵為：前述保護層被分割成複數個島依 1上述的構成’因施加於保護層的熱應力 •護層的剝離防止有效。而且，有剝離進展防止功效。對保 而且’本發明的半導體裝置的製造方法，其特徵包含. 準備在其表面隔著第一絕緣膜形成有銲墊電極之半導 體基板， 守 在對應前述銲墊電極的位置，形成貫穿前述半導體其 板的穿通孔（via h〇le)之製程； 土 形成被覆前述穿通孔的側壁及前述半導體基板的背面 ' 之第二絕緣膜之製程； 在前述穿通孔之中同時形成：與前述銲墊電極連接的 貝穿電極，以及前述半導體基板的背面上的前述第二絕緣 φ膜上的剝離防止層之製程；以及 形成被覆前述貫穿電極、前述第二絕緣膜及前述制離 防止層的保護層之製程。 依照此製造方法，除了可得到保護層等的剝離防止功 :外’因同時形成貫穿電極與剝離防止層，故對於即使不 设置用以形成剝離防止層的特別的製程也可以之製造方法 可仔到特有的功效。貫穿電極錢離防止層藉由電解電錄 法同時形成在縮短製程上較佳。 [發明的功效] 317377 8 1305020 =本發㈣半導體裝置，因在具有貫穿電極的半導 體=，：防止保護膜或絕緣膜的剝離，故可提高半導 體裝置的可靠度。 【實施方式】 •处其次’一邊參照圖面一邊說明本發明的第一實施形 -悲°第1圖是由背面看半導體裝置刚的平面 其 :角部的擴大俯視圖，第3圖是沿著第⑼、第= ►線的剖面圖。 ㈣圖⑷是沿著第i圖的Υ-Υ 狀=半導體裝置⑽的背面如第1圖所示，複數個球 係配置成矩陣狀，各個導電端子以係透 輝1 笛22^接於半導«置的表面的 =實施形態中’在半導料置⑽的四個 ,=防止絕賴17、保護層23的剝離 的工間，例如球狀的導電端 & s ,θ > 功效。剥離防止層3。的圖案形剝離防止 圏的十字形形狀也可以，且為二f狀’例如第2 該剖面構造如第3圖所千 的背面之騎膜17上㈣有U在形成於半㈣基板10 蚌劑（SGlder resist)等組 ^有由抗 膜17及剝離防止層㈣層23，俾被覆此絕緣 防止層30在藉由電解電鍍法 317377 9 1305020 形成時，具有由阻障種晶層（barrier seed layer)2〇與上 層2銅層25組成的疊層構造，惟由與保護層23附著性佳 的早-金屬層構成也可以。一般而言，與氧化膜等的絕緣 膜比較，銅因與由抗銲劑等組成的保護層23之附著性佳， ，錯定效應（㈣hor effect)大，故在剝離防止層3()至少包 .含銅層較佳。 鉍茶照第4圖至第11圖說明配設有上述剝離防止層 30的半導體襄置1〇〇的製造方法。其中，第*圖至第" 圖中的上側的第（a)圖係對應沿著第i圖的γ_γ線的剖面 圖’：側的第(b)圖係對應沿著第！圖的χ_χ線的剖面圖。 首先如第4圖所示，準備未圖示的電子元件（⑽⑻ 形成於表面的半導體基板1〇。未圖示的電子元件例如假設 為CCD (Charge Coupled Device:電荷耦合元件）或紅外 線感測器等的受光元件或發光元件。或者未圖示的電子元 件為上述受光元件或發光元件以外的電子元件也可以。 而且，在半導體基板1G的表面形成有與未圖示的電子 儿件連接的外部連接用電極之銲塾電極u。鮮塾電極“ 係隔著第-絕緣膜之層間絕緣膜12形成於半導體 的表面。 此處，半導體基板1G例如由彻）組成，最好具有約 200 "的膜厚。而且，鲜塾電極u例如由紹⑴）組 成，隶好具有約的膜厚& ^ …一 ”… 成。而且，層間絕緣膜 12例如由減膜組成，最好具有約U㈣的膜厚而形成。 而且，在半導體基板1〇的表面也可以依照需要形成有 317377 10 ^05020 板二1Γ面此=體13係隔著樹脂層14形成於半導體基 元件的情形，支撐體=:::件為受光元件_ 透明的性質之材料形成。未圖示的3= 的性質之= 為由不具有透明或半透明 帶（tape)b此切體13也可以體13也可以為膠 者支標趙13不除去而===後的製程中除去”戈 其久如苐5圖所示，在半導I#其把 ::成第-光―===；：: 有開I;基的背面上之中對應銲墊電極11的位置具 好利用^/、:人’以此第—光阻層15a為罩幕（mask)，最 J用乾式#刻（的etching)法韻刻半導體基板ι〇 式蝕刻的蝕刻氣體可使用公知的CHF3等。 雷搞^由此敍刻’形成有由該背面至該表面貫穿對應銲墊 η的位置的半導體基板1G之穿通孔16。在穿通孔16 的底《出有層間絕緣膜12，在其下方接觸銲墊電極u。 =且^第一光阻層15a為罩幕’利用乾式餘刻或濕式钱 ^，蝕刻在穿通孔16的底部露出的層間絕緣膜12，進行 薄膜化’或者完全除去。或者層間絕緣膜12㈣刻製程不 在此卩ό奴進行，在後述的其他蝕刻製程同時進行也可以。 人其次’除去第一光阻層15a後’如第6圖所示，在包 含穿通孔16内的半導體基板1G的背面的整面形成第二絕 緣膜之絕緣膜17。其中，絕緣膜17例如由氧化梦膜（si〇2 317377 11 1305020 膜）或氮化石夕膜⑽膜）組成，藉由例如電裝⑽法形成。 其次如第7圖所示，在絕緣膜1?上形成第二光阻声 18。其次，如第8圖所示，以第二光阻層18為罩幕，二 除去穿通孔16的底部的絕緣膜17(殘留層間絕緣膜^時 •即包含此絕緣膜Π)。此钱刻為例如反應性離子钱刻較 •佳，惟其他的餘刻方式也可以。藉由上述關，—邊使形 成於穿通孔16的侧壁之絕缝腺；1 7我— 知 v η 土之絕緣膜π殘存，一邊除去該底部 的絕緣膜17,可露出銲墊電極u。上述_之後，除去第 二光阻層18。 其次，如第9圖所示，在包含穿通孔16的半導體 10的背面的絕緣膜Π上形成阻障種晶層20。阻障種^層 .20具有由未圖示的阻障金屬層（barrier metal layei〇^ •種晶層（seed layer)組成的疊層構造。其中，上述阻障金 屬層例如是由鈦鎢（Tiw)層、氮化鈦（TiN)層或氮化鈕（TaN) 層等的金屬組成。上述種晶層係成為電鍍形成後述的配線 籲層22用的電極，例如由銅（Cu)等的金屬組成。阻障種晶層 2〇例如藉由濺鍍（sputter)法、CVD法、無電解電鍍法或其 他的成膜方法形成。此外，對於穿通孔16的侧壁之絕緣膜 17藉由氮化矽膜（SiN膜）形成時，因該氮化矽膜（siN膜） 成為對銅擴散之阻障（barrier)，故阻障種晶層2〇具有僅 由銅（Cu)組成的種晶層組成的單層構造也可以。 其次’在包含穿通孔16内的阻障種晶層2〇上，例如 藉由電解電鍍法形成：由銅（Cu)組成的貫穿電極21、與此 貝牙電極21連續連接的配線層22。電鑛臈厚係被調整成 317377 12 1305020 貝穿電孙極21完全或不完全被埋人到穿通孔16内的厚度。 二中貝穿電極21及配線層22係經由阻障種晶層2〇與在 牙通孔16的底部露出的銲墊電極丨丨電性連接。 解電鍵，在半導體裝置的隅角部中如第9圖⑻所示，與配 線層22連續的銅層25係形成於阻障種晶層2〇上。 始思其次’如第1〇圖所示’在半導體基板10的背面的配 曰2上及銅層25上，選擇性地形成用以形成配線層μ 及銅層25成預定的圖案之第三光阻層脱。第三光阻層'π 係形成於對應預定的圖案殘存的配線層22及銅層25的區 或士、殘存的配線層22的區域係至少包含穿通孔16的妒 成區域、剝離防止層30的形成區域。 y 綠/。、次’以第三光阻層⑽為罩幕，_除去不要的ffi 線層22、銅層％ m ir备你θ ρ 種日日層2〇。藉由此蝕刻，配線層 22被形成預定的配線圖荦 —丄 系另方面，在第10圖（b)中 猎此蝕刻形成有由銅層25及阻障種晶> 袓& μ & ^ 防止層30。 I早禋曰曰層20組成的剝離 ^如帛n圖所示除去第三光阻層⑽後，在半 體基板1 〇的背面卜报士、、+帝丨丨& 成覆半導體基板10，例如由4 斜廡:㉝、阻材料等組成的保護層23。在保護層23之1 :“線層2 2的位置設有開口部。而且，在該開口部露 =配線層22上’使用網版印刷（screen Printing)法开〜 朴銲錫等的金屬組成的球狀的導電端子24。. ^ 由半製程，完成在隅角部具有剝離防止層3〇 土 〇及疊層於此半導體基板10的各層組成白 317377 13 1305020 ::體H:。：上的製程因藉由晶圓製程進行，故變 _著：數：：形成有多數個半導體裳置100。因此， ΓΙ；； ^ •置⑽仃切割’切斷分離成像第1圖所示的各個半導體裝 離。第其Γ2Ώ"曰圖面一邊說明本發明的第二實施形 -實：:之不2圖的Χ _ Χ線的剖面圖。本實施形態與第 槽或孔部28,絕緣膜17= = ;1()的背面形成有溝 於此溝槽或孔部28之中。據 S 3G的—部分係配置 半導體基板10驻n 康此，特別是由於絕緣膜17與 著，故:丨赫^ #槽或孔部28的錨定效應而更強地附 耆，故剝離防止功效更提高。 w 錄參照第14圖至第1 β固始n 口丄& 置的制@ 第16圖5兄明本實施形態的半導體裝 岸心}圖的14圖至第16圖中的上侧的第(a)圖係對 考弟圖的χ-χ線的剖面圖。 百先如第14圖所示，與第一實施形態 有未圖示的電子元件之半導體'7: 一樣，準備形成 表面形成有與未圖示的電子元件連接的外部連接用電極 之銲墊電極11。銲執雷托71 / _ 丨逆接用電極 t 9 , ° 1係隔著第一絕緣膜之層間絕 緣臈12形成於半導艚其切 的的表面。在半導體基板10 的表面也可以依照需要形成有支撐體13。 其次如第15圖所示’在半導體基板1G的背面上選擇 317377 14 1305020 性地形成第一光阻層15a。亦即第_、> 對應於對應銲墊電極n的區域之第^阻層i5a係具有： 有剝離防止層30的區域之第二—開口部；對應於形成 口 部。^-1.^ - 係比第一開口部小而設定。例如 /、，弟二開口部 ‘以上，則第二開口部為約5"m。 開口部為數十" . 其次，以此第一光阻層15a 蝕刻半導體基板10。韻刻氣體可使^ :用乾式餘刻法 之:通=T墊電極11的區域的半導： 〇之牙通孔16’以及未貫穿半導體基板10㈣槽或 28。此乃因第二開口部的開口徑較 一 處推入肉都4 餘刻氣體不易由該 處進入内。卩，故在完全形成有穿 中丰導艚其拓、胃 、札ib的％候，在此部分 肀牛導體基板1〇還不至於被貫穿。 m ρ. ^ 1 〇 n n 7半^體基板10的 居度為⑽㈣’職槽或孔部28的深度為5〇_左右。 之後係藉由實施盘帛一 t ^ .,θ , 。弟您—樣的製程，如第16圖所 不仔到具有部分埋入溝槽或孔邱9 8 a丨μ 半導體裝置。 ’苒糟次孔* 28的剝離防止層30之 '。其次…邊參照圖面—邊說明本發明的第三實施形 圖是半一體裝置100的隅角部的擴大俯視圖，第 圖^疋/。著第17圖的χ_χ、線的剖面圖。本實施形態與 .實靶肜態之不同點為：保護層23係間隔複數個開缝 slit)SL，分割成複數個島區域23Α。特別是在半導體裝 〇的隅角邛中形成此種島區域23Α很有效，惟遍及半 導體裝置1GG的全面形成島區域23Α也可以。如此，藉由 將由k銲劑等組成的保護層23分割成複數個島區域Μ a， 15 317377 1305020 使熱應力分散’可防止保護臈23及絕緣臈17的剝離 割成複數個島區域23的製程也可以與將形I 時進行。^子24用的開口部開口在保護層23之製程同 '而且，本實施形態的特徵構成也能適用於第··每 態。亦即如M R 弟一只鈀形 右、、盖L 所示，在半導體基板10的背面形成 有溝槽或孔部28’絕緣膜17及剝離防止層 :置於此溝槽或孔部28之中。而且，也遍及半導體裝置系 1〇0的隅角部或半導體裝請的全面，形成島區域23A。 士而且，不形成剝離防止層30，在保護層23置入開缝 也可以。 【圖式簡單說明】 第1圖是本發明的第—實施形態的半導體裝置的平 面。 第2圖是本發明的第一實施形態的半導體裝置的 部之擴大俯視圖。 第3圖是沿著第2圖的χ_χ線之剖面圖。 第4圖（a)及（b)是顯示本發明的第一實施形態的半導 體裝置的製造方法之剖面圖。 第5圖⑷及⑻是顯示本發明的第一實施形態的半導 體裝置的製造方法之剖面圖。 第6圖u)及α)是顯示本發明的第一實施形態的半導 體裝置的製造方法之剖面圖。 第7圖⑷及⑸是顯示本發明的第一實施形態的半導 317377 16
I30502Q • .... . ： ··.·. 體裝置的製造方法之剖面圖。 第8圖（a)及（b)是顯示本發明的第—實施形態的半導 體裝置的製造方法之剖面圖。 第9圖（a)及（b)是顯示本發明的第—實施形態的半導 •體裝置的製造方法之剖面圖。 ,·» 10 ® (a)及⑻是顯示本發明的第一實施形態的半 導體裝置的製造方法之剖面圖。 癱 帛11圖（a)及（b)疋顯示本發明的第一實施形態的半 導體裝置的製造方法之剖面圖。 第12圖疋本土明的第二實施形態的半導體裝置的隅 角部之擴大俯視圖。 _ f 13圖是沿著第12圖的χ_χ線之剖面圖。 、第14圖（a)及（b)是顯示本發明的第二實施形態的半 導體裝置的製造方法之剖面圖。 第15圖（a)及（b)疋顯示本發明的第二實施形態的半 籲導體裝置的製造方法之剖面圖。 第16圖（a)及（b)疋顯示本發明的第二實施开）態的半 導體裝置的製造方法之剖面圖。 第17圖疋本毛明的第二實施形態的半導體裝置的隅 角部之擴大俯視圖。 第18圖（a)及（b)是沿著第17圖的χ_χ線之剖面圖。 第19圖是習知例的半導體裝置的貫穿電極部之剖面 圖。 第20圖是習知例的半導體裝置的隅角部之剖面圖。 317377 17 1305020 【主要元件符號說明】 10 半導體基板 11 銲墊電極 12 層間絕緣膜 13 支撐體 14 樹脂層 15a 第一光阻層 15b 第三光阻層 16 穿通孔 17 絕緣膜 18 第二光阻層 20 阻種晶層 21 貫穿電極 22 配線層 23 保護膜 23A 島區域 24 導電端子 25 銅層 28 溝槽或孔部 30 剝離防止層 100 半導體裝置 18 317377 〇s)

Claims (1)

1305020 第94129820號專利申請案 十、申請專利範園·· (料5月27日) 1. 一種半導體裝置，其特徵包含·· 半導體基板； 銲塾電極，在财導縣板的表面隔 而形成； 背面； 牙通孔貝穿該半導體基板而到達該銲墊 第二絕緣膜，覆蓋該穿通孔的側壁及半導 電極； 體基板的 連接； 貫穿電極，形成於該穿通孔之中，而與該銲墊 電極 防止層，並且， 剝離防止層，形成於該第二絕緣膜上；以及 保護層，被覆該貫穿電極、該第二絕緣膜及該剝離 在該半導體基板的背面形成有溝槽或孔部，而該第 二絕緣膜及該剝離防止層白勺一部分係配置於此溝槽或 孔部之中。 2. 如申請專利範圍第！項之半導體裝置，其中，該剝離防 止層係配設於該半導體基板的隅角部。 3. 如申請專利範圍帛！項之半導體裝置，其中，該保護層 係被分割成複數個島區域。 4·如申請專利範圍第1項至第3項中任一項之半導體裝 置’其中，該剝離防止層至少包含鋼層。 5. —種半導體裝置，其特徵包含： 半導體基板； 317377(修正本) 19 ；1305020 ' 第94129820號專利申請案 带丄 （97年5月27曰） ' “玉在該半導體基板的表面隔著第一絕緣膜 形成； 穿通孔貝穿該半導體基板，而到達該銲墊電極； 第一絕緣膜’覆蓋該穿通孔的侧壁及半導體基板的 背面； 貫穿電極，形成於該穿通孔之中，而與該銲墊電極 連接； _ 配線層，與該貫穿電極連接，延伸於該半導體基板 的背面之該絕緣膜上； 剝離防止層，形成於該第二絕緣膜上； 保護層，被覆該貫穿電極、該第二絕緣膜、該配線 層及該剝離防止層；以及 導電端子，透過形成於該配線層上的該保護層的 口部連接於該配線層，.並且， 在該半¥體基板的背面形成有溝槽或孔部，該第二 絕緣膜及該剝離防止層的一部分係配置於此溝槽或孔 部之中。 6. 如申請專利範圍f 5項之半導體裝置，其中，該剝離防 止層係配設於該半導體基板的隅角部。 7. 如申請專利範圍第5項之半導體裝置，其中，該保護層 被分割成複數個島區域。 δ.如申請專利範圍第5項至第7項中任一項之半導體裝 置’其中’該剝離防止層至少包含鋼層。 9· 一種半導體裝置的製造方法，其特徵包含： 317377(修正本) 20 第94129820號專利申請案 (97年5月27曰） 絕緣膜形成有銲墊電極之 1305020 準備在其表面隔著第一 半導體基板之製程， 在對應該銲墊電極的位置，形成貫穿該半導體基板 的穿通孔之製程； 形成被覆該穿通孔的侧壁及該半導體基板的背面 之第二絕緣膜之製程； 在該穿通孔之中同時形成：與該銲墊電極連接的貫 牙電極’以及該半導體基板的背面上的該第二絕緣膜上 的剝離防止層之製程；以及 形成被覆該貫穿電極、該第二絕緣膜及該剝離防止 層的保護層之製程；而且 與該穿通孔同時’藉由韻刻在半導體基板的背面形 成溝槽或孔部，並且該第二絕緣膜及該剝離防止層的一 部分係形成於此溝槽或孔部之中。 如申請專利範圍第9項之半導體裳置的製造方法，盆 I，該貫穿電極及該剝離防止層係藉由電解電鍍法形 成。 申請專利範圍第9項之半導體裝置的製造方法，盆 =該剝離防止層係形成於該半導體基板的隅角部。 ^請專利範圍第9項之半導體裝置的製造方法，其中 ^:將該保護層分割成複數個島區域之製程。 •申睛專利範圍第9項至第1 9/ 置的製造方法，直中，：項中任一項之半導體聚 /、T 孩剥離防止層至少包含銅層。 317377(修正本) 21
TW094129820A 2004-09-29 2005-08-31 Semiconductor device and manufacturing process therefor TWI305020B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004284794A JP4966487B2 (ja) 2004-09-29 2004-09-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200629442A TW200629442A (en) 2006-08-16
TWI305020B true TWI305020B (en) 2009-01-01

Family

ID=36124738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094129820A TWI305020B (en) 2004-09-29 2005-08-31 Semiconductor device and manufacturing process therefor

Country Status (5)

Country Link
US (2) US7382037B2 (zh)
JP (1) JP4966487B2 (zh)
KR (1) KR100648122B1 (zh)
CN (1) CN100530609C (zh)
TW (1) TWI305020B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4675146B2 (ja) * 2005-05-10 2011-04-20 パナソニック株式会社 半導体装置
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US8786092B2 (en) 2005-06-17 2014-07-22 Rohm Co., Ltd. Semiconductor integrated circuit device
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7687397B2 (en) * 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
JP4302720B2 (ja) * 2006-06-28 2009-07-29 株式会社沖データ 半導体装置、ｌｅｄヘッド及び画像形成装置
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
CN102224579B (zh) * 2008-11-25 2013-12-04 松下电器产业株式会社 半导体装置及电子设备
JP4659875B2 (ja) * 2008-11-25 2011-03-30 パナソニック株式会社 半導体装置
JP2010129952A (ja) * 2008-12-01 2010-06-10 Nippon Telegr & Teleph Corp <Ntt> 貫通電極配線の製造方法
US8426938B2 (en) 2009-02-16 2013-04-23 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
KR101571353B1 (ko) 2009-02-16 2015-11-24 삼성전자 주식회사 이미지 센서 및 그의 제조 방법
US8264067B2 (en) * 2009-10-09 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via (TSV) wire bond architecture
US8399987B2 (en) * 2009-12-04 2013-03-19 Samsung Electronics Co., Ltd. Microelectronic devices including conductive vias, conductive caps and variable thickness insulating layers
US8207615B2 (en) * 2010-01-20 2012-06-26 Bai-Yao Lou Chip package and method for fabricating the same
US20110204517A1 (en) * 2010-02-23 2011-08-25 Qualcomm Incorporated Semiconductor Device with Vias Having More Than One Material
JP5352534B2 (ja) * 2010-05-31 2013-11-27 パナソニック株式会社 半導体装置及びその製造方法
US8896136B2 (en) * 2010-06-30 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark and method of formation
JP5700502B2 (ja) * 2010-07-28 2015-04-15 住友電工デバイス・イノベーション株式会社 半導体装置及び製造方法
WO2012084047A1 (en) * 2010-12-23 2012-06-28 Replisaurus Group Sas An ecpr master electrode and a method for providing such ecpr master electrode
JP5360134B2 (ja) * 2011-06-01 2013-12-04 三菱電機株式会社 半導体装置及びその製造方法
US8546900B2 (en) * 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
US9716066B2 (en) 2013-06-29 2017-07-25 Intel Corporation Interconnect structure comprising fine pitch backside metal redistribution lines combined with vias
CN103367139B (zh) * 2013-07-11 2016-08-24 华进半导体封装先导技术研发中心有限公司 一种tsv孔底部介质层刻蚀方法
CN104617036B (zh) * 2015-01-14 2018-07-27 华天科技（昆山）电子有限公司 晶圆级芯片尺寸封装中通孔互连的制作方法
JP6443362B2 (ja) * 2016-03-03 2018-12-26 株式会社デンソー 半導体装置
KR102619817B1 (ko) * 2022-05-19 2024-01-02 세메스 주식회사 반도체 소자의 형성 방법 및 반도체 소자의 형성을 위한 기판 처리 시스템

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59163841A (ja) * 1983-03-08 1984-09-14 Toshiba Corp 樹脂封止型半導体装置
JPS61269333A (ja) * 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JP2541028Y2 (ja) * 1989-11-17 1997-07-09 ソニー株式会社 半導体装置
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5561082A (en) * 1992-07-31 1996-10-01 Kabushiki Kaisha Toshiba Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
US5424245A (en) * 1994-01-04 1995-06-13 Motorola, Inc. Method of forming vias through two-sided substrate
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5973396A (en) * 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
JPH1167755A (ja) * 1997-08-21 1999-03-09 Seiko Epson Corp 半導体の構造
EP0926723B1 (en) * 1997-11-26 2007-01-17 STMicroelectronics S.r.l. Process for forming front-back through contacts in micro-integrated electronic devices
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
DE19853703A1 (de) * 1998-11-20 2000-05-25 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
JP2001168093A (ja) * 1999-12-09 2001-06-22 Sharp Corp 半導体装置
US6710446B2 (en) * 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP3530149B2 (ja) * 2001-05-21 2004-05-24 新光電気工業株式会社 配線基板の製造方法及び半導体装置
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
JP4212293B2 (ja) * 2002-04-15 2009-01-21 三洋電機株式会社 半導体装置の製造方法
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP4397583B2 (ja) * 2002-12-24 2010-01-13 株式会社フジクラ 半導体装置
US6833323B2 (en) * 2003-01-29 2004-12-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming patterned features at a semiconductor wafer periphery to prevent metal peeling
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
JP4467318B2 (ja) * 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法

Also Published As

Publication number Publication date
KR100648122B1 (ko) 2006-11-24
JP4966487B2 (ja) 2012-07-04
TW200629442A (en) 2006-08-16
US20080254618A1 (en) 2008-10-16
US7382037B2 (en) 2008-06-03
KR20060051564A (ko) 2006-05-19
JP2006100558A (ja) 2006-04-13
CN100530609C (zh) 2009-08-19
US7906430B2 (en) 2011-03-15
US20060071342A1 (en) 2006-04-06
CN1755916A (zh) 2006-04-05

Similar Documents

Publication Publication Date Title
TWI305020B (en) Semiconductor device and manufacturing process therefor
KR100886305B1 (ko) 반도체 장치 및 그 제조 방법
JP4850392B2 (ja) 半導体装置の製造方法
KR100679573B1 (ko) 반도체 장치의 제조 방법
US8039962B2 (en) Semiconductor chip, method of fabricating the same and stack package having the same
JP5321873B2 (ja) 接合パッドを具えた相互接続構造、および、接合パッド上にバンプ部位を作成する方法
JP4307284B2 (ja) 半導体装置の製造方法
JP4376715B2 (ja) 半導体装置の製造方法
TWI261343B (en) Semiconductor device and method of manufacturing the same
JP4775007B2 (ja) 半導体装置及びその製造方法
TWI267183B (en) Semiconductor device and manufacturing method of the same
JP2011009645A (ja) 半導体装置及びその製造方法
JP2005005322A (ja) 半導体装置の製造方法、半導体装置
WO2007066409A1 (ja) 半導体装置およびその製造方法
JP2007067016A (ja) 半導体装置及びその製造方法
US7557017B2 (en) Method of manufacturing semiconductor device with two-step etching of layer
TW200847365A (en) Semiconductor device comprising electromigration prevention film and manufacturing method thereof
JP4544902B2 (ja) 半導体装置及びその製造方法
US6995082B2 (en) Bonding pad of a semiconductor device and formation method thereof
JP4845986B2 (ja) 半導体装置
JP2006191152A (ja) 半導体装置及びその製造方法
JP2007150173A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees