JP2541028Y2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2541028Y2
JP2541028Y2 JP1989133592U JP13359289U JP2541028Y2 JP 2541028 Y2 JP2541028 Y2 JP 2541028Y2 JP 1989133592 U JP1989133592 U JP 1989133592U JP 13359289 U JP13359289 U JP 13359289U JP 2541028 Y2 JP2541028 Y2 JP 2541028Y2
Authority
JP
Japan
Prior art keywords
insulating film
aluminum wiring
semiconductor chip
aluminum
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989133592U
Other languages
English (en)
Other versions
JPH0371630U (ja
Inventor
荘一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1989133592U priority Critical patent/JP2541028Y2/ja
Publication of JPH0371630U publication Critical patent/JPH0371630U/ja
Application granted granted Critical
Publication of JP2541028Y2 publication Critical patent/JP2541028Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、半導体装置に関し、特に、樹脂により半導
体チップを封止する半導体装置に適用して好適なもので
ある。
〔考案の概要〕
本考案は、半導体装置において、半導体チップと、半
導体チップ上に形成されたアルミニウム配線と、アルミ
ニウム配線を覆うように形成された保護用の絶縁膜と、
絶縁膜上に形成された封止用の樹脂膜とを具備する半導
体装置において、アルミニウム配線に近接してダミーア
ルミニウムパターンが形成されている。これによって、
樹脂による応力によりアルミニウム配線がスライドした
り、保護用の絶縁膜にクラックが生じたりするのを防止
することができる。
〔従来の技術〕
半導体チップを樹脂により封止したICパッケージが知
られている。このような樹脂封止ICパッケージにおいて
は、樹脂による応力のために、半導体チップ上に形成さ
れたアルミニウム(Al)配線がスライドしたり、このAl
配線上に形成される保護用の絶縁膜(オーバーコート
膜)にクラックが生じたりするなどの問題があった。
このような問題に対処するために、従来は、太いAl配
線に対しては、スリットを形成したり、コンタクト部に
段差を付けたりするなどの対策が講じられていた。一
方、細いAl配線に対しては、一般にこのAl配線による段
差が大きくなるため、応力集中箇所が分散し、Al配線の
スライドが起こりにくくなると考えられていた。
〔考案が解決しようとする課題〕
しかし、本考案者の知見によれば、周囲に広いスペー
スがある細いAl配線は樹脂による応力をまともに受ける
ため、かえって太いAl配線よりもスライドしやすいとい
う問題があった。
ところで、第5図に示すように、従来は、半導体チッ
プ101の各辺に沿ってパッド102が配置されていたが、樹
脂封止後の半導体チップ101のコーナー部101a〜101dに
は特に大きな応力が生じるため、これらのコーナー部10
1a〜101dでは、Al配線がスライドしたり、保護用の絶縁
膜にクラックが発生したりしやすい。このため、従来は
これらのコーナー部101a〜101dの近傍の部分だけAl配線
の幅を大きくしたりするなどの対策を講じていたが、こ
のような対策ではAl配線のスライドや保護用の絶縁膜の
クラックの発生を十分に防止することは困難であった。
一方、第6図に示すように、半導体基板111上に形成
されている微細幅のAl配線112,113の上にCVD法により保
護用の絶縁膜114を形成すると、この絶縁膜114のステッ
プカバレッジは悪くなる。このため、Al配線112,113に
横方向から力が加わった場合、これらのAl配線112,113
はスライドしやすい。また、ステップカバレッジが悪い
ことからこの絶縁膜114の機械的強度は小さく、このた
めクラックが生じやすい。
従って本考案の目的は、樹脂による応力によりアルミ
ニウム配線がスライドしたり、保護用の絶縁膜にクラッ
クが生じたりするのを防止することができる半導体装置
を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するために、本考案は、以下のように
構成されている。
本考案は、半導体チップ(1)と、半導体チップ
(1)上に形成されたアルミニウム配線(2)と、アル
ミニウム配線(2)を覆うように形成された保護用の絶
縁膜と、絶縁膜上に形成された封止用の樹脂膜とを具備
する半導体装置において、アルミニウム配線(2)に近
接してアルミニウム配線(2)のコンタクト部(C)に
おけるアルミニウム配線(2)の幅と同程度の大きさを
有する複数のダミーアルミニウムパターン(3)が形成
されており、コンタクト部(C)におけるアルミニウム
配線(2)の幅はコンタクト部(C)以外の部分におけ
るアルミニウム配線(2)の幅よりも大きい。本考案
は、半導体チップ(11)と、半導体チップ(11)上に形
成されたアルミニウム配線と、アルミニウム配線を覆う
ように形成された保護用の絶縁膜と、絶縁膜上に形成さ
れた封止用の樹脂膜とを具備する半導体装置において、
半導体チップ(11)のコーナー部の近傍に半導体チップ
(11)の辺に対して傾斜した方向に複数のパッド(12)
が形成され、かつ、コーナー部に半導体チップ(11)の
辺に対して傾斜した方向に延びる複数のライン状のダミ
ーアルミニウムパターン(13)が互いにほぼ平行に形成
されている。本考案は、半導体チップ(21)と、半導体
チップ(21)上に形成されたアルミニウム配線(27,2
8)と、アルミニウム配線(27,28)を覆うように形成さ
れた保護用の第1の絶縁膜(29)と、第1の絶縁膜(2
9)上に形成された封止用の樹脂膜とを具備する半導体
装置において、アルミニウム配線(27,28)間にアルミ
ニウム配線(27,28)の高さ方向の途中までアルミニウ
ム配線(27,28)のコンタクトホール(C1,C2)が形成され
る層間絶縁膜(24)とは異なる第2の絶縁膜(25)が埋
め込まれている。
〔作用〕
上述のように構成された本考案の半導体装置によれ
ば、アルミニウム配線(2)に近接してアルミニウム配
線(2)のコンタクト部(C)におけるアルミニウム配
線(2)の幅と同程度の大きさを有する複数のダミーア
ルミニウムパターン(3)が形成されており、コンタク
ト部(C)におけるアルミニウム配線(2)の幅はコン
タクト部(C)以外の部分におけるアルミニウム配線
(2)の幅よりも大きいので、このダミーアルミニウム
パターン(3)により樹脂による応力を分散させること
ができる。これによって、樹脂による応力によりアルミ
ニウム配線(2)がスライドしたり、保護用の絶縁膜に
クラックが生じたりするのを防止することができる。
また、本考案の半導体装置によれば、半導体チップ
(11)のコーナー部の近傍に半導体チップ(11)の辺に
対して傾斜した方向に複数のパッド(12)が形成され、
かつ、コーナー部に半導体チップ(11)の辺に対して傾
斜した方向に延びる複数のライン状のダミーアルミニウ
ムパターン(13)が互いにほぼ平行に形成されているの
で、このダミーアルミニウムパターン(13)により、樹
脂封止後の半導体チップ(11)の中心方向に加わる応力
をバランス良く緩和することができる。これによって、
樹脂による応力によりアルミニウム配線がスライドした
り、保護用の絶縁膜にクラックが生じたりするのを防止
することができる。
さらに、本考案の半導体装置によれば、アルミニウム
配線(27,28)間にアルミニウム配線(27,28)の高さ方
向の途中までアルミニウム配線(27,28)のコンタクト
ホール(C1,C2)が形成される層間絶縁膜(24)とは異な
る第2の絶縁膜(25)が埋め込まれているので、アルミ
ニウム配線(27,28)はその両側をこの第2の絶縁膜(2
5)で固定された構造となる。これによって、樹脂によ
る応力によりアルミニウム配線(27,28)がスライドす
るのを防止することができる。また、第2の絶縁膜(2
5)の膜厚分だけアルミニウム配線(27,28)による段差
が小さくなることから、保護用の第1の絶縁膜(29)の
ステップカバレッジは向上し、このためこの第1の絶縁
膜(29)の機械的強度は大きくなる。これによって、樹
脂による応力により保護用の第1の絶縁膜(29)にクラ
ックが生じるのを防止することができる。また、第2の
絶縁膜(25)は、アルミニウム配線(27,28)の高さ方
向の途中まで設ければよいので、この第2の絶縁膜(2
5)の成膜時間を短くすることができる。
〔実施例〕
以下、本考案の実施例について図面を参照しながら説
明する。
第1図は本考案の第1実施例による半導体装置を示
す。
第1図に示すように、この第1実施例による半導体装
置においては、例えばシリコン(Si)チップのような半
導体チップ1上にAl配線2が形成されている。このAl配
線2間のスペースには、複数のダミーAlパターン3が形
成されている。この場合、このダミーAlパターン3は四
角形の形状を有する。
このダミーAlパターン3の大きさ及び間隔は、次のよ
うに選ばれる。すなわち、第2図に示すように、Al配線
2のコンタクト部Cには幅が大きい部分2aが設けられる
が、ダミーAlパターン3の大きさは、この部分2aと同程
度の大きさに選ばれる。また、このダミーAlパターン3
の間隔はできるだけ小さくするのが好ましく、個数はで
きるだけ多いのが好ましい。
この第1実施例によれば、半導体チップ1を樹脂によ
り封止した場合、Al配線2間のスペースに形成されたダ
ミーAlパターン3によりこの樹脂による応力を分散させ
ることができるので、Al配線2に加わる応力を小さくす
ることができる。このため、Al配線2がスライドした
り、このAl配線2上に形成される保護用の絶縁膜(図示
せず)にクラックが生じたりするのを防止することがで
きる。これによって、ICの信頼性の向上を図ることがで
きる。しかも、樹脂材料や保護用の絶縁膜の材料や製造
プロセスを変更する必要がなく、簡便である。
第3図は本考案の第2実施例を示す。
第3図に示すように、この第2実施例においては、例
えばSiチップのような半導体チップ11上に多数のパッド
12がこの半導体チップ11の中心の周りに全体として正八
角形状に配置されている。この場合、パッド12が配置さ
れていない半導体チップ11のコーナー部には、このコー
ナー部と半導体チップ11の中心とを結ぶ線に垂直な方向
に延びる複数のライン状のダミーAlパターン13が形成さ
れている。ここで、このライン状のダミーAlパターン13
の両端は、半導体チップ11の縁の近くまで延びている。
この第2実施例によれば、樹脂封止をした場合に樹脂
による応力が局在する半導体チップ11のコーナー部にダ
ミーAlパターン13が形成されているので、このダミーAl
パターン13により、半導体チップ11の中心方向に加わる
応力をバランス良く緩和することができる。また、正八
角形状に配置されたパッド12自身によっても半導体チッ
プ11の中心方向の応力を緩和することができる。これに
よって、樹脂による応力により、半導体チップ11上に形
成されるAl配線(図示せず)がスライドしたり、保護用
の絶縁膜(図示せず)にクラックが生じたりするのを防
止することができる。
また、パッド12で囲まれた正八角形状の領域上では樹
脂による応力はほぼ均等になることから、この正八角形
状の領域上に形成されるパターンのレイアウトを行う際
に樹脂による応力を考慮する必要がなくなる。このた
め、パターンのレイアウトが容易となる。
第4図A〜第4図Fは本考案の第3実施例を示す。
この第3実施例においては、第4図Aに示すように、
例えばSi基板のような半導体基板21上に例えば多結晶Si
配線22,23を形成した後、例えばCVD法により例えばヒ素
シリケートガラス(AsSG)膜24を全面に形成する。次
に、このAsSG膜24の所定部分をエッチング除去してコン
タクトホールC1,C2を形成した後、熱処理を行ってこのA
sSG膜24をリフローさせる。
次に、第4図Bに示すように、例えばCVD法により全
面にリンシリケートガラス(PSG)膜25を形成する。こ
のPSG膜25の膜厚は例えば5000Å程度である。
次に、後述のAl配線27,28形成用のフォトマスクのマ
スクパターンを反転した形状のマスクパターンを有する
フォトマスク(反転マスク)を用いたフォトリソグラフ
ィーによりPSG膜25上にレジストパターン(図示せず)
を形成した後、このレジストパターンをマスクとしてPS
G膜25をエッチングする。これによって、第4図Cに示
すようにPSG膜25が所定形状にパターンニングされる。
次に、第4図Dに示すように、例えばスパッタ法によ
り全面にAl膜26を形成する。このAl膜26の膜厚は例えば
10000Å程度である。
次に、Al配線形成用のフォトマスクを用いたフォトリ
ソグラフィーによりAl膜26上にレジストパターン(図示
せず)を形成した後、このレジストパターンをマスクと
してAl膜26をエッチングする。これによって、第4図E
に示すように、Al配線27,28が形成される。
この後、第4図Fに示すように、保護用の絶縁膜29を
全面に形成する。この絶縁膜29としては、PSG膜やプラ
ズマCVD法により形成された窒化シリコン(SiN)膜など
を用いることができる。
この第3実施例によれば、Al配線27,28間にPSG膜25が
埋め込まれた構造となるので、これらのAl配線27,28の
両側はこのPSG膜25により固定される。このため、樹脂
による応力によりこれらのAl配線27,28に横方向から力
が加わった場合にこれらのAl配線27,28がスライドする
のを防止することができる。また、PSG膜25の膜厚分だ
けAl配線27,28による段差が小さくなるため、保護用の
絶縁膜29のステップカバレッジを改善することができ
る。この結果、樹脂による応力によりこの保護用の絶縁
膜29にクラックが生じるのを防止することができる。ま
た、PSG膜25の膜厚分だけAl配線27,28による段差が小さ
くなる結果、表面平坦性を向上させることができる。
さらに、この第3実施例によれば、次のような効果も
ある。すなわち、第7図に示すように、従来は、大きな
段差が存在する下地121上にAl配線を形成する場合には
次のような問題があった。すなわち、この下地121上にA
l配線を形成するためには、全面にAl膜を形成した後、
このAl膜上にリソグラフィーによりレジストパターンを
形成し、このレジストパターンをマスクとしてAl膜をエ
ッチングする。しかし、上述のリソグラフィー工程にお
けるレジスト露光時に下地121の段差部で露光光線が矢
印で示すように反射され、いわゆるハレーションが生じ
る結果、レジストは露光不良となる。従って、このレジ
ストを現像することにより形成されるレジストパターン
は形状不良となる。この結果、第7図に示すように、こ
のレジストパターンをマスクとしてAl膜をエッチングす
ることにより形成されるAl配線122の形状も悪くなって
しまうという問題があった。しかし、この第3実施例に
よれば、Al配線27,28が形成される部分の近傍の下地表
面はPSG膜25の膜厚分だけ高くなっていることから、Al
配線27,28を形成するためのリソグラフィー工程におけ
るレジスト露光時に、下地表面の段差から斜め方向への
露光光線の反射は少なくなる。このため、ハレーション
が起こりにくくなるので、結果として形状不良を生じる
ことなくAl配線27,28を形成することができる。
以上、本考案の実施例につき具体的に説明したが、本
考案は、上述の実施例に限定されるものではなく、本考
案の技術的思想に基づく各種の変形が可能である。
例えば、上述の第1実施例においては、ダミーAlパタ
ーン3の形状を四角形としているが、このダミーAlパタ
ーン3は例えば円形などの四角形以外の形状とすること
も可能である。また、上述の第3実施例におけるAsSG膜
24やPSG膜25の代わりに他の種類の絶縁膜を用いること
も可能である。
〔考案の効果〕
本考案は、以上述べたように構成されているので、次
のような効果がある。アルミニウム配線に近接してアル
ミニウム配線のコンタクト部におけるアルミニウム配線
の幅と同程度の大きさを有する複数のダミーアルミニウ
ムパターンが形成されており、コンタクト部におけるア
ルミニウム配線の幅はコンタクト部以外の部分における
アルミニウム配線の幅よりも大きいので、樹脂による応
力によりアルミニウム配線がスライドしたり、保護用の
絶縁膜にクラックが生じたりするのを防止することがで
きる。
また、半導体チップのコーナー部の近傍に半導体チッ
プの辺に対して傾斜した方向に複数のパッドが形成さ
れ、かつ、コーナー部に半導体チップの辺に対して傾斜
した方向に延びる複数のライン状のダミーアルミニウム
パターンが互いにほぼ平行に形成されているので、樹脂
による応力によりアルミニウム配線がスライドしたり、
保護用の絶縁膜にクラックが生じたりするのを防止する
ことができる。
また、アルミニウム配線間にアルミニウム配線の高さ
方向の途中までアルミニウム配線のコンタクトホールが
形成される層間絶縁膜とは異なる第2の絶縁膜が埋め込
まれているので、樹脂による応力によりアルミニウム配
線がスライドしたり、保護用の第1の絶縁膜にクラック
が生じたりするのを防止することができる。
【図面の簡単な説明】
第1図は本考案の第1実施例による半導体装置を示す斜
視図、第2図はダミーAlパターンの大きさ及び間隔を説
明するための平面図、第3図は本考案の第2実施例によ
る半導体装置を示す平面図、第4図A〜第4図Fは本考
案の第3実施例による半導体装置の製造方法を工程順に
説明するための断面図、第5図は従来の半導体チップ上
のパッドの配置を示す平面図、第6図及び第7図はそれ
ぞれ従来技術の問題点を説明するための断面図である。 図面における主要な符号の説明 1,11:半導体チップ、2,27,28:Al配線、3,13:ダミーAlパ
ターン、12:パッド、21:半導体基板、25:PSG膜、29:保
護用の絶縁膜。

Claims (3)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】半導体チップと、上記半導体チップ上に形
    成されたアルミニウム配線と、上記アルミニウム配線を
    覆うように形成された保護用の絶縁膜と、上記絶縁膜上
    に形成された封止用の樹脂膜とを具備する半導体装置に
    おいて、 上記アルミニウム配線に近接して上記アルミニウム配線
    のコンタクト部における上記アルミニウム配線の幅と同
    程度の大きさを有する複数のダミーアルミニウムパター
    ンが形成されており、上記コンタクト部における上記ア
    ルミニウム配線の幅は上記コンタクト部以外の部分にお
    ける上記アルミニウム配線の幅よりも大きいことを特徴
    とする半導体装置。
  2. 【請求項2】半導体チップと、上記半導体チップ上に形
    成されたアルミニウム配線と、上記アルミニウム配線を
    覆うように形成された保護用の絶縁膜と、上記絶縁膜上
    に形成された封止用の樹脂膜とを具備する半導体装置に
    おいて、 上記半導体チップのコーナー部の近傍に上記半導体チッ
    プの辺に対して傾斜した方向に複数のパッドが形成さ
    れ、かつ、上記コーナー部に上記半導体チップの上記辺
    に対して傾斜した方向に延びる複数のライン状のダミー
    アルミニウムパターンが互いにほぼ平行に形成されてい
    ることを特徴とする半導体装置。
  3. 【請求項3】半導体チップと、上記半導体チップ上に形
    成されたアルミニウム配線と、上記アルミニウム配線を
    覆うように形成された保護用の第1の絶縁膜と、上記第
    1の絶縁膜上に形成された封止用の樹脂膜とを具備する
    半導体装置において、 上記アルミニウム配線間に上記アルミニウム配線の高さ
    方向の途中まで上記アルミニウム配線のコンタクトホー
    ルが形成される層間絶縁膜とは異なる第2の絶縁膜が埋
    め込まれていることを特徴とする半導体装置。
JP1989133592U 1989-11-17 1989-11-17 半導体装置 Expired - Lifetime JP2541028Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989133592U JP2541028Y2 (ja) 1989-11-17 1989-11-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989133592U JP2541028Y2 (ja) 1989-11-17 1989-11-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH0371630U JPH0371630U (ja) 1991-07-19
JP2541028Y2 true JP2541028Y2 (ja) 1997-07-09

Family

ID=31680992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989133592U Expired - Lifetime JP2541028Y2 (ja) 1989-11-17 1989-11-17 半導体装置

Country Status (1)

Country Link
JP (1) JP2541028Y2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108815A (ja) * 2000-09-27 2002-04-12 Obic Business Consultants Ltd 入力ガイダンス機能付業務制御システム並びにその制御プログラムを記録したパッケージ記録媒体
JP2002133059A (ja) * 2000-10-18 2002-05-10 Obic Business Consultants Ltd インターネットを介する仕訳伝票書込制御システム並びにその制御プログラムを記録した記録媒体
JP2002133058A (ja) * 2000-10-18 2002-05-10 Obic Business Consultants Ltd インターネットを介する合計残高・資金収支集計出力制御システム並びにその制御プログラムを記録した記録媒体
JP4907775B2 (ja) * 2001-03-14 2012-04-04 富士通株式会社 分析装置及びプログラム及び分析方法
JP4966487B2 (ja) * 2004-09-29 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2006179542A (ja) * 2004-12-21 2006-07-06 Renesas Technology Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59163841A (ja) * 1983-03-08 1984-09-14 Toshiba Corp 樹脂封止型半導体装置
JPH067549B2 (ja) * 1983-07-19 1994-01-26 株式会社東芝 半導体装置
JPS62193263A (ja) * 1986-02-20 1987-08-25 Fujitsu Ltd 樹脂封止型半導体装置
JPS6325951A (ja) * 1986-07-17 1988-02-03 Nec Corp 半導体装置
JPS6376348A (ja) * 1986-09-18 1988-04-06 Oki Electric Ind Co Ltd 半導体集積回路装置
JPS63244859A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 半導体装置およびその製造方法
JPH0249429A (ja) * 1988-08-10 1990-02-19 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPH0371630U (ja) 1991-07-19

Similar Documents

Publication Publication Date Title
US5308682A (en) Alignment check pattern for multi-level interconnection
JP5426130B2 (ja) ストレージノードを有する半導体装置及びその形成方法
KR100735526B1 (ko) 와이어 본딩 신뢰성이 향상된 반도체 소자, 이의 제조에사용되는 레티클, 및 그 제조 방법
JP2541028Y2 (ja) 半導体装置
JP3016776B1 (ja) アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法
JP2004134594A (ja) 半導体装置およびその製造方法
KR100577308B1 (ko) 반도체 소자 및 그의 제조 방법
JP2007049067A (ja) 半導体ウェハおよびレチクル
US7535112B2 (en) Semiconductor constructions comprising multi-level patterns of radiation-imageable material
US6687973B2 (en) Optimized metal fuse process
JPH0677315A (ja) 半導体装置
JP3243913B2 (ja) 半導体装置のダミーパッド構造
JP3004313B2 (ja) 半導体装置の製造方法
JP2001326241A (ja) ボンディングパッド及び半導体チップ
JPH1022236A (ja) 半導体装置およびその製造方法
JP2975871B2 (ja) 合わせマークの位置ずれ検査方法
JPH11121265A (ja) 薄膜磁気素子の製造方法
JPH06132289A (ja) 半導体装置
JP3017179B1 (ja) 半導体集積回路装置及びその製造方法並びにマスク
JPH03185750A (ja) 半導体装置
KR0155837B1 (ko) 반도체 장치의 패드 및 그 제조방법
KR100267775B1 (ko) 반도체소자의 제조방법
JP2002299203A (ja) 半導体装置の製造方法
JPH0372653A (ja) 半導体装置
JP2762500B2 (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term