TWI295505B - Ferroelectric memory device with merged-top-plate structure and method for fabricating the same - Google Patents

Description

1295505 玖、發明說明： 1 · MJiJg屬之技術領域 本發明係有關一種半導體裝置，且更特別的是有關〜種 具有拚合頂板（MTP)結構之鐵電記憶體裝置及其製造方法。 2 ·先前技術 具有拚合頂板（MTP)結構之鐵電型隨機存取記憶體（FeRAM) 裝置需要落在一由貴金屬製成的電極與儲存節點接點（SNC) 栓塞之間的膠層，且一般而言，係將諸如鋁之類的金屬氧 化物層用作膠層。 因此，吾人需要一膠層開放式遮罩以及一蝕刻程序，以 便使該SNC栓塞和一儲存電容器的下邊電極連接在一起。 特別是，於該蝕刻程序中使用溼飩刻法，以便防止該下邊 電極的障壁特徵肇因於一內夾絕緣層的過蝕刻現象而降解。 第1圖係用以顯示一種具有MTP結構之習知FeRAM裝 置的截面圖示。 如圖所示，係於其內設置有一電晶體及一位元線（未標示） 的半導體基板1 1上形成一第一內夾絕緣層1 2 A。然後，藉 由通過該第一內夾絕緣層1 2 A，使包含鎢栓塞1 3及障壁金 屬14的SNC栓塞連接於該半導體基板1 1上。於該第一內 夾絕緣層12A上形成一連接於該SNC栓塞13和14上的堆 疊型下邊電極1 5，且於落在該堆疊型下邊電極1 5之預定 部分下方的第一內夾絕緣層1 2 A上形成一膠層1 6。同時， 該堆疊型下邊電極1 5係圍繞有第二內夾絕緣層1 2 B。此中 ，該膠層1 6會打開該SN C栓塞的上邊部分，以便使該堆 1295505 疊型下邊電極15透過該障壁金屬14與該SNC栓塞形成電 氣連接，且該第二內夾絕緣層1 2B具有實際上和該堆疊型 下邊電極15之表面完全相同的平面位準。 同時，係於該第二內夾絕緣層1 2 B的上表面以及該堆疊 型下邊電極15的上表面上方形成一鐵電層17。之後，於 該鐵電層1 7上朝該堆疊型下邊電極1 5之相反方向的一面 上形成一上邊電極18，以便形成一個電容器。一第三內夾 絕緣層1 2C會塗覆住該鐵電層1 7的上邊部分以及該第二內 夾絕緣層1 2B的預定部分。一金屬線1 9和該上邊電極1 8 係透過在蝕刻該第三內夾絕緣層1 2C之後所形成的接觸孔 而相互連接。 不過，吾人也需要一遮罩以及一蝕刻程序以完成具有 MTP結構之FeR AM裝置的形成作業。由於其單元尺寸會肇 因於膠層打開遮罩程序的對齊邊界，以及溼蝕刻程序中所 伴隨的橫向蝕刻作用而受到限制故其於高度積體化上也存 在有極限。此外，以該堆疊型下邊電極1 5的障壁層當作有 一層直接連接於該第一內夾絕緣層1 2 A上之堆疊型下邊電 極1 5的最底部一層，而造成微弱的黏著性。通常，該堆疊 型下邊電極1 5的障壁層使用的是銥元素。因爲其微弱的黏 著性，故會在該障壁層與第一內夾絕緣層1 2 A之間發生界 面擴散現象’而進一步造成該障壁金屬1 4出現不必要的氧 化作用。 3 .發明內容 因此，本發明的目的在於提供一種鐵電記憶體裝置，能 - 6- 1295505 夠簡化因添加了膠層及遮罩澱積程序以及鈾刻程序而造成 的複雜程序，以及此鐵電記憶體裝置的製造方法。 本發明的另一目的在於提供一種鐵電記憶體裝置，能夠 增加下邊電極與內夾絕緣層之間的黏著性，以及此鐵電記 憶體裝置的製造方法。 本發明的又一目的在於提供一種鐵電記憶體裝置，能夠 防止用以建造儲存節點接點栓塞之障壁金屬發生氧化作用 ，以及此鐵電記憶體裝置的製造方法。 根據本發明某一槪念所提供的一種鐵電記憶體裝置，包 β 含：一半導體基板，係於其內設置有一電晶體及一位元線 ;一第一內夾絕緣層，係形成於該半導體基板上；一儲存 節點接點，係藉由通過該第一內夾絕緣層而連接於該電晶 體的元件上；一障壁層，係同時與該儲存節點接點及第一 內夾絕緣層接觸；一下邊電極，係含有一用以隔離該第一 內夾絕緣層的空間且係形成於該障壁層上；一膠層，係形 成於該第一內夾絕緣層上且在塡充該空間時包圍該下邊電 極的各橫向側邊；一第二內夾絕緣層，係用以露出該下邊 ® 電極的表面且包圍該膠層；一鐵電層，係形成於包含該第 二內夾絕緣層的膠層上；以及一上邊電極，係形成於該鐵 電層上。 根據本發明另一槪念所提供的一種用於製造鐵電記憶體 裝置的方法，包含下列步驟：形成一儲存節點接點，藉由 通過形成於一半導體基板上的第一內夾絕緣層而接觸該半 導體基板；形成一由連接於該儲存節點接點及一下邊電極 1295505 上之障壁層構成的堆疊圖案；藉由選擇性地移除該障壁層 的橫向側邊，以形成一落在該下邊電極與第一內夾絕緣層 之間的空間；同時形成一膠層使之會在塡充該空間時包圍 該下邊電極的各橫向側邊；形成一第二內夾絕緣層以便在 橫向包圍該膠層時露出該下邊電極的表面；於包含該下邊 電極的第二內夾絕緣層上形成一鐵電層；以及於該鐵電層 上形成一上邊電極。 4 .實施方式 第2圖係用以顯示一種根據本發明第一實施例之FeR A Μ 裝置的截面圖示。 如圖所示’一種根據本發明第一實施例的FeRAM裝置包 含：一半導體基板2 1，係於其內設置有由電晶體構成的元 件；一第一內夾絕緣層2 2，係形成於該半導體基板2 1上 ;一鎢栓塞2 3，係藉由通過該第一內夾絕緣層2 2而連接 於該半導體基板2 1之電晶體的源極/汲極區域上；一第一 障壁金屬24A和第二障壁金屬mb，係形成於該鎢栓塞23 上而同時與該鎢栓塞2 3及第一內夾絕緣層2 2接觸；一下 邊電極2 5，係含有一用以使該第一內夾絕緣層2 2與下邊 電極25隔離開的空間且係形成於該第一障壁金屬24A和第 二障壁金屬24B上；一膠層27，係形成於該第一內夾絕緣 層22上且在塡充落在該下邊電極25與該第一內夾絕緣層 2 2之間的空間時包圍該下邊電極2 5的各橫向側邊；一第 二內夾絕緣層2 8，係用以露出該下邊電極2 5的表面且包 圍該膠層27 ; —鐵電層29，係形成於該下邊電極25、膠 _8 - 1295505 層2 7和第二內夾絕緣層2 8上；以及一上邊電極3 0，係形 成於該鐵電層2 9上。同時，第三內夾絕緣層3 1會覆蓋住 該鐵電層2 9的露出上邊部位以及該上邊電極3 0，而金屬 線3 2係透過藉由蝕刻該第三內夾絕緣層3 1所形成的接觸 孔連接於該上邊電極3 0上。 更詳細地說，該鎢栓塞2 3的高度係不同於該第一內夾絕 緣層2 2表面的高度。該障壁金屬係包含該第一障壁金屬 24A和第二障壁金屬24B。將該第一障壁金屬24A塡充到 由上述高度差異形成的部分內，因此使之具有實際上和該 β 第一內夾絕緣層2 2之表面相同的平面位準。該第二障壁金 屬24Β因係形成於該第一障壁金屬24Α和該第二內夾絕緣 層22之預定表面區域上方，而與該第一內夾絕緣層22接 觸。 該膠層2 7形成於上述結構之每一個對應元件上的每一 個部分都具有相同的厚度。也就是說’用以塡充落在該下 邊電極2 5與該第一內夾絕緣層2 2間之空間的膠層2 7厚度 、包圍該下邊電極25的膠層27厚度以及形成於該第一內 夾絕緣層2 2上的膠層2 7厚度相互間是完全相同的。 同時，爲該下邊電極25、膠層27及第二內夾絕緣層28 施行平坦化使之具有實際上與該下邊電極2 5相同的表面 位準，並於這種結構上形成該鐵電層2 9 ° 第2圖中，該第一障壁金屬24Α和第二障壁金屬24Β使 用的是選自由氮化鈦、氮化鈦鋁、氮化鉅、氮化鉬鋁、氮 化鈦矽、氮化鉅矽、氮化釕鈦、氮化釕鉅、氮化鉻鈦、氮 -9- 1295505 化鉻鉬、氮化銥鈦及氮化銥鉅構成之族群中的任意一種材 料或是含有至少兩種上述材料的堆疊金屬。 該膠層2 7使用的是選自由三氧化二鋁、二氧化鍩、二氧 化飴、三氧化二鉍、五氧化二鉬、二氧化鈦及氮化矽構成 之族群中的任意一種或更多種材料。 該下邊電極2 5使用的是選自由鈾層、銥層、二氧化銥層 、釕層、二氧化釕層、銶層、铑層或是上述各層之組合層 構成之族群中的任意一種材料層。例如，該組合層可由鉑/ 二氧化銥/銥層構成的堆疊層，其中係以最底層亦即銥層當 作該下邊電極2 5的障壁層。 除此之外，該鐵電層2 9係藉由使用選自由習知的鉬酸緦 鉍（SBT)、鉬酸鉛銷（PZT)及鉅酸鉍鑭（BLT)構成之族群或是 由添加有雜質或是已改變其組成比例之SBT、PZT、SBTN 及BLT構成之族群中的任意一種材料而形成的。 此外，該上邊電極3 0可由和該下邊電極2 5相同的材料 製成。 其中，吾人也能夠形成一多晶矽栓塞以取代該鎢栓塞2 3。 第3 A到3 E圖係用以顯示一種用於製造根據本發明第一 實施例之FeR A Μ裝置之方法的截面圖示。 參照第3 Α圖’係於其內設置有一電晶體及一位元線（未 標示）的半導體基板2 1上澱積一第一內夾絕緣層2 2，然後 藉由通過該第一內夾絕緣層22形成會局部露出部分半導 體基板2 1的儲存節點接點孔（未標示）。 接下來，於包含該儲存節點接點孔的第一內夾絕緣層2 2 1295505 上澱積一鎢層，並對該鎢層執行下凹回蝕程序以形成一局 部塡充部分儲存節點接點孔的鎢栓塞23。 然後，於該第一內夾絕緣層22和鎢栓塞23上澱積該第 一障壁金屬24A，並使用化學機械拋光（CMP)程序使該第一 障壁金屬24A保留在該儲存節點接點孔的剩餘部分內。也 就是說’移除g亥第一內夾絕緣層2 2上所形成的第一障壁金 屬24A並施行平坦化，使之具有與該第一內夾絕緣層22 表面相同的表面位準。 之後，於該第一內夾絕緣層22和第一障壁金屬24A上澱 積第二障壁金屬24B，之後在該第二障壁金屬24B上形成 一用以形成該下邊電極2 5的導電層。 此中，該第一障壁金屬24A和第二障壁金屬24B可以選 自由氮化鈦、氮化鈦鋁、氮化鉅、氮化鉬鋁、氮化鈦矽、 氮化鉬砂、氮化釘鈦、氮化釘鉬、氮化鉻鈦、氮化鉻鉅、 氮化銥鈦及氮化銥鉅構成之族群中的任意一種材料或是含 有至少兩種上述材料的堆疊金屬製成的。用以形成該下邊 電極25的導電層係藉由使用化學氣相澱積（CVD)程序、物 理氣相澱積（PVD)程序、原子層澱積（ALD)程序及電漿強化 型原子層澱積（PEALD)程序中的一種程序澱積成的。特別 是，這種導電層使用的是選自由鉑層、銥層、二氧化銥層 、釕層、二氧化釕層、銶層、铑層或是上述各層之複雜組 合層構成之族群中的任意一種材料層。此時，該複雜組合 層可由鉑/二氧化銥及釕層構成的堆疊層，其中係以最底層 亦即銥層當作該下邊電極2 5的障壁層。 1295505 隨後，於上述導電層上形成一下邊電極遮罩26。藉由使 用該下邊電極遮罩2 6當作触刻遮罩依序對該導電層及第 二障壁金屬24B進行蝕刻。透過這種蝕刻程序形成該下邊 電極2 5，並保留落在該下邊電極2 5與鎢栓塞2 3之間的第 一障壁金屬24A和第二障壁金屬24B。同時，使該第二障 壁金屬24B落在該下邊電極25與第一內夾絕緣層22之間。 參照第3B圖，移除該下邊電極遮罩26並透過使用一種 可選擇性地蝕刻該第二障壁金屬24B的溶液對該第二障壁 金屬24B施行溼蝕刻程序。此時，將對該第二障壁金屬24 B ® 施行淫鈾刻程序設定成從該下邊電極2 5的端點部分沿著 向內方向執行橫向蝕刻作業。管制該溶液的濃度及蝕刻時 間以控制其橫向蝕刻距離。例如，可透過溼蝕刻選擇性地 分解該第二障壁金屬24B的溶液指的是選自由硫酸、硝酸 及磷酸或是藉由將雙氧水或氨水加到上述選擇溶液所得到 溶液構成之族群中至少一種以上的溶液。同時，當選擇性 地分解該第二障壁金屬2 4 B時係控制該蝕刻溶液的濃度以 便沿著水平方向控制其蝕刻寬度。 1 在依上述方式爲該第二障壁金屬24B執溼蝕刻程序之後 ，可在該第二障壁金屬24B與第一內夾絕緣層22之間形成 一空間「X」。 其中，可在澱積該第二障壁金屬24B之後透過一回蝕程 序或是化學機械拋光程序藉由控制該第二障壁金屬24 B的 表面厚度而形成該空間「X」的寬度。 參照第3 C圖，係於包含該下邊電極2 5的上述整個結構 -12- 1295505 上澱積該膠層27。 此時，係在爲該空間「X」設置有充分塡料下透過使用具 有良好階梯覆蓋率的澱積技術澱積該膠層2 7。例如，可將 原子層澱積（ALD)技術、化學氣相澱積（CVD)技術及電漿強 化型原子層澱積（P E A L D)用於該膠層2 7的澱積作業。該膠 層2 7使用的也是選自由三氧化二鋁、二氧化鉻、二氧化給 、三氧化二鉍、五氧化二鉅、二氧化鈦及氮化矽構成之族 群中的任意一種或更多種材料。 假如係依上述方式澱積該膠層2 7，則無法使該下邊電極 β 2 5直接接觸該第一內夾絕緣層2 2，且因此肇因於因爲該膠 層2 7的開放部分而產生了出現高度差異的問題。 參照第3 D圖，係於包含該膠層2 7的上述整個結構上澱 積該第二內夾絕緣層28,並使用一 CMP程序或是回蝕程序 直到露出該下邊電極2 5的表面爲止，以便達成平坦化作用 。也就是說，使該第二內夾絕緣層2 8及膠層2 7突然接受 CMP程序作用，或是先爲該第二內夾絕緣層28進行CMP 程序接著執行回蝕程序，以露出來自先前C Μ Ρ程序的膠層 ® 27直到露出該下邊電極25的表面爲止。 如上所述，在施行CMP程序或是回蝕程序之後移除該下 邊電極25上的膠層27，造成露出了該下邊電極25的表面 。該膠層2 7和第二內夾絕緣層2 8會在平坦化作業之後包 圍該下邊電極2 5，以致形成於每一個鄰近單元上的下邊電 極2 5會相互隔離開。同時，該膠層2 7會扮演著該下邊電 極2 5與第二內夾絕緣層2 8之間黏著層的角色。 1295505 參照第3 E圖，於上述包含該下邊電極2 5的整個結構上 形成鐵電層29，其中露出其表面並製作成圖案以便只在整 個單元區域上保留該鐵電層29。然後，於該鐵電層29上 澱積一用以形成上邊電極3 0的導電層。此中，係透過選自 CVD技術' ALD技術、金屬有機澱積（MOD)技術及旋塗技 術中的任意一種技術澱積成的，且通常使用的是選自由鉬 酸緦鉍（SBT)、鉬酸鉛锆（PZT)及鉅酸鉍鑭（BLT)構成之族群 或是由添加有雜質或是已改變其組成比例之SBT、PZT、 SB TN及BLT構成之族群中的任意一種材料而形成的。 在形成該鐵電層2 9之後，在進行習知的熱處理法下使該 鐵電層2 9結晶化。於上述包含該埋藏式下邊電極2 5的結 構上形成鐵電層2 9，並在形成該上邊電極3 0之前使之平 坦化，以便伴隨著後續處理很容易地達成平坦化的結構。 可由該下邊電極25的材料形成該上邊電極30的導電層。 接下來，將上述導電層製作成圖案以形成該上邊電極30 ，並於上述包含該上邊電極3 0的整個結構上澱積第三內夾 絕緣層3 1之後再使之平坦化。然後，蝕刻該第三內夾絕緣 層3 1以形成一可局部露出部分上邊電極3 0的接觸孔，隨 後形成一可透過該接觸孔連接於該上邊電極3 0的金屬導 線3 2，因此完成了具有Μ T P結構之F e R A Μ裝置的形成作 業。 第4圖係用以顯示一種根據本發明第二實施例之f e R A Μ 裝置的截面圖示。 參照第4圖，一種根據本發明第二實施例的FeRAM裝置 1295505 係包含··一半導體基板4 1，係於其內設置有由電晶體構成 的兀件，一第一內夾絕緣層4 2，係形成於該半導體基板$ 1 上；一鎢栓塞4 3，係藉由通過該第一內夾絕緣層4 2而連 接於該半導體基板4 1之電晶體的源極/汲極區域上；一障 壁金屬4 4，係形成於該鎢栓塞4 3上而同時與該鎢栓塞4 3 及弟一內夾絕緣層42接觸；一下邊電極45，係含有一用 以使該第一內夾絕緣層4 2與下邊電極4 5隔離開的空間且 係形成於該障壁金屬4 4上；一膠層4 7，係形成於該第一 內夾絕緣層42上且在塡充落在該下邊電極45與該第一內 · 夾絕緣層42之間的空間時包圍該下邊電極4 5的各橫向側 邊；一第二內夾絕緣層4 8，係用以露出該下邊電極4 5的 表面且包圍該膠層47; —鐵電層49，係形成於該下邊電極 45、膠層47和第二內夾絕緣層48上；以及一上邊電極40 ，係形成於該鐵電層4 9上。 同時，第三內夾絕緣層5 1會覆蓋住該鐵電層5 9的露出 上邊部位以及該上邊電極3 0，而金屬導線5 2係透過藉由 0 蝕刻該第三內夾絕緣層5 1所形成的接觸孔連接於該上邊 電極5 0上。 更詳細地說，該鎢栓塞4 3具有實際上與該第一內夾絕緣 層42相同的表面位準，而該障壁金屬44係依單層形式形 式於該鎢栓塞4 3上。 該膠層4 7形成於上述結構之每一個對應元件上的每一 個部分都具有相同的厚度。也就是說’用以塡充落在該第 一內夾絕緣層4 2與下邊電極4 5間之空間的膠層2 7厚度、 1295505 、包圍該下邊電極4 5的膠層4 7厚度以及形成於該第一內 夾絕緣層4 2上的膠層4 7厚度相互間是完全相同的。 同時，爲該下邊電極4 5、膠層4 7及第二內夾絕緣層4 8 施行平坦化使之具有實際上與該下邊電極4 5相同的表面 位準，並於這種結構上形成該鐵電層49。 第4圖中，該障壁金屬44使用的是選自由氮化鈦、氮化 鈦鋁、氮化鉅、氮化鉬鋁、氮化鈦矽、氮化鉅矽、氮化釕 鈦、氮化釕鉅、氮化鉻鈦、氮化鉻鉅、氮化銥鈦及氮化銥 鉅構成之族群中的任意一種材料或是含有至少兩種上述材 料的堆疊金屬。 該膠層47使用的是選自由三氧化二鋁、二氧化鉻、二氧 化飴、三氧化二鉍、五氧化二鉬、二氧化鈦及氮化矽構成 之族群中的任意一種或更多種材料。 該下邊電極4 5使用的是選自由鉑層、銥層、二氧化銥層 、釕層、二氧化釕層、銶層、铑層或是上述各層之組合層 構成之族群中的任意一種材料層。例如，該組合層可由鉑/ 二氧化銥/銥層構成的堆疊層，其中係以最底層亦即銥層當 作該下邊電極4 5的障壁層。 除此之外，該鐵電層4 9係藉由使用選自由習知的鉬酸緦 鉍（SBT)、鉅酸鉛鉻（PZT)及鉅酸鉍鑭（BLT)構成之族群或是 由添加有雜質或是已改變其組成比例之SBT、PZT、SBTN 及B L T構成之族群中的任意一種材料而形成的。 此外，該上邊電極5 0可由和該下邊電極4 5相同的材料 製成。 -16- 1295505 其中，吾人也能夠形成一多晶矽栓塞以取代該鎢栓塞4 3。 第5 A到5 E圖係用以顯示一種用於製造根據本發明第二 實施例之FeR AM裝置之方法的截面圖示。 參照第5 A圖，係於其內設置有一電晶體及一位元線（未 標示）的半導體基板41上澱積一第一內夾絕緣層42，然後 藉由通過該第一內夾絕緣層42形成會局部露出部分半導 體基板4 1的儲存節點接點孔（未標示）。 接下來，於包含該儲存節點接點孔的第一內夾絕緣層42 上源積一鎢層，並對該鎢層執行C Μ P程序或回蝕程序以使 該鎢栓塞4 3下凹以便形成一完全埋入該儲存節點接點孔 內的鎢栓塞43。此時不像本發明第一實施例，係利用CMP 程序使該鎢栓塞4 3完全埋入該儲存節點接點孔內。在使用 回蝕程序的例子裡，吾人能夠藉由控制其蝕刻時間而排除 該鎢栓塞4 3與第一內夾絕緣層4 2之間的高度差異。也就 是說，可使它們具有實際上相同的表面位準。 然後，於該第一內夾絕緣層4 2和鎢栓塞4 3上澱積該障 壁金屬44，並於該障壁金屬44上形成用於該下邊電極45 的導電層。 此中，該障壁金屬44可能係以選自由氮化鈦、氮化鈦鋁 、氮化鉅、氮化鉅鋁、氮化鈦矽、氮化鉬矽、氮化釕鈦、 氮化釕鉅、氮化鉻鈦、氮化鉻鉅、氮化銥鈦及氮化銥鉅構 成之族群中的任意一種材料或是含有至少兩種上述材料的 堆疊金屬製成的。用以形成該下邊電極2 5的導電層係藉由 使用化學氣相澱積（C V D )程序、物理氣相澱積（p V D )程序、 -17 - 1295505 原子層澱積（ALD)程序及電漿強化型原子層澱積（PEALD) 程序中的一種程序澱積成的。特別是，這種導電層使用的 是選自由鉑層、銥層、二氧化銥層、釕層、二氧化釕層、 銶層、錢層或是上述各層之組合層構成之族群中的任意一 種材料層。此時，該組合層可由鉑/二氧化銥及釕層構成的 堆疊層，其中係以最底層亦即銥層當作該下邊電極4 5的障 壁層。 隨後，於上述導電層上形成一下邊電極遮罩46。藉由使 用該下邊電極遮罩4 6當作蝕刻遮罩依序對該導電層及障 壁金屬44進行蝕刻。透過這種蝕刻程序形成該下邊電極 45，並保留落在該下邊電極45與鎢栓塞43之間的障壁金 屬44，且同時使該障壁金屬44落在該下邊電極45與第一 內夾絕緣層4 2之間。 參照第5B圖，移除該下邊電極遮罩46並透過使用一種 可選擇性地蝕刻該障壁金屬44的溶液對該障壁金屬44施 行溼蝕刻程序。 此時，將對該障壁金屬4 4施行溼鈾刻程序設定成從該下 邊電極45的端點部分沿著向內方向執行橫向蝕刻作業。管 制該溶液的濃度及蝕刻時間以控制其橫向蝕刻距離。例如 ，可透過溼蝕刻選擇性地分解該障壁金屬44的溶液指的是 選自由硫酸、硝酸及磷酸或是藉由將雙氧水或氨水加到上 述選擇溶液所得到溶液構成之族群中至少一種以上的溶液 。同時，當選擇性地分解該障壁金屬4 4時係控制該蝕刻溶 液的濃度以便沿著水平方向控制其蝕刻寬度。 -18- 1295505 在依上述方式爲該障壁金屬4 4執溼蝕刻程序之後，可在 該障壁金屬44與第一內夾絕緣層22之間形成一空間「X」 。其中，可在澱積該障壁金屬44之後透過一回蝕程序或是 化學機械拋光程序藉由控制該障壁金屬4 4的表面厚度而 形成該空間^ X」的寬度。 參照第5 C圖，係於包含該下邊電極4 5的上述整個結構 上澱積該膠層47。 此時，係在爲該空間「X」設置有充分塡料下透過使用具 有良好階梯覆蓋率的澱積技術澱積該膠層47。例如，可將 原子層澱積（ALD)技術、化學氣相澱積（CVD)技術及電漿強 化型原子層澱積（PEALD)用於該膠層47的澱積作業。該膠 層47使用的也是選自由三氧化二鋁、二氧化锆、二氧化給 、三氧化二鉍、五氧化二鉅、二氧化鈦及氮化矽構成之族 群中的任意一種或更多種材料。 假如係依上述方式澱積該膠層47，則無法使該下邊電極 4 5直接接觸該第一內夾絕緣層42，且因此肇因於因爲該膠 層47的開放部分而產生了出現高度差異的問題。 參照第5 D圖，係於包含該膠層4 7的上述整個結構上澱 積該第二內夾絕緣層48,並使用一 CMP程序或是回蝕程序 直到露出該下邊電極45的表面爲止，以便達成平坦化作用 。也就是說，使該第二內夾絕緣層4 8及膠層4 7突然接受 CMP程序作用，或是先爲該第二內夾絕緣層48進行CMP 程序接著執行回飩程序以露出來自先前CMP程序的膠層 4 7直到露出該下邊電極4 5的表面爲止。 -19- 1295505 如上所述，在施行CMP程序或是回蝕程序之後移除該下 邊電極4 5上的膠層4 7，造成露出了該下邊電極4 5的表面 。該膠層4 7和第二內夾絕緣層4 8會在平坦化作業之後包 圍該下邊電極4 5，以致形成於每一個鄰近單元上的下邊電 極4 5會相互隔離開。 同時，該膠層47會扮演著該下邊電極45與第二內夾絕 緣層4 8之間黏著層的角色。 參照第5 E圖，於上述包含該下邊電極4 5的整個結構上 形成鐵電層49，其中露出其表面並製作成圖案以便只在整 個單元區域上保留該鐵電層49。然後，於該鐵電層49上 澱積一用以形成上邊電極5 0的導電層。此中，係透過選自 CVD技術、ALD技術、金屬有機澱積（MOD)技術及旋塗技 術中的任意一種技術澱積成的，且通常使用的是選自由鉬 酸緦鉍（SBT)、鉅酸鉛銷（PZT)及鉬酸鉍鑭（BLT)構成之族群 或是由添加有雜質或是已改變其組成比例之S B T、P ZT ' SB TN及BLT構成之族群中的任意一種材料而形成的。 在形成該導電層49之後，在進行習知的熱處理法下使該 鐵電層4 9結晶化。於上述包含該埋藏下邊電極4 5的結構 上形成鐵電層4 9並在形成該上邊電極4 0之前使之平坦化 ’以便伴隨著後續處理很容易地達成平坦化的結構。 可由該下邊電極4 5的材料形成該上邊電極5 0的導電層。 接下來’將上述導電層製作成圖案以形成該上邊電極5 0 ’並於上述包含該上邊電極5 〇的整個結構上澱積第三內夾 絕緣層5 1之後再使之平坦化。然後，蝕刻該第三內夾絕緣 -20- 1295505 jf 5 1以形成一可局部露出部分上邊電極5 0的接觸孔，隨 後形成一可透過該接觸孔連接於該上邊電極5 0上的金屬 礬線52，因此完成了具有ΜΤΡ結構之FeRAM裝置的形成 作業。 藉由遵循本發明的較佳實施例，吾人能夠藉由省略諸如 用於膠層的遮罩和蝕刻程序以及用於障壁金屬的CMP程序 之類額外程序而達成簡化程序的目的。因爲這種簡化程序 的結果，吾人能夠進一步在產量及降低製造成本上獲致改 良。 同時，可肇因於省略了膠層打開程序而排除了下邊電極 與膠層之間的高度差異而提供改良所製造裝置之品質的/效 應。 由於移除了用以在下邊電極與內夾絕緣層之間設置接1占 的部分，故強化了其黏著力可進一步造成減少很差的位元1 品質。 此外，可在將下邊電極製作成圖案之後藉由澱積該膠層 φ 而自動地在該下邊電極與內夾絕緣層之間形成一界面擴散 障壁層。因此’吾人能夠防止P早壁金屬發生氧化作用’因 而改良了裝置的電氣特徵。 雖則已針對各較佳實施例說明了本發明，對熟悉習用技 術的人而言很淸楚的是，可在不偏離本發明所附申請專利 範圍之架構下作各種改變和修正。 5 .圖式簡單說明 本發明的上述及其他目的、特性、及優點將因參照各附 1295505 圖對顯示用實施例的詳細說明而變得更明顯。 第1圖係用以顯示一種具有拼合頂板（MTP)結構之習知 鐵電型隨機存取記憶體（FeRAM)裝置的截面圖示。 第2圖係用以顯示一種根據本發明第一實施例之FeRAM 裝置的截面圖示。 第3 A到3 E圖係用以顯示一種用於製造根據本發明第一 實施例之FeR A Μ裝置之方法的截面圖示。

4圖係用以顯示一種根據本發明第二實施例之

FeRAM

裝置的截面圖示。 第5 A到5 E圖係用以顯不一種用於製造根據本發明 實施例之FeRAM裝置之方法的截面圖示。 主要部分之代表符號說明 11 半 導 體 基 板 1 2 A 第 一 內 夾 絕 緣 層 1 2B 第 二 內 夾 絕 緣 層 1 2C 第 二 內 夾 絕 緣 層 13 鎢 栓 塞 14 障 壁 金 屬 15 堆 疊 型 下 邊 電 極 16 膠 層 17 鐵 電 層 18 上 邊 電 極 19 金 屬 線 2 1 半 導 體 基 板 -22- 第一內夾絕緣層 鎢栓塞 第一障壁金屬 第二障壁金屬 下邊電極 下邊電極遮罩 膠層 第二內夾絕緣層 鐵電層 上邊電極 第三內夾絕緣層 金屬導線 半導體基板 第一內夾絕緣層 鎢栓塞 障壁金屬 下邊電極 下邊電極遮罩 膠層 第二內夾絕緣層 鐵電層 第三內夾絕緣層 金屬導線 -23-

Claims (1)

12955〇:纪年7月立2日修(更)正本 ,1 ' ...........................................________||_— ， 第92 1 27664號「具有拼合頂板結構之鐵電記憶體裝置及其~ 製造方法」專利案 (2007年7月修正） 拾、申請專利範圍： 1 · 一種鐵電記憶體裝置，包含： 一半導體基板，設置有一電晶體之複數元件； 一第一內夾絕緣層，係形成於該半導體基板上； 一儲存節點接點，係藉由通過該第一內夾絕緣層而連 接於該電晶體的複數元件； H 一障壁層’係同時與該儲存節點接點及第一內夾絕緣 層接觸； •-下邊電極’係含有一用以隔離該第一內夾絕緣層的 空間且係形成於該障壁層上； 一膠層’係形成於該第一內夾絕緣層上且在塡充該空 間時包圍該下邊電極的複數橫向側邊； 一第二內夾絕緣層，係用以露出該下邊電極的表面且 包圍該膠層； Φ 一鐵電層’係形成於包含該第二內夾絕緣層的膠層上 ;以及 一上邊電極，係形成於該鐵電層上。 2 ·如申請專利範圍第1項之鐵電記憶體裝置，其中該儲存 節點接點具有與該第一內夾絕緣層表面相同的平面位準 ’而該障壁金屬係依單層形式形成於該儲存節點接點上 1295505 3 ·如申請專利範圍第1項之鐵電記憶體裝置，其中該儲存 節點接點的高度與該第一內夾絕緣層的高度不同，且該 障壁層係包含：一第一障壁層，在被塡充以上述高度差 異形成的部分時具有和該第一內夾絕緣層之表面相同的 平面位準；以及一第二障壁層，其藉由形成於該第一障 壁層上而接觸至與該第一內夾絕緣層。 4 ·如申請專利範圍第1項之鐵電記憶體裝置，其中用以塡 充該空間的膠層厚度和包圍下邊電極之部分膠層的厚度 ，以及形成於該第一內夾絕緣層上的膠層厚度相同。 5 ·如申請專利範圍第1項之鐵電記憶體裝置，其中該膠層 是以選自由三氧化二鋁（Al2〇3)、二氧化錐（Zr02)、二氧 化給（Hf02)、三氧化二鉍（Bi2 03 )、五氧化二钽（Ga205)、 二氧化鈦（Ti02)及氮化矽構成之族群中的任何一種或更 多種材料所製成。 6 ·如申請專利範圍第1項之鐵電記憶體裝置，其中該儲存 節點接點係一鎢栓塞或是一多晶矽栓塞。 7 ·如申請專利範圍第1項之鐵電記憶體裝置，其中該下邊 電極具有比該障壁層寬的面積。 8 · —種用於製造鐵電記憶體裝置的方法，包含下列步驟： 形成一儲存節點接點，以藉由通過形成於一半導體基 板上的第一內夾絕緣層而接觸該半導體基板； 形成一由連接至該儲存節點接點及一下邊電極上之障 壁層的堆疊圖案， 藉由選擇性地移除該障壁層的複數側邊，以形成一在 -2- 1295505 該下邊電 同時形 數側邊； 形成一 下邊電極 於包含 ;以及 於該鐵 9.如申請專 法，其中 藉由蝕 半導體基 於含有 栓塞層； 透過對 部分儲存 於含有 一第二障 透過化 有與該第 1 0 ·如申請專 法，其中 於含有 障壁層； 極與第一內夾絕緣層之 成一膠層在塡充該空間 第二內夾絕緣層，在側 的表面； 該下邊電極的第二內夾 電層上形成一上邊電極 利範圍第8項之用於製 形成該儲存節點接點的 刻該第一內夾絕緣層以 板的儲存節點接點孔； 該儲存節點接點孔的第 該栓塞層執行下凹回鈾 節點接點孔的儲存節點 該儲存節點接點栓塞的 壁層；以及 學機械拋光製程平坦化 一內夾絕緣層相同的表 利範圍第9項之用於製 形成障壁層之堆疊圖案 該第二障壁層的第一內 間的空間； 時包圍該下邊電極的複 向包圍該膠層時露出該 絕緣層上形成一鐵電層 〇 造鐵電記憶體裝置的方 步驟包含下列步驟： 形成一可局部露出部分 一內夾絕緣層上沉積一 製程以形成一局部塡充 接點栓塞； 第一內夾絕緣層上沉積 該第二障壁層，藉此具 面位準。 造鐵電記憶體裝置的方 的步驟包含下列步驟： 夾絕緣層上沉積一第一 -3- 1295505 於該第二障壁層上形成用以形成該下邊電極的導電層； 於該導電層上形成用以定義該下邊電極的遮罩；以及 藉由使用該遮罩當作蝕刻遮罩飩刻該導電層及第二障 壁層以形成該第一障壁層和下邊電極的堆疊圖案。 11 .如申請專利範圍第1 〇項之用於製造鐵電記憶體裝置的 方法，其中在形成該導電層之前使該第一障壁層遭受回 蝕製程或化學機械拋光製程。 1 2 ·如申請專利範圍第8項之用於製造鐵電記憶體裝置的方 法，其中在該下邊電極與第一內夾絕緣層之間形成空間 的步驟，執行一種使用可選擇性地分解該第一障壁層之 溶液的溼式蝕刻製程。 1 3 .如申請專利範圍第1 2項之用於製造鐵電記憶體裝置的 方法，其中該蝕刻溶液使用選自由硫酸（H2S04)、硝酸 (hno3)及磷酸（Η3Ρ04)之族群中至少一種以上的溶液， 或是藉由將雙氧水（H202)或氫氧化銨（NH4OH)加到上述 選擇溶液所得到混合溶液。 1 4 ·如申請專利範圍第8項之用於製造鐵電記憶體裝置的方 法，其中同時形成一膠層及第二內夾絕緣層的步驟進一 步包含下列步驟： 於該下邊電極和第一內夾絕緣層上形成一膠層直到其 厚度可塡滿該空間； 於該膠層上形成一第二內夾絕緣層；以及 平坦化該第二內夾絕緣層和膠層直到露出該下邊電極 的表面。 -4- 1295505 1 5 ·如申請專利範圍第1 4項之用於製造鐵電記憶體裝置的 方法，其中在平坦化該第二內夾絕緣層及膠層的步驟中 ，使該第二內夾絕緣層及膠層一同遭受化學機械拋光 製程，或是該第二內夾絕緣層先進行化學機械拋光製 程接著對之後露出的膠層執行回蝕製程。 . 1 6 .如申請專利範圍第8項之用於製造鐵電記憶體裝置的方 _ 法，其中形成該儲存節點接點的步驟包含下列步驟： 藉由蝕刻該第一內夾絕緣層以形成一可局部露出部分 半導體基板的儲存節點接點孔； H 於含有該儲存節點接點孔的第一內夾絕緣層上沉積一 栓塞層；以及 透過對該栓塞層執行下凹回蝕製程以形成一完全塡充 儲存節點接點孔的儲存節點接點栓塞。 1 7 .如申請專利範圍第1 6項之用於製造鐵電記憶體裝置的 方法，其中形成由障壁層之堆疊圖案的步驟包含下列步 驟··

於含有該儲存節點接點孔的第一內夾絕緣層上沉積一 障壁層； 形成用以於該障壁層上形成該下邊電極的導電層； 形成以定義於該導電層上之該下邊電極的遮罩；以及 藉由使用該遮罩當作蝕刻遮罩触刻該導電層及障壁層 形成該障壁層和下邊電極的堆疊圖案。 1 8 ·如申請專利範圍第8項之用於製造鐵電記憶體裝置的方 法，其中該膠層使用的是選自由三氧化二鋁（A12 03)、二 -5- 1295505 氧化锆（Zr02)、二氧化給（Hf02)、三氧化二鉍（Bi2 03)、 五氧化二钽（Ta2 0 5)、二氧化鈦（Ti02)及氮化矽構成之族 群中的任何一種或更多種材料所製成。

-6- 1295505 染、指定代表圖· (一） 本案指定代表圖為：第（2)圖。 (二） 本代表圖之元件代表符號簡單說明: 捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 2 1 半 導 體 基 板 22 第 一 內 夾 絕 緣 層 23 鎢 栓 塞 24 A 第 一 障 壁 金 屬 24B 第 二 障 壁 金 屬 2 5 下 邊 電 極 27 膠 層 2 8 第 二 內 夾 絕 緣 層 29 鐵 電 層 3 0 上 邊 電 極 3 1 第 二 內 夾 絕 緣 層 3 2 金 屬 導 線 -4-