KR100818267B1 - 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법 - Google Patents
커패시터, 이를 구비한 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100818267B1 KR100818267B1 KR1020030075218A KR20030075218A KR100818267B1 KR 100818267 B1 KR100818267 B1 KR 100818267B1 KR 1020030075218 A KR1020030075218 A KR 1020030075218A KR 20030075218 A KR20030075218 A KR 20030075218A KR 100818267 B1 KR100818267 B1 KR 100818267B1
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- capacitor
- semiconductor device
- forming
- dielectric layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 239000003990 capacitor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 238000009792 diffusion process Methods 0.000 claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000007789 gas Substances 0.000 claims abstract description 26
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 15
- 239000001301 oxygen Substances 0.000 claims abstract description 15
- 239000012495 reaction gas Substances 0.000 claims abstract description 9
- 229910010037 TiAlN Inorganic materials 0.000 claims abstract 9
- 239000010410 layer Substances 0.000 claims description 105
- 239000000463 material Substances 0.000 claims description 52
- 239000011229 interlayer Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 29
- 229910052707 ruthenium Inorganic materials 0.000 claims description 19
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 17
- 229910010038 TiAl Inorganic materials 0.000 claims description 10
- 239000003446 ligand Substances 0.000 claims description 8
- 229910052740 iodine Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 6
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052794 bromium Inorganic materials 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 125000005843 halogen group Chemical group 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 33
- 230000003647 oxidation Effects 0.000 abstract description 28
- 238000007254 oxidation reaction Methods 0.000 abstract description 28
- 230000000694 effects Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 42
- 239000002243 precursor Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011630 iodine Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 1
- 229910003134 ZrOx Inorganic materials 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
산화 문제를 방지할 수 있는 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법이 개시된다. 개시된 스택형 커패시터는 알루미늄을 포함한 금속을 포함하는 하부전극과, 산소를 포함하는 반응 가스에 의하여 하부전극 상에 형성된 유전체 층 및 유전체 층 상에 형성된 상부전극을 포함한다. 따라서, 하부전극 및 확산 방지막을 알루미늄(Al) 도핑된 메탈로 형성함으로써, 후속 공정에서 산소를 포함한 가스를 사용하여도 산화 문제가 발생하지 않는다. 또한, 산화 문제를 해결함으로써, TiAlN 하부 전극 사용시 누설전류(leakage current)가 개선되는 효과가 있으며, 하부 전극을 및 확산 방지막을 알루미늄(Al) 도핑된 메탈로 형성함으로써, 후속 공정에서 TiN 또는 일함수 높이가 높은 Ru를 상부에 사용하는 것이 가능하게 된다.
Description
도 1은 종래의 커패시터 구조를 구비한 반도체 소자를 설명하기 위한 개략적인 단면도이다.
도 2는 종래의 커패시터 구조를 형성하는 동안 공정시 사용하는 O3와 H-k 산화막의 영향으로 TiN 상부에 TiO가 형성되는 모습을 설명하기 위하여 촬영한 사진이다.
도 3은 본 발명의 바람직한 실시예에 따라 제조된 커패시터 구조를 구비하는 반도체 소자를 설명하기 위한 단면도이다.
도 4a 내지 도 4f는 본 발명의 바람직한 실시예에 따른 커패시터 구조를 구비하는 반도체 소자를 제조하는 공정을 설명하기 위한 일련의 단면도이다.
도 5는 본 발명의 다른 실시예에 따라 제조된 커패시터 구조를 구비하는 반도체 소자를 설명하기 위한 단면도이다.
도 6a 내지 도 6i는 본 발명의 다른 실시예에 따라 커패시터 구조를 구비하는 반도체 소자를 제조하는 공정을 설명하기 위한 일련의 단면도이다.
도 7은 본 발명에 따른 커패시터 구조의 하부 전극을 구성하는 TiAlN/LaO의 계면 구조를 설명하기 위하여 TEM 이미지이다.
*도면의 주요 부분에 대한 부호설명*
100, 200: 반도체 소자102, 202: 반도체 기판
104, 204: 소오스 및 드레인 영역106, 206: 게이트 구조
108, 208: 층간 절연막110, 210: 도전성 플러그
116, 216: 몰드 산화층118, 218: 컨택홀
120, 220: 하부 메탈층122, 222: 하부전극
124, 224: 유전체 층126, 226: 상부전극
212: 절연막213: 제 1 확산 방지막
214: 제 2 확산 방지막
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는, 하부전극을 알루미늄(Al) 도핑된 메탈로 형성한 스택형 커패시터를 구비한 반도체 소자 및 그 제조방법에 관한 것이다.
반도체 디바이스가 고집적화 됨에 따라, 디자인 룰의 축소에 따라 커패시터가 차지하게 되는 메모리 셀의 면적이 감소하게 된다. 따라서, 이러한 셀 커패시턴스의 감소는 디램(DRAM; dynamic random access memory)의 집적도를 증가시키는데 많은 걸림돌로 작용된다.
이러한 셀 커패시턴스의 면적 감소에 따른 문제점을 극복하기 위하여 커패시터의 면적을 확보하기 위하여 하부 전극의 형태를 실린더 또는 반구형의 형태로 형성하여 공간적인 면적을 늘리거나 고유전율을 갖는 유전체 박막을 개발하여 커패시터의 유전체 박막으로 적용함으로써 커패시터의 용량을 증가시키기 위한 연구가 활발히 진행되고 있는 실정이다.
따라서, 커패시터의 용량을 증가시키기 위하여 대부분이 산소를 포함한 반응 가스를 사용하게 되는 고유전 상수를 갖는 물질을 유전체 박막으로 사용함으로써, 커패시터를 형성하는 공정에서 산화 문제는 매우 심각하게 된다.
도 1은 종래의 고유전 상수를 갖는 유전체 박막을 사용하는 커패시터 구조를 구비하는 반도체 소자를 설명하기 위한 개략적인 단면도이다.
도 1에 도시한 바와 같이, 종래의 반도체 소자(10)는 반도체 기판(12), 반도체 기판(12) 내에 소정의 간격을 두고 형성된 소스 및 드레인 영역(14), 소오스 및 드레인 영역(14)에 전기적으로 연결된 게이트 구조(16), 층간 절연을 수행하기 위한 층간 절연막(19), 층간 절연막(ILD; interlayer dielectric)(19) 상에 순차적으로 형성된 하부 전극(22), 높은 유전상수를 갖는 유전체 층(24) 및 상부 전극(26)을 구비한다. 또한, 도전성 플러그(18)가 층간 절연막(19)을 관통하여 하부 전극(22)과 소오스 및 드레인 영역(14)를 전기적으로 연결하고 있으며, 확산 방지막으로 TiN 층(20)이 도전성 플러그(18) 상에 형성되어 있다.
도 1에 도시한 종래의 커패시터 구조에 있어서, 하부 전극(22)은 일반적으로 TiN으로 이루어져 있으며, 후속하는 높은 유전상수를 갖는 유전체 층(24)은 증착시 O3 가스를 반응 가스로 사용하기 때문에 유전체 층(24)의 하부에 위치하는 하부전극(22)을 이루는 TiN이 쉽게 산화가 되어 TiN 내부에 스트레스가 발생하고, 이로 인하여 게이트 스택이 무너지고 높은 유전상수를 갖는 유전체 층(24)이 형성되지 않는 문제점이 발생한다.
도 2는 도 1에 도시한 종래의 커패시터 구조를 형성하는 동안 공정시 사용하는 O3와 H-k 산화막의 영향으로 TiN 상부에 TiO가 형성되는 모습을 설명하기 위하여 촬영한 사진이다.
도 2에 도시한 바와 같이, 하부 전극을 이루는 TiN 위에 고유전 상수의 LaOx로 이루어진 유전층을 형성하는 공정을 진행하였으나, 공정시 사용하는 O3와 H-k 산화막의 영향으로 TiN이 산화되어 TiN 상부에 TiO가 형성되며, 이러한 현상은 LaOx 계열뿐만 아니라 HfO2 계열의 H-k 공정에서도 나타나는 현상으로 커패시터의 스택이 무너지는 현상을 일으키는 문제점이 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명이 이루고자 하는 기술적인 과제는 알루미늄 리간드(Al-legand)의 음극성(negativity)을 이용하여 금속 전구체와 반응시킨 후 NH3를 이용하여 얻어진 내산화성을 가진 TiAlN 물질로 하부 전극을 형성함으로써, 후속 공정에서 산소를 포함하는 반응 가스를 사용하여도 산화를 방지할 수 있는 스택형 커패시터를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 후속 공정에서 산소를 반응 가스로 사용하여도 산화를 방지할 수 있도록 내산화성을 가진 TiAlN 물질로 하부 전극의 아래에 위치하는 확산 방지막을 형성함으로써, 후속 공정에서 산소를 포함하는 반응 가스를 사용하여도 하부 전극의 산화를 방지할 수 있는 스택형 커패시터를 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 제조 공정에서 산소를 반응 가스로 사용하여도 산화를 방지할 수 있는 스택형 커패시터를 제조하는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 제조 공정에서 산소를 반응 가스로 사용하여도 산화를 방지할 수 있는 스택형 커패시터를 구비하는 반도체 소자를 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 반도체 메모리 소자의 제조 방법을 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명의 한 유형에 따르면 알루미늄을 포함한 금속을 포함하는 하부전극과, 산소를 포함하는 반응 가스에 의하여 하부전극 상에 형성된 유전체 층 및 유전체 층 상에 형성된 상부전극을 포함하는 스택형 커패시터가 제공된다.
본 발명의 다른 유형에 따르면, 게이트 구조와 소오스 및 드레인 영역을 구비하는 반도체 기판과, 소오스 및 드레인 영역 상에 형성된 층간 절연막과, 층간 절연막 상에 형성되며 알루미늄을 구비하는 금속으로 이루어진 하부 전극과, 하부 전극 상에 형성된 유전체 층과, 유전체 층 상에 형성된 상부 전극 및 층간 절연막 내에 소오스 및 드레인 영역과 하부 전극을 전기적으로 연결하기 위한 플러그를 포함하는 스택형 커패시터를 구비한 반도체 소자가 제공된다.
본 발명의 제조방법의 다른 유형에 따르면, 반도체 기판 상에 게이트 구조와 소오스 및 드레인 영역을 형성하는 단계와, 반도체 기판 상에 층간 절연막을 형성하는 단계와, 층간 절연막 내에 소오스 및 드레인 영역을 전기적으로 연결하기 위한 플러그를 형성하는 단계와, 플러그와 층간 절연막 상에 몰드 산화층을 형성하는 단계와, 몰드 산화층을 소정형상으로 패터닝한 후, 플러그 상에 알루미늄을 포함하는 물질로 하부 전극을 형성하는 단계 및 하부 전극 상에 순차적으로 유전체 층 및 상부 전극을 형성하는 단계를 포함하는 스택형 커패시터를 구비한 반도체 소자를 제조하기 위한 방법이 제공된다.
본 발명의 제조방벙의 다른 유형에 따르면, 반도체 기판 상에 게이트 구조와 소오스 및 드레인 영역을 형성하는 단계와, 반도체 기판 상에 층간 절연막을 형성하는 단계와, 층간 절연막 내에 소오스 및 드레인 영역을 전기적으로 연결하기 위한 플러그를 형성하는 단계와, 플러그 상에 알루미늄을 포함하는 물질로 확산 방지막을 형성하는 단계와, 확산 방지막과 층간 절연막 상에 몰드 산화층을 형성하는 단계와, 몰드 산화층을 소정형상으로 패터닝한 후, 플러그 상에 하부 전극을 형성하는 단계 및 하부 전극 상에 순차적으로 유전체 층 및 상부 전극을 형성하는 단계를 포함하는 스택형 커패시터를 구비한 반도체 소자를 제조하기 위한 방법이 제공된다.
또한, 하부 전극이 티타늄 알루미늄 질화물(TiAlN) 또는 탄탈륨 알루미늄 질화물(TaAlN)을 포함하는 물질로 이루어진 것이 바람직하다.
또한, 하부 전극이 TiAlN 또는 TaAlN으로 이루어진 경우에는 유전체 층이 LaOx 또는 를 HfOx를 포함하는 물질로 이루어지거나 상부전극이 루테늄(Ru) 또는 티타늄(Ti)을 포함하는 물질로 이루어져도 무방하다.
또한, 확산 방지막이 TiAlN 또는 TaAlN을 포함하는 물질로 이루어진 경우에는 하부 전극이 Ru 또는 Ti를 포함하는 물질로 이루어지거나 유전체 층이 LaOx 또는 HfOx로 이루어지거나 상부 전극이 Ru 또는 TiN로 이루어져도 산화 문제가 발생하지 않는 것을 특징으로 한다.
또한, 하부 전극 및 확산 방지막이 플러그가 형성된 상기 반도체 기판 상에 TiA4와 같은 물질과 트리메틸 알루미늄과 같은 알루미늄 리간드(Al[(CH3)3])의 혼합 가스를 흘려주어 TiAl이 형성되고 HA와 CO2는 가스의 형태로 생성되어 날아가게 되는 단계 및 NH3가스를 상기 TiAl에 흘려주면 TiAlN이 형성되고, HA는 가스의 형태로 생성되어 날아가게 되어 TiAlN을 형성하는 단계를 거쳐서 형성되는 것을 특징으로 한다.
이러한 본 발명을 이용하면, 유전막을 형성하는 과정에서 하부 전극이 산화되는 것을 방지할 수 있어, 하부 전극의 산화에 따른 부작용을 방지할 수 있다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 후속 공정에서 산화를 방지할 수 있는 커패시터, 이 커패시터를 구비하는 반도체 소자 및 그 제조 방법의 바람직한 실시예들을 상세히 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 나타낸다. 또한, 본 발명의 실시예에 의한 커패시터는 이를 구비하는 반도체 메모리 소자와 함께 설명한다.
도 3은 본 발명의 바람직한 실시예에 따라 제조된 커패시터 구조를 구비하는 반도체 소자를 설명하기 위한 단면도이다.
도 3에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따라 제조된 커패시터 구조를 구비하는 반도체 소자(100)는 반도체 기판(102), 반도체 기판(102) 내에 소정의 간격을 두고 형성된 소스 및 드레인 영역(104), 소오스 및 드레인 영역(104)에 전기적으로 연결된 게이트 구조(106), 층간 절연을 수행하기 위한 층간 절연막(ILD; interlayer dielectric)(108), 층간 절연막(108) 상에 순차적으로 형성된 하부 전극(122), 높은 유전상수를 갖는 유전체 층(124) 및 상부 전극(126)을 구비한다.
또한, 도전성 플러그(110)가 층간 절연막(108)을 관통하여 하부 전극(122)과 소오스 및 드레인 영역(104)을 전기적으로 연결하고 있다.
본 발명의 바람직한 실시예에 따르면, 도전성 플러그(110)는 실리콘과 같은 도전성 물질을 이용하였다. 하지만, 도전성 플러그(110)는 반도체 기판(102) 내에 형성된 소오스 및 드레인 영역(104)과 하부 전극(122) 사이에 전기를 통할 수 있는 물질이면 그 밖의 다른 물질로 형성하여도 무방하다.
도 4a 내지 도 4f는 본 발명의 바람직한 실시예에 따른 커패시터 구조를 구비하는 반도체 소자를 제조하는 공정을 설명하기 위한 일련의 단면도이다.
먼저, 4a에 도시한 바와 같이, 소오스 및 드레인 영역(104)과 게이트 구조(106)를 구비하는 반도체 기판(102)을 마련한다. 그리고 나서, 반도체 기판(102) 상에 실리콘 산화막과 같은 절연막으로 이루어진 층간 절연막(108)을 후속하여 형성되는 층을 절연하기에 충분한 두께로 형성한다.
다음 단계로, 소오스 및 드레인 영역(104)을 개방하기 위하여 포토 및 식각 공정을 이용하여 층간 절연막(108)을 패터닝한다. 이어서, 개방된 소오스 및 드레인 영역(104) 상에 전기적으로 도통이 가능한 물질을 충진함으로써, 도전성 플러그(110)를 완성한다. 이때, 본 발명의 바람직한 실시예에 따르면, 도전성 플러그(110)를 실리콘으로 형성하는 것이 바람직하다.
이어서, 도 4b에 도시한 바와 같이, 층간 절연막(108) 및 도전성 플러그(110) 상에 몰드 산화층(116)을 커패시터의 하부 전극을 형성하기에 충분한 높이로, 예를 들어 화학적 기상 증착(CVD; chemical vapor deposition)과 같은 방법을 이용하여 형성한다. 그리고 나서, 몰드 산화층(116)을 화학적 기계적 연마(CMP; chemical mechanical polishing)와 같은 방법을 이용하여 평탄화 공정을 수행할 수도 있다.
연속하여, 도 4c에 도시한 바와 같이, 몰드 산화층(116)을 소정 형상으로 식각을 하여 도전성 플러그(110)를 개방 시킨다.
이어서, 도 4d에 도시한 바와 같이, 도전성 플러그(110) 및 몰드 산화층(116) 상에 TiA4와 같은 물질과 트리메틸 알루미늄과 같은 알루미늄 리간드(Al[(CH3)3])의 혼합 가스를 흘려주면 TiAl이 형성되고 HA와 CO2는 가스의 형태로 생성되어 날아가게 된다. 여기서, A는 F, Cl, I 또는 Br과 같은 할로겐족 원소를 의미한다.
그리고 나서, NH3 가스를 형성된 TiAl에 흘려주면 TiAlN이 형성되고, HA는 가스의 형태로 생성되어 날아가게 된다. 이러한 과정을 반복해서 원하는 두께까지 증착한다. 따라서, 최종적으로 TiAlN으로 이루어진 하부 메탈층(120)을 도전성 플러그(110) 및 몰드 산화층(116) 상에 형성한다. 본 발명의 바람직한 실시예에 따르면 몰드 산화층(116)은 SiO2와 실리콘 산화막으로 형성되었다.
계속하여, 도 4e에 도시한 바와 같이, 하부 메탈층(120)을 몰드 산화층(116)의 상부면이 노출될 때까지 에치백(etch-back) 공정을 수행한 후, 몰드 산화층 (116)을 제거함으로써, 하부 전극(122)을 얻게된다. 비록, 도면에는 도시하지 않았지만 본 발명의 바람직한 실시예에서 도전성 플러그(110)를 형성하는 공정을 수행한 후, 몰드 산화층(116)을 제거하는 단계에서 층간 절연막(108)의 식각을 방지할 목적으로 식각 방지층을 형성하는 공정을 더 포함할 수도 있다.
연속하여, 도 4f에 도시한 바와 같이, 하부 전극(122) 및 노출된 층간 절연막(108) 상에 고유전율의 유전체 층(124) 및 상부 전극(126)을 순차적으로 형성함으로써, 본 발명의 바람직한 실시예에 따른 커패시터 구조를 갖는 반도체 소자(100)의 형성을 완성한다.
본 발명의 바람직한 실시예에 따르면, 고유전율의 유전체 층(124)는 LaOx 또는 HfOx로 형성하였으나, 그 밖의 고유전율을 제공할 수 있는 BST((Ba,Sr)TiO3; barium strontium titanium oxide), ZrOx와 같은 물질을 사용하여 형성할 수도 있다. 유전체 층(124)의 상기 LaOx 또는 HfOx에서 x는 0 내지 3일 수 있다.
또한, 본 발명의 바람직한 실시예에 따르면, 후속 공정에서 산소를 반응 가스로 사용하여도 산화를 방지할 수 있도록 내산화성을 가진 TiAlN 물질로 하부 전극(122)을 형성함으로써, TiN 또는 루테늄(Ru)와 같이 산화를 일으키는 물질을 사용하여 상부 전극(126)을 형성하여도 무방하다.
도 5는 본 발명의 다른 실시예에 따라 제조된 커패시터 구조를 구비하는 반도체 소자를 설명하기 위한 단면도이다.
도 5에 도시한 바와 같이, 본 발명의 바람직한 다른 실시예에 따라 제조된 커패시터 구조를 구비하는 반도체 소자(200)는 반도체 기판(202), 반도체 기판(202) 내에 소정의 간격을 두고 형성된 소스 및 드레인 영역(204), 소오스 및 드레인 영역(204)에 전기적으로 연결된 게이트 구조(206), 층간 절연을 수행하기 위한 ILD 층(208), ILD 층(208) 상에 순차적으로 형성된 하부 전극(222), 높은 유전상수를 갖는 유전체 층(224) 및 상부 전극(226)을 구비한다.
또한, 도전성 플러그(210)가 층간 절연막(208)을 관통하여 하부 전극(222)과 소오스 및 드레인 영역(204)을 전기적으로 연결하고 있다.
본 발명의 바람직한 다른 실시예에 따르면, 도전성 플러그(210)는 실리콘과 같은 도전성 물질을 이용하였다. 하지만, 도전성 플러그(210)는 반도체 기판(202) 내에 형성된 소오스 및 드레인 영역(204)과 하부 전극(222) 사이에 전기를 통할 수 있는 물질이면 그 밖의 다른 물질로 형성하여도 무방하다.
또한, 본 발명의 바람직한 실시예에 따르면, 도전성 플러그(210) 상에 형성된 제 1 확산 방지막(213)과 하부 전극(222) 사이의 서로 다른 물질간의 상호 확산이나 화학 반응을 억제하는 역할을 수행하기 위하여 TiAlN 또는 TaAlN으로 이루어진 제 2 확산 방지막(214)을 도전성 플러그(210)와 하부전극(222) 사이에 형성하였다.
또한, 본 발명의 바람직한 다른 실시예에 따르면, 도전성 플러그(210) 상에 산화 및 확산 방지를 위하여 형성된 종래의 TiN 층을 본 발명의 바람직한 실시예의 하부 전극(122)을 형성하는 방법을 적용하여 TiAlN으로 형성하면 하부 전극(222)을 종래의 루테늄(Ru) 또는 Ir과 같이 귀금속 계열의 산화가 용이한 물질로 형성하더라도 후속 공정에서의 산화를 방지할 수 있다.
또한, 본 발명의 다른 관점에 따르면, TiAlN을 대신하여 TaAlN 또는 알루미늄(Al) 도핑된 메탈로 형성하여 후속 공정에서 산화를 방지할 수 있는 물질이라면 본 발명의 하부 전극(122, 222) 및 제 2 확산 방지막(214)을 형성하는 물질로 사용할 수 있다.
도 6a 내지 도 6i는 본 발명의 다른 실시예에 따라 커패시터 구조를 구비하는 반도체 소자를 제조하는 공정을 설명하기 위한 일련의 단면도이다.
먼저, 6a에 도시한 바와 같이, 소오스 및 드레인 영역(204)과 게이트 구조(206)를 구비하는 반도체 기판(202)을 마련한다. 그리고 나서, 반도체 기판(202) 상에 실리콘 산화막과 같은 절연막으로 이루어진 층간 절연막(208)을 후속하여 형성되는 층을 절연하기에 충분한 두께로 형성한다.
다음 단계로, 소오스 및 드레인 영역(204)을 개방하기 위하여 포토 및 식각 공정을 이용하여 층간 절연막(208)을 패터닝한다. 이어서, 개방된 소오스 및 드레인 영역(204) 상에 전기적으로 도통이 가능한 물질을 충진함으로써, 도전성 플러그(210)를 완성한다. 이때, 본 발명의 바람직한 실시예에 따르면, 도전성 플러그(210)를 실리콘으로 형성하는 것이 바람직하다. 그리고 나서, 도전성 플러그(210) 상에 TiN으로 이루어진 제 1 확산 방지막(213)을 형성한다.
이어서, 도 6b에 도시한 바와 같이, 층간 절연막(208) 및 제 1 확산 방지막(213) 상에 절연막(212)을 소정의 형상으로 형성한다. 이때의 절연막(212)은 후속하는 공정의 몰드 산화층을 제거하는 공정에서 층간 절연막(208)의 식각을 방지할 목적으로 사용된다.
그리고 나서, 도 6c에 도시한 바와 같이, 제 1 확산 방지막(213)을 노출시키기 위하여 절연막(212)을 포토 및 식각 공정을 이용하여 소정의 형상으로 패터닝한후 이중으로 TiAlN을 형성시킨다. 다음 단계로, 노출된 제 1 확산 방지막 (213) 및 절연막(212) 상에 제 2 확산 방지막(214)을 형성하기 위하여 TiAlN층을 형성하는 방법은 다음과 같다.
먼저, 제 1 확산 방지막(213)이 형성된 반도체 기판(202) 상에 TiA4와 같은 물질과 트리메틸 알루미늄과 같은 알루미늄 리간드(Al[(CH3)3])의 혼합 가스를 흘려주면 TiAl이 형성되고 HA와 CO2는 가스의 형태로 생성되어 날아가게 된다. 여기서, A는 F, Cl, I 또는 Br과 같은 할로겐족 원소를 의미한다.
이어서, NH3 가스를 형성된 TiAl에 흘려주면 TiAlN이 형성되고, HA는 가스의 형태로 생성되어 날아가게 된다. 따라서, 최종적으로 TiAlN으로 이루어진 제 2 확산 방지막(214)을 제 1 확산 방지막(213) 상에 형성할 수 있게 된다.
또한, 본 발명의 바람직한 다른 실시예에 따르면, 도전성 플러그(210) 상에 산화 및 확산 방지를 위하여 형성된 종래의 TiN 층을 본 발명의 바람직한 다른 실시예의 제 2 확산 방지막(214)을 형성하는 방법을 적용하여 TiAlN으로 형성하면 하부 전극(222)을 종래의 루테늄(Ru) 또는 TiN과 같이 산화가 용이한 물질로 형성하더라도 후속 공정에서의 산화를 방지할 수 있다.
또한, 본 발명의 다른 관점에 따르면, TiAlN을 대신하여 TaAlN 또는 알루미늄(Al) 도핑된 메탈로 형성하여 후속 공정에서 산화를 방지할 수 있는 물질이라면 본 발명의 바람직한 다른 실시예의 제 2 확산 방지막(214)을 형성하는 물질로 사용할 수 있다.
다음으로, 도 6d에 도시한 바와 같이, 제 2 확산 방지막(214) 및 절연막(212) 상에 몰드 산화층(216)을 커패시터의 하부 전극을 형성하기에 충분한 높이로, 예를 들어 CVD와 같은 방법을 이용하여 형성한다. 그리고 나서, 몰드 산화층(216)을 CMP와 같은 방법을 이용하여 평탄화 공정을 수행할 수도 있다.
연속하여, 도 6e에 도시한 바와 같이, 몰드 산화층(216)을 소정 형상으로 식각을 하여 제 2 확산 방지막(214)를 개방 시킴으로써, 컨택홀(218)을 형성한다.
이어서, 도 6f에 도시한 바와 같이, 제 2 확산 방지막(214) 및 몰드 산화층(216) 상에 루테늄과 같은 물질을 컨택홀(218) 내에 형성하여 하부 전극층(220)을 형성한다. 본 발명의 바람직한 다른 실시예에 따라 루테늄으로 하부 전극층(220)을 형성하는 방법을 설명하면 다음과 같다.
먼저, 개방된 컨택홀(218) 및 몰드 산화층(216) 상에, 예를 들면 요오드와 같은 할로겐 계열의 물질을 흡착시킨다. 그리고 나서, 이러한 할로겐 계열의 물질이 이어서 형성되는 원자층 증착(ALD; atomic layer deposition) 공정에서 사용되는 루테늄 전구체와 반응하여 전구체의 분해를 유도한다.
다음으로, 요오드가 흡착된 컨택홀(218) 및 몰드 산화층(216) 표면에 Ru 전구체를 흡착시킨다. 이때, 흡착된 요오드는 루테늄 전구체와 반응하여 루테늄을 리간드로부터 분해한다. 이어서, 잉여의 루테늄 전구체를 퍼지(purge)시킨 후, 루테늄 전구체 층에 산소 가스를 흡착시킨다. 산소 가스는 루테늄 전구체의 리간드와 반응하여 루테늄 전구체를 분해시키며, 분해된 루테늄은 산소와 반응하여 루테늄 산화물을 형성하게 됨으로써, 하부 전극(222)을 형성하게 된다.
본 발명의 바람직한 다른 실시예에 따르면, 비록 하부 전극(222)을 루테늄으로 형성하는 것에 대하여 자세하게 설명하였지만, 그 밖의 다른 TiN 또는 제 2 확산 방지막(214)을 형성하는 방법으로 형성된 TiAlN으로 하부 전극(222)을 형성하여도 무방하다.
계속하여, 도 6g에 도시한 바와 같이, 하부 메탈층(220)을 몰드 산화층(216)의 상부면이 노출될 때까지 에치백(etch-back) 공정을 수행한 후, 몰드 산화층(216)을 제거함으로써, 도 6h에 도시한 바와 같이, 하부 전극(222)을 얻게된다.
연속하여, 도 6i에 도시한 바와 같이, 하부 전극(222) 및 노출된 절연막(212) 상에 고유전율의 유전체 층(224) 및 상부 전극(226)을 순차적으로 형성함으로써, 본 발명의 바람직한 실시예에 따른 커패시터 구조를 갖는 반도체 소자의 형성을 완성한다. 여기서, 유전체 층(224)은 도 4f의 유전체 층(124)과 동일한 물질로 형성될 수 있다.
본 발명의 바람직한 다른 실시예에 따르면, 도전성 플러그(210) 상에 형성된 제 1 확산 방지막(213) 상에 제 2 확산 방지막(214)을 TiAlN 또는 TaAlN과 같이 산화를 방지할 수 있도록 내산화성을 가진 물질로 형성함으로써, 후속 공정에서 산소를 포함하는 반응 가스를 사용하는 TiN 또는 루테늄과 물질로 하부 전극 및 상부 전극을 형성하여도 하부 전극 또는 산화 방지막의 산화를 방지할 수 있다.
도 7은 본 발명에 따른 커패시터 구조의 하부 전극을 구성하는 TiAlN/LaO의 계면 구조를 설명하기 위하여 투과 전자 현미경(TEM;transmission electron microscopy)으로 촬영한 사진이다. 여기서, 참조 부호 A는 실리콘 기판을, B는 TiAlN층을, C는 LaO2 층을 나타낸다.
도 7에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따라 고유전체 층으로 LaO2 층을 산소 분위기에서 형성하였지만, 종래 기술에 따라 형성한 것 보다 커패시터 스택(stack) 구조가 잘 형성되어 있음을 알 수 있다.
상기한 바와 같이 구성된 본 발명은 하부전극 및 확산 방지막을 알루미늄(Al) 도핑된 메탈로 형성함으로써, 후속 공정에서 산소를 포함한 가스를 사용하여도 산화 문제가 발생하지 않는 효과가 있다.
또한, 본 발명은 산화 문제를 해결함으로써, TiAlN 하부 전극 사용시 누설전류(leakage current)가 개선되는 효과가 있다.
또한, 본 발명은 하부 전극을 및/또는 확산 방지막을 알루미늄(Al) 도핑된 메탈로 형성함으로써, 후속 공정에서 TiN 또는 일함수 높이가 높은 Ru를 상부에 사용하는 것이 가능한 효과가 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불구하며, 당해 분야에서 통상적인 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 첨부된 특허청구범위로 정해져야 할 것이다.
Claims (29)
- 알루미늄을 포함한 금속을 포함하는 하부전극;산소를 포함하는 반응 가스에 의하여 상기 하부전극 상에 형성된 유전체 층; 및상기 유전체 층 상에 형성된 상부전극을 포함하되,상기 하부전극은 탄탈륨 알루미늄 질화물(TaAlN)을 포함하는 물질로 이루어진 것을 특징으로 하는 커패시터.
- 삭제
- 제 1 항에 있어서,상기 상부전극이 루테늄(Ru) 또는 티타늄(Ti)을 포함하는 물질로 이루어진 것을 특징으로 하는 커패시터.
- 제 1 항에 있어서,상기 유전체 층이 LaOx 또는 를 HfOx를 포함하는 물질로 이루어지되, 상기 x가 0 내지 3 사이인 것을 특징으로 하는 커패시터.
- 게이트 구조와 소오스 및 드레인 영역을 포함하는 반도체 기판;상기 게이트 구조와 상기 소오스 및 드레인 영역 상에 형성된 층간 절연막;상기 층간 절연막 상에 형성되며 알루미늄을 포함한 금속을 포함하는 하부 전극;상기 하부 전극 상에 형성된 유전체 층;상기 유전체 층 상에 형성된 상부 전극; 및상기 층간 절연막 내에 상기 소오스 및 드레인 영역과 상기 하부 전극을 전기적으로 연결하기 위한 플러그를포함하는 것을 특징으로 하는 커패시터를 구비한 반도체 소자.
- 제 5 항에 있어서,상기 플러그가 실리콘을 포함하는 물질로 이루어진 것을 특징으로 하는 커패시터를 구비한 반도체 소자.
- 제 5 항에 있어서,상기 하부 전극이 TiAlN 또는 TaAlN을 포함하는 물질로 이루어진 것을 특징으로 하는 커패시터를 구비한 반도체 소자.
- 제 5 항에 있어서,상기 유전체 층이 LaOx 또는 HfOx를 포함하되, 상기 x가 0 내지 3 사이인 것을 특징으로 하는 커패시터를 구비한 반도체 소자.
- 제 5 항에 있어서,상기 상부 전극이 Ru 또는 TiN을 포함한 물질인 것을 특징으로 하는 커패시터를 구비한 반도체 소자.
- 게이트 구조와 소오스 및 드레인 영역을 포함하는 반도체 기판;상기 게이트 구조와 상기 소오스 및 드레인 영역 상에 형성된 층간 절연막;상기 층간 절연막 상에 형성된 하부 전극;상기 하부 전극 상에 형성된 유전체 층;상기 유전체 층 상에 형성된 상부 전극;상기 층간 절연막 내에 상기 소오스 및 드레인 영역과 상기 하부 전극을 전기적으로 연결하기 위한 플러그; 및상기 플러그 상에 형성된 알루미늄을 포함하는 금속으로 이루어진 확산 방지막을포함하는 것을 특징으로 하는 커패시터를 구비한 반도체 소자.
- 제 10 항에 있어서,상기 플러그가 실리콘을 포함하는 물질로 이루어진 것을 특징으로 하는 커패시터를 구비한 반도체 소자.
- 제 11 항에 있어서,상기 확산 방지막이 TiAlN 또는 TaAlN을 포함하는 물질로 이루어진 것을 특징으로 하는 커패시터를 구비한 반도체 소자.
- 제 11 항에 있어서,상기 하부 전극이 Ru 또는 Ti를 포함하는 물질로 이루어진 것을 특징으로 하는 커패시터를 구비한 반도체 소자.
- 제 11 항에 있어서,상기 유전체 층이 LaOx 또는 HfOx를 포함하되, 상기 x가 0 내지 3 사이인 것을 특징으로 하는 커패시터를 구비한 반도체 소자.
- 제 11 항에 있어서,상기 상부 전극이 Ru 또는 TiN을 포함한 물질인 것을 특징으로 하는 커패시터를 구비한 반도체 소자.
- 반도체 기판 상에 게이트 구조와 소오스 및 드레인 영역을 형성하는 단계;상기 반도체 기판 상에 층간 절연막을 형성하는 단계;상기 층간 절연막 내에 상기 소오스 및 드레인 영역을 전기적으로 연결하기 위한 플러그를 형성하는 단계;상기 플러그와 상기 층간 절연막 상에 몰드 산화층을 형성하는 단계;상기 몰드 산화층을 소정형상으로 패터닝한 후, 상기 플러그 상에 알루미늄을 포함하는 물질로 하부 전극을 형성하는 단계; 및상기 하부 전극 상에 순차적으로 유전체 층 및 상부 전극을 형성하는 단계를포함하는 것을 특징으로 하는 커패시터를 구비하는 반도체 소자의 제조방법.
- 제 16 항에 있어서,상기 알루미늄을 포함하는 하부 전극이 TaAlN을 포함하는 물질로 이루어진 것을 특징으로 하는 커패시터를 구비하는 반도체 소자의 제조방법.
- 제 16 항에 있어서,상기 알루미늄을 포함하는 하부 전극이 TiAlN을 포함하는 물질로 이루어진 것을 특징으로 하는 커패시터를 구비하는 반도체 소자의 제조방법.
- 제 18 항에 있어서,상기 하부 전극을 형성하는 방법이:상기 플러그가 형성된 상기 반도체 기판 상에 TiA4와 같은 물질과 트리메틸 알루미늄과 같은 알루미늄 리간드(Al[(CH3)3])의 혼합 가스를 흘려주어 TiAl이 형성되고 HA와 CO2는 가스의 형태로 생성되어 날아가게 되는 단계; 및NH3 가스를 상기 TiAl에 흘려주면 TiAlN이 형성되고, HA는 가스의 형태로 생성되어 날아가게 되어 TiAlN을 형성하는 단계를포함하되,상기 A가 F, Cl, I 또는 Br과 같은 할로겐족 원소를 의미하는 것을 특징으로 하는 커패시터를 구비하는 반도체 소자의 제조방법.
- 제 16 항에 있어서,상기 유전체 층이 LaOx 또는 HfOx를 포함하되, 상기 x가 0 내지 3 사이인인 것을 특징으로 하는 커패시터를 구비한 반도체 소자의 제조방법.
- 제 16 항에 있어서,상기 플러그가 Si를 포함하는 물질로 이루어진 것을 특징으로 하는 커패시터를 구비한 반도체 소자의 제조방법.
- 제 16 항에 있어서,상기 몰드 산화층이 SiO2인 것을 특징으로 하는 커패시터를 구비한 반도체 소자의 제조방법.
- 반도체 기판 상에 게이트 구조와 소오스 및 드레인 영역을 형성하는 단계;상기 반도체 기판 상에 층간 절연막을 형성하는 단계;상기 층간 절연막 내에 상기 소오스 및 드레인 영역을 전기적으로 연결하기 위한 플러그를 형성하는 단계;상기 플러그 상에 알루미늄을 포함하는 물질로 확산 방지막을 형성하는 단계;상기 확산 방지막과 상기 층간 절연막 상에 몰드 산화층을 형성하는 단계;상기 몰드 산화층을 소정형상으로 패터닝한 후, 상기 플러그 상에 하부 전극을 형성하는 단계; 및상기 하부 전극 상에 순차적으로 유전체 층 및 상부 전극을 형성하는 단계:를 포함하는 것을 특징으로 하는 커패시터를 구비하는 반도체 소자의 제조방법.
- 제 23 항에 있어서,상기 알루미늄을 포함하는 확산 방지막이 TaAlN을 포함하는 물질로 이루어진 것을 특징으로 하는 커패시터를 구비하는 반도체 소자의 제조방법.
- 제 23 항에 있어서,상기 알루미늄을 포함하는 확산 방지막이 TiAlN을 포함하는 물질로 이루어진 것을 특징으로 하는 커패시터를 구비하는 반도체 소자의 제조방법.
- 제 25 항에 있어서,상기 확산 방지막을 형성하는 방법이:상기 플러그가 형성된 상기 반도체 기판 상에 TiA4와 같은 물질과 트리메틸 알루미늄과 같은 알루미늄 리간드(Al[(CH3)3])의 혼합 가스를 흘려주어 TiAl이 형성되고 HA와 CO2는 가스의 형태로 생성되어 날아가게 되는 단계; 및NH3 가스를 상기 TiAl에 흘려주면 TiAlN이 형성되고, HA는 가스의 형태로 생성되어 날아가게 되어 TiAlN을 형성하는 단계를포함하되,상기 A가 F, Cl, I 또는 Br과 같은 할로겐족 원소를 의미하는 것을 특징으로 하는 커패시터를 구비하는 반도체 소자의 제조방법.
- 제 23 항에 있어서,상기 유전체 층이 LaOx 또는 HfOx를 포함하되, 상기 x가 0 내지 3 사이인 것을 특징으로 하는 커패시터를 구비하는 반도체 소자의 제조방법.
- 제 23 항에 있어서,상기 상부 전극이 Ru 또는 TiN을 포함한 물질인 것을 특징으로 하는 커패시터를 구비하는 반도체 소자의 제조방법.
- 제 23 항에 있어서,상기 몰드 산화층이 SiO2를 포함하는 것을 특징으로 하는 커패시터를 구비하는 반도체 소자의 제조방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030075218A KR100818267B1 (ko) | 2003-10-27 | 2003-10-27 | 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법 |
| US10/902,824 US7132710B2 (en) | 2003-10-27 | 2004-08-02 | Capacitor, semiconductor device having the same, and method of manufacturing the semiconductor device |
| JP2004312254A JP2005136414A (ja) | 2003-10-27 | 2004-10-27 | キャパシタ、それを備えた半導体素子およびその製造方法 |
| US11/475,207 US20060244033A1 (en) | 2003-10-27 | 2006-06-27 | Capacitor, semiconductor device having the same, and method of manufacturing the semiconductor device |
| US11/529,611 US20070023810A1 (en) | 2003-10-27 | 2006-09-29 | Capacitor, semiconductor device having the same, and method of manufacturing the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030075218A KR100818267B1 (ko) | 2003-10-27 | 2003-10-27 | 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050040160A KR20050040160A (en) | 2005-05-03 |
| KR100818267B1 true KR100818267B1 (ko) | 2008-03-31 |
Family
ID=34511113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030075218A KR100818267B1 (ko) | 2003-10-27 | 2003-10-27 | 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7132710B2 (ko) |
| JP (1) | JP2005136414A (ko) |
| KR (1) | KR100818267B1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI266417B (en) * | 2004-11-09 | 2006-11-11 | Powerchip Semiconductor Corp | One-time programmable read only memory and operating method thereof |
| JP4783027B2 (ja) * | 2005-01-24 | 2011-09-28 | パナソニック株式会社 | 半導体記憶装置 |
| KR100745068B1 (ko) * | 2005-06-17 | 2007-08-01 | 주식회사 하이닉스반도체 | 금속막전극을 갖는 반도체소자의 커패시터 형성방법 |
| US7449739B2 (en) * | 2006-01-25 | 2008-11-11 | Infineon Technologies Ag | Storage capacitor for semiconductor memory cells and method of manufacturing a storage capacitor |
| KR100722772B1 (ko) * | 2006-05-03 | 2007-05-30 | 삼성전자주식회사 | 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법 |
| KR100867633B1 (ko) * | 2007-02-13 | 2008-11-10 | 삼성전자주식회사 | 티타늄 알루미늄 질화막의 형성 방법 및 이를 이용한상변화 메모리 소자의 형성 방법 |
| US20080272421A1 (en) * | 2007-05-02 | 2008-11-06 | Micron Technology, Inc. | Methods, constructions, and devices including tantalum oxide layers |
| US8012532B2 (en) * | 2007-12-18 | 2011-09-06 | Micron Technology, Inc. | Methods of making crystalline tantalum pentoxide |
| US8208241B2 (en) * | 2008-06-04 | 2012-06-26 | Micron Technology, Inc. | Crystallographically orientated tantalum pentoxide and methods of making same |
| US9761580B1 (en) * | 2016-11-01 | 2017-09-12 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US10014305B2 (en) * | 2016-11-01 | 2018-07-03 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US10062745B2 (en) | 2017-01-09 | 2018-08-28 | Micron Technology, Inc. | Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor |
| US9935114B1 (en) | 2017-01-10 | 2018-04-03 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US10388658B1 (en) | 2018-04-27 | 2019-08-20 | Micron Technology, Inc. | Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors |
| US11037931B2 (en) * | 2018-12-14 | 2021-06-15 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Method for fabricating semiconductor device |
| US11984357B2 (en) * | 2020-09-14 | 2024-05-14 | Changxin Memory Technologies, Inc. | Semiconductor structure and its manufacturing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045865A (ko) * | 1998-12-30 | 2000-07-25 | 김영환 | 플러그를 갖는 커패시터의 하부전극 형성방법 |
| KR20030002905A (ko) * | 2001-06-30 | 2003-01-09 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4564403A (en) * | 1984-01-27 | 1986-01-14 | Sony Corporation Research Center | Single-crystal semiconductor devices and method for making them |
| US5496768A (en) * | 1993-12-03 | 1996-03-05 | Casio Computer Co., Ltd. | Method of manufacturing polycrystalline silicon thin film |
| US5589284A (en) * | 1994-08-01 | 1996-12-31 | Texas Instruments Incorporated | Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics |
| US6046091A (en) * | 1997-06-10 | 2000-04-04 | Usf Filtration And Seperations Group, Inc. | Capacitor and method of making |
| US6326286B1 (en) * | 1998-06-09 | 2001-12-04 | Lg. Philips Lcd Co., Ltd. | Method for crystallizing amorphous silicon layer |
| US6376787B1 (en) * | 2000-08-24 | 2002-04-23 | Texas Instruments Incorporated | Microelectromechanical switch with fixed metal electrode/dielectric interface with a protective cap layer |
| CN1290194C (zh) * | 2001-06-25 | 2006-12-13 | 松下电器产业株式会社 | 电容元件、半导体存储器及其制备方法 |
| KR20030023143A (ko) * | 2001-09-12 | 2003-03-19 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US6753618B2 (en) * | 2002-03-11 | 2004-06-22 | Micron Technology, Inc. | MIM capacitor with metal nitride electrode materials and method of formation |
| KR100505043B1 (ko) * | 2002-05-25 | 2005-07-29 | 삼성전자주식회사 | 커패시터 형성 방법 |
| US7282757B2 (en) * | 2003-10-20 | 2007-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | MIM capacitor structure and method of manufacture |
-
2003
- 2003-10-27 KR KR1020030075218A patent/KR100818267B1/ko active IP Right Grant
-
2004
- 2004-08-02 US US10/902,824 patent/US7132710B2/en active Active
- 2004-10-27 JP JP2004312254A patent/JP2005136414A/ja active Pending
-
2006
- 2006-06-27 US US11/475,207 patent/US20060244033A1/en not_active Abandoned
- 2006-09-29 US US11/529,611 patent/US20070023810A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045865A (ko) * | 1998-12-30 | 2000-07-25 | 김영환 | 플러그를 갖는 커패시터의 하부전극 형성방법 |
| KR20030002905A (ko) * | 2001-06-30 | 2003-01-09 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070023810A1 (en) | 2007-02-01 |
| US20050087789A1 (en) | 2005-04-28 |
| JP2005136414A (ja) | 2005-05-26 |
| US7132710B2 (en) | 2006-11-07 |
| KR20050040160A (en) | 2005-05-03 |
| US20060244033A1 (en) | 2006-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100487519B1 (ko) | 반도체 장치의 커패시터 및 그 제조 방법 | |
| US20060244033A1 (en) | Capacitor, semiconductor device having the same, and method of manufacturing the semiconductor device | |
| JP4111427B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100416602B1 (ko) | 스택형 캐패시터의 제조 방법 | |
| KR100728959B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JP2005217189A (ja) | 容量素子及びその製造方法 | |
| KR100456577B1 (ko) | 반도체 장치의 커패시터 및 그 제조 방법 | |
| TWI295505B (en) | Ferroelectric memory device with merged-top-plate structure and method for fabricating the same | |
| KR100988082B1 (ko) | 스택형 커패시터, 그를 구비한 반도체 메모리 소자 및 그제조방법 | |
| KR20030002864A (ko) | 반도체소자의 제조방법 | |
| KR100670726B1 (ko) | 반도체 소자의 캐패시터 및 그 형성방법 | |
| KR100799127B1 (ko) | 반구형 그레인이 형성된 기둥 형태의 하부전극을 구비한캐패시터 및 그의 제조 방법 | |
| KR100677773B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100464938B1 (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 | |
| JP2003218235A (ja) | 複合式コンタクトプラグを備える記憶装置とその製造方法 | |
| KR100546151B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20040051070A (ko) | 금속 스토리지 노드를 갖는 반도체 소자의 제조방법 | |
| KR100694991B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100597598B1 (ko) | 반도체 소자의 고유전체 캐패시터 형성방법 | |
| KR100280503B1 (ko) | 셀 커패시터의 스토리지 노드 형성방법 | |
| KR100614577B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| JP2006135231A (ja) | 半導体装置及びその製造方法 | |
| KR100701688B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100580747B1 (ko) | 고유전체 캐패시터의 제조 방법 | |
| KR100387262B1 (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130221 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140221 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150212 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160218 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180220 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190220 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20200225 Year of fee payment: 13 |