KR100309077B1 - 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 - Google Patents

삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR100309077B1
KR100309077B1 KR1019990030398A KR19990030398A KR100309077B1 KR 100309077 B1 KR100309077 B1 KR 100309077B1 KR 1019990030398 A KR1019990030398 A KR 1019990030398A KR 19990030398 A KR19990030398 A KR 19990030398A KR 100309077 B1 KR100309077 B1 KR 100309077B1
Authority
KR
South Korea
Prior art keywords
film
forming
ferroelectric
capacitor
interlayer insulating
Prior art date
Application number
KR1019990030398A
Other languages
English (en)
Other versions
KR20010011157A (ko
Inventor
정동진
김기남
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990030398A priority Critical patent/KR100309077B1/ko
Priority to US09/617,912 priority patent/US6388281B1/en
Priority to JP2000224413A priority patent/JP4874456B2/ja
Publication of KR20010011157A publication Critical patent/KR20010011157A/ko
Application granted granted Critical
Publication of KR100309077B1 publication Critical patent/KR100309077B1/ko
Priority to US10/113,622 priority patent/US6929997B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 다중 금속 배선을 가지는 1T/1C 불휘발성 강유전체 기억소자 및 이를 형성하는 방법에 관한 것으로서, 콘택플러그를 통해 트랜지스터와 전기적으로 연결되는 강유전 커패시터를 패터닝 한 후, 콘택플러그 상에 형성되는 산화방지막이 커패시터를 덮는 확산방지막 열처리 후 패터닝 되기 때문에, 확산방지막 열처리시 상기 콘택플러그가 산소분위기에 노출되지 않아 커패시터 하부전극과 콘택플러그 사이의 옴성 접촉(ohmic contact)을 효과적으로 형성할 수 있다. 또한 본 발명에 따르면, 비트라인, 워드라인 스트랩 라인 그리고 플레이트 라인이 모두 금속으로 형성되기 때문에, 저저항 배선을 형성할 수 있으며, 소자의 동작특성을 향상 시킬 수 있다.

Description

삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법{TRIPLE METAL 1T/1C FERROELECTRIC CAPACITOR AND METHOD FOR FABRICATING THEREOF}
현대의 데이터 처리 시스템은 메모리에 저장된 정보에 대한 빠른 접근 (access)을 위해서는 수시로(random) 접근이 가능하여야 한다. 반도체 산업에 있어서 기억소자는 빠른 동작 속도를 요구하며 이러한 상황으로 인해 강유전체 메모리 소자(ferroelectric random access memory, 이하 FRAM이라 한다)에 대한 연구가 활발히 이루어 졌다. 주지하는 바와 같이, 이러한 FRAM은 불휘발성 특성을 가지고 있는데, 이러한 불휘발성 특성은 커패시터 전극들 사이에 강유전막을 구비하고 있어서 가능하다. 이러한 강유전막은 서로 다른 두 개의 안정된 분극 상태를 가지는데, 인가된 전압에 대해 분극 상태를 나타내는 그래프에서 잘 알려진 특징적인 히스테레시스(hysteresis) 루프로 나타내어진다.
상술한 바와 같이 FRAM은, 플래시메모리(flash memory) 같이 불휘발성 특성, 상대적으로 낮은 전압(약 5V이하) 에서의 쓰기(writing)가 가능하며(플래시 메모리의 경우 18-22V), 월등한 동작속도(수십 nsec 약 40nsec 이하)(플래시 메모리의 경우 수msec), 탁월한 내성(약 1012이상)(플래시 메모리의 경우 약 105-6), 낮은 소비 전력으로(대기 전류가 약 1마이크로암페아 이하) 동작이 가능한 장점을 가지고 있다.
이러한 FRAM은 트랜지스터와 강유전 커패시터를 포함한다. 주지하는 바와 같이, 강유전 커패시터는 트랜지스터와 전기적으로 연결되어야 한다. 이러한 연결은 다음과 같은 방법으로 되어진다. 첫 번째의 방법은 금속을 이용한 국소적 상호연결(local interconnection) 방법이다. 일 예로 미국 특허 공보 번호 5,119,154가 여기에 참조로 개시된다. 다른 방법은, 폴리실리콘 또는 텅스텐 같은 도전성 물질을 이용한 콘택플러그를 통해 트랜지스터와 커패시터를 연결하는 방법이다. 고집적 FRAM을 위해서는 단위 셀을 최소화하는 것이 필요하므로, 국소적 상호연결 방법은 고집적 FRAM에 적합하지 않다.
따라서, 콘택플러그를 통한 연결 방법이 고집적 FRAM에 적용되고 있다. 미국 특허 공보 번호 5,854,104, 5,591,663 등이 여기에 참조로 개시되는데, 트랜지스터의 드레인 영역이 콘택플러그를 통해 커패시터에 연결되는 방법을 제안하고 있다.
도 1a 내지 도 1f는 강유전 메모리 형성 방법을 순차적으로 나타내는 단면도로서, 상기한 미국 특허 공보 번호 '104에 의한 콘택플러그를 통한 커패시터와 트랜지스터의 연결 방법을 개략적으로 도시하고 있다.
도 1a를 참조하면, 소자 분리영역(2)이 반도체기판(1) 상에 정의된다. 게이트 산화막(3), 게이트 전극 및 소스(5a) 그리고 드레인(5b) 영역을 가지는 트랜지스터가 형성된다. 비트라인(6)이 상기 소스영역(5a)과 전기적으로 연결되도록 형성된다. 산화막인 BPSG막(borophosphosilicate glass layer)(7)이 상기 결과물 상에 형성된다. 그리고 나서, 약 1,000옹그스트롬 두께의 이산화 티타늄(TiO2)막(8)이 스퍼터링 방법으로 증착되는데, 상기 이산화 티타늄막(8)은 확산방지막으로서의역할을 한다. 포토리소그라피 공정에 의해 상기 산화막(7)이 패턴화되고 식각되어 상기 드레인 영역(5b)을 노출 시키는 콘택홀이 형성된다.
다음 도 1b를 참조하면, 약 500옹그스트롬 두께의 티타늄막과 약 1,000옹그스트롬 두께의 티타늄 질화막(TiN)의 이중막(10)과 약 5,000옹그스트롬 두께의 텅스텐막(11)이 스퍼터 방법으로 증착되어 상기 콘택홀을 채운다. 그리고 나서 상기 텅스텐막(11) 및 상기 이중막(10)이 물리화학적 연막 공정(CMP:chemical mechanical polishing)과 같은 방법으로 에치백되어 콘택플러그가 형성된다.
다음, 약 500옹그스트롬 두께의 티타늄 질화막(12) 및 약 500옹그스트롬 두께의 백금막(Pt,13)이 차례로 스퍼터 되고, 도 1c에 나타난 바와 같이 소정의 패턴을 가지는 레지스트 마스크(9b)가 상기 백금막(13) 상에 형성된다. 상기 패턴화된 레지스트 마스크(9b)를 사용하여 상기 티타늄 질화막(12) 및 상기 백금막(13)이 건식식각되어 하부전극이 형성된다.
다음, 약 2,000옹그스트롬의 두께를 가지는 강유전막인 PZT막(14)이 상기 하부전극 상에 솔-젤 방법, 스퍼터링 방법 또는 MOCVD법 등에 의해 증착되고 결정화를 위한 열처리 공정이 수행된다. 그리고 나서 약 1,000옹그스트롬의 두께를 가지는 백금막(15), 약 500옹그스트롬의 두께를 가지는 티타늄 질화막(16) 그리고 약 1,000옹그스트롬의 두께를 가지는 알루미늄막(17)이 차례로 증착된다. 상기 증착된 막들(17, 16 및 15)에 대한 고농도 플라즈마 시스템 수단에 의한 건식식각 공정이 수행되는데, 도 1d에 나타난 바와 같이 패턴화된 레지스트 마스크(9c)를 사용한다. 상기 마스크(9c)를 사용하여 상기 막질(17, 16)이 식각되어 강유전 커패시터가 형성된다.
상술한 방법으로 커패시터가 완성된 후, 절연막(18)이 상기 결과물 상에 증착된다. 상기 커패시터를 구동 라인(drive line:미도시)에 연결하기 위한 콘택홀이 상기 절연막(18) 내에 형성된다. 그리고 나서, 알루미늄 배선이 형성된다.
상술한 방법에 의하면, 하부전극을 패터닝한 후, 강유전막이 형성된다. 즉 하부전극을 완성한 후, 강유전막 증착후 결정화를 위한 열처리가 약 600℃ 내지 약 800℃ 범위의 산소 분위기에서 수행된다. 더 나아가서, 확산방지막 형성후, 약 500℃이상의 산소 분위기에서 확산방지막의 특성을 향상시키기 위한 열처리가 수행된다. 상술한 열처리 공정은 하부전극과 콘택플러그 계면 또는 티타늄 질화막과 콘택플러그 계면에서 커패시터 측면 경로를 통한 산소의 확산으로 산화를 일으키게된다. 그러한 계면에서의 산화는 양호한 전기적인 옴성 접촉(ohmic contact)을 구현할 수 없게 한다. 결과적으로 강유전 커패시터에 저장된 데이터 정보를 데이터 라인으로 전달할 수 없으며, 기억소자로서의 역할을 수행할 수 없게 된다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안 된 것으로서, 강유전 커패시터의 하부전극과 콘택플러그가 양호한 옴성 접촉을 가지는 강유전체 기억소자 및 그 형성 방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 삼중 금속배선을 가지는 1T/1C 강유전체 기억소자 및 그 형성 방법을 제공하는 데 있다.
도 1a 내지 도 1e는 종래 방법에 의한 일트랜지스터/일커패시터 제조 방법을 순차적으로 보여주는 단면도;
도 2는 본 발명에 따른 삼중 금속 배선 일 트랜지스터/일 커패시터를 개략적으로 나타내는 단면도; 그리고
도 3a 내지 도 3g는 도 2에 개략적으로 도시된 삼중 금속 배선 일 트랜지스터/일 커패시터를 형성하는 방법을 순차적으로 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
100:반도체기판 102:소자분리영역
104:트랜지스터 106a-c:불순물 확산영역(활성영역)
108, 112, 134, 138:절연막 110, 136, 140:금속배선
114:콘택플러그 116:접착강화막
118:산화방지막 120, 122:하부전극
124:강유전막 126, 128:상부전극
132:확산방지막
(구성)
상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 강유전체 기억소자를 형성하는 방법을 제공한다. 상기 강유전체 기억소자 형성 방법은, 반도체기판 상에 콘택플러그를 포함하는 층간절연막을 형성하는 단계와, 상기 콘택플러그를 포함하는 상기 층간절연막 상에 산화방지막을 형성하는 단계와, 상기 산화방지막 상에 상기 콘택플러그를 덮도록 커패시터와 상기 커패시터를 감싸는 확산방지막 패턴을 차례로 형성하는 단계와, 노출된 상기 산화방지막을 식각하는 단계를 포함하는 것을 특징으로 하되, 상기 커패시터는 상기 산화방지막을 통해 상기 콘택플러그에 전기적으로 연결된다.
상기 강유전체 소자 형성 방법은, 상기 반도체기판 상에 한 쌍의 불순물확산 영역을 가지는 트랜지스터를 형성하는 단계와, 상기 트랜지스터를 포함하여 상기 반도체기판 상에 제 1 절연막을 형성하는 단계와, 상기 제 1 절연막을 통과하여 상기 하나의 불순물확산 영역에 전기적으로 연결되도록 제 1 금속 배선을 형성하는 단계를 더 포함하고, 이때, 상기 콘택플러그는 상기 다른 하나의 불순물 확산영역에 전기적으로 연결고, 상기 층간절연막의 형성은 상기 제 1 절연막을 증착하고 제 2 절연막을 증착하는 단계를 포함한다. 또한 여기서, 상기 강유전체 소자 형성 방법은, 상기 강유전 커패시터를 포함하여 상기 층간절연막 상에 제 3 절연막을 증착하는 단계와, 상기 제 3 절연막 상에 제 2 금속배선을 형성하는 단계와, 상기 제 2 금속배선을 포함하여 상기 제 3 절연막 상에 제 4 절연막을 증착하는 단계와, 상기 제 4 절연막 상에 상기 강유전 커패시터의 상부전극 패턴에 전기적으로 연결되는제 3 금속배선을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 강유전체 소자 형성 방법은, 상기 층간절연막 상에 접착강화막을 형성하는 단계를 더 포함하며, 이때, 상기 산화방지막을 식각하는 단계는, 상기 커패시터를 포함하여 상기 산화방지막 상에 확산방지막을 형성하는 단계와, 포토레지스트 마스크를 사용하여 상기 확산방지막 패턴을 형성하는 단계와, 상기 확산방지막 패턴을 사용하여 상기 산화방지막 및 상기 접착강화막을 식각하는 단계를 포함한다. 여기서 상기 확산방지막은 상기 강유전체로부터의 물질 이동을 방지하는 역할을 한다.
상기 강유전체 소자 형성 방법에 있어서, 상기 커패시터를 형성하는 단계는, 상기 산화방지막 상에 하부전극막, 강유전막 그리고 상부전극막을 차례로 형성하는 단계와, 제 1 포토리소그라피를 통해 상기 상부전극막을 식각하는 단계와, 제 2 포토리소그라피를 통해 상기 산화방지막이 나타날 때까지, 상기 강유전막 그리고 상기 하부전극막을 순차적으로 식각하는 단계를 포함한다.
상기 강유전체 소자 형성 방법에 있어서, 상기 커패시터를 형성하는 단계는, 상기 산화방지막 상에 하부전극막, 강유전막 그리고 상부전극막을 차례로 형성하는 단계와, 포토리소그라피를 통해 상기 상부전극막, 강유전막 그리고 하부전극막을 차례로 식각하는 단계를 포함한다.
상술한 목적을 달성하기 위한 본 발명에 의하면, 삼중 금속배선을 가지는 강유전체 기억소자를 형성하는 방법을 제공한다. 상기 삼중 금속배선을 가지는 강유전체 기억소자 형성 방법은, 게이트 전극 및 한 쌍의 소스/드레인 영역을 가지는트랜지스터를 반도체기판 상에 형성하는 단계와, 상기 트랜지스터를 포함하여 상기 반도체기판 상에 제 1 층간절연막을 형성하는 단계와, 상기 제 1 층간절연막을 뚫고 상기 하나의 소스/드레인 영역에 전기적으로 연결되는 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선을 포함하여 상기 제 1 층간절연막 상에 제 2 층간절연막을 형성하는 단계와, 상기 제 2 및 제 1 층간절연막들을 뚫고 상기 다른 하나의 소스/드레인 영역에 전기적으로 연결되는 콘택플러그를 형성하는 단계와, 상기 콘택플러그와 전기적으로 연결되도록 상기 제 2 층간절연막 상에 강유전 커패시터를 형성하는 단계와, 상기 강유전 커패시터를 포함하여 상기 제 2 층간절연막 상에 제 3 층간절연막을 형성하는 단계와, 상기 제 3 층간절연막을 뚫고 상기 게이트 전극에 전기적으로 연결되는 제 2 금속배선을 형성하는 단계와, 상기 제 2 금속배선을 포함하여 상기 제 3 층간절연막 상에 제 4 층간절연막을 형성하는 단계와, 상기 제 4 및 제 3 절연막을 뚫고 상기 강유전 커패시터와 전기적으로 연결되는 제 3 금속배선을 형성하는 단계를 포함한다.
상술한 삼중 금속배선을 가지는 강유전체 기억소자를 형성하는 방법에 있어서, 상기 강유전체 커패시터를 형성하는 단계는, 상기 콘택플러그를 포함하여 상기 제 2 층간절연막 상에 접착강화막을 증착하는 단계와, 상기 콘택플러그의 산화를 방지하기 위해 상기 접착강화막 상에 산화방지막을 증착하는 단계와, 하부전극막, 강유전막 그리고 상부전극막을 차례로 형성하는 단계와, 상기 상부전극, 강유전막, 하부전극막, 산화방지막 그리고 접착강화막을 패터닝하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 상부전극, 강유전막, 하부전극막, 산화방지막 그리고 접착강화막을 패터닝하는 단계는, 상기 상부전극막을 식각하는 단계와, 상기 산화방지막이 나타날 때까지, 상기 강유전막 및 상기 하부전극막을 동시에 식각하여 커패시터를 형성하는 단계와, 상기 노출된 산화방지막 및 상기 접착강화막을 식각하는 단계를 포함하되, 상기 식각된 산화방지막 및 접착강화막은 상기 강유전 커패시터로부터 측면으로 확장된 식각 패턴을 가지는 것을 특징으로 하며,
상기 산화방지막 및 접착강화막을 식각하는 단계는, 상기 커패시터 및 상기 산화방지막을 포함하여 상기 층간절연막에 확산방지막을 형성하는 단계와, 포토레지스트 마스크를 사용하여 상기 확산방지막을 패터닝하는 단계와, 패턴화된 상기 확산방지막을 사용하여 상기 산화방지막 및 상기 접착강화막을 식각하는 단계를 포함한다.
상술한 목적을 달성하기 위한 본 발명에 의하면, 삼중 금속배선을 가지는 1T/1C 강유전체 기억소자를 제공한다. 상기 삼중 금속배선을 가지는 1T/1C 강유전체 기억소자는, 반도체기판 상에 형성된 게이트 전극 및 한 쌍의 소스/드레인 영역을 가지는 트랜지스터와, 상기 트랜지스터를 포함하여 상기 반도체기판 상에 형성된 제 1 층간절연막과, 상기 제 1 층간절연막을 뚫고 상기 하나의 소스/드레인 영역에 전기적으로 연결되는 제 1 금속배선과, 상기 제 1 금속배선을 포함하여 상기 제 1 층간절연막 상에 형성된 제 2 층간절연막과, 상기 제 2 및 제 1 층간절연막들을 뚫고 상기 다른 하나의 소스/드레인 영역에 전기적으로 연결되는 콘택플러그와, 상기 콘택플러그와 전기적으로 연결되도록 상기 제 2 층간절연막 상에 형성된 강유전 커패시터와, 상기 강유전 커패시터를 포함하여 상기 제 2 층간절연막 상에 형성된 제 3 층간절연막과, 상기 제 3 층간절연막을 뚫고 상기 게이트 전극에 전기적으로 연결되는 제 2 금속배선과, 상기 제 2 금속배선을 포함하여 상기 제 3 층간절연막 상에 형성된 제 4 층간절연막과, 상기 제 4 및 제 3 절연막을 뚫고 상기 강유전 커패시터와 전기적으로 연결되는 제 3 금속배선을 포함한다.
상술한 삼중 금속배선을 가지는 1T/1C 강유전체 기억소자에 있어서, 상기 제 1 금속배선은 텅스텐으로 만들어지고, 상기 제 2 금속배선은 티타늄, 티타늄 질화막, 알루미늄 그리고 티타늄 질화막의 적층막으로 만들어지고, 상기 제 3 금속배선은 알루미늄으로 만들어지는 것을 특징으로 한다.
이때, 상기 강유전 커패시터는, 상기 제 2 층간절연막 상에 형성된 접착강화막과, 상기 접착강화막 상에 형성된 산화방지막과, 상기 산화방지막 상에 형성된 하부전극막과, 상기 하부전극막 상에 형성된 강유전막과, 상기 강유전막 상에 형성된 상부전극을 포함하는 것을 특징으로 한다. 또한, 상기 강유전 커패시터를 감싸도록 형성된 확산방지막을 더 포함한다.
(작용)
상술한 본 발명의 구성에 의하면, 산화방지막이 강유전 커패시터 형성후, 그리고 확산방지막 증착 및 열처리 후에 패터닝된다. 이렇게 함으로써, 종래 기술에 나타난 콘택플러그와 하부전극 계면에서의 산화 문제를 방지할 수 있어 신뢰성 있는 전기적 옴성 접촉을 형성할 수 있다.
또한 배선이 모두 금속으로 형성되어 저저항 배선이 가능하고 이에 따라 소자의 동작특성 및 신뢰도를 향상 시킬 수 있다.
(실시예)
본 발명은 강유전체 기억소자 및 그 형성 방법에 관한 것으로서, 특히 삼중 금속배선을 가지는 하나의 트랜지스터/하나의 커패시터(1T/1C) 강유전체 기억소자를 제공한다. 또한 그러한 기억소자를 형성하는 방법을 제공한다.
본 발명의 특징은 하부전극패턴을 형성하기 전 또는 하부전극패턴 형성과 동시에 상부전극 및 강유전막을 패터닝하는데 있다. 본 발명의 다른 특징은 산화방지막에 대한 식각이 강유전 커패시터 형성후, 그리고 확산방지막 증착 및 열처리 공정 후에 수행된다. 본 발명의 다른 특징은 삼중 금속배선을 가지는 일 트랜지스터/일 커패시터(1T/1C) 강유전체 기억소자를 제공함에 있다.
이하 도 2 및 도 3a 내지 3g를 참조하여 본 발명의 실시예를 설명한다. 본 발명은 여러 다른 형태로 실시가 가능하며, 여기에 개시된 실시예에 한정되게 해석되어서는 안된다. 또한 첨부된 도면에 있어서, 막질 및 영역들은 설명의 명확화를 위해 과장되게 도시되어져 있다.
본 발명에 따른 삼중 금속배선을 가지는 1T/1C 강유전체 기억소자가 도 2에 개략적으로 도시되어 있다.
도 2를 참조하면, 반도체기판(100)상에 활성영역이 소자분리영역(102)에 의해 정의되어 있다. 상기 활성영역상에 트랜지스터(104)가 형성되어 있다. 상기 트랜지스터(104)는 적어도 게이트 전극 및 그 양측에 불순물 확산영역(106a-c), 좀더 구체적으로는 소스/드레인 영역을 포함하여 이루어진다.
상기 불순물 확산영역중 소정의 영역(106b)에 전기적으로 연결되도록 제 1 금속배선(110), 좀더 구체적으로는 비트라인이 형성되어 있다. 상기 비트라인은 금속물질 예를 들면 텅스텐으로 형성된다. 그리고 상기 비트라인(110)이 형성된 층의 상부에 형성된 다른 층에(절연막 108 및 112를 통해 전기적으로 격리되어 있는) 강유전 커패시터(120-128)가 형성되어 있다. 기억소자로서 기능을 하기 위해서는 상기 커패시터는 상기 트랜지스터의 불순물 확산 영역 중 소정의 부분(106c)에 전기적으로 연결되어야 한다. 본 발명에 의하면 도 2에 나타난 바와 같이 콘택플러그(114)를 통해 전기적으로 연결되어 있다. 접착강화막(116) 및 산화방지막(118)이 상기 콘택플러그(114) 및 상기 커패시터 사이에 형성되어 있다.
상기 커패시터 및 절연막(112) 상에 절연막(134)이 형성되어 있고, 그 표면 상에 제 2 금속배선(136)이 형성되어 있다. 상기 제 2 금속배선(스트랩 라인)은 저저항 소자 구현을 위한 게이트전극의 션팅(shunting)역할을 하며, 금속 물질 예를 들면, 티타늄/티타늄질화막/알루미늄/티타늄질화막의 다충막으로 형성된다. 또한 상기 제 2 금속배선은 도면에는 나타나 있지 않지만 FRAM의 코어 및 주변회로 영역의 상호연결(interconnection)역할을 한다.
상기 제 2 금속배선(136)상에 절연막(138)이 형성되어 있고, 그 표면 상에 제 3 금속배선(140)이 상기 커패시터의 상부전극(128)과 전기적으로 연결되도록 형성되어 있다.
상술한 강유전체 기억소자는 배선이 모두 금속으로 형성되어 있어 소자의 빠른 동작속도를 구현할 수 있다.
도 3a 내지 도 3g를 참조하여 상술한 강유전체 커패시터 형성 방법을 이하에서 상세히 설명한다. 도 3a 내지 도 3g에서 도 2에 도시된 구성요소와 동일한 기능을 가지는 구성요소에 대해서는 동일한 참조번호를 병기한다.
먼저 도 3a를 참조하면, 반도체기판(100), 통상적으로 실리콘 기판이 준비된다. 상기 실리콘 기판(100)상에 활성영역과 비활성영역이 잘 알려진 소자분리 공정에 의한 소자격리영역(102)에 의해 정의되는데, 활성영역이란 전기적 연결이 형성되는 곳을 말한다. 상기 소자분리공정은 예를 들면, 국소적 실리콘 산화 공정(LOcal Oxidation of Silicon), 얕은 트렌치 형성(Shallow Trench Isolation) 공정 등이 있다. 이는 통상적인 공정으로 설명을 생략한다.
소자분리공정으로 활성영역이 정의되면, 트랜지스터 형성 공정이 수행된다. 좀더 구체적으로 살펴보면, 실리콘 기판(100)과의 전기적 절연을 위한 게이트 산화막(도면에 미도시)이 형성된다. 다음 게이트 전극막이 증착되고 패터닝되어 게이트 전극이 형성된다. 그리고 나서 이온주입공정이 수행되어 불순물 확산 영역인 소스/드레인 영역(106a-c)이 게이트 전극 양측에 형성된다. 다음 게이트 전극 양측에 게이트 스페이서가 형성되어 트랜지스터를 완성한다.
다음, 상기 트랜지스터(104)를 포함하여 상기 실리콘 기판(100)상에 제 1 층간절연막(108)이 증착된다. 상기 제 1 층간절연막은 통상적으로 CVD(chemical vapor deposition) 방법에 의한 산화막으로 형성된다. 다음으로 강유전체 기억소자의 데이터 라인인 비트라인(제 1 금속배선) 형성 공정이 수행된다. 먼저 소정의 소스/드레인 영역(106b)을 노출시키도록 상기 제 1 층간절연막(108)이 건식식각되어 콘택홀이 형성된다. 예를 들어, 약 4,000옹그스트롬의 두께를 가지는 텅스텐이 상기 콘택홀을 채우도록 상기 제 1 층간절연막(108) 상에 잘 알려진 스퍼터 방법에 의해 증착된다. 그리고 나서 증착된 텅스텐이 소정의 패턴으로 식각되어 도 3a에 나타난 바와 같이 비트라인(110)이 형성된다.
도 3b를 참조하면 상기 제 1 금속배선인 비트라인(110)을 포함하여 상기 제 1 층간절연막(108) 상에 제 2 층간절연막(112)이 증착된다. 상기 제 2 층간절연막은 통상적으로 CVD 방법에 의한 산화막으로 형성된다. 다음 공정은 후속공정으로 형성되는 강유전 커패시터와 트랜지스터(104)의 전기적 연결을 위한 콘택플러그 형성공정이다. 먼저 상기 트랜지스터(104)의 소정의 소스/드레인(106c)을 노출시키도록 상기 제 2 및 제 1 층간절연막(112,108)을 식각하여 플러그용 콘택홀을 형성한다. 상기 플러그용 콘택홀을 완전히 채우도록 도전막인 폴리실리콘이 증착된다. 그리고 나서 평탄화공정이 수행되어 도 3b에 도시된 바와 같이 콘택플러그(114)가 완성된다.
다음 공정은 강유전 커패시터 형성 공으로 도 3c 내지 도 3f에 개략적으로 도시되어 있다. 먼저 도 3c를 참조하면, 접착강화막(116), 산화방지막(118), 하부전극막(120,122), 강유전막(124), 상부전극막(126,128), 그리고 산화막 마스크(130)가 증착된다. 좀더 구체적으로 살펴보면, 상기 접착강화막(116)으로 약 50옹그스트롬의 두께를 가지는 티타늄막을 스퍼터링 방법으로 증착한다. 상기 접착강화막(116)은 하부의 제 2 층간절연막(112)과 후속공정으로 증착되는 막질과의 접착특성을 강화하기 위해서 그리고 또한 콘택플러그(114) 상부와의 옴성접촉(ohmic contact)을 위해서 증착된다.
상기 산화방지막(118)은 예를 들어 스퍼터링 방법을 이용하여 약 1,000옹그스트롬의 두께를 가지는 이리듐(Ir)으로 형성된다. 또한 로듐 또는 루세늄으로 형성될 수 있다. 상기 산화방지막은, 후속 공정으로 수행되는 여러 가지 산화분위기에서의 어닐링 공정에서, 상기 콘택플러그 및 그 상부에 형성되는 도전성 막질과의 접촉면이 산화되는 것을 방지하기 위해서 증착된다. 후술하는 바와 같이, 상기 산화방지막(118)은 커패시터 형성후, 그리고 확산방지막 증착 및 열처리 공정후 식각되기 때문에 열처리에 따른 특성 열화가 없어 산화방지역할을 충분히 할 수 있다.
다음 강유전 커패시터 하부전극으로 이산화 이리듐(IrO2,120) 및 백금(Pt,122)이 증착된다. 상기 이산화 이리듐(120)은 약 500옹그스트롬의 두께를 가지도록 직류 (DC:direct current) 자기 스퍼터링 방법(magnetron sputtering)으로 증착되고, 안정적인 산화막전극을 형성하기 위해 산소 분위기로 약 600℃에서 열처리된다. 상기 백금(122)은 약 1,000옹그스트롬의 두께를 가지도록 스퍼터링 방법 등에 의해 증착된다. 상기 백금(122)은 후속 공정으로 증착되는 강유전막의 결정화에 유리한 격자구조를 제공하여 보다 안정적인 강유전막 형성에 도움을 준다.
또한 하부전극으로 상술한 이산화 이리듐/백금의 이중막 외에 기타의 금속들 예를 들면 백금, 이리듐, 로듐 등이 단일층으로 형성될 수 있고, 또한 이들 금속과 산화막 전극과의 조합으로 형성될 수 있다.
다음은 강유전막(124) 형성공정으로, 먼저 강유전막 전구물질이 솔-젤 방법에 의해 비정질 형태로 증착된다. 예를 들면, PZT막이 약 2,000옹그스트롬의 두께를 가지도록 증착된다. 그리고 나서, 상기 PZT막이 강유전 특성을 나타내게 하기 위한 결정화 열처리를 약 650℃이상의 온도에서 산소분위기로 수행한다. 상기 열처리는 급속 열처리 방법(rapid thermal annealing) 또는 퍼니스(furnace)등을 이용할 수 있다. 좀더 구체적으로 본 발명에서는 약 700℃에서 10분 동안 퍼니스 열처리가 수행된다.
다음은 상부전극(126,128) 형성공정으로, 산화막전극(126) 및 금속전극(128)이 증착된다. 상기 산화막전극(126)으로 이산화 이리듐이 스퍼터링 방법으로 약 300옹그스트롬의 두께를 가지도록 증착된다. 상기 금속전극(128)으로 이리듐이 스퍼터링 방법으로 약 1,200옹그스트롬의 두께를 가지도록 증착된다.
또한 상기 상부전극(126,128)으로 전술한 하부전극과 동일한 물질로 형성할 수 도 있다. 설명의 간략화를 위해 이의 설명은 생략한다.
다음 강유전 커패시터 형성을 위한 사진 식각 공정이 수행된다. 본 실시예에 있어서는 산화막 마스크(130)가 이용된다. 먼저 상기 산화막 마스크(130)가 커패시터 패턴을 정의하도록 패터닝 된다(도 3d 및 도 3dd 참조). 그리고 나서 상기 마스크를 사용하여 하부의 막질들이 식각되어 커패시터를 완성한다.
강유전 커패시터 형성을 위한 사진 식각 공정은 후술하는 바와 같이 다양하게 수행될 수 있다. 첫 번째로, 상부전극을 먼저 식각한 후, 통상의 포토 레지스트 마스크를 이용하여 강유전막 및 하부전극을 식각하는 방법이다. 구체적으로 살펴보면, 상기 패턴화된 산화막 마스크(130')를 이용하여 상기 상부전극막(128)이 도 3d에 나타난 바와 같이 건식식각된다. 상기 상부막(128)의 건식식각은 Cl2, HBr 그리고 O2혼합가스를 사용하며 이들의 유량비는 7:14:30 sccm 이고, 약 5mtorr의 압력에서 수행된다.
다음, 통상의 포토레지스트 마스크(미도시)를 사용하여 상기 강유전막(124) 및 하부전극막(122,120)이 차례로 식각된다. 상기 강유전막(124)의 식각은 반응성 이온식각(reactive ion etching) 형태의 식각장비를 이용하여 Ar, HBr 그리고 CF4혼합가스를 사용하여 식각하고, 상기 하부전극막(122,120)은 Ar 및 Cl2혼합가스를 사용하여 식각하며, 그 결과 형성된 강유전 커패시터 패턴이 도 3e에 개략적으로 나타나 있다. 또한 반도체 식각공정에 통상적으로 사용되는 식각장비를 사용할 수 도 있다.
둘째, 커패시터 형성을 위한 사진 식각공정은 아래와 같은 방법으로 수행될 수 있다. 도 3dd 및 3e를 참조하면, 상기 산화막 마스크(130')를 사용하여, 상기 상부전극막(128,126), 강유전막(124) 그리고 하부전극막(122,120)을 동시에 하나의 사진식각공정으로 식각할 수 도 있다.
다음으로, 도 3e에 나타난 바와 같이, 형성된 강유전 커패시터로 물질이동을 방지하기 위한 확산방지막이 스퍼터링 방법 등으로 증착된다. 그리고 나서 확산방지막의 특성을 강화시키기 위한 열처리 공정이 산소분위기에서 약 650℃에서 약 30분간 수행된다. 이러한 산화분위기의 열처리에서, 상기 산화방지막(118)인 이리듐막은 종래와는 달리(도 1d 및 도 1e) 패터닝되어 있지 않기 때문에 산화방지막으로서의 역할을 충분히 하여(즉, 콘택플러그 상부에서의 산화를 방지하여) 양호한 옴성 접촉을 가능케 한다. 상기 확산방지막(132)은 예를 들면 이산화 티타늄, 알루미나(Al2O3) 등으로 형성된다.
다음 사진식각공정을 통해 상기 확산방지막을 패터닝한 후 이를 식각 마스크로 하여 상기 산화방지막(118) 및 접착강화막(116)을 식각하여 강유전 커패시터를 완성한다. 그 결과 단면 프로파일이 도 3f에 개략적으로 나타나 있다.
다음 공정은 제 2 금속배선 형성공정으로 도 3g에 개략적으로 나타나 있다. 도시된 바와 같이 강유전 커패시터를 완성한 후, 제 3 층간절연막(134)이 상기 제 2 층간절연막(112) 상에 상기 강유전 커패시터를 덮도록 증착된다. 그리고 나서 트랜지스터의 게이트라인과 전기적으로 연결되는 제 2 금속배선(136)이 형성된다. 상기 제 2 금속배선은 또한 코어 및 주변회로 영역에서는 상호연결 (innterconnection) 역할을 한다. 좀더 구체적으로 살펴보면, 상기 제 2 금속배선은, 티타늄/티타늄질화막/알루미늄막/티타늄질화막으로 형성되며, 각각 약 300옹그스트롬, 600옹그스트롬, 4,000옹그스트롬 및 250옹그스트롬의 두께를 갖도록 스퍼터링 방법 등으로 증착된다. 상기 알루미늄막 상의 티타늄 질화막은 사진 공정의 선폭 변동(critical dimension variation)을 최소화하는 기능도 하고, 상기 알루미늄막 하부의 티타늄/티타늄질화막은 배리어 금속(barrier metal)으로서 기능을 한다. 통상적인 사진식각공정을 통해 증착된 막들이 식각되어 소정의 패턴을 갖는제 2 금속배선이 완성된다.
다음 공정은 제 3 금속배선(플레이트 라인:plate line) 형성공정으로, 상기 도 3g에 나타난 결과물 상에 화학적 기상 증착법에 의한 제 4 절연막(138)으로 산화막이 증착된다(도 2 참조). 그리고 나서, 상기 강유전 커패시터의 상부전극과 전기적으로 연결되는 제 3 금속배선이 형성된다. 좀더 구체적으로 살펴보면, 상기 상부전극을 노출시키는 콘택홀이 상기 제 4 절연막(138)상에 형성되고, 스퍼터링 방법 등으로 금속물질인 알루미늄이 증착된다. 그리고 나서, 통상적인 사진식각공정으로 증착된 알루미늄이 패터닝되어 도 2에 나타난 바와 같은 제 3 금속배선 (140)이 완성된다.
상술한 바와 같은 본 발명에 따르면, 강유전 커패시터의 상부전극이 강유전막 및 하부전극 보다 먼저 패터닝되거나 또는 동시에 패터닝 된다. 그리고 산화방지막으로 산화방지효과가 뛰어난 이리듐 등을 용하고 또한 이러한 산화방지막이 커패시터 형성후 그리고 확산방지막 증착 및 열처리 후에 패터닝 된다. 따라서, 확산방지막의 열처리 공정시 산화방지막이 그 역할을 충분히 하게 되어 안정적인 옴성 접촉을 구현할 수 있다. 또한 1T/1C 강유전체 기억소자에 있어서, 다층의 배선을 금속물질로 형성함으로써, 기억소자의 동작속도를 한층 더 증가시킬 수 있다.
본 발명에 따른 1T/1C 강유전 기억소자 및 그 제조 방법에 따르면, 커패시터 형성후 그리고 확산방지막의 증착 및 열처리 후, 산화방지막이 패터닝 된다. 따라서 산화분위기의 열처리 공정에 의한 콘택플러그 및 강유전 커패시터 계면에서의산화반응을 산화방지막이 억제할 수 있어 그 계면에서 양호한 옴성 접촉을 형성할 수 있다.
또한 본 발명에 따른 1T/1C 강유전 기억소자 및 그 제조 방법에 따르면, 배선이 모두 금속으로 이루어진다. 따라서 기억소자의 동작특성을 향상시킬 수 있는 효과가 있다.

Claims (25)

  1. 강유전체 소자 형성 방법에 있어서,
    반도체기판 상에 콘택플러그를 포함하는 층간절연막을 형성하는 단계와;
    상기 콘택플러그를 포함하는 상기 층간절연막 상에 산화방지막을 형성하는 단계와;
    상기 산화방지막 상에 상기 콘택플러그를 덮도록 커패시터와 상기 커패시터를 감싸는 확산방지막 패턴을 차례로 형성하는 단계와;
    노출된 상기 산화방지막을 식각하는 단계를 포함하는 것을 특징으로 하되,
    상기 커패시터는 상기 산화방지막을 통해 상기 콘택플러그에 전기적으로 연결되는 강유전체 소자 형성 방법.
  2. 제 1 항에 있어서,
    상기 콘택플러그를 포함하는 상기 층간절연막 상에 접착강화막을 더 형성하는 단계를 포함하며,
    상기 산화방지막을 식각하는 단계는,
    상기 커패시터를 포함하여 상기 산화방지막 상에 확산방지막을 형성하는 단계와;
    포토레지스트 마스크를 사용하여 상기 확산방지막 패턴을 형성하는 단계와;
    상기 확산방지막 패턴을 사용하여 상기 산화방지막 및 상기 접착강화막을 식각하는 단계를 포함하되,
    상기 확산방지막은 상기 강유전체로부터의 물질 이동을 방지하는 것을 특징으로 하는 강유전체 소자 형성 방법.
  3. 제 2 항에 있어서,
    상기 식각된 산화방지막 및 접착강화막은 커패시터로부터 측면으로 확장된 식각 패턴을 가지는 것을 특징으로 하는 강유전체 소자 형성 방법.
  4. 제 2 항에 있어서,
    상기 확산방지막을 산소 분위기에서 약 650℃ 에서 약 30분간 열처리하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 소자 형성 방법.
  5. 제 1 항에 있어서,
    상기 층간절연막을 형성하는 단계는,
    한 쌍의 불순물 확산영역을 가지는 트랜지스터를 상기 반도체기판 상에 형성하는 단계와;
    상기 트랜지스터를 포함하여 상기 반도체기판 상에 제 1 절연막을 형성하는 단계와;
    상기 제 1 절연막을 통과하여 상기 하나의 불순물 확산영역에 전기적으로 연결되도록 제 1 금속 배선을 형성하는 단계와;
    제 2 절연막을 증착하는 단계를 포함하는 것을 특징으로 하되,
    상기 커패시터는 상기 다른 하나의 불순물 확산영역에 전기적으로 연결되는 강유전체 소자 형성 방법.
  6. 제 5 항에 있어서,
    상기 커패시터를 포함하여 상기 층간절연막 상에 제 3 절연막을 증착하는 단계와;
    상기 제 3 절연막 상에 상기 트랜지스터와 전기적으로 연결되는 제 2 금속배선을 형성하는 단계와;
    상기 제 2 금속배선을 포함하여 상기 제 3 절연막 상에 제 4 절연막을 증착하는 단계와;
    상기 제 4 절연막을 뚫고 상기 강유전 커패시터의 상부전극 패턴에 전기적으로 연결되는 제 3 금속배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 소자 형성 방법.
  7. 제 6 항에 있어서,
    상기 제 1 금속배선은 텅스텐으로 만들어지고, 상기 제 2 금속배선은 티타늄, 티타늄 질화막, 알루미늄 그리고 티타늄 질화막의 적층막으로 만들어지고, 상기 제 3 금속배선은 알루미늄으로 만들어지는 것을 특징으로 하는 강유전체 소자 형성 방법.
  8. 제 1 항에 있어서,
    상기 산화방지막은 이리듐, 로듐 그리로 루세늄 중 어느 하나에 의해 형성되고, 상기 접착강화막은 티타늄으로 형성되는 것을 특징으로 하는 강유전체 소자 형성 방법.
  9. 제 1 항에 있어서,
    상기 커패시터를 형성하는 단계는,
    상기 산화방지막 상에 하부전극막을 형성하는 단계와;
    상기 하부전극막 상에 강유전막을 형성하는 단계와;
    상기 강유전막 상에 상부전극막을 차례로 형성하는 단계와;
    제 1 포토리소그라피를 통해 상기 상부전극막을 식각하는 단계와;
    제 2 포토리소그라피를 통해 상기 산화방지막이 나타날 때까지, 상기 강유전막 그리고 상기 하부전극막을 순차적으로 식각하는 단계를 포함하는 것을 특징으로 하는 강유전체 소자 형성 방법.
  10. 제 1 항에 있어서,
    상기 커패시터를 형성하는 단계는,
    상기 산화방지막 상에 하부전극막을 형성하는 단계와;
    상기 하부전극막 상에 강유전막을 형성하는 단계와;
    상기 강유전막 상에 상부전극막을 형성하는 단계와;
    포토리소그라피를 통해 상기 상부전극막, 강유전막 그리고 하부전극막을 차례로 식각하는 단계를 포함하는 것을 특징으로 하는 강유전체 소자 형성 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 하부전극막은 이산화 이리듐과 백금의 이중막으로 형성되고, 상기 상부전극막은 이산화 이리듐과 이리듐의 이중막을 형성되는 것을 특징으로 하는 강유전체 소자 형성 방법.
  12. 제 9 항 또는 제 10 항에 있어서,
    상기 하부전극과 상부전극막은 동일한 물질로 형성되며, 상기 물질은 백금, 이리듐, 루세늄, 산화막전극과의 조합 그리고 이산화 이리듐/백금의 이중막 중 어느 하나인 것을 특징으로 하는 강유전체 소자 형성 방법.
  13. 하나의 트랜지스터/하나의 커패시터 강유전체 기억소자를 형성하는 방법에 있어서,
    게이트 전극 및 한 쌍의 소스/드레인 영역을 가지는 트랜지스터를 반도체기판 상에 형성하는 단계와;
    상기 트랜지스터를 포함하여 상기 반도체기판 상에 제 1 층간절연막을 형성하는 단계와;
    상기 제 1 층간절연막을 뚫고 상기 하나의 소스/드레인 영역에 전기적으로 연결되는 제 1 금속배선을 형성하는 단계와;
    상기 제 1 금속배선을 포함하여 상기 제 1 층간절연막 상에 제 2 층간절연막을 형성하는 단계와;
    상기 제 2 및 제 1 층간절연막들을 뚫고 상기 다른 하나의 소스/드레인 영역에 전기적으로 연결되는 콘택플러그를 형성하는 단계와;
    상기 콘택플러그와 전기적으로 연결되도록 상기 제 2 층간절연막 상에 강유전 커패시터를 형성하는 단계와;
    상기 강유전 커패시터를 포함하여 상기 제 2 층간절연막 상에 제 3 층간절연막을 형성하는 단계와;
    상기 제 3 층간절연막 상에 상기 게이트 전극에 전기적으로 연결되는 제 2 금속배선을 형성하는 단계와;
    상기 제 2 금속배선을 포함하여 상기 제 3 층간절연막 상에 제 4 층간절연막을 형성하는 단계와;
    상기 제 4 및 제 3 절연막을 뚫고 상기 강유전 커패시터와 전기적으로 연결되는 제 3 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 하나의 트랜지스터/하나의 커패시터 강유전체 기억소자 형성 방법.
  14. 제 13 항에 있어서,
    상기 강유전 커패시터를 형성하는 단계는,
    상기 콘택플러그를 포함하여 상기 제 2 층간절연막 상에 접착강화막을 증착하는 단계와;
    상기 콘택플러그의 산화를 방지하기 위해 상기 접착강화막 상에 산화방지막을 증착하는 단계와;
    하부전극막, 강유전막 그리고 상부전극막을 차례로 형성하는 단계와;
    상기 상부전극, 강유전막, 하부전극막, 산화방지막 그리고 접착강화막을 패터닝 하는 단계를 포함하는 것을 특징으로 하는 하나의 트랜지스터/하나의 커패시터 강유전체 기억소자 형성 방법.
  15. 제 14 항에 있어서,
    상부전극, 강유전막, 하부전극막, 산화방지막 그리고 접착강화막을 패터닝하는 단계는,
    상기 상부전극막을 식각하는 단계와;
    상기 산화방지막이 나타날 때까지, 상기 강유전막 및 상기 하부전극막을 동시에 식각하여 커패시터를 형성하는 단계와;
    상기 노출된 산화방지막 및 상기 접착강화막을 식각하는 단계를 포함하되,
    상기 식각된 산화방지막 및 접착강화막은 상기 강유전 커패시터로부터 측면으로 확장된 식각 패턴을 가지는 것을 특징으로 하는 하나의 트랜지스터/하나의 커패시터 강유전체 기억소자 형성 방법.
  16. 제 15 항에 있어서,
    상기 산화방지막 및 접착강화막을 식각하는 단계는,
    상기 커패시터 및 상기 산화방지막을 포함하여 상기 층간절연막에 확산방지막을 형성하는 단계와;
    포토레지스트 마스크를 사용하여 상기 확산방지막을 패터닝하는 단계와;
    패턴화된 상기 확산방지막을 사용하여 상기 산화방지막 및 상기 접착강화막을 식각하는 단계를 포함하되,
    상기 확산방지막은 상기 강유전 커패시터로부터의 물질 이동을 방지하는 것을 특징으로 하는 하나의 트랜지스터/하나의 커패시터 강유전체 기억소자 형성 방법.
  17. 제 13 항에 있어서,
    상기 제 1 금속배선은 텅스텐으로 만들어지고, 상기 제 2 금속배선은 티타늄, 티타늄 질화막, 알루미늄 그리고 티타늄 질화막의 적층막으로 만들어지고, 상기 제 3 금속배선은 알루미늄으로 만들어지는 것을 특징으로 하는 하나의 트랜지스터/하나의 커패시터 강유전체 기억소자 형성 방법.
  18. 제 14 항에 있어서,
    상기 강유전 커패시터 및 상기 산화방지막을 포함하여 상기 제 2 층간절연막 상에 확산방지막을 더 형성하는 것을 특징으로 하는 하나의 트랜지스터/하나의 커패시터 강유전체 기억소자 형성 방법.
  19. 제 18 항에 있어서,
    상기 산화방지막은 이리듐, 로듐 그리로 루세늄 중 어느 하나에 의해 형성되고, 상기 접착강화막은 티타늄으로 형성되며, 상기 확산방지막은 이산화 티타늄 그리고 알루미나 중 어느 하나로 형성되는 것을 특징으로 하는 하나의 트랜지스터/하나의 커패시터 강유전체 기억소자 형성 방법.
  20. 하나의 트렌지스터/하나의 커패시터 강유전 기억소자에 있어서,
    반도체기판 상에 형성된 게이트 전극 및 한 쌍의 소스/드레인 영역을 가지는 트랜지스터와;
    상기 트랜지스터를 포함하여 상기 반도체기판 상에 형성된 제 1 층간절연막과;
    상기 제 1 층간절연막을 뚫고 상기 하나의 소스/드레인 영역에 전기적으로 연결되는 제 1 금속배선과;
    상기 제 1 금속배선을 포함하여 상기 제 1 층간절연막 상에 형성된 제 2 층간절연막과;
    상기 제 2 및 제 1 층간절연막들을 뚫고 상기 다른 하나의 소스/드레인 영역에 전기적으로 연결되는 콘택플러그와;
    상기 콘택플러그와 전기적으로 연결되도록 상기 제 2 층간절연막 상에 형성된 강유전 커패시터와;
    상기 강유전 커패시터를 포함하여 상기 제 2 층간절연막 상에 형성된 제 3 층간절연막과;
    상기 제 3 층간절연막을 뚫고 상기 게이트 전극에 전기적으로 연결되는 제 2 금속배선과;
    상기 제 2 금속배선을 포함하여 상기 제 3 층간절연막 상에 형성된 제 4 층간절연막과;
    상기 제 4 및 제 3 절연막을 뚫고 상기 강유전 커패시터와 전기적으로 연결되는 제 3 금속배선을 포함하는 것을 특징으로 하는 하나의 트랜지스터/하나의 커패시터 강유전체 기억소자.
  21. 제 20 항에 있어서,
    상기 제 1 금속배선은 텅스텐으로 만들어지고, 상기 제 2 금속배선은 티타늄, 티타늄 질화막, 알루미늄 그리고 티타늄 질화막의 적층막으로 만들어지고, 상기 제 3 금속배선은 알루미늄으로 만들어지는 것을 특징으로 하는 하나의 트랜지스터/하나의 커패시터 강유전 기억소자.
  22. 제 20 항에 있어서,
    상기 강유전 커패시터는,
    상기 제 2 층간절연막 상에 형성된 접착강화막과;
    상기 접착강화막 상에 형성된 산화방지막과;
    상기 산화방지막 상에 형성된 하부전극막과;
    상기 하부전극막 상에 형성된 강유전막과;
    상기 강유전막 상에 형성된 상부전극을 포함하는 것을 특징으로 하는 하나의 트랜지스터/하나의 커패시터 강유전체 기억소자.
  23. 제 22 항에 있어서,
    상기 강유전 커패시터를 감싸도록 형성된 반응방지막을 더 포함하는 것을 특징으로 하는 하나의 트랜지스터/하나의 커패시터 강유전체 기억소자.
  24. 제 23 항에 있어서,
    상기 산화방지막은 이리듐, 로듐 그리로 루세늄 중 어느 하나에 의해 형성되고, 상기 접착강화막은 티타늄으로 형성되며, 상기 확산방지막은 이산화 티타늄 그리고 알루미나 중 어느 하나로 형성되는 것을 특징으로 하는 하나의 트랜지스터/하나의 커패시터 강유전체 기억소자.
  25. 제 22 항에 있어서,
    상기 접착강화막 및 산화방지막은 상기 커패시터 하부전극막으로부터 측면으로 확장된 패턴을 가지는 것을 특징으로 하는 하나의 트랜지스터/하나의 커패시터 강유전체 기억소자.
KR1019990030398A 1999-07-26 1999-07-26 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 KR100309077B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990030398A KR100309077B1 (ko) 1999-07-26 1999-07-26 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법
US09/617,912 US6388281B1 (en) 1999-07-26 2000-07-17 Triple metal line 1T/1C ferroelectric memory device and method for fabrication thereof
JP2000224413A JP4874456B2 (ja) 1999-07-26 2000-07-25 三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法
US10/113,622 US6929997B2 (en) 1999-07-26 2002-04-02 Triple metal line 1T/1C ferroelectric memory device and method for fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990030398A KR100309077B1 (ko) 1999-07-26 1999-07-26 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20010011157A KR20010011157A (ko) 2001-02-15
KR100309077B1 true KR100309077B1 (ko) 2001-11-01

Family

ID=19604660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990030398A KR100309077B1 (ko) 1999-07-26 1999-07-26 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법

Country Status (3)

Country Link
US (2) US6388281B1 (ko)
JP (1) JP4874456B2 (ko)
KR (1) KR100309077B1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382719B1 (ko) * 2000-08-25 2003-05-09 삼성전자주식회사 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
KR100395765B1 (ko) * 2001-02-02 2003-08-25 삼성전자주식회사 강유전체 기억 소자 및 그 형성 방법
KR100403957B1 (ko) * 2001-05-03 2003-11-03 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조 방법
KR100428790B1 (ko) * 2001-06-26 2004-04-28 삼성전자주식회사 확장된 플레이트 라인을 갖는 강유전체 메모리소자 및 그제조방법
KR100418573B1 (ko) 2001-09-14 2004-02-11 주식회사 하이닉스반도체 반도체소자의 제조 방법
KR100561839B1 (ko) 2001-11-10 2006-03-16 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
US6815223B2 (en) * 2002-11-22 2004-11-09 Symetrix Corporation Low thermal budget fabrication of ferroelectric memory using RTP
KR100440072B1 (ko) * 2001-12-10 2004-07-14 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US6767750B2 (en) * 2001-12-31 2004-07-27 Texas Instruments Incorporated Detection of AIOx ears for process control in FeRAM processing
JP2003257942A (ja) * 2002-02-28 2003-09-12 Fujitsu Ltd 半導体装置の製造方法
JP3921401B2 (ja) * 2002-03-15 2007-05-30 松下電器産業株式会社 容量素子の製造方法
JP2004146772A (ja) * 2002-03-18 2004-05-20 Fujitsu Ltd 半導体装置及びその製造方法
KR100449949B1 (ko) 2002-04-26 2004-09-30 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 제조방법
JP2003338608A (ja) * 2002-05-20 2003-11-28 Oki Electric Ind Co Ltd 強誘電体キャパシタ及びその製造方法
JP3931113B2 (ja) * 2002-06-10 2007-06-13 松下電器産業株式会社 半導体装置及びその製造方法
JP4331442B2 (ja) * 2002-06-14 2009-09-16 富士通マイクロエレクトロニクス株式会社 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ
JP2004039699A (ja) * 2002-06-28 2004-02-05 Fujitsu Ltd 半導体装置及びその製造方法
KR100883136B1 (ko) * 2002-07-19 2009-02-10 주식회사 하이닉스반도체 오픈형 확산배리어막 구조를 갖는 강유전체 메모리 소자및 그 제조 방법
JP2004055876A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
KR100844978B1 (ko) * 2002-07-25 2008-07-09 삼성전자주식회사 반도체 메모리 장치의 게이트 전극 형성 방법
EP1420451A3 (en) * 2002-11-13 2007-10-03 Matsushita Electric Industrial Co., Ltd. Semiconductor non-volatile memory device and method for fabricating the same
US6943398B2 (en) * 2002-11-13 2005-09-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7091102B2 (en) 2002-12-20 2006-08-15 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having a capacitor with a hydrogen barrier spacer on a sidewall thereof and integrated circuit devices formed thereby
KR100454254B1 (ko) * 2002-12-30 2004-10-26 주식회사 하이닉스반도체 엠티피 구조의 강유전체 메모리 소자 및 그 제조 방법
JP3785170B2 (ja) * 2003-12-01 2006-06-14 株式会社東芝 半導体装置及びその製造方法
JP4025316B2 (ja) * 2004-06-09 2007-12-19 株式会社東芝 半導体装置の製造方法
CN101189721B (zh) * 2005-06-02 2015-04-01 富士通半导体股份有限公司 半导体装置及其制造方法
KR100945227B1 (ko) * 2006-09-28 2010-03-03 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
JP2008270596A (ja) * 2007-04-23 2008-11-06 Toshiba Corp 強誘電体メモリおよび強誘電体メモリの製造方法
KR101380310B1 (ko) * 2012-03-28 2014-04-02 주식회사 동부하이텍 커패시터 및 그 형성 방법
US9305998B2 (en) * 2013-02-11 2016-04-05 Texas Instruments Incorporated Adhesion of ferroelectric material to underlying conductive capacitor plate
US9530833B2 (en) * 2014-06-17 2016-12-27 Globalfoundaries Inc. Semiconductor structure including capacitors having different capacitor dielectrics and method for the formation thereof
US11476261B2 (en) * 2019-02-27 2022-10-18 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
US11744081B1 (en) 2021-05-07 2023-08-29 Kepler Computing Inc. Ferroelectric device film stacks with texturing layer which is part of a bottom electrode, and method of forming such
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
US11832451B1 (en) 2021-08-06 2023-11-28 Kepler Computing Inc. High density ferroelectric random access memory (FeRAM) devices and methods of fabrication
US11942133B2 (en) * 2021-09-02 2024-03-26 Kepler Computing Inc. Pedestal-based pocket integration process for embedded memory
US11869928B2 (en) 2021-12-14 2024-01-09 Kepler Computing Inc. Dual hydrogen barrier layer for memory devices
US11961877B1 (en) 2021-12-14 2024-04-16 Kepler Computing Inc. Dual hydrogen barrier layer for trench capacitors integrated with low density film for logic structures
US11997853B1 (en) 2022-03-07 2024-05-28 Kepler Computing Inc. 1TnC memory bit-cell having stacked and folded planar capacitors with lateral offset
US11741428B1 (en) 2022-12-23 2023-08-29 Kepler Computing Inc. Iterative monetization of process development of non-linear polar material and devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003761A (ko) * 1989-07-27 1991-02-28 정몽헌 반도체 소자의 다층금속배선 공정방법
JPH0774325A (ja) * 1993-06-29 1995-03-17 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JPH09232542A (ja) * 1996-02-28 1997-09-05 Nec Corp 半導体装置およびその製造方法
KR19980070440A (ko) * 1997-01-14 1998-10-26 기타오카다카시 반도체 기억장치 및 그 제조방법
JPH1154718A (ja) * 1997-07-31 1999-02-26 Samsung Electron Co Ltd 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5119154A (en) 1990-12-03 1992-06-02 Micron Technology, Inc. Ferroelectric capacitor and method for forming local interconnect
JPH07111318A (ja) * 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
JP2875733B2 (ja) 1994-02-15 1999-03-31 松下電子工業株式会社 半導体装置の製造方法
US5452244A (en) * 1994-08-10 1995-09-19 Cirrus Logic, Inc. Electronic memory and methods for making and using the same
JP3322031B2 (ja) * 1994-10-11 2002-09-09 三菱電機株式会社 半導体装置
JP3365150B2 (ja) * 1995-06-05 2003-01-08 ソニー株式会社 半導体メモリ
JP3520144B2 (ja) * 1995-10-26 2004-04-19 株式会社ルネサステクノロジ 半導体記憶装置およびその製造方法
JP3388089B2 (ja) 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法
US6051858A (en) * 1996-07-26 2000-04-18 Symetrix Corporation Ferroelectric/high dielectric constant integrated circuit and method of fabricating same
TW377495B (en) * 1996-10-04 1999-12-21 Hitachi Ltd Method of manufacturing semiconductor memory cells and the same apparatus
JP3752795B2 (ja) * 1996-10-04 2006-03-08 株式会社日立製作所 半導体記憶装置の製造方法
US5773314A (en) * 1997-04-25 1998-06-30 Motorola, Inc. Plug protection process for use in the manufacture of embedded dynamic random access memory (DRAM) cells
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
JP3452800B2 (ja) * 1997-06-30 2003-09-29 ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド 高集積記憶素子およびその製造方法
JP3484324B2 (ja) * 1997-07-29 2004-01-06 シャープ株式会社 半導体メモリ素子
JPH11121704A (ja) * 1997-10-21 1999-04-30 Sony Corp 誘電体キャパシタおよびその製造方法
JP3542704B2 (ja) * 1997-10-24 2004-07-14 シャープ株式会社 半導体メモリ素子
JPH11135749A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体記憶装置
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
JPH11150245A (ja) * 1997-11-18 1999-06-02 Nec Corp 半導体装置の製造方法
US6184073B1 (en) * 1997-12-23 2001-02-06 Motorola, Inc. Process for forming a semiconductor device having an interconnect or conductive film electrically insulated from a conductive member or region
JP3686248B2 (ja) * 1998-01-26 2005-08-24 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5998258A (en) * 1998-04-22 1999-12-07 Motorola, Inc. Method of forming a semiconductor device having a stacked capacitor structure
JP2000091539A (ja) * 1998-07-16 2000-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP2000174228A (ja) * 1998-12-04 2000-06-23 Toshiba Corp 半導体集積回路及びその製造方法
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
JP2000138350A (ja) * 1998-10-30 2000-05-16 Sharp Corp 半導体記憶装置の製造方法
JP2000236075A (ja) * 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
EP1163698A1 (en) * 1999-02-16 2001-12-19 Symetrix Corporation Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material
JP3331334B2 (ja) * 1999-05-14 2002-10-07 株式会社東芝 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003761A (ko) * 1989-07-27 1991-02-28 정몽헌 반도체 소자의 다층금속배선 공정방법
JPH0774325A (ja) * 1993-06-29 1995-03-17 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JPH09232542A (ja) * 1996-02-28 1997-09-05 Nec Corp 半導体装置およびその製造方法
KR19980070440A (ko) * 1997-01-14 1998-10-26 기타오카다카시 반도체 기억장치 및 그 제조방법
JPH1154718A (ja) * 1997-07-31 1999-02-26 Samsung Electron Co Ltd 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法

Also Published As

Publication number Publication date
US6929997B2 (en) 2005-08-16
US6388281B1 (en) 2002-05-14
KR20010011157A (ko) 2001-02-15
JP2001044377A (ja) 2001-02-16
US20020098645A1 (en) 2002-07-25
JP4874456B2 (ja) 2012-02-15

Similar Documents

Publication Publication Date Title
KR100309077B1 (ko) 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법
KR100343287B1 (ko) 고집적 강유전체 메모리 소자의 형성 방법
KR100395766B1 (ko) 강유전체 기억 소자 및 그 형성 방법
JP3495955B2 (ja) 半導体メモリ装置及びその製造方法
US9129853B2 (en) Semiconductor device and method of manufacturing the same
JP2007273899A (ja) 半導体装置及びその製造方法
KR100504693B1 (ko) 강유전체 메모리 소자 및 그 제조방법
US6210979B1 (en) Method for fabricating ferroelectric capacitor improving adhesive strength between upper electrode and capping layer without polymer in FRAM device
JP3267555B2 (ja) 強誘電体キャパシタ、強誘電体メモリ、及び、強誘電体キャパシタの製造方法
JP2006352016A (ja) 強誘電体素子の製造方法
KR100562499B1 (ko) 강유전체 기억 소자 및 그 제조 방법
US20010051381A1 (en) Method for manufacturing a ferroelectric memory
US20080179645A1 (en) Semiconductor device and method of producing the same
KR100293720B1 (ko) 반도체 소자의 캐패시터 형성 방법
WO2000046856A1 (fr) Condensateur et son procede de fabrication
KR20020016337A (ko) 신뢰성 있는 고집적 강유전체 커패시터 제조 방법
KR100450684B1 (ko) 비아식각저지막을 이용하는 강유전체 메모리 소자 및 그제조방법
KR100296128B1 (ko) 강유전 메모리 소자의 캐패시터 제조 방법
KR100477835B1 (ko) 강유전체캐패시터형성방법
KR100321699B1 (ko) 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법
JP4718193B2 (ja) 半導体装置の製造方法
KR100399892B1 (ko) 강유전체 캐패시터 형성 방법
KR100432787B1 (ko) 강유전체 소자의 제조 방법
JP2004296682A (ja) 半導体装置およびその製造方法
JP2003273323A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee