TWI291743B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI291743B
TWI291743B TW092113055A TW92113055A TWI291743B TW I291743 B TWI291743 B TW I291743B TW 092113055 A TW092113055 A TW 092113055A TW 92113055 A TW92113055 A TW 92113055A TW I291743 B TWI291743 B TW I291743B
Authority
TW
Taiwan
Prior art keywords
fuse
layer
semiconductor device
laser light
copper
Prior art date
Application number
TW092113055A
Other languages
English (en)
Other versions
TW200406878A (en
Inventor
Yasuhiro Ido
Kazushi Kono
Takeshi Iwamoto
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200406878A publication Critical patent/TW200406878A/zh
Application granted granted Critical
Publication of TWI291743B publication Critical patent/TWI291743B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1291743 玖、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置，尤為具體而言，是關於 含有熔絲的冗餘電路的半導體裝置。 【先前技術】 隨著半導體裝置的微細化，異物對於半導體裝置的 所產生的影響越來越大。在具備動態隨機存取記憶體 (DRAM: Dynamic Random Access Memory)等的半導體 裝置中，在記憶單元内因異物等而使得特定單元變為 的情況，為了連接預先形成的用以交換該單元的預備 單元而使用冗餘電路。 為了將不良單元交換為良品單元，變得要將設於冗 路的指定的熔絲切斷。熔絲一般可使用形成於半導體 裝置的上層部的佈線層。 至於熔絲的切斷，廣泛採用使用雷射光線的雷射修 (1 a s e r t r i m m i n g )方式。利用將雷射光照射於特定的 絲，來切斷該熔絲。 作為冗餘電路的形成熔絲部份的一個構造，具有在 與半導體基板之間僅形成絕緣膜者（第1方案）。這是 切斷熔絲時的影響，而在熔絲正下方的區域極其附近 不配置佈線及半導體元件者。 此外，作為其他之構造，為了阻止切斷如此之熔絲 影響波及到下層，而在熔絲與半導體基板之間介設指 塊層者（第2方案）。 312/發明說明書(補件)/92-07/9211305 5 具備 良率 記憶 不良 良品 餘電 記憶 整 溶 熔絲 考慮 區域 時的 定的 1291743 尤其是對應於第2方案之半導體裝置，已在如日本 平1 ；1 - 3 4 5 8 8 0號公報、特開2 0 0 0 - 1 1 4 3 8 2號公報、特 2 0 0 0 - 6 8 3 7 7號公報、特開平1 0 - 2 4 2 2 8 0號公報、特開 1 0 - 2 9 4 3 7 2號公報、特開平2 - 2 5 0 5 5號公報、特開昭6 3 -號公報及特開平9 - 1 7 8 7 7號公報等中被提出。 【發明内容】 但是，在上述習知半導體裝置中存在如下的問題。 來，作為半導體裝置，對於系統LSI(Large Scale Integrated circuit)的需求增高。在系統LSI中，具 熔絲下面形成例如6層以上的層者。 如此般利用在熔絲下面形成較多層的方式，用以增 配置熔絲的位置至半導體基板的表面為止的距離。藉 在苐1方案之半導體裝置中，切斷熔絲時所照射的雷 線之中，透過位於熔絲下面的層且由半導體基板的表 射而返回的雷射光線的成份，擴散到從形成熔絲的位 離其較遠的位置的廣範圍。 為此，反射的雷射光線照射於形成於熔絲附近的半 元件及佈線，而有將惡劣影響波及半導體元件及佈線 況。 此外，在第2方案之半導體裝置中，藉由形成於熔 下方的塊層，使得雷射光線有規則地反射。為此，例 複數個熔絲中，尤其是照射於位於邊端的熔絲並由塊 射的雷射光線，有將影響波及形成於位於其邊端的熔 近的佈線及半導體元件的情況。 312/發明說明書(補件)/92-07/92113055 特開 開 平 3 4 3 2 近年 有在 加從 此，· 射光 面反 置至 導體 的情 絲正 如在 層反 絲附 6 1291743 結果使得半導體 的區域，其即成為 本發明係為了解 一種半導體裝置， 給形成有熔絲的區 本發明之一個半 板、熔絲形成區域 體基板之主表面上 熔絲形成區域與半 而到達的雷射光線 的區域。該遮斷層 凹形反射面，配置 全區域。 根據本發明之一 射雷射光線的向下 反射的反射光中， 開的區域行進的反 狀重疊於熔絲形成 位於遮斷層正下方 成佈線及半導體元 於遮斷層正下方的 本發明之又一個 基板、熔絲及反射 表面上。反射阻止 元件及佈線無法接近 妨礙半導體裝置的縮 決上述問題而提出者 可抑制切斷指定的炼 域附近的影響，以實 導體裝置，包括具有 及遮斷層。熔絲形成 ，配設有複數個熔絲 導體基板之間’並使 進行反射，以阻止雷 具備用以反射雷射光 為呈平面狀重疊於熔 個半導體裝置，利用 方凹陷的凹形反射面 減低從熔絲形成區域 射光。此外，利用遮 區域的大致全區域， 的區域。藉此，可接 件，或是，可將佈線 區域，可實現半導體 半導體裝置，包括具 阻止層。溶絲係形成 層具有凹凸部表面且 配置於形成熔絲 小化的要因之一。 ，其目的在於提供 絲時的雷射光線帶 現小型化。 主表面之半導體基 區域係形成於半導 。遮斷層係形成於 切斷熔絲時被照射 射光線行進至下面 線的向下方凹陷的 絲形成區域的大致 遮斷層具備用以反 ，在由該反射面所 沿水平方向向著離 斷層配置為呈平面 雷射光線不會透過 近熔絲形成區域形 及半導體元件形成 裝置的縮小化。 有主表面之半導體 於半導體基板之主 形成於熔絲的下 312/發明說明書(補件)/92-07/92113055 7 1291743 面，藉由在鄰接之凸部間重複反射切斷熔絲時被照射而到 達的雷射光線，以阻止雷射光線向上面進行反射。 根據本發明之又一個半導體裝置，利用形成凹凸部表 面，在藉由溶絲繞射而到達反射阻止層的雷射光線中，在 相互鄰接之凸部與凸部之間重複進行反射，此期間雷射光 線透過凸部的部份或是被凸部的部份吸收，最終抑制其向 上面反射。藉此，阻止面向著形成熔絲之區域周邊反射雷 射光線，因而，可接近熔絲形成區域形成佈線及半導體元 件，可實現半導體裝置的縮小化。 【實施方式】 (實施形態1 ) 作為本發明之實施形態1之具備冗餘電路的半導體裝 置，針對具備阻止雷射光線的行進的遮斷層的銅反射層的 半導體裝置進行說明。如圖1〜圖3所示，在半導體基板2 上介由氧化石夕膜4形成指定的佈線6。 以覆被該佈線6的方式於氧化矽膜4上再形成氧化矽膜 8。於該氧化矽膜8形成溝渠8a。在該溝渠8a内介設障壁 金屬10形成作為遮斷層的銅反射層12a。銅反射層12a係 由金屬礙入法（damascene process)所形成。 此外，於氧化矽膜8上形成連接熔絲的佈線1 6。在將銅 佈線用於佈線1 6的情況，佈線1 6係由金屬嵌入法形成。 另一方面，在使用A 1、A 1 Cu、WS i等的佈線用於佈線的情 況，佈線1 6係由以往所使用的方法形成。 以覆被該銅反射層1 2 a及佈線1 6的方式，於氧化矽膜8 8 312/發明說明書(補件)/92-07/92113055 1291743 上再形成氧化矽膜1 4。於該氧化矽膜1 4上設置熔絲形成 區域1 5。 於該熔絲形成區域1 5配設連接於佈線1 6的複數個熔絲 1 6 a。以覆被該熔絲1 6 a的方式於氧化矽膜1 4上再形成氧 化砍膜1 8。 在上述半導體裝置中，如圖4所示，於銅反射層12a形 成反射雷射光線用的向著下面凹陷的凹形反射面1 3。該凹 形反射面1 3如後述之，藉由化學機械研磨法（C h e m i c a 1 Mechanical Polishing:以下稱為「CMP」），並藉由形成 銅反射層1 2 a時的凹狀扭曲研磨效果可獲得。 此外，銅反射層1 2 a配置為呈平面狀重疊於熔絲形成區 域1 5的大致全區域。又，平面重疊係指如圖1所示般在2 維設計中重疊銅反射層1 2 a與熔絲形成區域1 5的情況。 其次，針對上述半導體裝置之製造方法的一例進行說 明。如圖5所示，首先，於半導體基板2上例如藉由CVD 法（Chemical Vapor Deposition)等形成氧化石夕膜4。在 該氧化矽膜4上形成組成佈線用的指定的導電層（未圖 示）。 藉由對於該導電層施以指定的照相製版及加工，如圖6 所示，形成佈線6。其次，如圖7所示，以覆被該佈線6 的方式，例如藉由CVD法等形成氧化矽膜8。於該氧化矽 膜8上形成指定的光阻圖案（未圖示）。 將該光阻圖案作為遮罩，藉由對於氧化矽膜8實施異向 性蝕刻處理，如圖8所示，形成溝渠8 a。此時，同時還形 312/發明說明書(補件)/92-07/92113055 1291743 成指定佈線形成用的佈線溝（未圖示）。 再者，如圖9所示，在包含該溝渠8 a内及佈線溝内的 氧化矽膜8上介設障壁金屬10形成銅膜12。又，障壁金 屬1 0如最好可為钽（T a )及氮化钽（T a N )等的沉積膜。 再者，藉由對於銅膜12施以CMP法的研磨處理，除去 位於氧化矽膜8上面的銅膜12及障壁金屬10。藉由該研 磨處理，溝渠8 a内及佈線溝内的銅膜被殘留，如圖1 0所 示，在溝渠8 a内形成銅反射層1 2 a。在佈線溝内形成佈線 1 6 (參照圖3 )。如此般形成佈線及銅反射層1 2 a的方法被 稱為金屬散入法。 在該研磨處理中，尤其是利用凹狀扭曲研磨效果來形成 銅反射層12a。也就是說，起因於與曝露之氧化矽膜8(上 面）及殘留於溝渠8a内的銅膜的材質的差異，及溝渠8a 之區域的大小，在銅膜1 2的表面，較週邊部份更多地進行 中央部份的研磨，形成向著下方凹陷的凹形表面。 如圖4所示，例如，當將銅反射層1 2 a的長方向的長度 設定為如約1 0 # m時，周邊部與中央部的高低差Η成為 5 0 n m〜1 0 0 n m的程度。又，在銅反射層1 2 a的短側部份（參 照圖3)’其向低差較長方向的南低差Η略小。 如此予以構成，在形成銅反射層1 2 a後，如圖1 1所示， 以覆被該銅反射層1 2 a及佈線1 6的方式，例如藉由C V D 法等於氧化矽膜8上再形成氧化矽膜1 4。 於該氧化矽膜1 4上形成組成與佈線1 6電性連接的熔絲 的指定導電層（未圖示）。並使用該導電層形成複數個熔絲 10 312/發明說明書(補件)/92-07/92113 055 1291743 1 6 a 〇 形成熔絲1 6 a的材料，具有根據由A 1、A 1 C u、W、W S i 等所代表的蝕刻的加工可能的材料，及根據Cu等的蝕刻的 加工困難的材料。 為了藉由可蝕刻處理的材料形成熔絲1 6 a，在形成組成 熔絲的指定導電層後，於該導電層上形成指定的光阻圖案 (未圖示）。將該光阻圖案作為遮罩，藉由對於導電層實施 異向性蝕刻處理，如圖1 2所示，即可形成複數個熔絲1 6 a。 另一方面，為了藉由根據蝕刻之加工困難的C u等形成 熔絲1 6 a，與形成銅反射層1 2 a的情況相同，藉由金屬嵌 入法形成複數個熔絲1 6 a。 在形成複數個熔絲1 6 a後，以覆被該複數個熔絲1 6 a的 方式，例如藉由CVD法等於氧化矽膜1 4上再形成氧化矽膜 18° 如上述般進行後即完成具備熔絲的半導體裝置。然後， 在該半導體裝置的一連串的製造步驟中，還同時形成記憶 資訊用的記憶單元（未圖示）。在形成記憶單元之中，在將 判定為不良之記憶單元更換為良品之記憶單元時的雷射修 整中，切斷指定的熔絲。 再者，作為將雷射光線照射於熔絲後的光路，如圖2所 示，針對形成於熔絲形成區域的複數個熔絲中，照射於位 於右端的熔絲的雷射光線的情況進行說明。 如圖1 3所示，由位於右端的熔絲所繞射的雷射光線 21a、21b、21c，分別入射於銅反射層12a。入射於銅反射 11 312/發明說明書(補件)/92_〇7/92113〇55 1291743 層12a的雷射光線，被由表面向著上方反射。 由凹形表面所反射的反射光2 3 a〜2 3 c的各個水平方向 (平行於半導體基板之主表面的方向）的成份，如圖1 4所示 習知半導體裝置之銅反射層11 2 a的情況，變得較由扁平的 表面所反射的反射光25a〜25c的各個水平方向的成份要 小 〇 為此，在反射光2 3 a〜2 3 c中，從形成熔絲的區域向著 水平遠離的區域行進的成份，變得較反射光2 5 a〜2 5 c的情 況要少。又，在圖2中，位於左端的熔絲也相同。 藉此，可接近形成熔絲的區域來配設佈線及半導體元 件，可實現半導體裝置的縮小化。 但是，在銅反射層1 2 a中，除了反射雷射光線外還多少 有被吸收的成份。在此，針對銅反射層1 2 a中之雷射光線 的吸收率進行說明。 如圖1 5所示，藉由熔絲所繞射而透過氧化石夕膜1 4的雷 射光線2 1，入射於銅反射層1 2 a。又，圖1 5中，概念性顯 示入射具有指定的波長的雷射光線的狀態。 一般，入射於金屬材料表面的雷射光線的吸收率，係依 位於金屬材料之表面上的氧化矽膜的膜厚而週期性變化。 又，吸收率係指在將入射的雷射光線的強度規定為1 0 0的 情況，扣除從該強度所反射的成份與透過的成份的殘留成 份（比率）。此外，將雷射光線的波長規定為1 . 0 4 7 // m，將 其強度（能量）規定為0.5//J。 圖1 6顯示氧化矽膜的膜厚與各種金屬材料表面的吸收 12 312/發明說明書(補件)/92-07/92113055 1291743 率的關係。圖1 6中，縱軸對應於吸收率，橫軸對應於氧化 矽膜的膜厚。金屬材料則可列舉出鋁（A 1 )、銅（C u )、鎢（W) 及鈦（T i )。又，該情況，氧化膜厚係作為氧化矽膜來執行 計算。 如圖1 6所示，對應於各金屬材料的吸收率，係依氧化 矽膜的膜厚而週期性變化。在列舉出的4個金屬材料之 中，對應於鈦的雷射光線的吸收率最高，而對應於銅的雷 射光線的吸收率最低。 從該情況可知，與組成溶絲的is等的材料相比，銅反射 層1 2 a之雷射光線的吸收率更低，因此可抑制銅反射層1 2 a 之溫度上升。 又，圖1 7顯示照射於金屬材料之雷射光線的照射時間 與各獐金屬材料表面的溫度上升的關係。圖1 7中，縱軸對 應於溫度，橫軸對應於雷射光線的照射時間。又，將雷射 光線的波長規定為1 . 0 4 7 // m，將其強度（能量）規定為0 . 5 #J。又，使用如下的函數來作為表示溫度上升的函數。 [數式1 ]
-ierfc 2λ/κ7 ； 2λ/κ7 在此，Η為供給每一單位面積的電力（W/m2)，K為熱傳導 率（W/m· °C)，/c為熱擴散係數（m2/s)，w為波束直徑（m)， z為離金屬表面的垂直距離。在金屬表面中z = 0。至於電力 13 312/發明說明書(補件)/92-07/92113055 1291743 考慮對於圖1 6所示金屬的雷射光線的吸收率中的最大值。 此外，ierfc(x)係為由如下的數式所表示的函數。 [數式2 ] ierfc (x) = J^° erfc (t) dt 又，erfc(x)為補誤差函數。 如圖1 7所示，在紹及鹤的情況中，可知藉由較短時間（〜 0 . 2 n s e c )的雷射光線的照射，各自之表面溫度達到沸點。 另一方面，在銅的情況中，與鋁及鎢相比，可知表面溫 度達到融點為止具有充分的時間（1 0 n s e c )，再進一步達到 沸點為止具有更為充分的時間。 從以上情況可知，本半導體裝置中，不會藉由入射於銅 反射層1 2 a之雷射光線容易熔化銅反射層1 2 a。 再者，針對形成銅反射層1 2 a之區域的大小進行說明。 如圖9及圖1 0所示，銅反射層1 2 a係在形成於氧化矽膜8 之溝渠8a上介設障壁金屬10而形成。 藉此，成為藉由障壁金屬10覆被銅反射層12a之底面 藉側面的狀態。尤其是當雷射光線照射於表面曝露之障壁 金屬1 0時，障壁金屬1 0被加熱融熔而氣化。 當障壁金屬1 0氣化時，對於銅反射層1 2 a本身將受到 傷害。為此，最好以雷射光線不入射於曝露之障壁金屬1 0 的方式，使銅反射層12a具有足夠的大，如圖1所示，最 好在2維設計中，將銅反射層1 2 a配置為至少重疊於熔絲 形成區域1 5的大致全區域。 14 312/發明說明書(補件)/92-07/92113055 1291743 此外，利用將如此之銅反射層形成為重疊於熔絲形成區 域1 5的大致全區域的大小，與分別將障壁金屬和銅反射層 形成於複數個熔絲的各自正下方的情況比較，使得入射容 易反射至表面曝露之金屬障壁的雷射光線的情況消失。藉 此，可抑制對於銅反射層本身的打擊。 再者，針對銅反射層1 2 a的厚度進行說明。一般入射於 金屬表面的雷射光線，係依金屬的厚度而透過金屬。圖18 顯示將銅反射層1 2 a之情況的入射雷射光線之能量的衰 減，作為離銅反射層1 2 a表面深度之函數的曲線。雷射光 線的波長為1 . 0 4 7 // m。 為了藉由銅反射層1 2 a，從雷射修整時的雷射光線保護 形成於下方的佈線及半導體元件，有使雷射光線之能量約 9 9 %以上衰減的必要。 從圖1 8所示曲線可知為了使雷射光線的能量約9 9 %以上 衰減，只要將銅反射層1 2 a的膜厚至少設定為6 0 n in以上即 可。藉此，可於銅反射層之正下方位置的區域形成佈線及 半導體元件。 在上述半導體裝置中，利用形成具有向著下面凹陷的凹 形反射面13之銅反射層12a，可使反射光23a〜23c中從 形成熔絲的區域向著水平方向離開的區域行進的反射光變 得更少。此外，也不會有雷射光線透過銅反射層之正下方 位置的區域。 藉此，可接近熔絲來配設佈線及半導體元件，或是，於 銅反射層之正下方位置的區域形成佈線及半導體元件，不 15 312/發明說明書(補件)/92-07/92113055 1291743 僅可提升設計自由度，同時，還可實現半導體裝置的縮小 化。 (實施形態2 ) 作為本發明之實施形態2之半導體裝置，針對具備阻止 雷射光線的反射的反射阻止層的半導體裝置進行說明。如 圖19所示，在半導體基板2的表面上形成反射阻止層3。 以覆被該反射阻止層3的方式形成氧化矽膜2 0。於該氧 化矽膜2 0上形成指定的熔絲2 2。以覆被熔絲2 2的方式於 氧化矽膜2 0上再形成氧化矽膜2 4。 反射阻止層3也可為半導體基板2本身，也可為形成於 半導體基板2的表面上的層。 在入射雷射光線的反射阻止層3的上面，例如，如圖2 0 及圖21所示，以向著一方向延伸的方式形成凹凸部。此 外，在反射阻止層3的上面，如圖22及圖23所示，也可 將突起部形成為矩陣狀。 其次，針對如此之反射阻止層的形成方法的一例進行說 明。首先，如圖2 4所示，於半導體基板2上形成指定的光 阻圖案2 6。其次，如圖2 5所示，將該光阻圖案2 6作為遮 罩，藉由對於曝露之半導體基板（矽）2實施異向性蝕刻處 理形成凹部2 a。此後，如圖2 6所示，除去光阻圖案2 6。 在除去光阻圖案2 6後，如圖1 9所示，在反射阻止層3 上形成氧化矽膜2 0，於該氧化矽膜2 0上形成含有熔絲2 2 之指定佈線。以覆被該熔絲2 2的方式形成氧化矽膜2 4。 如此般即完成半導體裝置。 16 312/發明說明書(補件)/92-07/92113055 1291743 再者，針對反射阻止層的形成方法的又一例進行說明。 首先，如圖2 7所示，於半導體基板2上形成氧化矽膜2 8。 於該氧化矽膜2 8上，例如藉由CV D法或是濺鍍法形成非結 晶矽層3 0。 再者，如圖2 8所示，於非結晶矽層3 0上形成指定的光 阻圖案2 6。再者，如圖2 9所示，將該光阻圖案2 6作為遮 罩，藉由對於曝露之非結晶矽層3 0實施異向性蝕刻處理形 成凹部30a。此後，如圖30所示，除去光阻圖案26。 在除去光阻圖案2 6後，以與前述形成方法相同的方法， 形成氧化矽膜及含有熔絲之指定佈線等，即完成半導體裝 置。 再者，針對反射阻止層3的更為詳細的構造進行說明。 在突起的形成週期較入射的雷射光線的波長短的情況，不 產生根據入射之雷射光線的反射光（反射波）。為此，形成 突起的部份相對於入射的雷射光線與具有平均折射率的媒 質成為同質。 例如，如圖3 1及圖3 2所示，在呈矩陣狀形成突起的反 射阻止層3，當將突起的X方向及y方向的各個週期規定 為Tx、Ty，突起的高度規定為H，突起的折射率規定為η!， 周圍的折射率規定為η 2時，使得圖3 3所示反射阻止層3 之折射率Π2-> 1，從折射率Π2向著折射率ηι連續地漸漸變 化。 一般而言，雷射光線等的光的反射，係依折射率的急遽 變化而產生。如圖3 3所示，藉由折射率連續地漸漸變化， 17 312/發明說明書(補件)/92-07/92113055 1291743 使得雷射光線幾乎不會向著上方反射。 反射阻止層3之折射率的變化越緩，則越是可有效抑制 反射阻止層3之雷射光線的反射。為此，最好突起的形狀 比（H/Tx或H/Ty)為2以上。 利用形成如此的突起，如圖3 4所示，在藉由炫絲繞射 而到達反射阻止層3之雷射光線中，利用在相互鄰接之突 起與突起之間重複進行反射，此期間雷射光線透過凸部的 部份或是被凸部的部份吸收，最終抑制其向上面反射。 藉此，阻止面向著形成熔絲之區域周邊反射雷射光線， 因而，可接近熔絲形成區域配置佈線及半導體元件。 又，作為反射阻止層雖舉出將突起形成為矩陣狀的情況 進行說明，但是，即便為以沿著一方向的方式形成突起的 反射阻止層，仍以呈矩陣狀配置突起的反射阻止層為基準 來形成突起，仍可抑制雷射光線的反射。 如此，即使在藉由熔絲繞射的雷射光線面向著半導體基 板2側入射的情況，藉由形成反射阻止層3仍阻止入射而 來的雷射光線向著上面反射。 藉此，阻止雷射光線照射於形成熔絲之區域周邊形成的 佈線及半導體元件，可阻止雷射光線的影響波及該佈線及 半導體元件。 尤其是在採用系統LS I等的多層佈線構造的半導體裝置 中，從形成熔絲的層至半導體基板的表面為止的距離較 長。為此*雷射光線在半導體基板的表面附近反射的情況’ 與其他的半導體裝置相比，反射之雷射光線變得從形成被 18 312/發明說明書(補件)/92-07/92113055 1291743 切斷之熔絲的區域到達更遠的區域。 此外，為了阻止藉由一個熔絲繞射而反射的雷射光線的 影響波及鄰接該一個熔絲的熔絲，有擴大鄰接之熔絲的間 隔L (參照圖1 9 )的必要。 對於具有如此之多層佈線構造的半導體裝置，利用形成 上述反射阻止層，阻止藉由熔絲繞射而到達的雷射光線的 反射，可接近熔絲形成區域配置佈線及半導體元件。此外， 還可減窄鄰接之熔絲的間隔L。 再者，針對反射阻止層的變化例進行說明。在前述半導 體裝置中，在作為反射阻止層積極形成凹部的情況，結果 以形成突起的情況為例進行了說明。 在此，以層積極形成突部的情況為例進行說明。例如， 如圖3 5及圖3 6所示，在反射阻止層的表面積極形成突部。 該突部可直接形成於半導體基板2的表面，也可形成於半 導體基板2的表面的指定層。 再者，說明該形成方法的一例。首先，如圖37所示， 於半導體基板2上形成氧化矽膜2 8。於該氧化矽膜2 8上 例如藉由C V D法及濺鍍法形成非結晶矽層3 0。 再者，如圖3 8所示，使用乙矽烷（S i 2 Η 6)於非結晶矽層 3 0的表面形成矽核3 2 a。藉由對於形成矽核3 2 a的半導體 基板施以熱處理以使矽核生長，如圖3 9所示，於非結晶矽 層30的表面形成突部32，將表面粗面化。 如此般，即使在將非結晶矽層的表面粗面化的反射阻止 層中，與前述半導體裝置的情況相同，於雷射修整時所照 19 312/發明說明書(補件)/92-07/92113055 1291743 射而到達反射阻止層的雷射光線，藉由反射阻止層而被阻 止向上面反射。 藉此，可接近熔絲形成區域配置佈線及半導體元件，可 實現半導體裝置的縮小化或高積集化。 本次所揭示之實施形態可以說在所有方面均為例示，並 部受此等限制。本發明並不是由上述說明而是由申請專利 範圍所揭示，其意味著包含與申請專利範圍相等的意味及 範圍内的所有變化。 【圖式簡單說明】 圖1為本發明之實施形態1之半導體裝置的一俯視圖。 圖2為同一實施形態中，沿著圖1所示剖面線Π - Π所 作的剖面圖。 圖3為同一實施形態中，沿著圖1所示剖面線Π - ΠΙ所 作的剖面圖。 圖4為同一實施形態中，顯示銅反射層的構造的剖面圖。 圖5為同一實施形態中，顯示半導體裝置之製造方法的 一步驟的剖面圖。 圖6為同一實施形態中，顯示圖5所示步驟後進行的步 驟的剖面圖。 圖7為同一實施形態中，顯示圖6所示步驟後進行的步 驟的剖面圖。 圖8為同一實施形態中，顯示圖7所示步驟後進行的步 驟的剖面圖。 圖9為同一實施形態中，顯示圖8所示步驟後進行的步 20 312/發明說明書(補件)/92-07/92113055 1291743 驟的剖面圖。 圖1 0為同一實施形態中，顯示圖9所示步驟後進行的 步驟的剖面圖。 圖1 1為同一實施形態中，顯示圖1 0所示步驟後進行的 步驟的剖面圖。 圖1 2為同一實施形態中，顯示圖1 1所示步驟後進行的 步驟的剖面圖。 圖1 3為同一實施形態中，顯示銅反射層之雷射光線反 射狀態的局部放大剖面圖。 圖1 4為同一實施形態中，為了做比較而顯示銅反射層 之雷射光線反射狀態的局部放大剖面圖。 圖1 5為同一實施形態中，說明銅反射層之效果用的局 部放大剖面圖。 圖1 6為同一實施形態中，說明銅反射層之效果用的氧 化矽膜厚與各種金屬表面的光吸收率的關係圖。 圖1 7為同一實施形態中，說明銅反射層之效果用的雷 射光線照射時間與各種金屬表面的溫度的關係圖。 圖1 8為同一實施形態中，說明銅反射層之效果用的銅 反射層的膜厚與雷射光線的衰減率的關係圖。 圖1 9為本發明之實施形態2之半導體裝置的一剖面圖。 圖2 0為同一實施形態中，顯示反射阻止層的構造的一 例的俯視圖。 圖2 1為同一實施形態中，沿著圖2 0所示剖面線X X I - X X I 所作的剖面圖。 21 312/發明說明書(補件)/92-07/92113055 1291743 圖2 2為同一實施形態中，顯示反射阻止層的構造的又 一例的俯視圖。 圖2 3為同一實施形態中，沿著圖2 2所示剖面線 X X I I I - X X I I I所作的剖面圖。 圖24為同一實施形態中，顯示半導體裝置之製造方法 的一步驟的剖面圖。 圖2 5為同一實施形態中，顯示圖2 4所示步驟後進行的 步驟的剖面圖。 圖2 6為同一實施形態中，顯示圖2 5所示步驟後進行的 步驟的剖面圖。 圖27為同一實施形態中，顯示半導體裝置之又一製造 方法的一步驟的剖面圖。 圖2 8為同一實施形態中，顯示圖2 7所示步驟後進行的 步驟的剖面圖。 圖2 9為同一實施形態中，顯示圖2 8所示步驟後進行的 步驟的剖面圖。 圖3 0為同一實施形態中，顯示圖2 9所示步驟後進行的 步驟的剖面圖。 圖3 1為同一實施形態中，說明反射阻止層之效果用的 局部放大剖面圖。 圖3 2為同一實施形態中，說明反射阻止層之效果用的 局部放大剖面圖。 圖3 3為同一實施形態中，說明反射阻止層之效果用的 折射率的變化圖。 22 312/發明說明書(補件)/92_07/92113055 1291743 圖34為同一實施形態中，顯示入射於反射層阻止層的 雷射光線的光路的一例圖。 圖3 5為同一實施形態中，顯示反射層阻止層的構造的 變化例的俯視圖。 圖3 6為同一實施形態中，沿著圖3 5所示剖面線 X X X V I - X X X V I所作的剖面圖。 圖3 7為同一實施形態中，顯示上述變化例之半導體装 置之製造方法的一步驟的剖面圖。 圖3 8為同一實施形態中，顯示圖3 7所示步驟後進行的 步驟的剖面圖。 圖3 9為同一實施形態中，顯示圖3 8所示步驟後進行的 步驟的剖面圖。 (元件符號說明） 2 半導體基板 2a 凹部 3 反射阻止層 4 氧化碎膜 6 佈線 8 氧化矽膜 8a 溝渠 10 障壁金屬 12 銅膜 1 2 a 銅反射層 13 凹形反射面 23 312/發明說明書(補件)/92-07/92113055 1291743 14 氧化矽膜 15 熔絲形成區域 16 佈線 16a 熔絲 18 氧化矽膜 2 0 氧化矽膜 2 1 雷射光線 21a 雷射光線 21b 雷射光線 21c 雷射光線 22 熔絲 2 3a 反射光 23b 反射光 2 3c 反射光 24 氧化矽膜 2 5a 反射光 25b 反射光 2 5c 反射光 26 光阻圖案 28 氧化矽膜 3 0 非結晶石夕層 30a 凹部 3 2 突部 3 2a 矽核 24 312/發明說明書(補件)/92-07/92113055 1291743 Η 電 力 (W/m2) Κ 熱 傳 導 率（W/m · °C ) Κ 熱 擴 散 係數（m2 / s ) W 波 束 直 徑（m) Ζ 垂 直 距 離 25 312/發明說明書(補件)/92-07/92113055

Claims (1)

  1. 拾、申請專利範圍： 93. 8. 2 3 替換頁
    1. 一種半導體裝置，其包含有： 具有主表面之半導體基板； 熔絲形成區域，係形成於上述半導體基板之上述主表面 上，配設有複數個熔絲；及 遮斷層，係形成於上述熔絲形成區域與上述半導體基板 之間，並使切斷熔絲時被照射而到達的雷射光線反射，以 阻止雷射光線向下面的區域行進；其中 上述遮斷層以平面狀重疊於上述熔絲形成區域之大致 全區域上的方式配置，且於遮斷層上面全體上形成有向下 方凹陷之一個凹形狀的反射面。 2. 如申請專利範圍第1項之半導體裝置，其中，上述遮 斷層之雷射光線的吸收率，較上述熔絲之雷射光線的吸收 率小。 3. 如申請專利範圍第2項之半導體裝置，其中，上述遮 斷層具有使入射之雷射光線的9 9 %以上衰減的膜厚。 4. 如申請專利範圍第3項之半導體裝置，其中，上述遮 斷層係由含銅材料形成。 5. 如申請專利範圍第3項之半導體裝置，其中，具備： 絕緣層，形成於上述半導體基板與上述熔絲形成區域之 間：及 形成於上述絕緣層的溝部； 上述遮斷層，係於上述溝部内介設指定的障壁層所形 成0 26 326\總檔\92\92113055\92113055(替換)-1 1291743 6. 如申請專利範圍第2項之半導體裝置，其中，上述遮 斷層係由含銅材料形成。 7. 如申請專利範圍第2項之半導體裝置，其中，具備： 絕緣層，形成於上述半導體基板與上述熔絲形成區域之 間：及 形成於上述絕緣層的溝部； 上述遮斷層，係於上述溝部内介設指定的障壁層所形 成。 8 .如申請專利範圍第1項之半導體裝置，其中，上述遮 斷層具有使入射之雷射光線的9 9 %以上衰減的膜厚。 9.如申請專利範圍第1項之半導體裝置，其中，上述遮 斷層係由含銅材料形成。 1 0 .如申請專利範圍第1項之半導體裝置，其中，具備： 絕緣層，形成於上述半導體基板與上述熔絲形成區域之 間：及 形成於上述絕緣層的溝部； 上述遮斷層，係於上述溝部内介設指定的障壁層所形 成。 11. 一種半導體裝置，其包含有： 具有主表面之半導體基板； 熔絲，係形成於上述半導體基板之主表面上；及 反射阻止層，具有凹凸部表面且形成於上述熔絲的下 面，藉由在鄰接之凸部間重複反射切斷熔絲時被照射而到 達的雷射光線，以阻止雷射光線向上面進行反射。 27 312/發明說明書(補件)/92-07/92113055 1291743 1 2 .如申請專利範圍第 反射阻止層係形成於上述 11項之半導體裝置，其中，上述 半導體基板的表面。 312/發明說明書(補件)/92-07/92113055 28
TW092113055A 2002-10-29 2003-05-14 Semiconductor device TWI291743B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002314781A JP4297677B2 (ja) 2002-10-29 2002-10-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200406878A TW200406878A (en) 2004-05-01
TWI291743B true TWI291743B (en) 2007-12-21

Family

ID=32105383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092113055A TWI291743B (en) 2002-10-29 2003-05-14 Semiconductor device

Country Status (6)

Country Link
US (2) US7115966B2 (zh)
JP (1) JP4297677B2 (zh)
KR (1) KR100491854B1 (zh)
CN (2) CN101246848A (zh)
DE (1) DE10326732A1 (zh)
TW (1) TWI291743B (zh)

Families Citing this family (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032916A (ja) * 2003-07-10 2005-02-03 Renesas Technology Corp 半導体装置
JP4587761B2 (ja) * 2004-09-30 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN100390952C (zh) * 2005-05-27 2008-05-28 联华电子股份有限公司 切断熔丝结构的方法
US7759765B2 (en) * 2006-07-07 2010-07-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device mounted with fuse memory
US8546818B2 (en) 2007-06-12 2013-10-01 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current-guiding structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US9331211B2 (en) * 2009-08-28 2016-05-03 X-Fab Semiconductor Foundries Ag PN junctions and methods
GB0915501D0 (en) * 2009-09-04 2009-10-07 Univ Warwick Organic photosensitive optoelectronic devices
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
KR101177483B1 (ko) * 2009-12-29 2012-08-27 에스케이하이닉스 주식회사 반도체 소자의 퓨즈 및 그 형성 방법
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
CN104851872B (zh) * 2014-02-17 2018-02-13 北大方正集团有限公司 一种集成电路结构及其制作方法
US9917055B2 (en) * 2015-03-12 2018-03-13 Sii Semiconductor Corporation Semiconductor device having fuse element
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
JP6690270B2 (ja) * 2015-10-15 2020-04-28 株式会社ジェイテクト 金属部材の加熱方法、加熱した金属部材の接合方法、及び金属部材の加熱装置
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11128102B2 (en) * 2017-09-07 2021-09-21 Mitsubishi Electric Corporation Semiconductor optical device
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984574A (ja) 1982-11-08 1984-05-16 Matsushita Electronics Corp 半導体装置
US4720993A (en) 1984-10-29 1988-01-26 Commonwealth Scientific & Industrial Research Organization Semiconducting oxygen sensors
JPS633432A (ja) 1986-06-24 1988-01-08 Nec Corp 半導体装置
JPH0225055A (ja) 1988-07-13 1990-01-26 Hitachi Ltd 半導体記憶装置
US5235205A (en) * 1991-04-23 1993-08-10 Harris Corporation Laser trimmed integrated circuit
WO1993005514A1 (en) * 1991-09-04 1993-03-18 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
US5608257A (en) 1995-06-07 1997-03-04 International Business Machines Corporation Fuse element for effective laser blow in an integrated circuit device
US5619460A (en) 1995-06-07 1997-04-08 International Business Machines Corporation Method of testing a random access memory
CN1082254C (zh) * 1995-08-22 2002-04-03 松下电器产业株式会社 硅结构体及其制造方法和装置及使用硅结构体的太阳电池
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure
EP0860878A2 (en) 1997-02-20 1998-08-26 Texas Instruments Incorporated An integrated circuit with programmable elements
US5986319A (en) * 1997-03-19 1999-11-16 Clear Logic, Inc. Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit
JPH10294372A (ja) 1997-04-22 1998-11-04 Hitachi Ltd 半導体集積回路装置
CN1214549A (zh) 1997-09-12 1999-04-21 西门子公司 改进的激光熔丝连接及其制造方法
JP3081994B2 (ja) * 1997-10-22 2000-08-28 セイコーインスツルメンツ株式会社 半導体装置
JPH11345880A (ja) 1998-06-01 1999-12-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2000031942A (ja) * 1998-07-14 2000-01-28 Mitsubishi Electric Corp 音響再生装置及び音響再生方法
JP3630999B2 (ja) 1998-08-19 2005-03-23 富士通株式会社 半導体装置及びその製造方法
US6160302A (en) * 1998-08-31 2000-12-12 International Business Machines Corporation Laser fusible link
JP3466929B2 (ja) 1998-10-05 2003-11-17 株式会社東芝 半導体装置
JP2000208635A (ja) 1999-01-19 2000-07-28 Mitsubishi Electric Corp 半導体装置
US6180503B1 (en) * 1999-07-29 2001-01-30 Vanguard International Semiconductor Corporation Passivation layer etching process for memory arrays with fusible links
US6265257B1 (en) * 1999-10-01 2001-07-24 Taiwan Semiconductor Manufacturing Company Method of making a barrier layer to protect programmable antifuse structure from damage during fabrication sequence
KR100332456B1 (ko) * 1999-10-20 2002-04-13 윤종용 퓨즈를 갖는 반도체 소자 및 그 제조방법
US6124194A (en) * 1999-11-15 2000-09-26 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of anti-fuse integrated with dual damascene process
US6440833B1 (en) * 2000-07-19 2002-08-27 Taiwan Semiconductor Manufacturing Company Method of protecting a copper pad structure during a fuse opening procedure
JP2003060036A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003086687A (ja) * 2001-09-13 2003-03-20 Seiko Epson Corp 半導体装置
US6737345B1 (en) * 2002-09-10 2004-05-18 Taiwan Semiconductor Manufacturing Company Scheme to define laser fuse in dual damascene CU process

Also Published As

Publication number Publication date
DE10326732A1 (de) 2004-05-27
US20040080022A1 (en) 2004-04-29
CN101246848A (zh) 2008-08-20
US7115966B2 (en) 2006-10-03
JP2004152894A (ja) 2004-05-27
CN1494144A (zh) 2004-05-05
US20070164394A1 (en) 2007-07-19
TW200406878A (en) 2004-05-01
CN100388478C (zh) 2008-05-14
KR20040040320A (ko) 2004-05-12
KR100491854B1 (ko) 2005-05-27
JP4297677B2 (ja) 2009-07-15

Similar Documents

Publication Publication Date Title
TWI291743B (en) Semiconductor device
JP3989898B2 (ja) 半導体ウエハーにおける自動位置合わせ構造の製造方法
EP1071100A2 (en) Use of barrier refractive or anti-reflective layer to improve laser trim characteristics of thin film resistors
EP1266405B1 (en) Planarised semiconductor structure including a conductive fuse and process for fabrication thereof
US7973341B2 (en) Fuse of semiconductor device
US20100311238A1 (en) Method of forming copper wiring layer
CN1893076A (zh) 半导体器件及其制造方法
JP2004281612A (ja) 半導体装置
US20100301483A1 (en) Light-blocking layer sequence having one or more metal layers for an integrated circuit and method for the production of the layer sequence
US5110759A (en) Conductive plug forming method using laser planarization
US20180308830A1 (en) Semiconductor Devices for Integration with Light Emitting Chips and Modules Thereof
JP4412922B2 (ja) 半導体装置
US6822310B2 (en) Semiconductor integrated circuit
CN100364045C (zh) 半导体器件的制造方法
US6323067B1 (en) Light absorption layer for laser blown fuses
KR20110056330A (ko) 집적 회로의 저항 조율을 위해 전자기 복사선에 의해 유도된 규소의 동소체 또는 비정질 변경
KR100650261B1 (ko) 디지털 광 프로세스를 위한 미러 소자 형성 방법 및 이에따른 장치
KR100959457B1 (ko) 반도체 소자용 마스크 패턴 및 금속배선 형성 방법
JP2766912B2 (ja) 集積回路装置の製造方法
JP2015103607A (ja) 半導体装置の製造方法および半導体基板
JP2005019621A (ja) 半導体装置及びそのアライメント方法
JPH0722585A (ja) 半導体装置
JPH1041392A (ja) 半導体装置
KR100730478B1 (ko) 반도체 소자 제조방법
JP2005019622A (ja) トリミング部を備えた半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees