JPH0225055A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0225055A JPH0225055A JP63172729A JP17272988A JPH0225055A JP H0225055 A JPH0225055 A JP H0225055A JP 63172729 A JP63172729 A JP 63172729A JP 17272988 A JP17272988 A JP 17272988A JP H0225055 A JPH0225055 A JP H0225055A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulating film
- film
- semiconductor substrate
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000002950 deficient Effects 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 abstract description 15
- 230000004927 fusion Effects 0.000 abstract 4
- 230000005855 radiation Effects 0.000 abstract 1
- 230000002265 prevention Effects 0.000 description 19
- 239000010410 layer Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000007664 blowing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヒユーズを備えた半導体記憶装置に関するも
のであり、特に、レーザで溶断されるヒユーズを備えた
半導体記憶装置に適用して有効な技術に関するものであ
る。
のであり、特に、レーザで溶断されるヒユーズを備えた
半導体記憶装置に適用して有効な技術に関するものであ
る。
半導体記憶装置は、メモリセルアレイの中の１個の欠陥
メモリセルによって半導体チップ全体が使用できなくな
るのを救済すために冗長メモリセルを備えている。欠換
メモリセルから冗長メモリセルへの切り換えは、アドレ
ス切り換え回路の中の救済用ヒユーズにレーザを照射し
て溶断することによって行う。前記救済用ヒユーズは、
多結晶シリコン膜やアルミニウム膜で形成されており、
半導体基板上のフィールド絶縁膜や、さらにその上の層
間絶縁膜の上等に設けられる。ところで、欠陥メモリセ
ルから冗長メモリセルへの切り換えを確実に行うために
は、前記救済用ヒユーズを確実に溶断する必要があり、
このため前記レーザは微小時間ではあるが、救済用ヒユ
ーズを溶断した後も照射され続ける。なお、前記救済用
ヒユーズに関する技術は、例えば特願昭６１−２４１９
４３号に記載されている。
メモリセルによって半導体チップ全体が使用できなくな
るのを救済すために冗長メモリセルを備えている。欠換
メモリセルから冗長メモリセルへの切り換えは、アドレ
ス切り換え回路の中の救済用ヒユーズにレーザを照射し
て溶断することによって行う。前記救済用ヒユーズは、
多結晶シリコン膜やアルミニウム膜で形成されており、
半導体基板上のフィールド絶縁膜や、さらにその上の層
間絶縁膜の上等に設けられる。ところで、欠陥メモリセ
ルから冗長メモリセルへの切り換えを確実に行うために
は、前記救済用ヒユーズを確実に溶断する必要があり、
このため前記レーザは微小時間ではあるが、救済用ヒユ
ーズを溶断した後も照射され続ける。なお、前記救済用
ヒユーズに関する技術は、例えば特願昭６１−２４１９
４３号に記載されている。
本発明者は、前記救済用ヒユーズの溶断について検討し
た結果、次の問題点を見出した。
た結果、次の問題点を見出した。
前記のように、レーザは救済用ヒユーズを溶断した後も
微小時間ではあるが照射され続けるため、救済用ヒユー
ズのみならずその下の層間絶縁膜からフィールド絶縁膜
、さらには半導体基板（単結晶シリコン）までも溶して
しまうことがあった。
微小時間ではあるが照射され続けるため、救済用ヒユー
ズのみならずその下の層間絶縁膜からフィールド絶縁膜
、さらには半導体基板（単結晶シリコン）までも溶して
しまうことがあった。
このため、層間絶縁膜と半導体基板との界面から水分や
不純物イオンあるいは金属等が入り込んで、アルミニウ
ム配線を腐食させたり、ＭＩＳＦＥＴの特性を劣化させ
たりするため、半導体記憶装置の歩留りを低下させ、ま
た信頼性を低下させるという問題があった。
不純物イオンあるいは金属等が入り込んで、アルミニウ
ム配線を腐食させたり、ＭＩＳＦＥＴの特性を劣化させ
たりするため、半導体記憶装置の歩留りを低下させ、ま
た信頼性を低下させるという問題があった。
本発明の目的は、レーザの照射による半導体基板へのダ
メージを防止して、半導体記憶装置の信頼性を向上する
ことにある。
メージを防止して、半導体記憶装置の信頼性を向上する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち１代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、半導体基板上のメモリセルアレイの中の欠陥
メモリセルを冗長メモリセルに切り換える救済用ヒユー
ズを備えた半導体記憶装置において、前記救済用ヒユー
ズと半導体基板の間にダメージ防止用導電膜を設け、こ
のダメージ防止用導電膜と前記救済用ヒユーズの間に絶
縁膜を設けたものである。
メモリセルを冗長メモリセルに切り換える救済用ヒユー
ズを備えた半導体記憶装置において、前記救済用ヒユー
ズと半導体基板の間にダメージ防止用導電膜を設け、こ
のダメージ防止用導電膜と前記救済用ヒユーズの間に絶
縁膜を設けたものである。
上述した手段によれば、ダメージ防止用導電膜の比熱が
大きく、これが、微小時間ではあるが救済用ヒユーズを
溶断した後も照射され続けているレーザの熱を吸収する
ので、このダメージ防止用電極の下の絶縁膜さらにその
下の半導体基板が溶されるのが防止される。これにより
、半導体記憶装置の信頼性を向上することができる。
大きく、これが、微小時間ではあるが救済用ヒユーズを
溶断した後も照射され続けているレーザの熱を吸収する
ので、このダメージ防止用電極の下の絶縁膜さらにその
下の半導体基板が溶されるのが防止される。これにより
、半導体記憶装置の信頼性を向上することができる。
以下１本発明の一実施例の半導体記憶装置を図面を用い
て説明する。
て説明する。
第１図は、本発明の一実施例の半導体記憶装置の救済用
ヒユーズの部分の平面図、 第２図は、第１図のＵ−Ｕ切断線における断面図である
。
ヒユーズの部分の平面図、 第２図は、第１図のＵ−Ｕ切断線における断面図である
。
なお、第１図は、半導体基板上の導電膜の形状を分り易
くするため、フィールド絶縁膜以外の絶縁膜を図示して
いない。
くするため、フィールド絶縁膜以外の絶縁膜を図示して
いない。
第１図及び第２図において、１はｐ−型単結晶シリコン
からなる半導体基板であり、２はｐ型チャネルストッパ
、３は半導体基板１の表面を熱酸化して形成したフィー
ルド絶縁膜である。
からなる半導体基板であり、２はｐ型チャネルストッパ
、３は半導体基板１の表面を熱酸化して形成したフィー
ルド絶縁膜である。
５はダメージ防止用導電膜であり、本実施例では半導体
基板１上の第１層目のアルミニウム膜からなっている。
基板１上の第１層目のアルミニウム膜からなっている。
ダメージ防止用導電膜５の上は第２層目の層間絶縁膜６
が覆っており、この上に救済用ヒユーズ７が設けられて
いる。これらダメージ防止用導電膜５及び救済用ヒユー
ズ７は、半導体基板１の図示していないメモリセルアレ
イの周辺のアドレス切り換え回路の中に設けられている
。
が覆っており、この上に救済用ヒユーズ７が設けられて
いる。これらダメージ防止用導電膜５及び救済用ヒユー
ズ７は、半導体基板１の図示していないメモリセルアレ
イの周辺のアドレス切り換え回路の中に設けられている
。
前記ダメージ防止用導電膜５は、救済用ヒユーズ７より
大きなパターンに形成されており、救済用ヒユーズ７を
レーザで溶断するときに、半導体基板１が確実に保護さ
れるようになっている。救済用ヒユーズ７は、第２層目
のアルミニウム膜で形成されており、その両端には第３
層目のアルミニウム膜からなる配ｓ１０が接続されてい
る。一方の配線１０は、救済用ヒユーズ７に電源電位Ｖ
ｃｃ例えば５ｖを給電するための配線であり、他方の配
線１０は救済用ヒユーズ７をアドレス回路に継ぐ配線で
ある。救済用ヒユーズ７と配線１０の間には第３層目の
層間絶縁膜８が介在している。９は層間絶縁膜８を選択
的に除去して形成した接続孔である。配線１０の上は最
終保護膜１１が覆っている。また、ダメージ防止用導電
膜５とフィールド絶縁膜３の間には第１層目の層間絶縁
膜４が介在している。この層間絶縁膜４は、図示してい
ないが、半導体基板１の上の例えば多結晶シリコン膜等
からなる第１層目の配線や電極を覆うものである。層間
絶縁膜４は例えばＣＶＤによる酸化シリコン膜からなり
、層間絶縁膜６は例えばリンシリケートガラス（Ｐ Ｓ
Ｇ）膜またはボロン・リンシリケートガラス（Ｂ Ｐ
Ｓ Ｇ）膜等からなっている。層間絶縁膜８は例えば
酸化シリコン膜の上に塗布ガラス（ＳＯＧ）膜を形成し
１．さらにこの上にＰＳＧ膜等を積層して構成したもの
からなっている。最終保護膜１１は例えば酸化シリコン
膜や窒化シリコン膜等からなっている。
大きなパターンに形成されており、救済用ヒユーズ７を
レーザで溶断するときに、半導体基板１が確実に保護さ
れるようになっている。救済用ヒユーズ７は、第２層目
のアルミニウム膜で形成されており、その両端には第３
層目のアルミニウム膜からなる配ｓ１０が接続されてい
る。一方の配線１０は、救済用ヒユーズ７に電源電位Ｖ
ｃｃ例えば５ｖを給電するための配線であり、他方の配
線１０は救済用ヒユーズ７をアドレス回路に継ぐ配線で
ある。救済用ヒユーズ７と配線１０の間には第３層目の
層間絶縁膜８が介在している。９は層間絶縁膜８を選択
的に除去して形成した接続孔である。配線１０の上は最
終保護膜１１が覆っている。また、ダメージ防止用導電
膜５とフィールド絶縁膜３の間には第１層目の層間絶縁
膜４が介在している。この層間絶縁膜４は、図示してい
ないが、半導体基板１の上の例えば多結晶シリコン膜等
からなる第１層目の配線や電極を覆うものである。層間
絶縁膜４は例えばＣＶＤによる酸化シリコン膜からなり
、層間絶縁膜６は例えばリンシリケートガラス（Ｐ Ｓ
Ｇ）膜またはボロン・リンシリケートガラス（Ｂ Ｐ
Ｓ Ｇ）膜等からなっている。層間絶縁膜８は例えば
酸化シリコン膜の上に塗布ガラス（ＳＯＧ）膜を形成し
１．さらにこの上にＰＳＧ膜等を積層して構成したもの
からなっている。最終保護膜１１は例えば酸化シリコン
膜や窒化シリコン膜等からなっている。
次に、救済用ヒユーズ７を溶断するときのダメージ防止
用導電膜５の作用を説明する。
用導電膜５の作用を説明する。
第３図は、救済用ヒユーズ７をレーザの照射で溶断する
ときのその救済用ヒユーズ７の部分の断面図である。
ときのその救済用ヒユーズ７の部分の断面図である。
第３図において、１２は最終保護膜１１の救済用ヒユー
ズ７の上の部分に形成された開口であり、レーザ１３を
照射する以前に最終保護膜１１を選択的に除去して形成
したものである。１４はレーザ１３の射照で層間絶縁膜
８、救済用ヒユーズ７、層間絶縁膜６のそれぞれと、ダ
メージ防止用導電膜５の一部が溶されてできた穴である
。レーザ１３は救済用ヒユーズ７を確実に溶断するため
に充分なエネルギーにされる。このため、救済用ヒュー
ズフのみならず層間絶縁膜６も溶してしまう。しかし、
ダメージ防止用導電膜５の比熱が大きいので、これで、
微小時間ではあるが救済用ヒユーズ７を溶断した後も照
射され続けているレーザ】３の熱を吸収することができ
る。そして、ダメージ防止用導電膜５が溶けきらないう
ちに、レーザ１３の照射が停止されるので、層間絶縁膜
４及びフィールド絶縁膜３さらにその下の半導体基板１
がレーザ１３によって溶されるのを防止できる。
ズ７の上の部分に形成された開口であり、レーザ１３を
照射する以前に最終保護膜１１を選択的に除去して形成
したものである。１４はレーザ１３の射照で層間絶縁膜
８、救済用ヒユーズ７、層間絶縁膜６のそれぞれと、ダ
メージ防止用導電膜５の一部が溶されてできた穴である
。レーザ１３は救済用ヒユーズ７を確実に溶断するため
に充分なエネルギーにされる。このため、救済用ヒュー
ズフのみならず層間絶縁膜６も溶してしまう。しかし、
ダメージ防止用導電膜５の比熱が大きいので、これで、
微小時間ではあるが救済用ヒユーズ７を溶断した後も照
射され続けているレーザ】３の熱を吸収することができ
る。そして、ダメージ防止用導電膜５が溶けきらないう
ちに、レーザ１３の照射が停止されるので、層間絶縁膜
４及びフィールド絶縁膜３さらにその下の半導体基板１
がレーザ１３によって溶されるのを防止できる。
以上、説明したように、本実施例によれば、半導体基板
１の上のメモリセルアレイの中の欠陥メモリセルを冗長
メモリセルに切り換える救済用ヒユーズ７を備えた半導
体記憶装置において、前記救済用ヒユーズ７と半導体基
板１の間にダメージ防止用導電膜５を設け、このダメー
ジ防止用導電膜５と前記救済用ヒユーズ７の間に絶縁膜
６を設けたことにより、ダメージ防止用導電膜５の比熱
が大きく、これが、微小時間ではあるが救済用ヒユーズ
７を溶断した後も照射され続けているレーザ１３の熱を
吸収するので、このダメージ防止用導電膜５の下の絶縁
膜４（及びフィールド絶縁膜３）さらにその下の半導体
基板ｌが溶されるのが防止される。このことから、半導
体基板１と眉間絶縁膜４（あるいはフィールド絶縁膜３
）の間から水分が浸入したり、不純物イオンが入り込ん
だりすることがなくなり、さらに半導体基板１の中に金
属分子や粒子が入り込むようなこともなくなるので、半
導体記憶装置の信頼性を向上することができる。
１の上のメモリセルアレイの中の欠陥メモリセルを冗長
メモリセルに切り換える救済用ヒユーズ７を備えた半導
体記憶装置において、前記救済用ヒユーズ７と半導体基
板１の間にダメージ防止用導電膜５を設け、このダメー
ジ防止用導電膜５と前記救済用ヒユーズ７の間に絶縁膜
６を設けたことにより、ダメージ防止用導電膜５の比熱
が大きく、これが、微小時間ではあるが救済用ヒユーズ
７を溶断した後も照射され続けているレーザ１３の熱を
吸収するので、このダメージ防止用導電膜５の下の絶縁
膜４（及びフィールド絶縁膜３）さらにその下の半導体
基板ｌが溶されるのが防止される。このことから、半導
体基板１と眉間絶縁膜４（あるいはフィールド絶縁膜３
）の間から水分が浸入したり、不純物イオンが入り込ん
だりすることがなくなり、さらに半導体基板１の中に金
属分子や粒子が入り込むようなこともなくなるので、半
導体記憶装置の信頼性を向上することができる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
例えば、第４図に示したように、ダメージ防止用導電膜
５の下にさらに第２のダメージ防止用電極１５を設けて
もよい、この第２のダメージ防止用電極１５は、半導体
基板１の上の第１層目の導電膜からなり、例えば多結晶
シリコン膜からなっている。
５の下にさらに第２のダメージ防止用電極１５を設けて
もよい、この第２のダメージ防止用電極１５は、半導体
基板１の上の第１層目の導電膜からなり、例えば多結晶
シリコン膜からなっている。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
レーザが救済用ヒユーズを溶断しさらにその下まで達し
たとき、そのレーザの熱を前記救済用ヒユーズの下の導
電膜が吸収するので、半導体基板までが溶断されること
がなくなり、半導体記憶装置の信頼性を向上することが
できる。
たとき、そのレーザの熱を前記救済用ヒユーズの下の導
電膜が吸収するので、半導体基板までが溶断されること
がなくなり、半導体記憶装置の信頼性を向上することが
できる。
第１図は、本発明の一実施例の半導体記憶装置の救済用
ヒユーズの部分の平面図、 第２図は、第１図の■−■切隔線における断面図。 第３図は、救済用ヒユーズ７をレーザの照射で溶断する
ときのその救済用ヒユーズ７の部分の断面図、 第４図は、第１図乃至第３図に示した本発明の一実施例
の半導体記憶装置と異る他の実施例の半導体記憶装置の
救済用ヒユーズの部分の断面図である。 図中、１・・・半導体基板、３・・・フィールド絶縁膜
、４．６．８．１１・・・絶縁膜、５，１５・・・ダメ
ージ防止用電極、７・・・救済用ヒユーズ、１３・・・
レーザ、１０・・・配線、１２・・・開口、１４・・・
レーザの照射でできた穴。 第２図 第１図 第３図
ヒユーズの部分の平面図、 第２図は、第１図の■−■切隔線における断面図。 第３図は、救済用ヒユーズ７をレーザの照射で溶断する
ときのその救済用ヒユーズ７の部分の断面図、 第４図は、第１図乃至第３図に示した本発明の一実施例
の半導体記憶装置と異る他の実施例の半導体記憶装置の
救済用ヒユーズの部分の断面図である。 図中、１・・・半導体基板、３・・・フィールド絶縁膜
、４．６．８．１１・・・絶縁膜、５，１５・・・ダメ
ージ防止用電極、７・・・救済用ヒユーズ、１３・・・
レーザ、１０・・・配線、１２・・・開口、１４・・・
レーザの照射でできた穴。 第２図 第１図 第３図
Claims (1)
- １、半導体基板上のメモリセルアレイの中の欠換メモリ
セルを冗長メモリセルに切り換えるためにレーザで溶断
される救済用ヒューズを備えた半導体記憶装置において
、前記救済用ヒューズと半導体基板の間にダメージ防止
用導電膜を設け、該ダメージ防止用導電膜と前記救済用
ヒューズの間に絶縁膜を設けたことを特徴とする半導体
記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172729A JPH0225055A (ja) | 1988-07-13 | 1988-07-13 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172729A JPH0225055A (ja) | 1988-07-13 | 1988-07-13 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0225055A true JPH0225055A (ja) | 1990-01-26 |
Family
ID=15947243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63172729A Pending JPH0225055A (ja) | 1988-07-13 | 1988-07-13 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0225055A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420455A (en) * | 1994-03-31 | 1995-05-30 | International Business Machines Corp. | Array fuse damage protection devices and fabrication method |
| EP0902474A2 (en) * | 1997-09-12 | 1999-03-17 | Siemens Aktiengesellschaft | Improved laser fuse links and methods therefor |
| US6372554B1 (en) | 1998-09-04 | 2002-04-16 | Hitachi, Ltd. | Semiconductor integrated circuit device and method for production of the same |
| JP2004158857A (ja) * | 2002-11-07 | 2004-06-03 | Samsung Electronics Co Ltd | バッファー膜を有するヒューズ構造物を含む半導体装置及びその製造方法 |
| US6927100B2 (en) | 1998-08-19 | 2005-08-09 | Fujitsu Limited | Method of fabricating semiconductor device having blocking layer and fuse |
| US7115966B2 (en) | 2002-10-29 | 2006-10-03 | Renesas Technology Corp. | Semiconductor device |
| JP2007134523A (ja) * | 2005-11-10 | 2007-05-31 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| JP2010056557A (ja) * | 2009-10-02 | 2010-03-11 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
-
1988
- 1988-07-13 JP JP63172729A patent/JPH0225055A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420455A (en) * | 1994-03-31 | 1995-05-30 | International Business Machines Corp. | Array fuse damage protection devices and fabrication method |
| EP0902474A2 (en) * | 1997-09-12 | 1999-03-17 | Siemens Aktiengesellschaft | Improved laser fuse links and methods therefor |
| EP0902474A3 (en) * | 1997-09-12 | 2005-09-21 | Siemens Aktiengesellschaft | Improved laser fuse links and methods therefor |
| US6927100B2 (en) | 1998-08-19 | 2005-08-09 | Fujitsu Limited | Method of fabricating semiconductor device having blocking layer and fuse |
| US6372554B1 (en) | 1998-09-04 | 2002-04-16 | Hitachi, Ltd. | Semiconductor integrated circuit device and method for production of the same |
| US7115966B2 (en) | 2002-10-29 | 2006-10-03 | Renesas Technology Corp. | Semiconductor device |
| JP2004158857A (ja) * | 2002-11-07 | 2004-06-03 | Samsung Electronics Co Ltd | バッファー膜を有するヒューズ構造物を含む半導体装置及びその製造方法 |
| JP2007134523A (ja) * | 2005-11-10 | 2007-05-31 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| JP2010056557A (ja) * | 2009-10-02 | 2010-03-11 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578517A (en) | Method of forming a highly transparent silicon rich nitride protective layer for a fuse window | |
| US20060263987A1 (en) | Methods of forming fusible devices | |
| EP0090565B1 (en) | Process for selectively cutting an electrical conductive layer by irradiation with an energy beam | |
| JPH0646648B2 (ja) | レーザ溶断リンクを有する固体回路 | |
| KR100745910B1 (ko) | 반도체 소자의 퓨즈 형성방법 | |
| US7470590B2 (en) | Methods of forming semiconductor constructions | |
| JPH0225055A (ja) | 半導体記憶装置 | |
| JPS584819B2 (ja) | ハンドウタイソウチ | |
| JPH0722508A (ja) | 半導体集積回路装置 | |
| JP2579235B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6076140A (ja) | 半導体装置 | |
| JPS6084835A (ja) | ヒユ−ズ処理方法 | |
| US20050205965A1 (en) | Semiconductor device having a fuse including an aluminum layer | |
| JPS61110447A (ja) | 半導体装置 | |
| JPH01298738A (ja) | 半導体装置の製造方法 | |
| JPS5984574A (ja) | 半導体装置 | |
| JPH06244285A (ja) | 半導体装置 | |
| JPS599958A (ja) | 半導体装置 | |
| JPH1187514A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0723967Y2 (ja) | 半導体装置 | |
| JPS6122652A (ja) | 半導体装置 | |
| JPH0520902B2 (ja) | ||
| JPS599940A (ja) | 半導体装置 | |
| JPH0479137B2 (ja) | ||
| JPS6412097B2 (ja) |