CN100364045C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN100364045C
CN100364045C CNB2005100788326A CN200510078832A CN100364045C CN 100364045 C CN100364045 C CN 100364045C CN B2005100788326 A CNB2005100788326 A CN B2005100788326A CN 200510078832 A CN200510078832 A CN 200510078832A CN 100364045 C CN100364045 C CN 100364045C
Authority
CN
China
Prior art keywords
film
pulsed light
seed crystal
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100788326A
Other languages
English (en)
Other versions
CN1702827A (zh
Inventor
池上浩
金子尚史
羽多野正亮
山下创一
依田孝
关根诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1702827A publication Critical patent/CN1702827A/zh
Application granted granted Critical
Publication of CN100364045C publication Critical patent/CN100364045C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

根据本发明一个方面的半导体器件的制造方法，包括：在衬底上形成Cu的籽晶膜；多晶化在衬底上形成的籽晶膜；以及通过电解电镀在多晶化的籽晶膜上形成Cu的电镀膜。

Description

半导体器件的制造方法
相关申请的交叉引用
本申请基于并要求2004年5月26日申请的在先日本专利申请No.2004-156732的优先权；在此引入其全部内容作为参考。
技术领域
本发明涉及一种半导体器件的制造方法。
背景技术
近年来，为了实现高集成和高机能的半导体器件，需要提高器件的运行速度。因此，使连接独立元件的布线小型化并使其多层化。为了适应小型化和多层化，在层间绝缘膜的布线沟槽和通孔中掩埋具有低电阻和突出抗电迁移性的Cu，以形成布线。
具体地，在具有形成的布线沟槽和通孔的层间绝缘膜上形成阻挡金属膜和Cu籽晶膜，通过电解电镀在籽晶膜上形成Cu电镀膜，然后除去电镀膜等以仅在布线沟槽和通孔中留下电镀膜，以形成布线。但是，有如下问题，因为进一步使布线沟槽等最小化而在电镀膜中形成空隙，所以降低了布线的可靠性。
发明内容
根据本发明的一个方面，提供了一种半导体器件的制造方法，包括在衬底上形成Cu的籽晶膜；多晶化在衬底上形成的籽晶膜；以及通过电解电镀在多晶化的籽晶膜上形成Cu的电镀膜。
根据本发明的另一方面，提供了一种半导体器件的制造方法，包括在衬底上形成Cu的籽晶膜；将脉冲光照射到在衬底上形成的籽晶膜；以及通过电解电镀在照射脉冲光的籽晶膜上形成Cu的电镀膜。
附图说明
图1是示出根据第一实施例的半导体器件的制造工艺流的流程图。
图2A至图2H是根据第一实施例的半导体器件的制造工艺的示意图。
图3A是示意性地示出根据实例2的电镀膜的结晶态的图，图3B是示意性地示出根据比较例的电镀膜的结晶态的图。
图4是示出根据第二实施例的半导体器件的制造工艺流的流程图。
图5A至图5D是根据第二实施例的半导体器件的制造工艺的示意图。
图6是示出根据第三实施例的半导体器件的制造工艺流的流程图。
图7A至图7F是根据第三实施例的半导体器件的制造工艺的示意图。
具体实施方式
(第一实施例)
以下将描述第一实施例。图1是示出根据该实施例的半导体器件的制造工艺流的流程图，且图2A至图2H是示出根据该实施例的半导体器件的制造工艺的示意图。
如图2A所示，例如，通过化学气相淀积(CVD)方法或涂覆方法在半导体晶片W(下文简称为“晶片”)上形成层间绝缘膜10(步骤1A)。晶片W由Si衬底1、层间绝缘膜2、阻挡金属膜3、布线6和帽盖层7组成，该布线6由籽晶膜4和电镀膜5组成。在Si衬底1上形成元件如晶体管(未示出)，且在层间绝缘膜2中形成布线沟槽2A。在布线沟槽2A的内表面上形成阻挡金属膜3，且在阻挡金属膜3中掩埋布线6。在层间绝缘膜2和布线6上形成帽盖膜7。
层间绝缘膜2、10的构成材料的例子是低介电常数绝缘膜，如有机Si氧化膜、多孔Si膜等或SiO2等。帽盖膜7的构成材料是SiCN、SiOC、SiN、SiC等。
在形成层间绝缘膜10之后，通过光刻技术和反应离子蚀刻(RIE)在层间绝缘膜10中形成通孔10A(凹槽)和布线沟槽10B(凹槽)，如图2B所示(步骤2A)。为了形成通孔10A，将反射防止膜和化学增强型光致抗蚀剂施加到层间绝缘膜10上，同时旋转晶片W。在施加光致抗蚀剂后，利用具有规定图形的掩模进行紫外线曝光。然后，通过用显影液显影在层间绝缘膜10上形成抗蚀剂图形。在层间绝缘膜10上形成抗蚀剂图形后，用抗蚀剂图形作为掩模、通过RIE蚀刻层间绝缘膜10以在层间绝缘膜10中形成通孔10A。在层间绝缘膜10中形成通孔10A后，通过灰化等除去抗蚀剂和反射防止膜。然后，通过相同的工序形成布线沟槽10B。
在层间绝缘膜10中形成通孔10A和布线沟槽10B后，在帽盖膜7中形成开口7A，如图2C所示(步骤3A)。
随后，例如，通过溅射或CVD在层间绝缘膜10上形成阻挡金属膜12，该阻挡金属膜12抑制Cu扩散到层间绝缘膜10中，如图2D所示(步骤4A)。例如，阻挡金属膜12的构成材料是导电材料，如Ta、Ti、TaN、TiN、NbN、WN或VN。阻挡金属膜12也可通过层压这些材料而形成。
在层间绝缘膜10上形成阻挡金属膜12之后，例如，通过溅射在阻挡金属膜12上形成籽晶膜13，该籽晶膜13在电解电镀时允许流动电流，如图2E所示(步骤5A)。籽晶膜13由Cu组成但可包含除了Cu之外的成分。
在阻挡金属膜12上形成籽晶膜13之后，将脉冲光11照射到籽晶膜13，如图2F所示(步骤6A)。例如，脉冲光11可以从闪光灯、受激准分子激光器如KrF受激准分子激光器、脉冲固态激光器如Q-开关YAG激光器等获得。可以通过利用具有400nm或更短波长的脉冲光来高可控性地进行多晶化，因为当波长为400nm或更短时Cu具有降低相当多的反射率。例如，可以从KrF受激准分子激光器、三次谐波或四次谐波的Q-开关YAG激光器等获得具有400nm或更短波长的脉冲光。而且，当使用具有比通孔10A的直径和布线沟槽10B的宽度更长波长的脉冲光时，光的衍射效应变大了，使得还能够将脉冲光照射到布线沟槽10B和通孔10A的侧壁上。
在该实施例中，使用三次谐波的Q-开关Nd YAG作为脉冲光。该激光器具有355nm的波长和30nsec的脉冲宽度。
通过用相对晶片移动的脉冲光扫描晶片同时使脉冲光振荡，将脉冲光照射到晶片表面。在使脉冲光相对晶片扫描的情况下，脉冲光可在晶片之上线形或螺旋形移动。如果在晶片中形成的布线沟槽的宽度或通孔的直径比脉冲光的波长大，则可照射脉冲光，以便它的光轴相对晶片的法线倾斜，因为脉冲光被照射到布线沟槽和通孔的侧壁上。
在将脉冲光11照射到籽晶膜13之后，将电镀液提供到晶片W上，并通过电解电镀在籽晶膜13上形成电镀膜14，如图2G所示(步骤7A)。电镀膜14由Cu形成，但可包含除了Cu之外的成分。
在籽晶膜13上形成电镀膜14之后，例如，通过化学机械抛光(CMP)对其进行抛光，以除去位于层间绝缘膜10上的不必要的阻挡金属膜12、籽晶膜13和电镀膜14，以留下存在于通孔10A和布线沟槽10B中的阻挡金属膜12、籽晶膜13和电镀膜14，如图2H所示(步骤8A)。具体地，以保持晶片W与抛光垫接触的方式，旋转晶片W和抛光垫(未示出)，且将浆料(未示出)提供到晶片W上以抛光电镀膜14等。在抛光电镀膜14之前，可热处理电镀膜14等。抛光不限制于CMP且可通过不同的方法进行。不同方法的实例是电解抛光。因此，形成了连接到布线6的布线15。
在如图1所示的半导体器件的制造工艺中，如果在不将脉冲光照射到籽晶膜的条件下形成电镀膜，则当布线特别精细时会在电镀膜中形成空隙，且降低了布线的可靠性。可想象到的是，产生空隙的原因是在电镀膜中产生了三态点。具体地，在形成籽晶膜时籽晶膜处于非晶态，且当在处于非晶态的籽晶膜上形成电镀膜时，电镀膜的结晶在室温下进行，以致于在电镀膜中生成了三态点。而且，如果将应力等施加到三态点上，则基于三态点可能会产生空隙。
而且认为，当籽晶膜浸在电镀液中时，因为籽晶膜被电镀液蚀刻，所以形成了空隙。具体地，如果籽晶膜被蚀刻，则被蚀刻且具有小厚度的部分具有比其它部分高的电阻。因此，认为在籽晶膜的薄部分上的电镀膜的生长速度变得比其它部分的低，且在相关的部分中形成了空隙。
同时，在该实施例中，可以获得具有减小空隙形成的电镀膜14，因为将脉冲光11照射到籽晶膜13上。具体地，当将脉冲光11照射到籽晶膜13上时，瞬时地热处理籽晶膜13，且使籽晶膜13多晶化。多晶化膜的表面主更具有低指数面如(100)和(111)，且表面方向上的晶粒直径变为约100nm至1μm。通常由100nm或更小厚度的籽晶膜13判断，暴露到脉冲光的籽晶膜13变成具有柱状结构的多晶膜。当电镀在表面上主要具有低指数面的多晶籽晶膜13时，具有与籽晶膜13相同面指数的电镀膜14以柱状的形式生长同时保持相同的面指数。因此，在电镀膜14中形成三态点变难，从而减小了在形成的布线中生成空隙的因素。
已知的是，当在通孔10A中形成Cu的籽晶膜13时，籽晶膜13的厚度在侧壁上局部变小。当通孔10A具有高的高宽比时，随着布线变得很精细，在侧壁上的籽晶膜13的变薄变得更显著。此外，在电镀步骤的初期阶段，当籽晶膜13浸在电镀液中时蚀刻了籽晶膜13且使其变薄。该局部变薄的籽晶膜13增加了薄膜电阻，致使在通过电解电镀形成膜时在电流分布中不均匀且在变薄的区域中产生了空隙。
Cu膜相对电镀液的蚀刻速度在低指数面上变得比非晶态上的慢。当脉冲光11照射到籽晶膜13上且低指数面在表面上变得显著时，它能够在电镀步骤的初期阶段抑制对籽晶膜13的蚀刻，减少了产生空隙的因素，且改善了布线的可靠性。
此外，在该实施例中将脉冲光11照射到籽晶膜13上，以便可以在薄膜状态时使籽晶膜13多晶化。具体地，当在一般的热退火步骤中热处理籽晶膜时，因为籽晶膜薄所以它聚集，且难以使籽晶膜在薄状态时多晶化。例如，当使用Ta或TaN作为阻挡金属时，如果由Cu形成的籽晶膜具有100nm的厚度，则可以通过照射具有100nsec或更小脉冲宽度的脉冲光使阻挡金属多晶化，而不引起籽晶膜的聚集。同时，在氢气或惰性气体气氛的热处理步骤中，籽晶膜在热退火之后集结且不能够形成Cu的电镀膜。
籽晶膜13可具有在通过例如溅射形成主要膜之后、通过无电镀Cu进行次要膜形成加强的薄部分。在该情况下，在形成主要膜和次要膜中任一个之后，可将脉冲光11照射到籽晶膜13上。
此外，当在形成阻挡金属膜12和籽晶膜13之前将脉冲光11照射到通孔10A和布线沟槽10B上时(图2C)，可以获得空隙数量减少的电镀膜14。在RIE时的杂质如反应产物可能会粘附到通孔10A和布线沟槽10B上。该杂质使阻挡金属膜12和籽晶膜13的粘附性恶化，并产生了有缺陷的膜形成物如反常的侧壁形状，其成为在电镀膜14中产生空隙的因素。在籽晶膜13形成之前脉冲光11照射到通孔10A和布线沟槽10B能够除去粘附到通孔10A和布线沟槽10B上的杂质。因此，可以获得空隙数量进一步减少的电镀膜14。
在形成电镀膜14之后，还可以通过照射脉冲光11来获得布线处理更高的可靠性(图2G)。被照射脉冲光11的籽晶膜13具有多晶化的结构，且形成于籽晶膜13上的电镀膜14主要具有柱状结构，但如果布线膜厚度超过1μm，则在布线内容易形成三态点。在形成电镀膜之后，可以通过照射脉冲光11除去这些三态点，以便可以提高布线的可靠性。
此外，还有一种有用的方法，在形成电镀膜的中间停止形成电镀膜，照射脉冲光，且形成具有所需厚度的电镀膜。
(实例1)
以下将描述实例1。将脉冲光照射到籽晶膜上，并在该实例中观察到籽晶膜的结晶态。
在该实例中，使用Q-开关Nd YAG三次谐波的脉冲光。脉冲光具有355nm的波长、约50nsec的脉冲宽度和0.05J/cm2·脉冲至0.2J/cm2·脉冲的辐射能量密度。将脉冲光照射到籽晶膜上，且通过扫描离子显微镜(SIM)观察通过照射籽晶膜结晶态的变化。作为与该实例籽晶膜的结晶态相比的比较例，在其结晶态下以与该实例中相同的方式还观察未被脉冲光照射的籽晶膜。
以下将描述观察的结果。发现，未被脉冲光照射的籽晶膜具有小于100nm的晶粒直径，且它几乎处于非晶态。同时，发现在该实例中由脉冲光照射的籽晶膜具有100nm至1μm的晶粒直径和在多晶化态时的薄膜态。从结果确定，当将脉冲光照射到籽晶膜上时，籽晶膜被多晶化。
(实例2)
以下将描述实例2。在该实例中，对于电镀膜在室温下再结晶的状态，通过X射线衍射检查通过照射脉冲光多晶化的籽晶膜和未通过脉冲光照射且处于非晶态的籽晶膜。
在该实例中使用Q-开关Nd YAG三次谐波的脉冲光。脉冲光具有355nm的波长、50nsec的脉冲宽度和0.05J/cm2·脉冲至0.2J/cm2·脉冲的辐射能量密度。通过X射线衍射在形成电镀膜之后立即测量电镀膜的峰值强度，并测量在室温下保持一个星期的电镀膜的峰值强度。作为与该实例相比的比较例，在没有将脉冲光照射到籽晶膜的条件下形成了电镀膜，且以与该实例中相同的方式在形成电镀膜之后立即测量电镀膜的峰值强度，并测量在室温下保持一个星期的电镀膜的峰值强度。
发现，随着时间的流逝，没有照射脉冲光形成的电镀膜具有尤其是(111)和(200)峰的增强，以及在室温下进行的再结晶。同时，发现，具有多晶化籽晶膜的电镀膜的(111)、(200)和(220)低指数面的峰值强度基本上没有改变。由结果确定，如果将脉冲光照射到籽晶膜，则电镀膜在室温下很难再结晶。
将描述通过截面TEM检查电镀膜的结晶态的结果。图3A是示意性地示出在多晶籽晶膜上形成的电镀膜的结晶态的图，图3B是示意性地示出没有照射脉冲光形成的电镀膜的结晶态的图。在图3A和图3B中，21表示Si衬底，22表示层间绝缘膜，23表示阻挡金属膜，24表示籽晶膜，以及25表示电镀膜。如图3B所示，清楚的是，在没有将脉冲光照射到籽晶膜的条件下形成的电镀膜中观察到了许多三态点。同时，如图3A所示，在多晶化籽晶膜上形成的电镀膜具有基本柱状的结构，且难以形成三态点。因此，认为当使在非晶籽晶膜上形成的电镀膜再结晶以继续结晶生长时，形成了其为降低布线可靠性原因的三态点。同时，认为电镀在多晶籽晶膜上具有柱状结构，因为它在基础籽晶膜的晶面方向上生长，且抑制了三态点的形成，三态点是在布线中产生空隙的因素。
(第二实施例)
以下将描述第二实施例。在该实施例中，将描述把脉冲光选择性地照射到具有高密度布线沟槽图形的区域中的部分籽晶膜上的实例。
图4是示出根据该实施例的半导体器件的制造工艺流的流程图，图5A至图5D是根据该实施例的半导体器件的制造工艺的示意图。
如图4所示，在晶片W上形成层间绝缘膜10(步骤1B)。在形成层间绝缘膜10之后，通过光刻技术和反应性离子蚀刻(RIE)在层间绝缘膜10中形成多个布线沟槽10B(步骤2B)。在此，布线沟槽10B每个都具有包括区域10C和区域10D的图形，区域10C具有小的布线宽度和高的图形密度，区域10D具有大的布线宽度和低的图形密度，如图5A所示。
在层间绝缘膜10中形成布线沟槽10B之后，在层间绝缘膜10上形成阻挡金属膜12(步骤3B)。在层间绝缘膜10上形成阻挡金属膜12之后，在阻挡金属膜12上形成籽晶膜13(步骤4B)。
在阻挡金属膜12上形成籽晶膜13之后，将脉冲光11选择性地照射到具有高图形密度的区域10C中的部分籽晶膜13上，如图5B所示(步骤5B)。
在选择性地照射了脉冲光11之后，将电镀液提供到晶片W上，并通过电解电镀在籽晶膜13上形成电镀膜14，如图5C所示(步骤6B)。
在籽晶膜13上形成电镀膜14之后，例如，通过CMP对其进行抛光来除去在层间绝缘膜10上的不必要的阻挡金属膜12、籽晶膜13和电镀膜14，以留下存在于布线沟槽10B中的阻挡金属膜12、籽晶膜13和电镀膜14，如图5D所示(步骤7B)。
公知的是，在具有高图形密度的区域中促进了电镀生长，且电镀膜在那个区域中突起。为了形成Cu布线，必须除去突起(凸起)。结果，该表面在具有低图形密度的其它区域中具有凹陷部分，且出现了凹陷或侵蚀。另一方面，该实施例可以抑制通过将脉冲光11照射到具有高图形密度的区域10C中的部分籽晶膜13上所形成的凸起。当比较被照射的部分和未被脉冲光照射的部分时，被脉冲光11照射的部分具有相对未被照射的部分形成速度减小10至20％的膜。认为，在低指数面籽晶膜上电镀的生长速度比在非晶籽晶膜上的低，且通过照射脉冲光使籽晶膜在低指数面占主导的地方从非晶态改变成多晶结构，电镀生长速度在脉冲光照射区中得到降低。利用该现象使得难以形成凸起，且可以抑制凹陷或侵蚀。
(实例3)
以下将描述实例3。在该实例中，将脉冲光照射到具有高图形密度的区域中的部分籽晶膜上，且在籽晶膜上形成电镀膜之后，观察电镀膜的状态。
在该实例中，使用了Q-开关Nd YAG三次谐波的脉冲光。脉冲光具有355nm的波长、50nsec的脉冲宽度和0.15J/cm2·脉冲的辐射能量密度。籽晶膜具有60nm的厚度和0.30nm的L&S(线和间隔)的间距宽度。在该实例中，辐射能量密度为0.15J/cm2·脉冲，但根据籽晶膜厚度和图形尺寸适当地调节。将脉冲光照射到具有高图形密度的区域中的部分籽晶膜上。然后，在籽晶膜上形成700nm厚的电镀膜。而且，观察了电镀膜的状态。
将描述观察的结果。在根据该实例的电镀膜上观察到基本上没有凸起。由结果确定，当将脉冲光照射到籽晶膜上时，抑制了凸起在电镀膜上的形成。
(第三实施例)
以下将描述第三实施例。在该实施例中，将描述将脉冲光选择性地照射到Si衬底中形成的穿通插塞形成凹槽的入口处的部分籽晶膜上的实例。
图6是示出根据该实施例的半导体器件的制造工艺流的流程图，图7A至图7C是示出根据该实施例的半导体器件的制造工艺的示意图。
如图7A所示，例如，通过反应性离子蚀刻在Si衬底31中形成凹槽31A(步骤1C)。在Si衬底31中形成凹槽31A之后，在凹槽31A的侧壁上形成由SiN、SiO2等组成的绝缘膜32，如图7B所示(步骤2C)。
随后，如图7C所示在绝缘膜32上形成阻挡金属膜33，且在阻挡金属膜33上形成籽晶膜34(步骤3C和步骤4C)。
在阻挡金属膜33上形成了籽晶膜34之后，将脉冲光35选择性地照射到凹槽31A入口处的部分籽晶膜34上，如图7D所示(步骤5C)。在此，脉冲光35的产生方法、照射方法、脉冲宽度、波长等与脉冲光11的那些相同。
在将脉冲光35照射到凹槽31A入口处的部分籽晶膜34上之后，将电镀液提供给籽晶膜34，且通过电解电镀在籽晶膜34上形成电镀膜36，如图7E所示(步骤6C)。
在籽晶膜34上形成电镀膜36之后，例如，通过CMP对其进行抛光，以除去位于Si衬底31上的不必要的阻挡金属膜33、籽晶膜34和电镀膜36，以便留下存在于凹槽31A中的阻挡金属膜33、籽晶膜34和电镀膜36，如图7F所示(步骤7C)。因此，凹槽31A具有平的顶部，使得能够在顶部上形成布线。基于一个目的在Si衬底31的表面上形成元件和布线之后，通过从Si衬底31的背面对其进行抛光可以获得穿通插塞，该穿通插塞具有在凹槽31A中掩埋并暴露到Si衬底31背面的Cu，且能够连接到另外的Si衬底和装配衬底上。
在该实施例中，将脉冲光35选择性地照射到凹槽31A入口处的部分籽晶膜34上，以便可以抑制空隙的产生。具体地，当通过电镀掩埋凹槽31A时，在凹槽31A入口处的电镀生长速度很快，以致可能有在凹槽31A中形成空隙。同时，在该实施例中，通过电镀从凹槽31A的底部掩埋凹槽31A，因为将脉冲光35选择性地照射到凹槽31A入口处的部分籽晶膜34上，以抑制在凹槽31A入口处的电镀生长。因此，产生空隙变得很难。
本发明不局限于上述实施例中的描述，且在不脱离本发明的精神和范围的条件下，如需要可以修改独立构件的结构、材料和布置。在第一实施例中，描述了具有双镶嵌结构的布线，但它可以是具有单镶嵌结构的布线。

Claims (14)

1.一种半导体器件的制造方法，包括：
将脉冲光照射到衬底上的凹槽上；
在具有所述凹槽的所述衬底上形成Cu的籽晶膜；
将所述脉冲光照射到在所述衬底上形成的所述籽晶膜上；以及
通过电解电镀在照射脉冲光的所述籽晶膜上形成Cu的电镀膜。
2.根据权利要求1的半导体器件的制造方法，其中所述脉冲光具有100nsec或更小的脉冲宽度。
3.根据权利要求1的半导体器件的制造方法，其中所述脉冲光具有400nm或更小的波长。
4.根据权利要求1的半导体器件的制造方法，其中所述脉冲光从闪光灯、受激准分子激光器和脉冲固态激光器发射。
5.根据权利要求1的半导体器件的制造方法，其中通过相对于所述衬底移动所述脉冲光，照射所述脉冲光以扫描所述衬底。
6.根据权利要求5的半导体器件的制造方法，其中通过在所述衬底上线形地或螺旋形地移动所述脉冲光，进行通过所述脉冲光相对于所述衬底的扫描。
7.根据权利要求1的半导体器件的制造方法，其中所述衬底包括半导体衬底和在所述半导体衬底上形成的绝缘膜，并具有在其表面上形成的凹槽。
8.根据权利要求1的半导体器件的制造方法，其中所述脉冲光具有比所述凹槽的直径或宽度大的波长。
9.根据权利要求1的半导体器件的制造方法，其中所述脉冲光具有比所述凹槽的直径或宽度小的波长，并照射所述脉冲光，以使所述脉冲光的光轴相对于所述衬底的法线倾斜。
10.根据权利要求1的半导体器件的制造方法，其中所述衬底包括第一区域和第二区域，并将所述脉冲光照射到在所述第二区域上形成的部分籽晶膜上，其中在所述第一区域中形成至少一个所述凹槽，在所述第二区域中形成多个所述凹槽并具有比所述第一区域中高的凹槽图形密度。
11.根据权利要求1的半导体器件的制造方法，还包括：
在形成所述电镀膜之后，除去未在所述凹槽中掩埋的所述电镀膜。
12.根据权利要求1的半导体器件的制造方法，还包括：
在形成所述电镀膜之后，将脉冲光照射到所述电镀膜上。
13.根据权利要求1的半导体器件的制造方法，其中所述电镀膜的形成包括：形成第一电镀膜和在所述第一电镀膜上形成第二电镀膜；并还包括在形成第一电镀膜和形成第二电镀膜之间将脉冲光照射到所述第一电镀膜上。
14.根据权利要求1的半导体器件的制造方法，其中所述衬底包括Si衬底，所述Si衬底具有在其表面上形成的凹槽，并将所述脉冲光照射到所述凹槽入口处的部分籽晶膜上。
CNB2005100788326A 2004-05-26 2005-05-26 半导体器件的制造方法 Expired - Fee Related CN100364045C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004156732A JP4660119B2 (ja) 2004-05-26 2004-05-26 半導体装置の製造方法
JP156732/2004 2004-05-26

Publications (2)

Publication Number Publication Date
CN1702827A CN1702827A (zh) 2005-11-30
CN100364045C true CN100364045C (zh) 2008-01-23

Family

ID=35493697

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100788326A Expired - Fee Related CN100364045C (zh) 2004-05-26 2005-05-26 半导体器件的制造方法

Country Status (3)

Country Link
US (1) US7202168B2 (zh)
JP (1) JP4660119B2 (zh)
CN (1) CN100364045C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617037A (zh) * 2008-10-16 2015-05-13 大日本印刷株式会社 贯通电极基板的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738959B2 (ja) * 2005-09-28 2011-08-03 東芝モバイルディスプレイ株式会社 配線構造体の形成方法
US20090321934A1 (en) * 2008-06-30 2009-12-31 Lavoie Adrien R Self-aligned cap and barrier
US8517769B1 (en) * 2012-03-16 2013-08-27 Globalfoundries Inc. Methods of forming copper-based conductive structures on an integrated circuit device
US8673766B2 (en) 2012-05-21 2014-03-18 Globalfoundries Inc. Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103624A (en) * 1999-04-15 2000-08-15 Advanced Micro Devices, Inc. Method of improving Cu damascene interconnect reliability by laser anneal before barrier polish
US6143650A (en) * 1999-01-13 2000-11-07 Advanced Micro Devices, Inc. Semiconductor interconnect interface processing by pulse laser anneal
US6242349B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
JP2003045878A (ja) * 2001-06-11 2003-02-14 Hynix Semiconductor Inc 半導体素子の配線形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3064734B2 (ja) 1993-04-01 2000-07-12 日本電気株式会社 半導体装置の製造方法
JPH11214387A (ja) * 1998-01-22 1999-08-06 Matsushita Electron Corp 半導体装置およびその製造方法
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
JP2001015923A (ja) 1999-07-01 2001-01-19 Hamamatsu Photonics Kk 多層プリント基板のビアホール形成方法
JP2001319896A (ja) * 2000-05-08 2001-11-16 Tokyo Electron Ltd 半導体装置の製造方法
JP2002118112A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 埋め込み配線構造を有する半導体装置の製法
JPWO2003012845A1 (ja) * 2001-07-31 2004-11-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体製造装置及び半導体製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242349B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
US6143650A (en) * 1999-01-13 2000-11-07 Advanced Micro Devices, Inc. Semiconductor interconnect interface processing by pulse laser anneal
US6103624A (en) * 1999-04-15 2000-08-15 Advanced Micro Devices, Inc. Method of improving Cu damascene interconnect reliability by laser anneal before barrier polish
JP2003045878A (ja) * 2001-06-11 2003-02-14 Hynix Semiconductor Inc 半導体素子の配線形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617037A (zh) * 2008-10-16 2015-05-13 大日本印刷株式会社 贯通电极基板的制造方法
CN104617037B (zh) * 2008-10-16 2018-04-24 大日本印刷株式会社 贯通电极基板的制造方法

Also Published As

Publication number Publication date
US7202168B2 (en) 2007-04-10
CN1702827A (zh) 2005-11-30
US20060024952A1 (en) 2006-02-02
JP4660119B2 (ja) 2011-03-30
JP2005340478A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
US7741214B2 (en) Method of forming a semiconductor device featuring copper wiring layers of different widths having metal capping layers of different thicknesses formed thereon
US7008872B2 (en) Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
EP0982771B1 (en) Process for semiconductor device fabrication having copper interconnects
US7211512B1 (en) Selective electroless-plated copper metallization
TWI265593B (en) Interconnects with improved barrier layer adhesion
US6787468B2 (en) Method of fabricating metal lines in a semiconductor device
US7319071B2 (en) Methods for forming a metallic damascene structure
CN101465336B (zh) 具有含硅铜布线层的半导体器件及其制造方法
TWI298510B (en) Semiconductor device and method for manufacturing same
US6469609B2 (en) Method of fabricating silver inductor
US7728432B2 (en) Narrow and wide copper interconnections composed of (111), (200) and (511) surfaces
CN100364045C (zh) 半导体器件的制造方法
US7955971B2 (en) Hybrid metallic wire and methods of fabricating same
KR20000012027A (ko) 반도체장치의제조방법
KR101076927B1 (ko) 반도체 소자의 구리 배선 구조 및 그 형성방법
US11410926B2 (en) E-fuse enhancement by underlayer layout design
US6946386B2 (en) Process for producing ultrathin homogenous metal layers
US20070105366A1 (en) Long-term heat-treated integrated circuit arrangements and methods for producing the same
US20050224980A1 (en) Interconnect adapted for reduced electron scattering
US20210005560A1 (en) Process flow for fabrication of cap metal over top metal with sinter before protective dielectric etch
KR20040001993A (ko) 구리 금속 배선 형성방법 및 이를 이용한 반도체 소자의다층 배선 형성방법
JP2007208142A (ja) 半導体装置の製造方法
JPH11340323A (ja) 半導体装置及びその製造方法
JP2005317804A (ja) 半導体装置の製造方法
KR20090069488A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080123