TWI265619B - Lead frame and semiconductor device using the same - Google Patents
Lead frame and semiconductor device using the same Download PDFInfo
- Publication number
- TWI265619B TWI265619B TW093114965A TW93114965A TWI265619B TW I265619 B TWI265619 B TW I265619B TW 093114965 A TW093114965 A TW 093114965A TW 93114965 A TW93114965 A TW 93114965A TW I265619 B TWI265619 B TW I265619B
- Authority
- TW
- Taiwan
- Prior art keywords
- grain
- grain step
- semiconductor wafer
- lead frame
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J37/00—Baking; Roasting; Grilling; Frying
- A47J37/06—Roasters; Grills; Sandwich grills
- A47J37/0694—Broiling racks
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J37/00—Baking; Roasting; Grilling; Frying
- A47J37/06—Roasters; Grills; Sandwich grills
- A47J37/067—Horizontally disposed broiling griddles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32052—Shape in top view
- H01L2224/32055—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Food Science & Technology (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
1265619 九、發明說明: 【發明所屬之技術領域】 本發明關於引線框及半導體裝置,該密封在樹脂中之半 導體晶片。 【先前技術】 圖19及20顯示密封在樹脂中之半導體裝置的範例(由參 考數子20標明),及包括一引線框n,其由如銅合金及“合 金之預設金屬所製成,一半導體晶片18,其經由如銀膏及 錫貧之接合材料17而與引線框11之晶粒階的上表面接合, 複數個結合電線16,其將半導體晶片18之電極與引線框。 之引線15電連接在一起,及一鑄模樹脂19,其由如環氧樹 脂之熱固樹脂(用以包覆引線15之内引線15a等)所製成。 具有上述構造之半導體裝置20會暫時架設在一電路板之 預設部分,該半導體裝置2〇設置於電子裝置中,及接著經 熔化焊料膏的流焊爐處理並接著凝@,故引線15之外引線 15b電接合於電路板,因而可在電路板之預設部分確實地架 設該半導體裝置20。 ” 於習知技術中,錫雜膏(或錫船合金)用以架設半導體裝 置2〇在電路板上,其中因為毒性物質(如,錫錯膏中所含: 氣(Pb))會造成自然環境的破壞且對人體有不良影響,故近 來以如錫_銀_銅合金之無錯焊料㈣代該錫錯膏。 ,錯焊料有利於環境之保護,因其不含如錯⑽)的毒性 物質(或有害材料);^而,其炫點(約217。〇高於⑽膏(約 183c)之炫點;因此,必須提高流焊爐的加熱溫度,因而 93520.doc 1265619 相對於半導體裝置2〇,必須相對地提高焊爐中之耐熱度。 當以流焊爐加熱上述之半導體裝置20時,因用於其組成 元件的不同材料間之關係,會產生易分離部分及難分離部 刀即,在石夕製成之半導體晶片10與鑄模樹脂19間之邊界 會建立較南的黏著力,其因而難以彼此分離,而在由上述 材料如42合金製成之晶粒階12與鑄模樹脂19間之邊界則會 建立較低的黏著力,因而易於彼此分離。當於晶粒階丨之與 鑄模樹脂19間之邊界發生分離時,因分離所造成的影響, 該分離區朝向半導體晶片18與鑄模樹脂19間之邊界延伸, 因而該分離會成為一裂縫(或複數個裂縫),故會意外地破壞 結合電線16。當流焊爐中之加熱溫度變得較高時,會顯著 地出現此一現象;因此,必須採取適當的措施以避免發生 該現象。 如圖21至23中所示’日本專利巾請公開案第2嶋_49272 號(見圖1’2及!9’及4-5及7頁)揭露半導體裝置之另一範例 (由參考數字30標明)’引、線框21之晶粒階22會形成為乂型以 減少形成於晶粒階22與鑄模樹脂29間之總接合區域。 如圖24至25中所示,日本專利申請公開案第贈-211852 號(見圖5及Η,及2及4頁)揭露半導體裝置之上一範例(由來 考數字40標明),在引線框31之晶粒㈣的中心部份形成開 口 32a,以便於減少晶粒階32與鑄模樹脂%間之總接人 域。 口时 設計上述之半導體裝置3G以減少形成於晶粒階22與轉模 樹脂29間之接著區域’即可減少出現於其間之邊界中的分 93520.doc 1265619 離區域,…因而無論分離所造成的影響為何,該分離區域難 、朝向半導體B曰片與鑄模樹脂間之邊界延伸。然而,當使 二具有高熔點之無^線焊料而接合半導體裝置3G至電路板 日守,會因加熱而造成易於分離。 在半導體裝置40中’晶粒階32之周圍部份在半導體晶片 8之周圍口 外側延伸,故可在此延伸之周圍部份發生分 離以仏成影響,即因此分離區域會更朝向半導體晶片38 人鑄杈树月曰39間之邊界延伸,因而該分離會成為一裂縫(或 複數個裂縫),而意外地破壞結合電線36。 【發明内容】 本申請案基於日本專利中請案第2GG3-151378號及日本 專利申請案第2_.133376號主張優先權,其内容以引用的 方式併入本文中。 本^明之目的為提供一種引線框及一種半導體裝置,其 中田木σ又半導體裝置在電路板上時,結合電線並不因鑄模 樹脂中意外形成的複數個裂縫而破壞。 本t月之另目的為提供以高良率製造的一種引線框及 一種半導體裝置,且因此可保護環境。 本發明之引線框具有用以架設半導體晶片於其上之晶粒 階,及該引線框密封在一鑄模樹脂中,故半導體晶片會附 著在晶粒階之上表面,因此可製造一半導體裝置,其中晶 粒階輪廓形成為較小於半導體晶片之輪廓的形狀,及形成 複數個挖除區於晶粒階之個別側,以便於減少晶粒階的總 區域。 93520.doc 1265619 在上文中,晶粒階為矩形(或正方形),且在對應晶粒階 四侧之周圍部份中内部形成挖除區。在此,各挖除區之長 度L2範圍為(Llx0.05)至(Llx〇 2〇),其中^表示該晶粒階之 各側長度。此外,晶粒階之總區域S2範圍係(slx〇1〇)至(si Χ〇·40) ’其中s 1表示該半導體晶片之總區域。 曰曰粒1¾之挖除區所引入的鑄模樹脂會圍繞晶粒階與半導 體晶片之間穩定接合在一起的接合區域;因此,在半導體 晶片與晶粒階之挖除區内侧的鑄模樹脂間可建立的穩定接 合狀態。因此,即使當在晶粒階與鑄模樹脂間之邊界發生 分離時’該分離並不會朝向半導體晶片與鑄模樹脂間之邊 界延伸。即,可能避免因分離成長而造成結合使電線破碎 的裂縫。 在L1與L2間及S1與S2間之上述關係可確保晶粒階與鑄 模樹脂間之高接合強度,以便避免於半導體晶片與鑄模樹 脂間之邊界發生分離。 當半導體裝置架設在電子裝置中時,藉由使用無引線焊 料而將上述引線框與電路板接合,該引線框不含毒性物 質,因此可促進製造過程間的環境保護。 【實施方式】 下文將以範例之方式參考附圖而更詳盡描述本發明。 圖1至3顯示根據本發明第一實施例之引線框1及半導體 裝置10。使用預設金屬如銅合金及42合金所製成之薄版以 製造引線框1,其經蝕刻且隨後經晶粒模壓,故該引線框1 形成為預設形狀。特別地,引線框1包括一架設在其上表面 93520.doc 1265619 上之半導體晶片8的晶粒階2, 一用以支持晶粒階2的複數個 基座4,及設置在晶粒階2外側及與半導體晶片8之電極電連 接的複數個引線5。 該晶粒階2形成為預設形狀以相配於半導體晶片8之形 狀。在此實施例中,如圖2及3中所示般,晶粒階2整體上大 略形成為矩形,以相配於矩形的半導體晶片8。 晶粒階2之總區域減少,以便小於半導體晶片8之總區域 (即,架設在晶粒階2上之8的背側區域),其中形成晶粒階2 之輪廓形狀以便完全圍繞半導體晶片8之輪廓形狀内侧。因 此’當架設半導體晶片8在晶粒階2上時,具有預設區域之 半導體晶片8的周圍部份會在晶粒階2之周圍部份延伸。 半圓挖除區3個別形成在晶粒階2四側的中心,因而減少 總區域中之半圓挖除區3。因此,當架設半導體晶片8在晶 粒階2之上表面時,相配晶粒階2之半圓挖除區3的半導體晶 片8之背側預設部分會朝向半導體晶片8之背侧而暴露。 在上述中,藉由預設長度L2在晶粒階2内側切割各半圓挖 除£3,其精由以下方程式(1)而界定在一範圍内(其中表 示該晶粒階2之各侧長度)。 L2 = (L1x0.05)S(L1x0.20) ⑴ 除挖除區3之外的晶粒階2之背側區域S2可藉由隨後方程 式(2)而界定在一範圍内(其中S1表示架設在晶粒階2上表面 之半導體晶片8的背側區域)。 S2=(Slx0」0)至(Slx0.40) (2) 該基座4與晶粒階2—體成形,且關於晶粒階2的四角而以 93520.doc -10- 1265619 放射方式设置該基座4 ’因而基座4可確實支持晶粒階2。 如圖1中所示,以在晶粒階2外側間之預設距離設置引線5 以便圍繞晶粒階2 ’其中籍由内引線5 a而構成各引線5,該 内引線5a設置於半導體裝置1〇内側,及一外引線%,其設 置於半導體裝置10外側。 引線5之内引線5a經由結合電線6而電連接半導體晶片8 之電極,且外引線5b經焊料而與架設在電子裝置(未示)中的 電路板(未示)電接合。 當具有上述構造之引線框丨用以製造半導體裝置1〇時,會 首先以塗佈適量接合材料7(如銀膏及無鉛焊料(如,錫_銀_ 銅合金))至引線框丨之晶粒階2上表面的方式執行晶粒結合 步驟,而,其中當接合材料7熔化及接著凝固時,半導體晶 片8會架設在晶粒階2之上表面上且由預設路徑壓模,故半 導體晶片8會整體接合於晶粒階2之上表面上。 在上文中,銀貧等會在預設區域7A塗佈在晶粒階2之上表 面上(在圖3令藉由複數個點狀圓圈圍繞),設預設區域7A用 以防止挖除區3。因此,晶粒階2之挖除區3無法干擾接合材 料7之塗佈。 接著,在電線結合步驟中,半導體晶片8之電極會經由如 金屬線之結合電線6而與引線5之内引線化電連接。 接著,在鑄模步驟中,設置引線框1於組成上鑄模及下鑄 模之金屬鑄模的空腔中,隨後以如環氧樹脂之熱固樹脂填 充引線框1 ’將該熱固樹脂引入空腔中並接著變硬。因此, 可能在熱固樹脂製成之鑄模樹脂9内包覆半導體晶片 93520.doc 1265619 粒階2,結合電線6,及引線5之内引線5a。 在上述中’鑄模樹脂9流進晶粒階2之挖除區3中以接合半 導體晶片8之背側,故鑄模樹脂9部份地形成於晶粒階2之挖 除區3内側。
接著,在引線表面處理步驟中,因需要而在引線5之預設 部分上執行無引線焊料固定,其投射於鑄模樹脂9的外側, 故可避免在引線5上發生生鏽。當半導體裝置1〇架設在電路 板上時,能夠容易地執行焊接工作。 接著,在切割及形成步驟中,刪去引線之不必須部份, 故界定引線5為預設長度,其中外引線此供彎曲故其形成為 預設形狀。
因此,藉由上述步驟之方法,可能製造半導體裝置1〇。 接者’暫時地架設具有上述構造之半導體裝置⑺在電路板 上之預設部分,其中無引線焊料在流焊爐供熔化及凝固, 且引線5之外引⑽電接合電路板。因此,可能穩定地架設 半導體裝置10在電路板上之預設部分。 在具有上述引線框1之半導體裝置 加熱W而發生分離於晶粒階2與禱模^9 = 時’發生結合電線6的破壞同時可能防止半導體晶片8與禱 模樹脂9間分離之發生。 、 本實施例之特徵為形成晶粒階2輪靡之形狀小於半導體 晶片8輪廓之形狀,故晶粒階2之總區域減少,以便於小於 半導體晶片8之總區域,因而當半導體晶片8架設在晶粒階2 之上表面時,半導體晶片8之卵部份部分地延伸於晶粒階 93520.doc -12- 1265619 2周圍部份的外側。因此,可能將分離區域縮到最小,當半 導體裝置10在加熱下架設於電路板上時,該分離區域可形 成於曰曰粒卩白2之周圍部份。因此,甚至當分離發生於晶粒階 2與鑄模樹脂9之間時,可確實地避免朝向半導體晶片8與鑄 杈樹脂9間邊界之延伸,因而可能確實地避免因裂縫形成而 不預期地破壞結合電線6,其藉由分離而造成。 半導體晶片8焊接至晶粒階2 ;因此,半導體晶片8及晶粒 階2可穩定地接合在一起。即,形成於晶粒階2之挖除區3 内側的半導體晶片8與間之接著區域,其藉由晶粒階2與半 導體晶片8間之穩定接合區域圍繞;因此,可能在晶粒階2 之挖除區3内侧的半導體晶片8與鑄模樹脂9之間建立一穩 疋接著狀悲。此外,在晶粒階2之挖除區3内側可佔用鑄模 樹脂9本身;因此,在相配於晶粒階2四側之預設方向的鑄 杈樹脂9及晶粒階2兩者彼此難以分離。因此,雖然分離發 生於晶粒階2與鑄模樹脂9之間,但該分離並不朝向半導體 晶片8與鑄模樹脂9間之邊界延伸,且該分離不會成為不預 期破壞結合電線6之裂縫。 此外’如上述方程式(1)所定義,本實施例介紹圓形晶粒 階2之各側長度L1,及長度L2間之關係,其中各挖除區3形 成於晶粒階2各側之内,因而可能增加接合長度,以便於較 局於晶粒階2之接合長度。 雖然無引線焊料並不含毒性物質如引線(鉛),但當引線 與電路板接合在一起時仍使用該無引線焊料為環境對策, 當半導體裝置穩定架設在電路板上時在鑄模樹脂9中因加 93520.doc -13- 1265619 熱而不製造裂縫,以便於不預期地破壞結合電線6 ;因此, 可能增加實際製造電子裝置之良率。 再者,如上述方程式(2)所定義,本實施例介紹半導體晶 片8之背側區域S1與晶粒階2之背側區域S2間之關係,因而 可能增加接合長度,以便於較高於晶粒階2之接合長度。 使用半導體裝置之範例可解釋方程式(2)所定義之上述 範圍,其以隨後面積設計。 即’提供具有設定一側長度為4 mm之方型半導體晶片的 範例’及具有其中形成半圓挖除區於個別側之正方形晶粒 P白的範例’其中接合半導體晶片及晶粒階在一起且隨後一 體包覆至鑄模樹脂中。在此,各半圓挽除區之長度L2設定 為(Llx〇.20) 〇 圖4顯示比例S2/S1 [%]之改變,即,晶粒階之背側區域S2 比半導體晶片之背側區域S1 (=16 mm2)的比例,其中晶粒階 之各側長度均不同。圖4之曲線顯示在半導體裝置之上述範 例間之比較,其中形成挖除區於晶粒階之個別側上,及半 導體裝置之比較性範例,其論及82/81之上述參數,其中沒 有形成挖除區於晶粒階中。 此外,採用所謂黏著力量(或接著因素)以估定半導體裝 置之接著性能,其中通常設定建立於半導體晶片與铸模樹 脂間之黏著力量為i · 0 〇,此時t接著劑變弱時建立於晶粒 階與鑄模樹脂間之黏著力量減低至0.5G。特別A,可描述 黏著力量如隨後: 圖26顯示樣本八與樣本⑽之比較,樣本A中半導體晶片 93520.doc -14- 1265619 為一側長度設定為9.9 mm之正方形,及晶粒階為一側長度 設定為9 mm之正方形,樣本B中半導體晶片具有上述之相 同面積’且此時晶粒階為一側長度設定為4·2 mm之正方 形,其中樣本A與B兩者均不提供挖除區於其之晶粒階中。 這些樣本A與B供於滿水量狀況;特別地,在預處理過程 中’樣本A與B首先暴露於125°〇之溫度中24小時,接著在 30%溼度下暴露於85。(:之溫度中336小時,且又在7〇%溼度 下暴露於3(TC之溫度中216小時,故水量充分地過濾進樣本 A與B中。接著’樣本入與3供於26〇。〇之加熱過程中1〇秒, 即,在模擬實際迴流狀況之狀況下,樣本A與B供迴流兩次 因而其可加熱至265°C。此後,使用超音波檢查設備以執行 一檢查於:半導體裝置之裂縫内側的形成,有關晶粒階分 離之發生,及有關半導體晶片背側分離之發生。結果顯示 於圖27中’其中因加速度測試,則分離必然會發生於晶粒 階之背側區域及半導體晶片之背側。 圖27顯示自晶粒階與鑄模樹脂間之黏著力量較弱時起, 參照樣本A與B兩者,則階背侧分離比例為1 〇〇%,且此時參 照S2/S 1 = 83%之樣本A,則晶片背側分離比例為82%,及參 照S2/S卜18%之樣本B,則晶片背側分離比例為15%,其中 即晶片背側分離比例大略相稱於晶粒階背側區域S2與半導 體晶片背側區域S1之比例(即,S2/S1)。即,當半導體晶片 背側及晶粒階背側兩者均以相等比例暴露時,換句話說, 當S2/S 1 = 50%時,假定當晶片背側分離比例為50%時,則階 背側分離比例為100%,其中可認為在比較相同狀況下,階 93520.doc -15- 1265619 月側为離比例變成晶片背側分離比例的兩倍。這是因為分 離的發生可大大地依鑄模樹脂之黏著力量;因此,當半導 體晶片與鑄模樹脂間之黏著力量為1.00時,可假定晶粒階 與鑄模樹脂間之黏著力量為0.50。因&,可假定關於區域 (S1-S2),半導體晶片以i.⑼之黏著力量而接合鑄模樹脂, 其中由半導體晶片之f侧區域s i減去晶粒階之背側區域 2此日卞關於aa粒階之背側區域S2,晶粒階以0.50之黏著 力量而接合鑄模樹脂。因此,如圖26之最右列中所示預設 之黏著力量可個別地參照樣本而定義。可使用該用於 黏著力量之定義於半導體裝置的估計。 在半導體晶片8接合晶粒階之狀況下,關於半導體晶片8 之已暴露背侧區域,則半導體晶片8在1〇〇之黏著力量接人 鑄模樹脂9,即,上述區域(S1_S2),其中除了挖除區3夕^ 半導體晶片8之背側區域s丨減去晶粒階2背側區域s2,此時 關於晶粒階之背側區域S2,晶粒階2在〇·5〇之黏著力量接合 鑄模樹脂。圖5顯示參照與半導體晶片8及晶粒階以其接合 在一起)接著之鑄模樹脂9之黏著力量的改變,當考慮上述 改變之晶粒階2—側長度時,其中參照晶粒階2中挖除區3 之形成而繪製二曲線圖。 較佳地關於晶粒階2而為了保證足夠高之接合強度,則黏 者力量為至少0.80。參考圖4及5,保證黏著力量為至少〇.8〇 之範圍可轉換為上述比例S2/S1之範圍,該黏著力量最高為 40%。為了保證建立於半導體晶片8與晶粒階2間之較高黏 著力,較佳地依可估計之上述方程式(2),則比例S2/si之範 93520.doc -16- 1265619 圍由10%至40%。 簡言之,只要符合上述方程式(2),甚至當藉由使用不包 括毒性物質如引線(鉛)之無引線焊料,而半導體裝置之引線 框與電路板接合時,可能防止其中事件的發生,因在半導 體裝置與電路板接合時執行加熱,故在禱模樹脂中形成裂 縫,以便於不預期地破壞結合電線;因此,可能增加製造 電子裝置之良率。 欲符合其中比例S2/S1約為18%之上述方程式(2),例如, 一側長度設定為4 mm之正方形半導體晶片,其與一側長度 設定為2 mm之晶粒階(其中於個別側上形成挖除區)接合, 其中半導體晶片及晶粒階整體包覆於鑄模樹脂中,以便於 製造一半導體裝置,現在估計下設置半導體晶片及晶粒階 如隨後: 在估計中,半導體裝置供在125°C之溫度烘烤24小時,在 85C之30。/〇濕化168小時,在3〇°C之70°/。濕化120小時,及在 机知爐期於265 C之尖峰溫度加熱1 〇秒2次。在此狀況中, 沒有發現關於晶粒階之分離;因此,可獲得良好結果。 圖6,8及10參照面積為7 mmx7 mm,面積為1〇 mmxi〇 mm, 及面積為12 mmx 12 mm之個別正方形半導體晶片的三類 型’而顯示關於晶粒階一側長度改變之上述比例S2/S 1之改 變。此外,圖7,9及11參照個別正方形半導體晶片之三類 型’而顯示黏著力量之改變。由於這些曲線,至少〇.8〇之 黏著力量範圍可轉變為最高約4〇%之比例S2/S1範圍,其中 自較佳地比例S2/S 1至少約1 〇%時起,一般認為半導體裝置 93520.doc _ 1265619 可符合上述方程式(2)。 接著,將描述本發明之第二實施例,其中藉由相同之參 考數字而標明識別使用於第一實施例中之複數個部分;因 此,將省略其中之詳盡描述。 圖12A及12B根據本發明之第二實施例而顯示引線框丨及 半導體裝置10,其中除了上述之形成於晶粒階2個別側之中 心的挖除區3以外,形成第二挖除區3A,以便於在晶粒階 2(其背侧供半蝕刻)之内圍繞該挖除區3。 參照挖除區3及晶粒階2之背側而開啟各第二挖除區3A, 其中在上述鑄模步驟中,鑄模樹脂9流進除了晶粒階2之挖 除區3外的第二挖除區3A。 第二實施例可供給由第一實施例所證明之相同影響。此 外,因第二挖除區3A之形成,則減少形成在晶粒階2背側與 鑄模樹脂9間之相同平面中的總接著區域,故分散其中之壓 力;因此,可能使得分離難以在晶粒階2與鑄模樹脂9之間 發生。藉由大略地使用沙漠風暴等而製造晶粒階2背側可獲 得此影響。 又 接著,將描述本發明之第三實施例,其中藉由相同之參 考數字而標明識別使用於第一及第二實施例中之複數個部 为,因此’將省略其中之詳盡描述。 圖13A及13B根據本發明之第三實施例而顯示引線框1及 半導體裝置1〇,其中藉由在晶粒階2之上表面上執行半蝕刻 而形成第二挖除區3A,以便於圍繞半圓挖除區3,該第二挖 除區3 A形成於晶粒階2之個別側的中心。 93520.doc -18- 1265619 在晶粒階2上表面之挖除區3中開啟第二挖除區3 a,其中 在上述鑄模步驟中,鑄模樹脂9引入除了挖除區3外之第二 挖除區3A中,故部份地形成在第二挖除區3入内側之 脂9接合半導體晶片8之背側。 、、① 第三實施例可證明與供給於第一實施例中之相同影響, 其中因第二挖除區3 A之形成,可能增加半導體晶片8與鑄模 樹脂9間之總接觸區域。此外,第二挖除區3 A形成於晶粒階 2之上表面侧中;因此,在上述之線結合步驟中,可能維持 用於晶粒階2之穩定狀態,其作為用以架設半導體晶片8之 基礎。 接著,將描述本發明之第四實施例,其中藉由相同之參 考數字而標明識別使用於第一至第三實施例中之複數個部 分;因此,將省略其中之詳盡描述。 S 4根據本發明之第四實施例而顯示引線框1及半導體 裝置10,其中以導通孔3B提供晶粒階2,除了半圓挖除區3 之外,其經由晶粒階2之角部份而穿過。 在晶粒階2背側及上表面兩者上開啟各導通孔3B,其中在 上述鑄杈步驟中,鑄模樹脂9引入除了挖除區3外之導通孔 3B内側,故部份地形成在導通孔化内側之鑄模樹脂9接合 半導體晶片8之背側。 第四實施例可證明與供給於第一實施例中之相同影響, 其中可能再增加形成於半導體晶片8與鑄模樹脂9間之總接 觸區域。此外,導通孔把並不干擾晶粒階2之個別側,導通 孔3B形成晶粒階2之周圍部份;因此,在上述之線結合步驟 93520.doc -19- 1265619 中,可能維持用於保護晶粒階2之穩定狀態,其作為用以架 汉半導體晶片8之基礎。伴隨地,在晶粒階2之上表面或被 側之方式中,可修改第四實施例以供半蝕刻在圍繞導通孔 3B之預設區域。 接著,將描述本發明之第五實施例,其中藉由相同之參 考數字而標明識別使用於第一至第四實施例中之複數個部 分;因此,將省略其中之詳盡描述。 圖15A及15B根據本發明之第五實施例而顯示引線框丨及 半導體裝置10,其中藉由在晶粒階之側面上執行半蝕刻而 形成第三挖除區3C,以便於在相對之挖除區3之間提供通 訊,該第三挖除區3C形成於晶粒階2之個別側的中心。 在晶粒階2背側中挖除區3之間開啟第三挖除區3c,其中 在上述鑄模步驟中,鑄模樹脂9引入除了挖除區3外之第三 挖除區3C内側。 第五實施例可證明與供給於第一實施例中之相同影響, 且亦可aja»明供給於第二實施例中之相同影響。 接著,將描述本發明之第六實施例,其中藉由相同之參 考數字而標明識別使用於第一至第五實施例中之複數個部 分;因此,將省略其中之詳盡描述。 圖16A及16B根據本發明之第五實施例而顯示引線框丨及 半導體裝置10,其中藉由在晶粒階2之上表面上執行半蝕刻 而形成第二挖除區3C,以便於在相對之挖除區3之間提供通 訊,該第三挖除區3C形成於晶粒階2之個別側的中心。 在晶粒階2背侧中挖除區3之間開啟第三挖除區%,其中 93520.doc -20- 1265619 在上述鑄模步驟中,_樹脂9引人除了挖除區3外之第三 挖除區3C内侧’故部份地形成於第三挖除區叱中之鑄模: 脂9與半導體晶片8背側接合。 、果& 第六實施例可證明與供給於第—實施财之相同影響, 且亦可祖明供給於第三實施例中之相同影響。 接著,將描述本發明之第七實_,其中藉由相同之參 考數字而標明識別使用於第—至第六實施例中之複數個部 分;因此’將省略其中之詳盡描述。 圖17根據本發明之第七實施例而顯示引線框丨及半導體 裝置1〇,其中複數個半圓挖除區3形成於晶粒階2之各四側 上故可此&明供給於第一實施例中之相同影響。 接著,將描述本發明之第八實施例,其中藉由相同之參 考數字而標明識別使用力第一 i第七實施例中之複數個部 分;因此,將省略其中之詳盡描述。 、圖1 8 A及1 8B根據本發明之第八實施例而顯示引線框丨及 半導體裝置10,其中複數個半圓挖除區3形成於晶粒階2之 各四側上,且藉由執行半蝕刻於包括挖除區3之晶粒階2周 圍部份之上表面而形成第四挖除區3D。 在晶粒階2上表面角中挖除區3之間開啟第四挖除區3D, 其中在上述鑄模步驟中,鑄模樹脂9引入除了挖除區3外之 苐四挖除區3D ’故部份地形成於第四挖除區中之鑄模樹 月曰9與半導體晶片8背側接合。 第八實施例可證明與供給於第一實施例中之相同影響, 且亦可證明供給於第三實施例中之相同影響。 93520.doc -21 - 1265619 伴隨地’舉例來說晶粒階2之挖除區3不必然限於半圓 形,且可改變為三角形或矩形。 如至此所述,本發明具有影響及技術特徵之多樣化,其 將於以下描述。 (1) 設計根據本發明包括引線框之半導體裝置,故形成晶 粒階之輪廓形狀為較小於半導體晶片之輪廓,因當焊接半 導體裝置至電路板時之加熱,因而可能將形成於晶粒階與 鑄模樹脂間之邊界中之分離區域縮至最小。這可避免形成 於鄰近晶粒階之分離區域延伸至半導體晶片與鑄模樹脂間 之邊界;因此,因藉由分離之成長所造成複數個裂縫的形 成’可能避免不預期地破壞結合電線。 (2) 適當地形成複數個挖除區在晶粒階2之周圍部份,故 形成於挖除區内側之鑄模樹脂可穩定地接合半導體晶片之 为側。因此,甚至當分離發生在晶粒階與鑄模樹脂間之邊 界中恰’該分離並不朝向半導體晶片與鑄模樹脂間之邊界 k伸’因此’因藉由分離之成長所造成複數個裂縫的形成, 可能避免不預期地破壞結合電線。 (3) 結果,雖然不含毒性物質如引線(鉛)之無引線焊料, 其使用以穩定地結合半導體裝置與電路板,則因在加熱過 私鑄权樹脂中複數個裂縫的形成,可能避免不預期地破壞 結合電線。因此,可能增加電子裝置製造中之良率,而可 促成環境的保護。 【圖式簡單說明】 可參考後附圖示而更詳盡描述本發明的種種目的,觀 93520.doc -22- 1265619 點,及實施例,其中: 圖1是根據本發明箆_眘说点丨t ^ 弟貫施例而顯示具有引線框之半導 體裝置結構之剖面圖; 圖2概略繪示由背你j翻寂^ | 月1則硯察而具有預設形狀之晶粒階的引 線框; 圖3概略繪示圖2所示夕曰私助匕L . 11 叮不之日日粒階上之接合材料的塗佈區 域; 圖4是顯示纟晶粒階的背側區域(S2)與面積為4mmx4inm 之半導體晶片的背側區域(S1)之間,S2/S1比例變動的曲線; Η 5疋,、„員示建立於晶粒階與面積為4瓜瓜之半導體 晶片間之黏著力量變動的曲線; 圖6是顯示在晶粒階的背側區域(S2)與面積為7 mm><7 mm 之半導體μ片的背側區域(s丨)之間,S2/S丨比例變動的曲線; Θ 7疋員示建立於晶粒階與面積為7 mmx7 半導體 晶片間之黏著力量變動的曲線; 圖8疋顯不在晶粒階的背侧區域(S2)與面積為1〇mmxi〇_ 之半導體晶片的背侧區域(S1)之間,S2/S1比例變動的曲線; 圖9是顯不建立於晶粒階與面積為10 mmxlO mm之半導 體晶片間之黏著力量變動的曲線; 圖10是顯示在晶粒階的背側區域(S2)與面積為12 mmxl2 _ 之半導體晶片的背側區域(S1)之間,S2/S1比例變動的曲線; 圖11是顯示建立於晶粒階與面積為12 mmx12 mm之半導 體晶片間之黏著力量變動的曲線; 圖12A是根據本發明之第二實施例而概略顯示半導體晶 93520.doc -23- 1265619 片及引線框之晶粒階的背側圖; 圖12B是由圖12A之線A_A看去的剖面圖; 圖13 A是根據本發明之第三實施例而概略顯示半導體晶 片及引線框之晶粒階的背側圖; 圖13B是由圖13A之線Β·Β看去的剖面圖; 圖14疋根據本發明之第四實施例而概略顯示半導體晶片 及引線框之晶粒階的背側圖; 圖1 5 Α疋根據本發明之第五實施例而概略顯示半導體晶 片及引線框之晶粒階的背側圖; 圖15B是由圖15A之線C-C看去的剖面圖; 圖16A疋根據本發明之第六實施例而概略顯示半導體晶 片及引線框之晶粒階的背側圖; 圖16B是由圖16A之線D_D看去的剖面圖; 圖17疋根據本發明之第七實施例而概略顯示半導體晶片 及引線框之晶粒階的背側圖; 圖1 8 A是根據本發明之第人鲁> I弟八貫施例而概略顯示半導體晶 片及引線框之晶粒階的背侧圖; 圖18B是由圖18A之線E_E看去的剖面圖; 圖19是顯示習知半導體裝置構造之剖面圖; 圖2 0間不圖19所示之丰導^辦驻m丄 听不之牛導體裝置中的半導體晶片與晶粒 階間之關係的平面圖; 圖21概略顯示一引線框之範例的平面圖; 圖22概略顯示架設在圖21中所示之引線框上的半導體晶 片之平面圖; 93520.doc -24- 1265619 圖23是顯示具有圖21所 造之剖面圖; 示之引線框的習用半導 體裝置構 圖24概略顯示引線框之範例的平面圖; 圖25疋顯示具有圖24所示之引線框的習用半導體穿置 外觀的透視圖; 圖26是顯示參考樣本間之面積與黏著力量的比較;及 圖27是顯示參考樣本間之缺陷的比較。 【主要元件符號說明】 1 引線框 2 晶粒階 3 挖除區 4 基座 5 引線 6 結合電線 7 接合材料 8 半導體晶片 9 轉模樹脂 10 半導體裝置 93520.doc -25-
Claims (1)
1265619 十、申請專利範圍: 1· 一種引線框(1),包括: 日日粒P白(2),其係用以架設一半導體晶片⑻於其上, 其中該日日粒階之輪廓形狀形成為小於該半導體晶片之輪 廓;及 複數個挖除區(3) ’其係形成在該晶粒階之周圍部份, 其中該晶粒階及該半導體晶片乃整合地包覆至__禱模樹 月旨(9)中’其引入該晶粒階之挖除區。 2·如申請專利範圍第丨項之引線框,其中該晶粒階係一矩 形’故相對於晶粒階之四側而向内形成複數個挖除區。 3·如申請專利範圍第1項之引線框,其中該等挖除區伴有形 成於該晶粒階内侧之半银刻部份(3 a,3 C)。 4·如申請專利範圍第1項之引線框,其中複數個第二挖除區 (3B)係形成在相對於該等挖除區之晶粒階内側。 5·如申請專利範圍第1、2、3或4項之引線框,其中該等挖 除區各者所設定之長度L2係界定在(Llx0.05)至(Llx0.20) 之範圍中,其中L1表示該晶粒階各側所設定之長度。 6·如申請專利範圍第1、2、3或4項之引線框,其中該晶粒 階之總區域S2係界定在(S 1x0.10)至(S 1x0.40)之範圍中, 其中S1表示該半導體晶片之總區域。 7. —種半導體裝置(10),包括: 一半導體晶片(8); 一引線框(1),其係具有一用以架設該半導體晶片於其 上之晶粒階(2),其中形成該晶粒階之輪廓形狀係小於該 93520.doc 1265619 半導體晶片之輪廓形狀; 稷數個挖除區(3),其係形成在該晶粒階之周圍部份 中;及 _鑄模;M·〗日(9) ’其彳u以整合地包覆該晶粒階及該半 導體曰曰片其中该鑄模樹脂引入該晶粒階之挖除區。 8.如申請專利範圍第7項之半導體農置,其中該晶粒階係一 矩形’故相對於該晶粒階之四侧而向内形成複數個挖除 區。 9·如申請專利範圍第7項之半導體裝置,其中該等挖除區伴 有形成於該晶粒階内側之半蝕刻部份(3A,3c)。 A如申請專利範圍第7項之半導體裝置,其中複數個第二挖 除區(3B)係形成在相對於該等挖除區之晶粒階内側。 1·如申明專利範圍第7、8、9或1〇項之半導體裝置,其中因 該等挖除區各者所設定之長度。界定在(11><0 05)至(1^1>< 〇.20)之範si中,纟中L1表示該晶粒階各側所設定之長度。 12_如申請專利範圍第7、8、9或10項之半導體裝置,其中該 晶粒階之總區域S2係界定在(slx〇1〇)至(slx〇4〇)之範圍 中’其中S1表示該半導體晶片之總區域。 如申睛專利範圍第7、8、9或1〇項之半導體裝置,其中該 引線框藉由使用無鉛焊料而與一電路板接合。 93520.doc
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003151378 | 2003-05-28 | ||
JP2004133376A JP4055158B2 (ja) | 2003-05-28 | 2004-04-28 | リードフレーム及びリードフレームを備えた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200504986A TW200504986A (en) | 2005-02-01 |
TWI265619B true TWI265619B (en) | 2006-11-01 |
Family
ID=33566716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093114965A TWI265619B (en) | 2003-05-28 | 2004-05-26 | Lead frame and semiconductor device using the same |
Country Status (6)
Country | Link |
---|---|
US (2) | US20050006733A1 (zh) |
JP (1) | JP4055158B2 (zh) |
KR (1) | KR100582613B1 (zh) |
CN (2) | CN2733595Y (zh) |
HK (1) | HK1069675A1 (zh) |
TW (1) | TWI265619B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4055158B2 (ja) * | 2003-05-28 | 2008-03-05 | ヤマハ株式会社 | リードフレーム及びリードフレームを備えた半導体装置 |
JP2006351755A (ja) * | 2005-06-15 | 2006-12-28 | Renesas Technology Corp | 半導体装置 |
JP4963235B2 (ja) * | 2007-01-18 | 2012-06-27 | 矢崎総業株式会社 | 制御回路内蔵ユニット |
JP5173654B2 (ja) * | 2007-08-06 | 2013-04-03 | セイコーインスツル株式会社 | 半導体装置 |
JP5797126B2 (ja) * | 2012-02-06 | 2015-10-21 | 三菱電機株式会社 | 半導体装置 |
JP5954013B2 (ja) * | 2012-07-18 | 2016-07-20 | 日亜化学工業株式会社 | 半導体素子実装部材及び半導体装置 |
CN108585799B (zh) * | 2018-05-11 | 2021-05-11 | 广东工业大学 | 一种新型陶瓷3d打印成型方法 |
CN113169150B (zh) * | 2021-03-10 | 2022-06-14 | 英诺赛科(苏州)半导体有限公司 | Iii族氮基半导体封装结构及其制造方法 |
CN113345846B (zh) * | 2021-06-03 | 2022-03-22 | 长鑫存储技术有限公司 | 封装结构及用于制造封装结构的方法 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2534251B2 (ja) * | 1987-02-20 | 1996-09-11 | 日東電工株式会社 | 半導体装置 |
JP2539432B2 (ja) * | 1987-05-27 | 1996-10-02 | 株式会社日立製作所 | 樹脂封止型半導体装置 |
JP3018211B2 (ja) | 1992-02-20 | 2000-03-13 | 株式会社三井ハイテック | リードフレーム |
KR100552353B1 (ko) | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
JPH05326815A (ja) | 1992-05-25 | 1993-12-10 | Matsushita Electron Corp | 半導体装置用リードフレーム |
JPH0661397A (ja) | 1992-08-12 | 1994-03-04 | Sony Corp | リードフレーム及びそれを用いた樹脂封止型半導体装置の樹脂封止方法 |
JPH0684979A (ja) * | 1992-09-01 | 1994-03-25 | Toshiba Corp | 樹脂封止型半導体装置 |
KR940016706A (ko) | 1992-12-31 | 1994-07-23 | 김광호 | 반도체 패키지 |
JPH06268143A (ja) | 1993-03-15 | 1994-09-22 | Seiko Epson Corp | リードフレーム及び半導体装置 |
JPH07211852A (ja) | 1994-01-21 | 1995-08-11 | Sony Corp | リードフレーム、それを用いた半導体装置及びその製造装置 |
JPH07335815A (ja) | 1994-06-13 | 1995-12-22 | Shinko Electric Ind Co Ltd | リードフレーム及びこれを用いた半導体装置 |
JPH0855954A (ja) | 1994-08-15 | 1996-02-27 | Sony Corp | リードフレーム及びそれを用いた半導体装置 |
JP2767404B2 (ja) * | 1994-12-14 | 1998-06-18 | アナムインダストリアル株式会社 | 半導体パッケージのリードフレーム構造 |
EP0834376A4 (en) * | 1995-06-20 | 2003-01-22 | Matsushita Electric Ind Co Ltd | BRAZING SUPPLY METAL, WELDED ELECTRONIC COMPONENT AND ELECTRONIC CIRCUIT PLATE |
JPH09129811A (ja) * | 1995-10-30 | 1997-05-16 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JP3229816B2 (ja) | 1996-06-25 | 2001-11-19 | シャープ株式会社 | 樹脂封止型半導体装置の製造方法 |
KR20040045045A (ko) * | 1996-12-26 | 2004-05-31 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 |
JP2000031371A (ja) * | 1998-07-09 | 2000-01-28 | Seiko Epson Corp | リードフレームおよびそれを用いて構成された半導体装置 |
JP3716101B2 (ja) | 1998-07-31 | 2005-11-16 | 株式会社日立製作所 | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 |
JP2000286379A (ja) | 1999-01-28 | 2000-10-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001127232A (ja) | 1999-10-27 | 2001-05-11 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法 |
US6545344B2 (en) * | 2000-06-27 | 2003-04-08 | Texas Instruments Incorporated | Semiconductor leadframes plated with lead-free solder and minimum palladium |
JP4570797B2 (ja) | 2001-02-14 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2003017646A (ja) * | 2001-06-29 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置およびその製造方法 |
JP2003110079A (ja) | 2001-10-01 | 2003-04-11 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP4055158B2 (ja) * | 2003-05-28 | 2008-03-05 | ヤマハ株式会社 | リードフレーム及びリードフレームを備えた半導体装置 |
-
2004
- 2004-04-28 JP JP2004133376A patent/JP4055158B2/ja not_active Expired - Fee Related
- 2004-05-25 KR KR1020040037093A patent/KR100582613B1/ko not_active IP Right Cessation
- 2004-05-26 US US10/853,148 patent/US20050006733A1/en not_active Abandoned
- 2004-05-26 TW TW093114965A patent/TWI265619B/zh not_active IP Right Cessation
- 2004-05-28 CN CNU2004200511954U patent/CN2733595Y/zh not_active Expired - Fee Related
- 2004-05-28 CN CNB2004100473001A patent/CN100385658C/zh not_active Expired - Fee Related
-
2005
- 2005-03-09 HK HK05102057A patent/HK1069675A1/xx not_active IP Right Cessation
-
2007
- 2007-11-12 US US11/938,742 patent/US7964942B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4055158B2 (ja) | 2008-03-05 |
CN2733595Y (zh) | 2005-10-12 |
CN100385658C (zh) | 2008-04-30 |
TW200504986A (en) | 2005-02-01 |
US20080073764A1 (en) | 2008-03-27 |
JP2005012184A (ja) | 2005-01-13 |
CN1574330A (zh) | 2005-02-02 |
US7964942B2 (en) | 2011-06-21 |
HK1069675A1 (en) | 2005-05-27 |
US20050006733A1 (en) | 2005-01-13 |
KR100582613B1 (ko) | 2006-05-23 |
KR20040103778A (ko) | 2004-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101747680B1 (ko) | 반도체 소자를 제조하기 위한 방법 및 이를 위한 구조 | |
US9620471B2 (en) | Power semiconductor package with conductive clips | |
CN101495014B (zh) | 使用引线框和夹片的半导体管芯封装及制造方法 | |
JP7043225B2 (ja) | 半導体装置 | |
US7348659B2 (en) | Semiconductor device and method of manufacturing thereof | |
JP5384913B2 (ja) | 半導体装置およびその製造方法 | |
JP2015527753A (ja) | 印刷形成による端子パッドを有するリードキャリア | |
TWI265619B (en) | Lead frame and semiconductor device using the same | |
TW201539695A (zh) | 半導體裝置及其製造方法 | |
JP2018514947A (ja) | ダイ取り付けパッドがないリードキャリア構造およびそれに形成されたパッケージ | |
CN108074901B (zh) | 具有可湿拐角引线的半导体器件及半导体器件组装方法 | |
JP2009071033A (ja) | 半導体装置及びその製造方法 | |
JP2003197828A (ja) | 樹脂封止型半導体装置 | |
CN111933606B (zh) | 集成电路装置及其封装方法 | |
CN108155170A (zh) | 引线框 | |
JP3540249B2 (ja) | 半導体デバイスパッケージの外部リードを外部電極に接続する方法 | |
EP3736857A1 (en) | Through hole side wettable flank | |
JPS6244545Y2 (zh) | ||
TWI244744B (en) | Flat package for circuit components having soldered metallic contact terminal blocks with lateral surface and process of fabricating the same | |
JP4822660B2 (ja) | 半導体接続用マイクロジョイント端子 | |
TW201327694A (zh) | 應用在功率半導體元器件中的鋁合金引線框架 | |
US9123699B1 (en) | Formation of package pins in semiconductor packaging | |
KR20050056339A (ko) | 반도체패키지 및 그 제조방법 | |
JPS63178554A (ja) | 半導体装置 | |
JPS6284541A (ja) | 半導体装置用リ−ドフレ−ム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |