JP2539432B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2539432B2
JP2539432B2 JP62128333A JP12833387A JP2539432B2 JP 2539432 B2 JP2539432 B2 JP 2539432B2 JP 62128333 A JP62128333 A JP 62128333A JP 12833387 A JP12833387 A JP 12833387A JP 2539432 B2 JP2539432 B2 JP 2539432B2
Authority
JP
Japan
Prior art keywords
tab
package
resin
hole
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62128333A
Other languages
English (en)
Other versions
JPS63293964A (ja
Inventor
一男 清水
彰郎 星
澄夫 岡田
徹 長峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP62128333A priority Critical patent/JP2539432B2/ja
Priority to KR1019880005939A priority patent/KR970003909B1/ko
Publication of JPS63293964A publication Critical patent/JPS63293964A/ja
Priority to US07/653,244 priority patent/US5150193A/en
Application granted granted Critical
Publication of JP2539432B2 publication Critical patent/JP2539432B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子装置、特に、樹脂封止型パッケージに
おけるクラックの発生防止技術に関し、例えば、表面実
装型プラスチック・パッケージを備えている半導体集積
回路装置（以下、ICという。）に利用して有効な技術に
関する。
〔従来の技術〕
高密度実装を実現するためのICとして、ペレットがボ
ンディングされたタブの平面面積が比較的大きく（例え
ば、5mm□以上）、アウタリードが表面実装されるよう
に構成されている樹脂封止型パッケージを備えているも
のがある。
なお、このようなICを述べてある例としては、株式会
社工業調査会発行「IC化実装技術」昭和55年１月10日発
行P135〜P155、がある。
〔発明が解決しようとする問題点〕
しかし、このような表面実装型プラスチック・パッケ
ージを備えているICにおいては、ペレットを形成してい
るシリコン、リードフレームを形成している42アロイや
銅、およびパッケージを形成している樹脂についての熱
膨張係数が大きく異なるため、ICが温度サイクル試験や
熱衝撃試験等で、また、実装時におけるはんだディップ
やリフローはんだ工程等で加熱されることにより、パッ
ケージと、ペレットおよびリードフレームのタブとの接
着界面に剥がれが生じ、その結果、樹脂パッケージにタ
ブの裏面を起点とするクラックが発生するという問題点
があることが、本発明者によって明らかにされた。
本発明の目的は、樹脂封止型パッケージにおけるクラ
ックの発生を防止することができる電子装置を提供する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概
要を説明すれば、次の通りである。
すなわち、樹脂封止されるペレットの取付部であるタ
ブに第１の方向に沿って形成された略長円形状の複数の
第１の透孔と、第１の方向に直交する第２の方向に沿っ
て形成された略長円形状の複数の第２の透孔とを有する
樹脂封止型半導体装置とするものである。
〔作用〕
前記した手段によれば、熱ストレスによる繰り返し応
力により、タブ下面とパッケージまたはタブとペレット
との界面に対してこれを剥離させようとする力が作用し
たとしても、透孔内に充填されているパッケージの樹脂
が投錨効果を発揮することにより、その剥離力に対して
充分に抗することができるため、剥離は確実に防止され
る。剥離が発生しない場合には、パッケージ内部におい
てタブの裏面における外縁付近に応力が集中したとして
も、そこを起点とするクラックは発生しない。
また、タブに透孔が開設されていることにより、タブ
の横断面積は減少されているため、タブの熱膨張による
伸び量が縮小されることになる。その結果、タブの外側
縁辺においてタブとパッケージ樹脂との熱膨張差によっ
て発生する集中応力の大きさ自体が小さく抑制されるた
め、万一、剥離が発生したとしても、パッケージ内部に
おいて応力集中箇所を起点とするクラックの発生は防止
されることになる。
〔実施例１〕 第１図は本発明の一実施例である表面実装型樹脂封止
パッケージを備えているICを示す縦断面図、第２図はそ
のタブを示す拡大部分平面図、第３図はその製造途中を
示す平面図、第４図はその作用を説明するためのパッケ
ージ内部の応力分布図である。
本実施例において、表面実装型樹脂封止パッケージを
備えているIC1はリードフレーム２を備えており、リー
ドフレーム２はパッケージング以前には第３図に示され
ているように構成されている。すなわち、リードフレー
ム２は交差部に略正方形の空所３が残るように略十字形
状に配設されている複数本のインナリード４と、各イン
ナリード４にそれぞれ一体的に連設されている複数本の
アウタリード５と、隣り合うアウタリード５、５間に架
設されているダム６と、一対のアウタリード５群に連設
されている一対の外枠７と、空所３に配されてこれより
も若干小さめの略正方形の平板形状に形成されているタ
ブ８と、ダム６に四隅からそれぞれ突設されてタブ８を
吊持している保持部材９とを備えている。
タブ８は略正方形の平板形状に形成されており、その
中央部には透孔10が同心的に配されて、肉厚方向に貫通
するように開設されている。透孔10は横断面形状が真円
形状に、また、縦断面形状がペレットボンディング面側
（以下、上面とする。）が次第に大口径になるテーパ形
状に形成されている。タブ８の上面には環状溝11が透孔
10を取り囲むように配されて刻設されている。リードフ
レーム２は打ち抜きプレス加工により形成される。そこ
で、例えば、タブ８を打ち抜くプレス金型の刃に透孔10
を打ち抜く歯を形成しておくことにより、透孔10はタブ
８の打ち抜き加工と同時に形成することができる。ま
た、タブ８にエッチング加工を施しても透孔10を形成す
ることができるし、環状溝11も同様にして形成すること
ができる。
タブ８上には集積回路を作り込まれたペレット12が銀
ペースト等から成る接着剤層13によりボンディングされ
ており、ペレット12の電極パッドには各インナリード４
との間にワイヤ14がそれぞれボンディングされている。
ペレット12の集積回路は電極パッド、ワイヤ14、インナ
リード４およびアウタリード５を介して電気的に外部に
引き出されるようになっている。
ここで、ペレット12のタブ８への接着材を用いたボン
ディング作業において、第２図に想像線で示されている
ように接着材13aはタブ８上面における環状溝11の外方
へ散点的に塗布される。続いて、ペレット12がタブ８上
に載せられて微小ストロークをもって全方向に摺動され
る。この摺動により接着材13aは広範囲に拡げられる
が、透孔10内へはみ出す危険がある。しかし、本実施例
においては、環状溝11が透孔10を取り囲むように配設さ
れていることにより、接着材13aはこの溝11にせき止め
られるため、透孔10内にはみ出すことはない。
そして、ワイヤボンディングされたIC1はパッケージ1
5を樹脂を用いてトランスファ成形法等により略正方形
の平盤形状に一体成形される。このパッケージ15により
前記リードフレーム２の一部、ペレット12、ワイヤ14お
よびタブ８が非気密封止されている。すなわち、タブ８
等以外のアウタリード５群はパッケージ15の４側面から
それぞれ突出され、そして、アウタリード５群はパッケ
ージ15の外部において下方向に屈曲された後、水平外方
向にさらに屈曲されている。ちなみに、パッケージ15の
成形後、前記外枠７および隣接するアウタリード５、５
間は切り落とされる。
次に作用を説明する。
前記構成にかかるICは出荷前に抜き取り検査を実施さ
れる。抜き取り検査としては温度サイクル試験や熱衝撃
試験を含む環境試験が実施される。また、このICがプリ
ント配線基板等に実装される際、はんだディップやリフ
ローはんだ処理によってICは加熱される。
このような環境試験または実装時に熱ストレスが前記
FPPICに加えられた場合、構成材料の熱膨張係数差によ
りパッケージ15の内部に応力が発生する。
ところで、タブの外周縁が鋭い直角に形成されている
場合、第４図に示されているように、パッケージの内部
応力はタブ８の裏面における外縁付近に集中する。但
し、パッケージのクラックはこの程度の応力集中では発
生しない。しかし、度重なる熱ストレスによる繰り返し
応力により、タブ下面とパッケージ、またはタブとペレ
ットとの界面に剥離が発生すると、前記応力集中箇所に
過大な応力が作用するため、そこを起点にしてクラック
が発生する。さらに、パッケージ完成後の保管過程にお
いて、万一、湿気がタブ下面とパッケージとの間に剥離
によって発生した隙間に侵入すると、加熱によって湿気
が膨張することにより、一層過大な応力が発生されるた
め、前記応力集中箇所を起点とするクラックは一層発生
され易くなるという問題点があることが、本発明者によ
って明らかにされた。
同様な研究が、財団法人日本科学技術連盟発行「第14
回信頼性シンポジウム発表報文集」1984年５月29日発行
P303〜P306、に発表されている。
そして、42アロイからなるリードフレームが使用され
ている場合にはタブ下面とパッケージとの界面における
剥離が、銅からなるリードフレームが使用されている場
合にはペレットとタブとの界面における剥離が、それぞ
れ発生したときに、タブ下端部の応力は大幅に増加し、
パッケージにクラックが発生する。特に、熱膨張係数が
パッケージに使用されている樹脂と略同一の銅からなる
リードフレームが使用されている場合でも、ペレットと
タブとの界面における剥離が発生すると、タブ側面に接
するパッケージの樹脂部分が開口し、過大な応力が作用
してクラックが発生する。
そして、表面実装型のパッケージを備えているICにお
いてこのようなクラックが発生すると、表面実装の必要
上パッケージが薄く形成されているため、クラックがパ
ッケージ表面に達し易く、その開口からの湿気の侵入の
ため、耐湿性が急激に低下することになる。
しかし、本実施例においては、タブ８に透孔10が形成
されているため、ペレット14にクラックが発生すること
はない。
すなわち、前述したような熱ストレスによる繰り返し
応力により、タブ８下面とパッケージ15、またはタブ８
とペレット12との界面に対してこれを剥離させようとす
る力が作用したとしても、透孔10内に充填されているパ
ッケージの樹脂が投錨効果を発揮することにより、その
剥離力に対して充分に抗することができるため、剥離は
確実に防止される。そして、剥離が発生しない場合に
は、タブ８の裏面における外縁付近に応力が集中したと
しても、そこを起点とするクラックが発生しないのは前
述した通りである。ちなみに、透孔10をペレット付け面
側が大口径になるテーパ孔に形成しておくと、前記投錨
効果は一層高くなる。
また、タブ８に透孔10が開設されていることによりタ
ブ８の横断面積は減少されているため、タブの熱膨張に
よる伸び量がその分、縮小されることになる。その結
果、タブ８の外側縁辺においてタブとパッケージ樹脂と
の熱膨張差によって発生する集中応力の大きさ自体が小
さく抑制されるため、万一、パッケージ15内部において
前記のような剥離が発生したとしても、応力集中箇所を
起点とするクラックの発生を防止されることになる。
前記実施例によれば次の効果が得られる。
（１） タブに透孔を肉厚方向に貫通するように開設す
ることにより、熱ストレスに伴い発生する応力によりタ
ブとパッケージとが剥離されるのを防止することができ
るため、タブの外周縁を起点とするパッケージにおける
クラックの発生を防止することができる。
（２） 前記（１）により、パッケージにおけるクラッ
クの発生を防止することができるので、表面実装型パッ
ケージをさらに薄型で、かつ小型化させることができ、
表面実装型パッケージを備えているICの集積密度および
実装密度をさらに一層高めることができる。
（３） 透孔をペレット付け面側が大口径になるテーパ
孔に形成しておくことにより、テーパ孔に充填された樹
脂の中実部による投錨効果を高めることができるため、
タブとパッケージとの剥離を確実に防止することによ
り、パッケージにおけるタブの外縁を起点とするクラッ
クの発生を一層確実に防止することができる。
（４） 透孔の外方に環状溝を配設することにより、ペ
レットボンディング時に接着剤が透孔にはみ出すのを防
止することができるため、透孔に樹脂を確実に充填させ
ることができる。
（５） 透孔はリードフレームの打ち抜きプレス加工時
にタブと同時成形することができるため、作業性の低下
を抑制することができる。
〔実施例２〕 第５図は本発明の実施例２を示すもので、第２図に相
当する拡大部分平面図である。
本実施例２が前記実施例１と異なる点は、５個の透孔
10Aがタブ8Aの中心線に沿って四辺および略中央部にそ
れぞれ配されて開設されている点にあり、その作用およ
び効果は前記実施例１と略同様である。
〔実施例３〕 第６図は本発明の実施例３を示すもので、第２図に相
当する拡大部分平面図である。
本実施例３が前記実施例１と異なる点は、透孔10Bが
タブ8Bの中央部に同心的に配され、大口径に開設されて
いる点にある。
本実施例３によれば、タブ8Bに透孔10Bが大きく開設
されているため、タブ8Bの熱膨張による伸びはきわめて
微小になる。したがって、それに伴って発生する応力も
小さく抑制されることになる。
〔実施例４〕 第７図は本発明の実施例４を示すもので、第２図に相
当する拡大部分平面図である。
本実施例４が前記実施例１と異なる点は、略長円形状
の透孔10Cが４本、タブ8Cの四辺における中央部に中心
線に沿ってそれぞれ配され、タブ8Cを大きく切り欠くよ
うに開設されている点にある。
本実施例４によれば、前記実施例３と同様タブ8Cの熱
膨張による影響はきわめて抑制されるため、それに伴っ
て発生する応力も小さく抑制されることになる。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、透孔は横断面円形形状に形成するに限らず、
正四角形や正六角形等のように正多角形形状等に形成し
てもよい。
透孔はテーパ孔に形成するに限らないし、環状溝は省
略してもよい。
また、ペレットに集中する応力を分散するには、ペレ
ットの端部に面取り部を形成することが望ましい。さら
に、応力はタブとペレットとの剥がれによって発生する
ので、両者の接着性を強化することが望ましいのは言う
までもない。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野である表面実装型樹脂封
止パッケージを備えているICに適用した場合について説
明したが、それに限定されるものではなく、その他の樹
脂封止型パッケージを備えたIC等の電子装置全般に適用
することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、次の通りであ
る。
ペレット取付部であるタブに透孔を肉厚方向に貫通す
るように開設することにより、熱ストレスによって樹脂
封止パッケージとタブとの間に発生する剥離を防止する
ことができるため、タブのコーナを起点とするパッケー
ジクラックの発生を防止することができる。
【図面の簡単な説明】
第１図は本発明の一実施例である表面実装型樹脂封止パ
ッケージを備えているICを示す縦断面図、 第２図はそのタブを示す拡大部分平面図、 第３図はその製造途中を示す平面図、 第４図はその作用を説明するためのパッケージ内部の応
力分布図、 第５図、第６図および第７図は実施例２、３、４をそれ
ぞれ示すもので、第２図に相当する各拡大部分平面図で
ある。 １……表面実装型樹脂封止パッケージを備えているIC
（電子装置）、２……リードフレーム、３……空所、４
……インナリード、５……アウタリード、６……ダム、
７……外枠、８……タブ、９……保持部材、10、10A、1
0B、10C……透孔、11……環状溝、12……ペレット、13
……接着剤層、14……ボンディングワイヤ、15……パッ
ケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 澄夫 高崎市西横手町111番地 株式会社日立 製作所高崎工場内 (72)発明者 長峰 徹 埼玉県入間郡毛呂山町大字旭台15番地 日立東部セミコンダクタ株式会社内 (56)参考文献 実開 昭60−118252（ＪＰ，Ｕ) 実開 昭57−44551（ＪＰ，Ｕ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】タブとこのタブに接着される半導体ペレッ
    トとを有する樹脂封止型半導体装置であって、上記タブ
    に第１の方向に沿って形成された略長円形状の複数の第
    １の透孔と、第１の方向に直交する第２の方向に沿って
    形成された略長円形状の複数の第２の透孔とを有し、こ
    のタブ上に上記半導体ペレットが接着されていることを
    特徴とする樹脂封止型半導体装置。
  2. 【請求項２】上記第１の方向と第２の方向との交点を中
    心に一直線上に上記略長円形状の複数の第１の透孔及び
    第２の透孔が形成されていることを特徴とする特許請求
    の範囲第１項記載の樹脂封止型半導体装置。
JP62128333A 1987-05-27 1987-05-27 樹脂封止型半導体装置 Expired - Lifetime JP2539432B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62128333A JP2539432B2 (ja) 1987-05-27 1987-05-27 樹脂封止型半導体装置
KR1019880005939A KR970003909B1 (ko) 1987-05-27 1988-05-20 수지 봉지형 반도체 장치와 그것에 사용되는 리이드 프레임 및 그것을 실장한 반도체 장치
US07/653,244 US5150193A (en) 1987-05-27 1991-02-11 Resin-encapsulated semiconductor device having a particular mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62128333A JP2539432B2 (ja) 1987-05-27 1987-05-27 樹脂封止型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8052846A Division JPH08255867A (ja) 1996-03-11 1996-03-11 面実装型ｉｃ

Publications (2)

Publication Number Publication Date
JPS63293964A JPS63293964A (ja) 1988-11-30
JP2539432B2 true JP2539432B2 (ja) 1996-10-02

Family

ID=14982199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62128333A Expired - Lifetime JP2539432B2 (ja) 1987-05-27 1987-05-27 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2539432B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0538910U (ja) * 1991-10-25 1993-05-25 ソニー株式会社 リードフレーム
KR950005269B1 (ko) * 1992-07-29 1995-05-22 삼성전자주식회사 반도체 패키지 구조 및 제조방법
KR970008355B1 (ko) * 1992-09-29 1997-05-23 가부시키가이샤 도시바 수지밀봉형 반도체장치
KR100216064B1 (ko) * 1996-10-04 1999-08-16 윤종용 반도체 칩 패키지
JP4055158B2 (ja) * 2003-05-28 2008-03-05 ヤマハ株式会社 リードフレーム及びリードフレームを備えた半導体装置
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5744551U (ja) * 1980-08-26 1982-03-11
JPS60118252U (ja) * 1984-01-18 1985-08-09 沖電気工業株式会社 樹脂封止半導体装置用リ−ドフレ−ム

Also Published As

Publication number Publication date
JPS63293964A (ja) 1988-11-30

Similar Documents

Publication Publication Date Title
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
US6175149B1 (en) Mounting multiple semiconductor dies in a package
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US7227245B1 (en) Die attach pad for use in semiconductor manufacturing and method of making same
WO2006109566A1 (ja) 半導体装置
US4951120A (en) Lead frame and semiconductor device using the same
JP2539432B2 (ja) 樹脂封止型半導体装置
JP2002198482A (ja) 半導体装置およびその製造方法
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
EP3319122B1 (en) Semiconductor device with wettable corner leads
JP2004235217A (ja) 半導体装置及び電子装置の製造方法
JP2897479B2 (ja) リードフレーム
JPS6381966A (ja) 電子装置
JP4038021B2 (ja) 半導体装置の製造方法
JPH08255867A (ja) 面実装型ｉｃ
JPS61237458A (ja) 樹脂封止型半導体装置
JP4677152B2 (ja) 半導体装置
JPH0870087A (ja) リードフレーム
JPS63208255A (ja) 電子装置
JPS62154769A (ja) 半導体装置
JPH01296653A (ja) 樹脂封止形半導体装置
JPH02202042A (ja) 樹脂封止型半導体装置
JPS6354759A (ja) 電子装置
JPS6381965A (ja) 電子装置
JPS63208257A (ja) リ−ドフレ−ム

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term