JPH09129811A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH09129811A
JPH09129811A JP7281873A JP28187395A JPH09129811A JP H09129811 A JPH09129811 A JP H09129811A JP 7281873 A JP7281873 A JP 7281873A JP 28187395 A JP28187395 A JP 28187395A JP H09129811 A JPH09129811 A JP H09129811A
Authority
JP
Japan
Prior art keywords
island
film material
semiconductor device
resin
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7281873A
Other languages
English (en)
Inventor
Ryuichiro Mori
隆一郎 森
Shunichi Abe
俊一 阿部
Tatsuhiko Akiyama
龍彦 秋山
Michitaka Kimura
通孝 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7281873A priority Critical patent/JPH09129811A/ja
Priority to US08/629,149 priority patent/US5659199A/en
Priority to DE19618976A priority patent/DE19618976C2/de
Priority to KR1019960017588A priority patent/KR100229520B1/ko
Priority to CN96108109A priority patent/CN1061784C/zh
Publication of JPH09129811A publication Critical patent/JPH09129811A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 パッケージクラックの発生がほとんど無く、
しかも製造コストの安価な樹脂封止型半導体装置を提供
する。 【解決手段】 リードフレームのアイランドの半導体素
子が載置される部分に複数のスルーホールが形成され、
前記半導体素子は樹脂製フィルム材により前記アイラン
ドに接着されている。また、前記フィルム材は、その各
辺の寸法が、半導体素子の各辺の寸法よりも、少なくと
も０．５ｍｍ以上短く形成されているのがよい。また、
前記複数のスルーホールは、互いの間隔が少なくとも
１．０ｍｍ以下に近づけられて形成されているのがよ
い。さらに、本発明においては、前記フィルム材の弾性
率は、２００°Ｃの温度下で１０ＭＰａ以下であるのが
よい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、リードフレーム
のアイランドに半導体素子が載置され、それらが樹脂で
封止されて成る樹脂封止型半導体装置に係るものであ
る。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置では、金属
製のアイランドと封止樹脂との間の剥離によるパッケー
ジクラックの発生が大きな問題とされている。そのた
め、従来より、このパッケージクラックを防ぐための様
々な提案が行われている。図４はその一例を示すもの
で、図において、１はリードフレームのアイランド、２
は半導体素子、３は半導体素子２をアイランド１に接着
するための半田、４はアイランド１の裏面に多数形成さ
れたディンプルである。この図４に示す例では、多数の
ディンプル４により封止樹脂（図示せず）に対するアン
カー効果が生じるので、アイランド１と封止樹脂のと剥
離がかなり発生し難くなり、パッケージクラックもある
程度防ぐことができるようになる。しかし、この半導体
装置では、ディンプル４の形成はエッチング方法でしか
できないため、アイランド１を含むリードフレームの製
造コストが高くなってしまうという問題がある。
【０００３】そこで、従来より、図５に示すように、ア
イランド１に複数のスルーホール５を形成することによ
り、アイランド１と封止樹脂（図示せず）との間でアン
カー効果を発揮させるようにした半導体装置も提案され
いる（例えば、特開昭５６−１０４４５９号公報、特開
昭６３−２４９３４１号公報、特開平２−２４６３５９
号公報など）。このアイランド１に複数のスルーホール
５を形成した半導体装置では、これらのスルーホール５
の形成はパンチング法で可能であるので、リードフレー
ムも低コストで製造することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置では、半導体素子２をアイランド
１に接着する材料としてペースト材６又は半田を用いる
と、図５に示すように、ペースト材６又は半田がアイラ
ンド１のスルーホール５に埋ってしまい、封止樹脂がス
ルーホール５を充填しなくなる、その結果、スルーホー
ル５によるアンカー効果が得られなくなる、という問題
がある。
【０００５】また、上記のペースト材６又は半田がアイ
ランド１のスルーホール５に埋ってしまうことを防ぐた
め、従来より、アイランド１の半導体素子２が載せられ
ない周辺部分にのみスルーホール５を形成するようにし
た半導体装置も知られている。しかしながら、このよう
な半導体装置では、アイランド１の半導体素子２の裏面
に対応する部分にはスルーホールが形成されないため、
このアイランド１のスルーホールが形成されていない部
分と封止樹脂との間で剥離が生じやすいという問題があ
る。
【０００６】また、従来より、アイランド１に、スルー
ホール５を、互いの間隔を比較的広く確保して形成し、
その確保した間隔のスペースに前記ペースト材６又は半
田を点在させることにより、ペースト材６又は半田が前
記スルーホール５に埋まらないようにした半導体装置も
知られている。しかし、この半導体装置では、スルーホ
ール５間の間隔を比較的広くとる必要があるため、スル
ーホール５の数が少なくなり、封止樹脂とアイランド１
との剥離が生じやすくなる。また、スルーホール５に入
り込んだ封止樹脂が半導体素子２の裏面に直接に接する
ことになり、半導体素子２の裏面と封止樹脂との間の剥
離が生じやすくなり、パッケージクラックが生じやすく
なる、という問題もある。
【０００７】本発明はこのような従来技術の課題に着目
してなされたもので、パッケージクラックの発生を抑え
ることができ、しかも製造コストを安価にすることがで
きる、樹脂封止型半導体装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】上記のような課題を解決
するための本発明による樹脂封止型半導体装置は、リー
ドフレームのアイランドの半導体素子が載置される部分
に複数のスルーホールが形成され、前記半導体素子は樹
脂製フィルム材により前記アイランドに接着されている
ことを特徴としている。
【０００９】また、本発明においては、前記フィルム材
は、その各辺の寸法が、半導体素子の各辺の寸法より
も、少なくとも０．５ｍｍ以上短く形成されているのが
よい。
【００１０】また、本発明においては、前記複数のスル
ーホールは、互いの間隔が少なくとも１．０ｍｍ以下に
近づけられて形成されているのがよい。
【００１１】また、本発明においては、前記フィルム材
の弾性率は、２００°Ｃの温度下で１０ＭＰａ以下であ
るのがよい。
【００１２】
【発明の実施の形態】本発明による樹脂封止型半導体装
置では、半導体素子のアイランドへの接着を樹脂製フィ
ルム材により行っているので、アイランドに多数のスル
ーホールを狭ピッチで最密に形成しても、従来のように
ペースト材や半田がスルーホールに入り込むことがなく
なる。よって、アイランドに多数のスルーホールを最密
に形成することができるので、アイランドと封止樹脂と
の剥離を少なくしてパッケージクラックの発生を抑える
ことができるようになる。また、半導体素子とアイラン
ドとの間にフィルム材を介在させているので、従来のよ
うに半導体素子の裏面と封止樹脂とが直接に接して両者
間が剥離しやすくなるということがなくなる。さらにま
た、この半導体素子とアイランドとの間に介在させたフ
ィルム材は樹脂製なので、このフィルム材と封止樹脂と
間の界面接着力が増大し、両者間の剥離の発生が大幅に
減少し、パッケージクラックが大幅に減少するようにな
る。また、アイランドにディンプルでなくスルーホール
を形成するようにしているので、アイランド（リードフ
レーム）をコストの安いパンチング方法で製造すること
ができるようになる。
【００１３】また、本発明において、前記フィルム材の
各辺の寸法を、半導体素子の各辺の寸法よりも少なくと
も０．５ｍｍ以上短く形成するようにすることにより、
フィルム材の半導体素子との接着面からはみ出す部分
（縁部）がアイランドから剥がれて行きアイランドと半
導体素子との接着性が悪化してしまうことが、防止され
るようになる。
【００１４】また、本発明において、前記複数のスルー
ホールを、互いの間隔が少なくとも１．０ｍｍ以下とな
るように近づけて最密に、多数形成するようにすれば、
スルーホールによるアンカー効果が増大し、封止樹脂が
吸湿している場合でも、封止樹脂とアイランドとの剥離
が防止できるようになる。
【００１５】また、本発明において、前記フィルム材の
弾性率を、２００°Ｃの温度下で１０ＭＰａ以下とする
ようにすれば、シリコン系の半導体素子の熱膨張係数と
銅系合金製のアイランドの熱膨張係数との差はこのフィ
ルム材で吸収されるようになり、従来の半導体装置にお
いて半導体素子とアイランドとの熱膨張係数の差により
生じていた反りの発生が、防止されるようになる。
【００１６】
【実施例】以下、この発明の実施例を図について説明す
る。図１は、本実施例による樹脂封止型半導体装置の半
導体素子を載置するためのアイランドを示す平面図、図
２は図１のアイランドに半導体素子を接着した例を示す
断面図である。図１及び図２において、２は半導体素
子、１１はアイランド、１５はスルーホールである。こ
の本実施例では、図２に示すように、半導体素子２とア
イランド１１は、表面が平坦で厚みが均一な樹脂製フィ
ルム材１２で接着されている。
【００１７】このフィルム材１２として、この本実施例
では、例えば次のようなものを使用している。すなわ
ち、図２のフィルム材１２は、厚さが約２５μｍであ
り、銀フィラーを含有しているが、非導電性である。こ
のフィルム材１２は一層構造であり、熱硬化の特性を保
持し、フィルム表面及び裏面に接着性を有する。このフ
ィルム材１２に半導体素子２をダイボンドするときは、
フィルム材１２を約２３０℃前後に加熱し、約５０ｇの
荷重で押さえ付けることによって接着を確保するように
している。この他に、フィルム材１２として、銀フィラ
ー含有率を増加させることにより導電性を確保したも
の、一層構造でなく基材の両表面に接着層を有する三層
構造のもの、熱硬化性ではなく熱可塑性の特性を有する
樹脂成分のもの、等の仕様のものを使用することも可能
である。また、この本実施例では、前記フィルム材１２
として、例えば特開平６−１４５６３９号公報に開示さ
れているような、接着時の熱処理を従来の銀ペーストと
同じように比較的低温で行うことができるダイボンド用
導電性接着フィルムを使用してもよい。
【００１８】また本実施例では、図２に示すように、フ
ィルム材１２の各辺の長さｌは、半導体素子２の各辺の
長さＬよりも小さく形成されている。これは、フィルム
材１２の各辺の長さが半導体素子２のそれよりも大きい
と、図３に示すように、フィルム材１２の半導体素子２
の接着面からはみ出した部分１２ａがアイランド１１か
ら剥がれてしまい、半導体素子２とアイランド１２の接
着性が悪化してしまうからである。本実施例において
は、通常、半導体素子２の位置精度は±０．１ｍｍ、フ
ィルム材１２の位置精度は±０．２ｍｍ程度であるの
で、片側（０．１2＋０．２2）1/2＝０．２２ｍｍの相
対ズレが発生することから、両側で０．５ｍｍ（＞０．
２２ｍｍ×２）以上、フィルム材１２の各辺の長さを半
導体素子２の各辺の長さよりも小さくするようにしてい
る。
【００１９】また本実施例では、スルーホール１５間の
距離ｄ（図１参照）は、１．０ｍｍ以下としている。こ
の距離ｄが１．０ｍｍより大きくなると、ユーザーがこ
の半導体装置を基板に実装するときに、封止樹脂が吸湿
していると、アイランド１１の裏面から封止樹脂が剥離
し、パッケージクラックを生じることがあるからであ
る。
【００２０】また、本実施例では、スルーホール１５の
径Ｄ（図１参照）は、１．０ｍｍ以下としている。この
径Ｄが１．０ｍｍよりも大きくなると、フィルム材１２
がスルーホール１５内に垂れ下がってしまい、フィルム
材１２と半導体素子２の間に気泡が入ってしまうからで
ある。
【００２１】さらにこの本実施例では、特にアイランド
１１が銅系合金でできている場合、半導体素子２のシリ
コンの熱膨張係数（約３．５×１０-6 １／°Ｃ）と、
リードフレームを形成する銅合金の熱膨張係数（約１７
×１０-6 １／°Ｃ）とが、互いに大きく異なっている
ため、接合後の温度変化により反りを生じることがある
（例えば特公平５−７９１７３号公報の図５参照）。そ
こで、この反りの発生を防ぐため、本実施例では、フィ
ルム材１２を、その弾性率が２００°Ｃの高温下で１０
ＭＰａ以下であるように形成するようにしている。フィ
ルム材１２の高温（２００℃）での弾性率が１０Ｍｐａ
以下であれば、表１に示すように、フィルム材１２がシ
リコンと銅系合金との熱膨張係数の差を吸収してくれる
ので、半導体装置の接合後の温度変化に伴う反りを抑え
ることが可能になる。
【００２２】
【表１】
【００２３】
【発明の効果】以上のように、本発明によれば、アイラ
ンド全面に最密に（狭ピッチで）スルーホールを設け、
半導体素子とアイランドを樹脂製のフィルム材で接着し
ているので、アイランド（リードフレーム）をコストの
安いパンチング方法で製造することができ、しかもパッ
ケージクラックに強い樹脂封止型半導体装置を得られる
ようになる。
【００２４】また、前記フィルム材の各辺の寸法を、半
導体素子の各辺の寸法よりも少なくとも０．５ｍｍ以上
短く形成するようにすることにより、フィルム材の半導
体素子の接着面からはみ出した部分がアイランドから剥
がれて行き半導体素子とアイランドとの接着性が悪化し
てしまうことが、防止されるようになる。
【００２５】また、前記複数のスルーホールを、互いの
間隔が少なくとも１．０ｍｍ以下となるように近づけて
最密に、多数形成するようにすれば、スルーホールによ
るアンカー効果が増大し、封止樹脂が吸湿している場合
でも、封止樹脂とアイランドとの剥離が防止できるよう
になる。
【００２６】また、前記フィルム材の弾性率を、２００
°Ｃの温度下で１０ＭＰａ以下とするようにすれば、半
導体素子の熱膨張係数と銅系合金のアイランドの熱膨張
係数との差をこのフィルム材で吸収できるようになり、
従来の半導体装置において半導体素子とアイランドとの
熱膨張係数の差により生じていた反りの発生が、防止さ
れるようになる。
【図面の簡単な説明】
【図１】 本発明の一実施例による樹脂封止型半導体装
置のアイランドを示す平面図である。
【図２】 本実施例による樹脂封止型半導体装置の断面
図である。
【図３】 本実施例による樹脂封止型半導体装置におい
て、フィルム材の各辺の寸法を半導体素子の各辺の寸法
よりも大きくしたときの不具合を説明するための断面図
である。
【図４】 従来のディンプルが形成されたアイランドを
有する樹脂封止型半導体装置の断面図である。
【図５】 従来のスルーホールが形成されたアイランド
を有する樹脂封止型半導体装置の断面図である。
【符号の説明】
２ 半導体素子． １１ アイランド． １２ フィル
ム材．１５ スルーホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋山 龍彦 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 木村 通孝 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームのアイランドに半導体素
    子が載置され、それらが樹脂で封止されて成る樹脂封止
    型半導体装置において、 前記アイランドの半導体素子が載置される部分に複数の
    スルーホールが形成され、前記半導体素子は樹脂製フィ
    ルム材により前記アイランドに接着されている、樹脂封
    止型半導体装置。
  2. 【請求項２】 請求項１の樹脂封止型半導体装置におい
    て、前記フィルム材は、その各辺の寸法が、半導体素子
    の各辺の寸法よりも、少なくとも０．５ｍｍ以上短く形
    成されている、樹脂封止型半導体装置。
  3. 【請求項３】 請求項１又は２の樹脂封止型半導体装置
    において、前記複数のスルーホールは、互いの間隔が少
    なくとも１．０ｍｍ以下となるように近づけられて形成
    されている、樹脂封止型半導体装置。
  4. 【請求項４】 請求項１、２又は３の樹脂封止型半導体
    装置において、前記フィルム材の弾性率は、２００°Ｃ
    の温度下で１０ＭＰａ以下である、樹脂封止型半導体装
    置。
JP7281873A 1995-10-30 1995-10-30 樹脂封止型半導体装置 Pending JPH09129811A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7281873A JPH09129811A (ja) 1995-10-30 1995-10-30 樹脂封止型半導体装置
US08/629,149 US5659199A (en) 1995-10-30 1996-04-08 Resin sealed semiconductor device
DE19618976A DE19618976C2 (de) 1995-10-30 1996-05-10 Mit Harz abgedichtete Halbleitervorrichtung
KR1019960017588A KR100229520B1 (ko) 1995-10-30 1996-05-23 수지봉지형 반도체장치
CN96108109A CN1061784C (zh) 1995-10-30 1996-05-28 树脂密封型半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7281873A JPH09129811A (ja) 1995-10-30 1995-10-30 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH09129811A true JPH09129811A (ja) 1997-05-16

Family

ID=17645170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7281873A Pending JPH09129811A (ja) 1995-10-30 1995-10-30 樹脂封止型半導体装置

Country Status (5)

Country Link
US (1) US5659199A (ja)
JP (1) JPH09129811A (ja)
KR (1) KR100229520B1 (ja)
CN (1) CN1061784C (ja)
DE (1) DE19618976C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351755A (ja) * 2005-06-15 2006-12-28 Renesas Technology Corp 半導体装置
JP2008270237A (ja) * 2007-04-16 2008-11-06 Nippon Steel Chem Co Ltd 半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170182B2 (ja) 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
US5929511A (en) * 1996-07-15 1999-07-27 Matsushita Electronics Corporation Lead frame for resin sealed semiconductor device
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
US6812562B2 (en) * 1999-12-30 2004-11-02 Texas Instruments Incorporated Method and apparatus for surface mounted power transistor with heat sink
US6759278B2 (en) * 2000-12-22 2004-07-06 Texas Instruments Incorporated Method for surface mounted power transistor with heat sink
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
JP4055158B2 (ja) * 2003-05-28 2008-03-05 ヤマハ株式会社 リードフレーム及びリードフレームを備えた半導体装置
DE102004029586A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Substratbasiertes Gehäusesbauelement mit einem Halbleiter-Chip
JP4168984B2 (ja) * 2004-06-28 2008-10-22 セイコーエプソン株式会社 配線基板の形成方法
US20080157307A1 (en) * 2006-12-28 2008-07-03 Semiconductor Manufacturing International (Shanghai) Corporation Lead frame
CN102163580B (zh) * 2011-03-15 2014-10-22 上海凯虹电子有限公司 一种薄型封装体及其制作方法
CN115732453A (zh) * 2021-08-31 2023-03-03 恩智浦美国有限公司 用于改进接合的封装半导体装置、引线框和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56104459A (en) * 1980-01-25 1981-08-20 Hitachi Ltd Semiconductor device
JPS63278236A (ja) * 1987-02-18 1988-11-15 Mitsubishi Electric Corp 半導体装置
JPH07105405B2 (ja) * 1987-04-06 1995-11-13 株式会社巴川製紙所 半導体装置
US4952999A (en) * 1988-04-26 1990-08-28 National Semiconductor Corporation Method and apparatus for reducing die stress
JP2569763B2 (ja) * 1988-10-14 1997-01-08 日立電線株式会社 半導体装置用リードフレーム
JPH02246359A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置
US5021864A (en) * 1989-09-05 1991-06-04 Micron Technology, Inc. Die-mounting paddle for mechanical stress reduction in plastic IC packages
JPH07111171B2 (ja) * 1989-11-02 1995-11-29 株式会社豊田自動織機製作所 連続可変容量型斜板式圧縮機
JP2515036B2 (ja) * 1990-05-09 1996-07-10 株式会社東芝 樹脂封止型半導体装置
JP2679365B2 (ja) * 1990-07-23 1997-11-19 松下電器産業株式会社 表裏箔接続部品
JPH053280A (ja) * 1991-06-26 1993-01-08 Hitachi Ltd 半導体装置
JP3288146B2 (ja) * 1992-09-16 2002-06-04 日立化成工業株式会社 導電性接着フィルム、接着法、導電性接着フィルム付き支持部材及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351755A (ja) * 2005-06-15 2006-12-28 Renesas Technology Corp 半導体装置
JP2008270237A (ja) * 2007-04-16 2008-11-06 Nippon Steel Chem Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
DE19618976C2 (de) 2002-06-27
KR970024070A (ko) 1997-05-30
KR100229520B1 (ko) 1999-11-15
CN1149766A (zh) 1997-05-14
DE19618976A1 (de) 1997-05-07
CN1061784C (zh) 2001-02-07
US5659199A (en) 1997-08-19

Similar Documents

Publication Publication Date Title
JPH06105721B2 (ja) 半導体装置
JPH09129811A (ja) 樹脂封止型半導体装置
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
JP3892359B2 (ja) 半導体チップの実装方法
JP2013258354A (ja) モールドパッケージおよびその製造方法
JP4334047B2 (ja) 半導体装置とその製造方法
JP2006237503A (ja) 半導体装置およびその製造方法
JP2009099709A (ja) 半導体装置
JP3899755B2 (ja) 半導体装置
JP4979661B2 (ja) 半導体装置の製造方法
CN113257766A (zh) 半导体装置及其制造方法
JP2006286679A (ja) 半導体装置およびその製造方法
JPS63190363A (ja) パワ−パツケ−ジ
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
JP3642545B2 (ja) 樹脂封止型半導体装置
JP2954297B2 (ja) 樹脂封止型半導体装置
JP2001077266A (ja) 樹脂封止型半導体装置の製造方法
JP3482837B2 (ja) 半導体装置
JP2008311326A (ja) 半導体装置
JP3841038B2 (ja) 樹脂封止型半導体装置
JP2596387B2 (ja) 樹脂封止型半導体装置
JP3783497B2 (ja) 半導体素子搭載用配線テープとそれを用いた半導体装置
JP4071121B2 (ja) 半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置