TW564557B - Semiconductor device and process for producing the same - Google Patents

Semiconductor device and process for producing the same Download PDF

Info

Publication number
TW564557B
TW564557B TW089127571A TW89127571A TW564557B TW 564557 B TW564557 B TW 564557B TW 089127571 A TW089127571 A TW 089127571A TW 89127571 A TW89127571 A TW 89127571A TW 564557 B TW564557 B TW 564557B
Authority
TW
Taiwan
Prior art keywords
region
type
semiconductor layer
drain region
drift region
Prior art date
Application number
TW089127571A
Other languages
English (en)
Inventor
Yoshiki Hayasaki
Hitomichi Takano
Masahiko Suzumura
Yuuji Suzuki
Yoshifumi Shirai
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Application granted granted Critical
Publication of TW564557B publication Critical patent/TW564557B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

564557 Α7 ___Β7 五、發明說明（1 ) 【發明領域】 本發明係關於當作開關元件來使用的半導體裝置。 (請先閱讀背面之注意事項再填寫本頁) 【發明背景】 【習知技藝之說明】 最近開關（〇η /〇f f )高頻訊號的開關（s wi t c h )，類比開關（Analogue switch )或半導體繼電器（Relay )等的半導體開關之需求（Needs )升高。爲了使用這些半 導體開關於高頻訊號的開關，在開狀態需要電流一電壓特 性爲線形（無偏移（Offset ))且低電阻，在關狀態爲了 使高頻截止（Cut-off )特性良好起見，需要減少輸出靜電 電容。 可依照這種要求的半導體元件已知有S〇I (絕緣層 上有矽，Silicon 〇n Insulator ) — LDMOSFET (橫向雙擴 散金屬一氧化物—半導體場效電晶體，1^61^10011131^ D i f f u s e cl Μ 〇 S F E T ) ° 經濟部智慧財產局員工消費合作社印製 習知的SOI-LDMOSFET係使用在由單晶矽所構成的半 導體基板1上，中介由氧化矽膜所構成的介電層2 ’形成 由單晶矽所構成的半導體層3之S〇I基板，其構成如以 I、·（圖 1 〇）。 即此S〇I-LDM〇SFET如圖1 0所示，在η型半導體層 3內，ρ 1型井區域5與n f h型汲極區域4分離而形成， 再者，於P 1型井區域5形成η 1 f型源極區域6 ° 此處，η 1 1型源極區域6係使p 1型井區域5與η型 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-4 - 經濟部智慧財產局員工消費合作社印製 564557 Α7 __ Β7 五、發明說明（2 ) 半導體層3位在與η ^ 1型汲極區域4之間來形成。 而且，在位於η 1 1型源極區域6與η + +型汲極區域4 之間的Ρ 1型井區域5上，中介閘極介電層8形成例如由多 晶矽（Polysmcon )所構成的閘電極9。此外，此閘電極 9係考慮製造上的位置偏移裕度（Margin )等，在位於 η 1 1型源極區域6與p +型井區域5與η 型汲極區域4 之間的η型半導體層3 (漂移區域2 0 )上分別延伸來形 成。 而在η + +型源極區域6上與η + +型汲極區域4上分別 形成源極電極1 1與汲極電極1〇。 在如以上所構成的圖1 0所示的習知例之 SQI-LDMOSFET中，中介源極電極1 1與汲極電極1 〇，在 η 1 1型源極區域6上與n + f型汲極區域4之間施加電壓的 狀態下，藉由對閘電極9施加某一定以上的電壓，在閘電 極9正下方的P +型井區域5形成強反轉狀態的通道（ C h a η n e 1 )，電流經由該通道在η + 4型源極區域6與n + f 型汲極區域4之間流動（〇N狀態）。 而且，若降低閘極電壓的話，P +型井區域5變成原來 的P型層，在P 1型井區域5與η + +型汲極區域4之間形 成被施加逆偏壓（B i a s )的Ρ Ν接合，在η + '型源極區域 6上與η 1 |型汲極區域4之間電流不會流通。 此處，在圖1 0的SOI-LDMOSFET中，位於形成通道 的ρ 1型井區域5與n f 4型汲極區域4之間的η型半導體 層3稱爲漂移區域，該漂移區域2 0的雜質濃度Ν 〇設定 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5- -----------裝· ----訂-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 564557 A7 _ B7 五、發明說明（3 ) 成滿足用以下的（1 )式所表示的RESURF條件。 T s 〇 ixN〇 = lxl〇12(a tm/cm2) ...(1 ) 此處，Ts 〇 1爲11型半導體層3的膜厚。 如此，習知的S〇I-LDM〇SFET藉由設定漂移區域2〇 的雜質濃度N 0成給與表面電場有關的最佳條件之上述 RESURF條件’以實現高耐電壓特性。 此外，在此圖1 0 A的SOI-LDMOSFET中，漂移區域 2 0的雜質濃度N 〇均勻地設定在漂移區域2 0的全體（ 圖10B)。而且，最近在圖10A的S〇I-LDM〇SFET中 ，更有提高耐電壓特性的構造之美國專利申請第 5 3〇〇4 4 8號或美國專利申請第-5 4 1 2 2 4 1號等 被提出。 美國專利申請第5 3 0 0 4 4 8號所揭示的 SOI-LDMOSFET如圖1 1所示，位於形成汲極接觸窗（ Contact ) 5 6的汲極區域5 2與形成源極接觸窗5 4的源 極區域5 1之間的η型漂移區域5 0 ，係隨著離開汲極區 域5 2，使該雜質濃度降低來形成。此外，在源極區域 5 1與漂移區域5 0之間，中介閘極氧化膜5 8形成閘電 極5 9 ，形成用以形成通道的Ρ型基極區域6 0。藉由這 種構成，美國專利申請第5 3 0 0 4 4 8號所揭示的 SOI-LDMOSFET可均勻化漂移區域5 0內部的電場，可更提 高耐電壓特性。 但是，美國專利申請第5 3 0 0 4 4 8號所揭示的 S〇I-LDM〇SFET如圖1 2所示，中介用以依次使間隔變化而 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6 - ----------裝.^----訂-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 564557 A7 B7 五、發明說明（4 ) 形成的光阻（Resist ) 4 0 ’摻雜（Dope )規定的雜質到 形成漂移區域的半導體層1後，藉由進行熱處理，因形成 雜質濃度依次變化的漂移區域5 0 ’故有漂移區域5 0的 長度（電流流動方向的長度）無法縮短的問題。美國專利 申請第5 3 0 0 4 4 8號揭示漂移區域5 0的長度爲4〇 β ηι〜5 0 // m之要旨。 因此，美國專利申請第5 3 0 0 4 4 8號所揭示的 SOI-LDMOSFET，因漂移區域5 0的長度長，故有〇N狀態 中的汲極/源極間的電阻變大之問題。 而且，美國專利申請第5 3 0 0 4 4 8號所提出的 SOI-LDMOSFET，因提高耐壓，故必然地需要形成薄的漂移 區域5 0 ，因此，有散熱不佳的問題。因此，有無法加大 可容許的開電流的問題點。 美國專利申請第5 4 1 2 2 4 1號等所提出的 SOI-LDMOSFET係穩定美國專利申請第5 3 0 0 4 4 8號所 揭示的SOI-LDMOSFET的耐壓，更提供用以解決〇N狀態 中的汲極/源極間的電阻大之問題點的構造。 但是，美國專利申請第5 4 1 2 2 4 1號等所提出的 S〇I-LDM〇SFET雖然提供可減小〇N狀態中的汲極/源極間 的電阻，且使耐電壓特性良好的構造，惟因具有閘極場電 極（Gate Held plate )構造，故有輸出靜電電容大的問題 點。 而且，開關高頻訊號的開關雖然具有2 0〜3 0 0 V 的耐電壓特性的開關之需要大，惟想以理想的構造參數來 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 争裝.—訂------------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 564557 A7 ____ B7 五、發明說明（5 ) 構成該等級（Class )的S〇I — L D Μ〇S的話，漂移區 域的長度之最佳値估計爲1〜1 5 // m左右，但是，美國 專利申請第5 3 0 0 4 4 8號所揭示的S〇I-LDM〇SFET之 製造方法因加工精度上的問題，有形成具有最佳値1〜 1 5 // m左右的長度之漂移區域困難的問題。 本發明乃鑒於上述事由所做的創作，其第一目的爲提 供在要求的耐壓中，可實現容許開電流的增大、輸出靜電 電容的降低以及開電阻的降低之半導體裝置（Dev1Ce )。 此外，本發明的第二目的爲提供在要求的耐壓中，可 精度優良地容易製造可實現容許開電流的增大、輸出靜電 電容的降低以及開電阻的降低之半導體裝置的半導體裝置 之製造方法。 【發明槪要】 與本發明有關的半導體裝置具備形成於半導體基板上 的半導體層，上述半導體層具備： 第一導電型汲極區域，形成於上述半導體層的一部分 第二導電型井區域，在上述半導體層的一部分自上述 汲極區域分離而形成； 第一導電型源極區域，自位於上述汲極區域側的上述 井區域之一端分離，形成於上述井區域； 第一導電型漂移區域，在上述井區域的一端與上述汲 極區域之間，接近上述井區域與上述汲極區域而形成，且 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8 - -裝· ^—訂-------- (請先閱讀背面之注意事項再填寫本頁) 564557 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（6 ) 設定其雜質濃度使其分別在平行於上述半導體層表面的橫 方向以及在上述半導體層表面的垂直縱方向，分別隨著離 開上述汲極區域而降低； 閘極氧化膜，形成於位於上述漂移區域與上述源極區 域之間的井區域上；以及 閘電極，形成於上述閘極氧化膜上。 據此構成的話，因在前述漂移區域中，接近前述井層 側空乏層（DepleUon )有效地擴大，故可防止電場的集中 ，可獲得高的耐壓。而且，與本發明有關的半導體裝置因 可設定較厚的上述半導體層的膜厚，故可採取寬廣的電流 路徑的剖面，並且可有效地散逸產生的熱量，可增大容許 的開電流。 而且，與本發明有關的半導體裝置中，上述半導體層 中介介電層形成於上述半導體基板上較佳。 再者，與本發明有關的半導體裝置在上述漂移區域中 ，橫方向的雜質濃度隨著以自上述汲極區域的橫方向距離 X爲變數的高斯分布（G a u s s i a n d i s t r i b u t i ο η )而變化，縱 爲 y 離 距 向 方 縱 的 域 區 極 汲 述。 上佳 自較 以化 著變 隨而 度布 濃分 質斯 雜高 的的 向數 方變 效 功 的 造 製 易 ,, 容 來散且 一 擴度 此熱精 如質高 雜可 的有 側具 域， 區布 極分 汲度 述濃 上質 自雜 來的 由域 藉區 , 移 中漂 程述 過上 造制 製控 在可 要 之 關 開 的 苷L· 訊 頻 高 111良 開壓 當勺 有S 具等 造V 製 易 容 3 可 ~ ， 〇 且 2 而的 大 求 ο 〇 約 度 長 移 漂 且 ----------裝· —訂-------- •i-#t; (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -9 - 經濟部智慧財產局員工消費合作社印製 564557 Α7 Β7 五、發明說明（7 ) 15/^m的半導體裝置。 而且再者，與本發明有關的半導體裝置中，上述閘電 極係用以覆蓋上述漂移區域的一部分延伸在上述漂移區域 上來形成，設定位於上述閘電極正下方的漂移區域之雜質 濃度比滿足RESURF條件的雜質濃度N ( RESURF )低較佳 〇 如此一來，可降低〇N狀態中的〇N電阻，且可有效 地降低輸出靜電電容。 而且，與本發明有關的半導體裝置在上述漂移區域中 ，設定位於上述漂移區域附近部分的雜質濃度比滿足 RESURF條件的雜質濃度N ( RESURF )高較佳。據此，可 更降低〇N電阻。 此處，所謂RESURF條件係指滿足以下的式。 T s ο 1 X N 〇 ( RESURF ) = 1 X 1 0 1 2 ( a t m / c m 2 )
Ts〇1:半導體層膜厚（cm) N ( RESURF ):滿足RESURF條件的雜質濃度（ a t m / c m 3 ) 而且，與本發明有關的半導體裝置中，上述半導體層 的膜厚t設定成滿足0 · 3 # ni S t S 1 5 # m較佳。 liij且，與本發明有關的半導體裝置中，上述半導體層 的膜厚t設定成滿足〇 · 5 // m S t S 1 · 5 // m，可構 成當作具有2 5 V〜5 Ο V的耐電壓特性且高頻特性優良 的開關元件之半導體裝置。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- 裝----訂------------ (請先閱讀背面之注意事項再填寫本頁) 564557 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8 ) 而且，與本發明有關的半導體裝置中，上述半導體層 的膜厚t設定成滿足〇 . 5 μ m S t S 1 · 5 # m，可構 成當作具有2 5 V〜5 Ο V的耐電壓特性且高頻特性優良 的開關元件之半導體裝置。 而且，與本發明有關的半導體裝置中，從上述漂移區 域的上述汲極區域端到上述井區域端的距離設定爲1 5 // m以下較佳，據此，可降低〇ν電阻。 而且，若設定從上述汲極區域端到上述井區域端的距 離爲1 5 // m以下的話，在現實的時間藉由來自上述汲極 區域側的雜質的熱擴散，可在上述漂移區域形成雜質分布 〇 而且，與本發明有關的半導體裝置的製造方法，其特 徵包含： 在形成於半導體基板上的半導體層中，互相分離的第 一導電型汲極區域與第一導電型源極區域係分離而形成， 在該汲極區域與源極區域之間接近上述汲極區域形成漂移 區域，接近上述源極區域形成通道區域，其中上述汲極區 域摻雜第一導電型雜質，使該摻雜的雜質熱擴散到上述漂 移區域。 如果依照本製造方法，在上述半導體裝置中，可形成 橫方向的雜質濃度隨著以自上述汲極區域的橫方向距離χ 爲變數的高斯分布而變化，縱方向的雜質濃度隨著以自上 述汲極區域的縱方向距離y爲變數的高斯分布而變化的、漂 移區域。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11 ------------裝· ----訂--------— (請先閱讀背面之注意事項再填寫本頁) 564557 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（9 ) 而且，如果依照本製造方法，可利用同一個罩幕（ M a b k )窗來進行前述汲極區域的雜質導入與前述漂移區域 白雑質導入，可容易且高精度地製造半導體裝置。 【圖式之簡單說明】 圖1 A係本發明的實施形態一之LDMOSFET的剖面圖 〇 圖1 B係顯示圖1 A的X — X >剖面中的槪略雜質濃 度分布圖。 圖1 C係顯示圖1 a的Y — Y /剖面中的槪略雜質濃 度分布圖。 圖2係比較一般的S〇I元件所顯示的圖1 A的X - X 剖面中的電場分布圖。 圖3係比較一般的S〇I元件所顯示的本發明的實施 形態一之L D Μ〇S F E T的I — V曲線圖。 圖4係顯示對本實施形態一中的半導體層3的膜厚之 輸出靜電電容圖。 圖5係顯示對本實施形態一中的漂移距離之耐壓圖。 圖6係顯示對本實施形態一中的半導體層3的膜厚之 (輸出靜電電容圖）X (開電阻）以及耐壓圖。 圖7 Α〜圖7 Η係顯示本實施形態一的製造工程中的 工程的流程剖面圖。 圖8 Α係顯示本發明的實施形態二之LDMOSFET的剖 面圖。 ----------裝 * —訂------------ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12 - 564557 Α7 Β7 經濟部智慧財產局員工消費合作社印製 玉、發明說明（10 ) 圖8 B係顯示圖1 A的X — X /剖面中的槪略雜質濃 度分布圖。 圖8 C係顯示圖1 A的Y — Y /剖面中的槪略雜質濃 度分布圖。 圖9 A〜圖9 I係顯示本實施形態二的製造工程中的 :!：程的流程剖面圖。 圖1 Ο A係顯示習知例的LDMOSFET的剖面圖。 圖1 Ο B係顯示圖1 Ο A的漂移區域的雜質濃度圖。 圖1 1係其他的習知例之LDMOSFET的剖面圖。 圖1 2係顯示其他的習知例之LDMOSFET的製造工程 中的一工程的剖面圖。 【符號說明】 1 :半導體基板 2 :介電層 3、 103:n型半導體層 4、 1 0 4 : η + +型汲極區域 5 、1〇5 : Ρ +型井區域 6、1 0 6 : η + +型源極區域 2〇、5〇：漂移區域 5 1 :源極區域 5 2 :汲極區域 5 4 :源極接觸窗 5 6 :汲極接觸窗 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 13 _ (請先閱讀背面之注意事項再填寫本頁) 裝---訂· ---
564557 Α7Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（11 ) 5 8 :閘極氧化膜 5 9、1 0 9 ··閘電極 6 0 : p型基極區域 1 0 〇：SOI-LDMOSFET 1〇6 : n y型源極區域 1〇7 : p 4 1型基底接觸窗區域 l〇4a、l〇6a : η型雜質植入區域 1 0 7 a : ρ型雜質植入區域 1〇8 :氧化矽膜 110:汲極電極 111:源極電極 1 1 2 : η型漂移區域 113:閘極懸突體 1 5 0 :通道區域 2 1 2 a :低濃度區域 2 1 2 b :中濃度區域 2 1 2 c :高濃度區域 1〇15:氧化膜 10 16、 10 18、10 19:光阻罩幕 1〇2 0 :中間層 1100： LDMOSFET 【較佳實施例之詳細說明】 在以下實施形態中爲了說明的方便上，以申請專利範 (請先閱讀背面之注意事項再填寫本頁) 裝· —訂· -ϋ I H ϋ ϋ |_ --- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14- 經濟部智慧財產局員工消費合作社印製 564557 Α7 Β7 五、發明說明（12) 圍所揭示的第一導電型爲η型，以申請專利範圍所揭示的 第二導電型爲ρ型來說明，惟η型與ρ型替換也可以。而 iL，雖然限定S ΟI - L D Μ 0 S F Ε Τ來說明’但以形成於磊晶晶 圓（Epitaxial wafer )上的 LDMOSFET也可以。 C實施形態一） 本實施形態1的SOI-LDMOSFET係使用在由單晶矽所 構成的半導體基板1上，中介由氧化矽膜所構成的介電層 2 ，形成由單晶矽所構成的半導體層3之S Ο I基板，其 構成如以下。 即此SOI-LDMOSFET如圖1 A所示，在η型半導體層 3內的規定位置，形成Ρ '型井區域1 〇 5到達介電層2的 深度，自此P 1型井區域1 〇 5分離形成η + 4型汲極區域 1〇4。 而且，在ρ 1型井區域1 0 5形成η + +型源極區域 1 0 6，鄰接該η 1 h型源極區域1 0 6，形成ρ + +型基底 接觸窗區域1 0 7。 此處，η 1 1型源極區域1 0 6係使構成通道區域 1 5 0的ρ 1型井區域1 〇 5與η型半導體層3 (漂移區域 1 1 2 )位在與η 1 1型汲極區域1 0 4之間來形成。 而且，在位於η 1 f型源極區域1 0 6與n p 1型汲極區 域1 0 4之間的ρ 1型井區域1 0 5 (通道區域1 5 0 )上 ，中介閘極介電層1 0 8形成例如由多晶矽所構成的閘電 極1〇9 。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------裝1! 丨訂------------»· (請先閱讀背面之注意事項再填寫本頁) -15- 564557 Α7 Β7 五、發明說明（13) (請先閱讀背面之注意事項再填寫本頁) 此外，本說明書中，位於構成閘電極正下方的通道區 域1 5 0之p 1型井區域1 〇 5與n u型汲極區域1〇4 之間的η型半導體層1 〇 3稱爲η型漂移區域1 1 2。 在本實施形態一中，閘電極1 〇 9係在η型漂移區域 1 1 2上僅突出規定的長度而形成，突出於此η型漂移區 域1 1 2的部分稱爲閘極懸突體（Gate overhang )區域 1 1 3，其突出的長度稱爲閘極懸突體長。 而在η + 1型汲極區域1 0 4上形成汲極電極1 1 〇 ’ 橫跨η 1 1型源極區域1 〇 6上與Ρ + +型基底接觸窗區域 1〇7上，形成源極電極1 1 1 。 如以上所構成的圖1 Α的實施形態一的S〇I-LDM〇SFET 與習知例相同，藉由施加給閘電極的電壓，可開關汲極/ 源極間的電流，再者藉由以下的構成使η型漂移區域 1 1 2與習知例比較，具有後述的優良特性。 經濟部智慧財產局員工消費合作社印製 即本實施形態一的SOI-LDMOSFET其η型漂移區域 1 1 2的雜質濃度如圖1 Β以及圖1 C所示’在縱方向（ 半導體層的厚度方向）以及橫方向（平行於半導體層$胃 的方向）之任一方向中，都可隨著離開η ++型汲極區域 1 0 4而降低來設定。 圖1 Β係顯示η型漂移區域1 1 2表面附近中的橫方 向的表面雜質濃度分布圖，顯示對從橫方向的基準點（與 η型漂移區域1 1 2的η + 1型汲極區域1 〇 4之邊界）起 的距離X之表面附近的雜質濃度。 此外，圖1 C係顯示對從η型漂移區域1 1 2中的诛 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 564557 Α7 Β7 五、發明說明（14) 度方向（縱方向）的表面起的距離γ的雜質濃度。 在如此所構成的實施形態一的SOI-LDMOSFET中，η 型漂移區域1 1 2的雜質濃度因設定爲從n p +型汲極區域 1 〇 4朝ρ 1型井區域1 0 5慢慢地降低，故可緩和圖2戶斤 示的Ρ 1型井區域1 0 5與η型漂移區域1 1 2的接合部分 所集中的電場，可使η型漂移區域1 1 2中的電場分布接 近均勻分布。 據此，本實施形態一的S〇I-LDM〇SFET如圖3所示， 可使耐電壓特性變佳。 而且，在本實施形態一的S〇I-LDM〇SFET中，ρ +型井 區域1 0 5與η型漂移區域1 1 2的接合部分附近的η型 漂移區域1 1 2內被設定爲低雜質濃度，特別是在介電層 1 0 7的附近，因被設定爲低η型半導體層3的初期濃度 水平（Level )，故即使η Η 1型汲極區域1 〇 4未被施力口 電壓，藉由施加給η 14型汲極區域1 〇 4的正電壓，在η 型漂移區域1 1 2內，空乏層有效地自ρ +型井區域1〇5 與η型漂移區域1 1 2的接合部分朝η + +型汲極區域 1〇4側擴大。 據此，因可加大〇F F狀態中的η型漂移區域1 1 2 的空乏層寬度，故可減小源極/汲極間的靜電電容。 而且，本實施形態一的SOI-LDMOSFET不僅橫方向’ 連縱方向也令雜質濃度變化來構成，故可形成較厚的η型 漂移區域1 1 2。 據此，可採取寬的電流路徑的剖面，因可有效地散逸 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------♦一裝 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
-17- 564557 Α7 Β7 五、發明說明（15) 產生的熱，故可增大容許開電流，可構成在〇N狀態下可 流通較大的電流之S〇I-LDM〇SFET。 如以上，如果依照本實施形態一的SOI-LDMOSFET 1 0 0，理想上可獲得近似的耐壓，可增大可容許的開電 流。 以下，說明關於實施形態一的SOI-LDMOSFET中的較 佳形態。此外，本發明並非限定於以下的構成。 (1 )、η型漂移區域1 1 2的雜質濃度分布 在本發明中，η型漂移區域1 1 2的雜質濃度分布依 照以下的（2 )式所表示的高斯分布而變化來設定較佳。 N(x,y)= Npeak · exp(-(x/Lx)A2) · exp(-(y/Ly)A2)... ( 2 ) 此處，（2 )式中的變數以及常數定義如下。 X ··自η型漂移區域1 1 2的表面中的n + h型汲極區 域1 0 4端的距離 y :自η型漂移區域1 1 2中的半導體層表面的厚度 方向的距離 N ( X，y ):以座標（X，y )表示的位置的雜質 濃度 N p e a k : η型漂移區域1 1 2的最高雜質濃度 L X : η型漂移區域1 1 2中的橫方向的雜質擴散長 度 L y : η型漂移區域1 1 2中的厚度方向的雜質擴散 長度 依照此η型漂移區域1 1 2中的高斯分布而變化的雜 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
-18- 564557 A7 B7 五、發明說明（16) 質濃度分布因係以η '—型汲極區域1 0 4的端爲基準，由 自該基準的距離所定義，故可透過自η — f型汲極區域 1〇4側的雜質的熱擴散來控制。 因此，具有依照高斯分布而變化的雜質濃度分布之η 型漂移區域1 1 2，因無須對習知例的SOI-LDMOSFET的 製造爲不可欠缺的高精度罩幕加工，故可容易形成。 而且，因不受罩幕的精度加工所造成的限制，故可製 作漂移長度短的SOI-LDMOSFET。 因此’若使用具有依照高斯分布而變化的雜質濃度分 布之η型漂移區域1 1 2的話，可高精度且容易製造具有 當作開關高頻訊號的開關之要求大的2 0〜3 0 〇 V等級 的耐壓且漂移長度約1〜1 5 // m的SOI-LDMOSFET。 (2 )、閘極懸突體1 1 3下的η型漂移區域1 1 2 的雜質濃度
位於η型漂移區域1 1 2中的閘極懸突體1 1 3下的 區域（閘極懸突體下區域）的雜質濃度，設定爲比滿足以 下的（3 )式所給的RESURF條件的雜質濃度N ( RESURF )還低較佳。
Tsoi X N(RESURF)= 1 X 1012(atm/cm2) ... ( 3 ) 此處’ （3 )式中的變數以及常數定義如下。 TS01 :n型半導體層3的膜厚（cm) N ( RESURF ) ··滿足RESURF條件的雜質濃度（ a t m / c m 3 ) 如以上’藉由設定n型漂移區域1 1 2中的懸突體（ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------•一裝 (請先閱讀背面之注意事頊再填寫本頁) Γ'丨訂--------參—— 經濟部智慧財產局員工消費合作社印製 -19- 564557 A7 -- B7 五、發明說明（17)
Overhang )下區域的雜質濃度爲N ( RESURF )以下，在令 閘極電壓爲負或零電位的〇F F狀態中，可在η型漂移區 域1 1 2內更有效地擴大空乏層，因可加大〇F F狀態中 的η型漂移區域1 1 2的空乏層寬度，故可減小源極/汲 極間的靜電電容。 特別是在〇F F狀態中，在η型漂移區域1 1 2與Ρ η 型井區域1 0 5的接合部分附近，且因極度地降低介電層 2附近的η型漂移區域1 1 2的雜質濃度，故在該雜質濃 度極度低的區域中，空乏層非常容易擴大，其結果降低輸 出靜電電容的效果更顯著地顯現。 此外，在閘電極1 0 9被施加開電壓（這種情形爲正 電壓）的狀態下，藉由該閘電極1 0 9的電位（Potential )，因η型漂移區域1 1 2的閘極懸突體下區域儲存載子 (Carrier )(電子），故設定該區域的雜質濃度爲低也無 妨（N ( RESURF )以下），〇N狀態下的載子濃度與設定 雜質濃度爲N ( RESURF )左右或大於N ( RESURF )相同 ，司較高。 因此，藉由設定閘極懸突體下區域的雜質濃度比N ( RESURF )低，可獲得理想的耐壓，同時可增大可容許的開 電流，並且不增大開電阻，可有效地降低輸出靜電電容° (3 )、在η 1 1型汲極區域1 0 4附近且η型漂移區 域1 1 2表面附近（高濃度區域）的雜質濃度，設定爲比 滿足前述RESURF條件的雜質濃度N ( RESURF )還高較佳 (請先背面之注意事項再填寫本頁) -·裝 ^ i n 1_1 一 ον · It ϋ ϋ ·ϋ ϋ ϋ • ίι 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20- 564557 A7 ___ B7 五、發明說明（⑻ (請先閱讀背面之注意事項再填寫本頁) 據此，在η型漂移區域1 1 2中，若雜質濃度形成比 N ( RESURF )還高的高濃度區域的話，該高濃度區域中的 載子濃度當然變高。因此，開（〇N )時流動的電流因該 電流的大部分流過表面附近，故藉由提高表面附近的載子 濃度，可降低開電阻。 這種情形，更藉由設定閘極懸突體1 1 3正下方的η 型漂移區域1 1 2的濃度比N ( RES URF )低，不增大開電 阻，可抑制輸出靜電電容。 因此，在η型漂移區域1 1 2中，藉由形成雜質濃度 比N ( RESURF )還高的高濃度區域，可獲得理想的耐壓， 同時可增大可容許的開電流，並且不增大輸出靜電電容， 可有效地降低開電阻。 (實施形態一的LD-MOSFET的製造方法） 其次，參照圖7 A〜圖7 Η說明關於本實施形態一的 LD-MOSFET的製造方法。 此外，本製造方法係在η型漂移區域中，形成具有高 斯分布的雜質濃度分布情形的方法。 經濟部智慧財產局員工消費合作社印製 首先，在單晶砂等的基板1上中介氧化砂膜等的介電 層2 ，在形成單晶矽等的半導體層3之S〇I基板的表面 形成氧化膜。 然後，藉由除去欲導入ρ型井區域以及η Η +型汲極區 域等的雜質之部位的氧化膜，形成氧化膜1 〇 1 5 (圖 7 A )。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 - 564557 A7 ---- B7 五、發明說明（19) 其次’以光阻罩幕（Resist mask ) 1 0 1 6遮蔽欲形 成n 1 1型汲極區域1 0 4的區域以外後，進行n型的雜質 導入（圖7 Β )，藉由熱處理使該η型雜質擴散成規定的 擴散長度。藉由控制此熱處理工程的溫度以及時間，在η 型漂移區域1 1 2中形成具有以（2 )式表示的高斯分布 之雑質擴散分布。此外，此分布的模樣在圖1 、圖7 C中 係以複數條線來表示，惟此線係顯示等高線，實際上乃依 照（2 )式連續地變化。 其次，如圖7 C所示，利用氧化膜罩幕1 〇 1 5與光 阻罩幕1 0 1 7進行用以形成ρ型井區域1 〇 6的雜質導 入’藉由熱處理形成好像到達介電層2的ρ型井區域 1〇6。
其次，形成用以形成η 4 +型源極區域1 〇 6以及n f + 型汲極區域1 〇 4的光阻罩幕1 Ο 1 8，以該光阻罩幕 1〇1 8以及氧化矽膜1 Ο 1 5爲罩幕，藉由導入η型雜 質，形成η型雜質植入區域1 〇 6 a 、1 〇 4 a (圖7 D )〇 其次，在除去光阻罩幕1 Ο 1 8後，形成用以形成 P 1 1型基底接觸窗區域的光阻罩幕1 Ο 1 9 ，藉由導入ρ 型雜質，形成P型雜質植入區域1 0 7 a (圖7 E )。 在除去光阻罩幕1 Ο 1 9後，藉由熱處理擴散η型雜 質植入區域1 0 4 a、1 〇 6 a以及ρ型雜質植入區域 1〇7 a的各雜質，分別形成n p +型汲極區域1 0 4、 η 1 1型源極區域1 0 6以及p h +型基底接觸窗區域1 〇 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -----------•:裝 (請秦k讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -I-- f I 一一口、 ϋ ϋ ϋ n ϋ an §ββ ϋ B^i ..1-1 i_i · -22- 經濟部智慧財產局員工消費合作社印製 564557 Α7 ______ Β7 五、發明說明（20) 〇
然後，形成閘極氧化膜用的氧化矽膜1 0 8 (圖7 F )^ 其次，在氧化矽膜1 0 8上形成閘電極1 0 9 ，再者 形成中間層1 0 2 0，利用蝕刻除去應形成接觸窗區域的 區域之中間層1 〇 2 0 (圖7 G )。 然後，形成汲極電極1 1 0與源極電極1 1 1 ，藉由 形成保護膜1〇2 1製造實施形態一的LDMOSFET。 以上所說明的實施形態一的LDMOSFET之製造方法因 係以氧化膜1 0 1 5爲罩幕，自對準地形成η型漂移區域 的雜質濃度分布、井區域、汲極區域以及源極區域，故可 精度良好地製造微細的半導體元件。 而且，η型漂移區域1 1 2的雜質濃度分布可依照自 η 1 f型汲極區域的距離，具有高斯分布來構成。 (η型漂移區域1 1 2的厚度與特性） 其次，說明與本實施形態一中的η型漂移區域1 1 2 (η型半導體層3 )的厚度以及漂移長度與特性的關係。 (1 ) 、η型漂移區域1 1 2的厚度爲大約0 · 3 // m時 在本實施形態一的SOI-LDMOSFET中，可設定η型漂 移區域1 1 2的厚度爲大約0 · 3 # m，即使在這種情形 中也能獲得上述的各作用效果。 據此，藉由使η型半導體層1 0 3變得比較薄，因可 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝· —訂-------------#· (請先閱讀背面之注意事項再填寫本頁) -23- 經濟部智慧財產局員工消費合作社印製 564557 Α7 Β7 五、發明說明（21) 縮小η型漂移區域1 1 2與p型井區域1 〇 5之間的接合 面積，故如圖4所示，大致與半導體層3的厚度成比例， 可降低輸出靜電電容。 另一方面，本實施形態一的構成在η型漂移區域 1 1 2中，自η型半導體層3的表面朝介電層2的縱方向 中，雜質濃度好像慢慢地降低的雜質濃度分布藉由雜質的 熱擴散來形成，惟η型半導體層3的膜厚若是0 · 3 // m 左右的話，可形成這種雜質分布。 但是，若η型半導體層3的膜厚比〇 · 3 //m薄的話 ，η 1 1型源極區域1 0 6與介電層2之間的距離變小，因 透過內建電位（Built-in potential )形成從η + +型源極區 域1 0 6與Ρ型井區域1 〇 5間的接合擴大到ρ型井區域 1〇5內的空乏層，故η + 1型源極區域1 〇 6與介電層2 間的Ρ型井區域1 0 5容易夾斷（Pinch off )。 據此，產生閘電極1 0 9正下方的ρ型井區域1 〇 5 的電位爲不定狀態之所謂的本體浮置（Body floating )現 象，有耐壓或容量降低之問題。 因此，本發明η型半導體層3的膜厚設定爲〇 · 3 // m以上較佳。 (2 )、η型漂移區域1 1 2的厚度爲大約1 5 // m時 在本實施形態的SOI-LDMOSFET中，η型半導體層3 具有1 5 " m的厚度也可以。 此外，這種情形自沿著η型半導體層3表面的ρ型井 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -24 - -----------φ;裝---訂---------·----·· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 564557 A7 B7 五、發明說明（22) 區域1 0 5端到η 1 1型汲極區域1 0 4端的漂#移距離（n 型漂移區域1 1 2的寬度）设疋爲1 5 # m左右較佳。 據此，在本實施形態一的SOI-LDMOSFET中，即使n 型半導體層3具有1 5 /z m的厚度，也能獲得上述種種的 作用效果。 詳細而言，耐電壓特性與漂移距離之間大槪有（耐壓 )⑺（漂移距離）的關係，若設定漂移距離爲1 5 # m， 則在當作開關高頻訊號的開關之要求大的〜3 0 〇 V的耐 壓等級中，經由實驗確認了最高耐壓可實現3 0 〇 V (圖 5 )。 如以上，關於η型半導體層3的膜厚，在大槪0 · 3 μ m到1 5 // m的範圍可確保比較良好的特性被發明者們 的種種實驗結果確認。因此，即使耐電壓特性較低也可以 ，惟輸出靜電電容的降低對於必要的用途，若設定薄的η 型半導體層3的膜厚較佳，且對於要求高耐電壓特性的用 途，藉由設定厚的η型半導體層3來構成元件也可以。 此外，如此藉由設定厚的η型半導體層3的膜厚，因 經由η型漂移區域1 1 2可有效率地排出熱，故元件的散 熱特性佳。據此，可增大可容許的開電流。 但是，在具有1 5 // m以上的厚度之η型漂移區域中 ，若想形成上述雜質濃度斜率的話，熱擴散雜質的工程時 間變長，而且，在1 5 // m以上的厚度之半導體層’若想 自表面擴散雜質，則隨著擴散距離變大，擴散速度也變慢 。因此，在本發明中設定η型半導體層3爲1 5 A m以下 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -25- -----------裝·.丨^ —訂---------·----- (請先閱讀背面之注意事項再填寫本頁) 564557 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（23) 較佳。 如此一來，如果依照與本實施形態一有關的 SOI-LDMOSFET，η型漂移區域1 1 2的厚度可設定爲1 5 // m左右，據此，可由現實的製造時間來製造，且可提供 具有極高的耐電壓特性（約3 Ο Ο V )，並且可容許的開 電流大的S〇I-LDM〇SFET。 (3 ) 、η型漂移區域1 1 2的厚度爲大約0 · 5 # m時 透過以下所說明的理由，在本發明中爲了保持較小的 輸出靜電電容，η型漂移區域1 1 2的厚度設定爲0 · 5 V m以上較佳。 η型半導體層3的膜厚與輸出靜電電容、開電阻之間 有（輸出靜電電容）X (開電阻）〜（η型半導體層3的 膜厚）的關係，若η型半導體層3的膜厚比0 · 5//m左 右小的話，（輸出靜電電容）X (開電阻）的値減少逐漸 飽和已經由實驗確認（圖6 )。 但是，另一方面如圖6所示，若η型半導體層3的膜 厚比0 · 5 ν m左右小的話，耐電壓特性更加劣化。 即使η型半導體層3的膜厚比〇 · 5 # m左右小，相 較之下，犧牲耐電壓特性也無法降低（輸出靜電電容）x (開電阻）的値。 因此，藉由設定η型半導體層3的膜厚爲0·5 左右以上，確保要求的耐壓後，降低（輸出靜電電容）x C開電阻）來設定較佳。 ----------•:裝 (請先閱讀背面之注意事項再填寫本頁) Γ丨訂--------.•丨鼇癱 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -26- 564557 A7 _____ B7 五、發明說明（24) 因此在本發明中，爲了確保更優良的耐壓，同時使容 許開電流增大，並且有效地降低（輸出靜電電容）X (開 電阻），設定η型半導體層3的膜厚爲0 · 5 // m以上較 佳。 (4 )、設定η型漂移區域1 1 2的厚度爲大約4 // m， 且設定漂移距離爲大約4 // m時的例子 在本發明的SOI-LDMOSFET中，η型半導體層3大槪 設定爲4 的厚度，若設定自ρ型井區域1 〇 5端到 η 1 1型汲極區域1 〇 4端的η型漂移區域1 1 2之距離（ 即漂移距離）爲大約4 // m，則可獲得以下的特性。 如上述耐電壓與漂移距離係指有（耐壓）〇〇(漂移距 離）的關係。 根據此關係，藉由設定漂移距離爲4 // m且設定η型 半導體層3大槪爲4 # m的厚度，經由實驗確認了可實現 1〇Ο V等級的耐電壓（圖5 )。 再者，關於獲得真耐壓更藉由設定厚的η型半導體層 3 ’使元件的散熱變佳，故可更增大容許開電流。 因此，如果依照與本實施形態有關的S〇I - L D Μ〇S F Ε Τ ’藉由設定漂移距離爲4 # m且設定η型半導體層3大槪 爲4 μ m的厚度，可確保當作開關高頻訊號且較高耐電壓 開關元件之要求大的1 0 0V等級的耐電壓，而且可提供 可增大容許開電流的元件。 由以上（1 )〜（4 )所說明的，在本發明中到 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝 if (請先閱讀背面之注意事項再填寫本頁) ^ ·ϋ ϋ 1>|^δ,ν ϋ ϋ ϋ n i^i I ϋ— I ϋ ϋ ϋ 經濟部智慧財產局員工消費合作社印製 ----· -27- 564557 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（25) 1〇0 V等級的耐電壓特性之要求，對於要求輸出靜電電 容以及〇N狀態中的〇N電阻較小的特性之用途，設定n 型半導體層3的膜厚在0 · 5 // m〜4 // m的範圍中符合 要求的話較佳。 而且，在本發明中對於要求1 0 0V〜3 0 0V等級 的耐電壓特性之用途，設定η型半導體層3的膜厚在 4 β m〜1 5 m的範圍中符合要求的話較佳。 (5 )、與耐電壓特性爲2 5〜5 Ο V的本發明有關的元 件 其次，說明以本實施形態一的構成，實現具有當作開 關高頻訊號的開關之需要最大的2 5〜5 Ο V的耐壓之元 件的例子。 本例爲考慮形成於s〇I基板上的η型半導體層3具 有大槪0 · 5 A m〜1 · 5 V m的厚度誤差，以這種厚度 誤差爲前提，構成元件的例子。 具體上，設定自沿著η型半導體層3表面的p型井區 域1 0 5端到η 4 1型汲極區域1 〇 4端的η型漂移區域 1 1 2之距離（即漂移距離）爲1〜2 // m。 如此，若設定漂移距離爲1〜2 // m的話，經由實驗 確認了可實現具有當作開關高頻訊號的開關之要求最大的 25〜5〇V的耐壓（圖5)。 而關於η型半導體層3的膜厚，如（3 )所說明的， 爲了有效地降低（輸出靜電電容）X (開電阻），獲知若 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝i赢 (請先閱讀背面之注意事項再填寫本頁)
FI I I -•I···- .1 ^ 1·— ^^1 ·ϋ i^i ·ϋ ϋ ϋ ·ϋ 1 -28- 經濟部智慧財產局員工消費合作社印製 564557 A7 __ B7 五、發明說明（26) 設定膜厚爲大約0 · 5 // m較佳（圖6 )。 如以上，在所供給的S〇I晶圓中，η型半導體層3 的膜厚因薄膜成長的控制界限，現狀中雖然具有約0 · 5 〜1 · 5 // m左右的誤差，惟如果依照本實施形態的 SOI-LDMOSFET，藉由設定漂移距離爲1〜2 // m，可實現 2 5〜5 Ο V等級的耐壓，且比較可降低（輸出靜電電容 )X (開電阻），並且比較可增大容許開電流。 (實施形態二） 本實施形態二的LDMOSFET如圖8 A所示，在實施形 態一的LD-MOSFET中，取代具有連續變化的雜質濃度之n 型漂移區域1 1 2，除了具備雜質濃度呈階梯（Step )狀 變化的η型漂移區域1 1 2之外，其構成與實施形態一的 LD-MOSFET 相同。 此外，在圖8 Α中與圖1 Α相同的元件附加相同的符： 號來顯示。 詳細說明的話，在本實施形態二的LDMOSFET中，n 型漂移區域2 1 2係由低濃度區域2 1 2 a 、中濃度區_ 2 1 2 b、高濃度區域2 1 2 c所構成，設定雜質濃度在 大致接近η 1 1型汲極區域1 〇 4的區域爲高。 此處，在本實施形態二中，低濃度區域2 1 2 a係f立 於η型半導體層3的表面中閘電極1 0 9的閘極懸突n ^ 域1 1 3正下方來形成，高濃度區域2 1 2 c係接近^ h 型汲極區域1 0 4來形成。 本纸張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐) ~ " *-- (請先閱讀背面之注意事項再填寫本頁) -I ϋ 0«. n n Hi n ϋ I I I ϋ ϋ · 經濟部智慧財產局員工消費合作社印製 564557 A7 _ B7 五、發明說明（2乃 而且，在本實施形態二的LDMOSFET中，η型漂移區 域2 1 2的低濃度區域2 1 2 a的雜質濃度N a設定成 N ( RESURF )以下較佳，高濃度區域2 1 2 c的雜質濃度 N c設定成N ( RESURF)以上較佳。 再者，中濃度區域2 1 2 b的雜質濃度N b設定成與 低濃度區域2 1 2 a的雜質濃度N a或高濃度區域 2 1 2 c的雜質濃度N c相同也可以，惟設定成滿足N a < N b < N c 較佳。 而且再者，在實施形態二的LDMOSFET中，η型漂移 區域2 1 2的低濃度區域2 1 2 a 、中濃度區域2 1 2 b 、高濃度區域2 1 2 c之各雜質濃度分別在各區域內，具 有隨著離開η 1 f型汲極區域1 〇 4而減少的分布也可以， 此外，這種情形在接鄰的區域邊界雜質濃度係不連續地變 化。 在如以上的構成之實施形態二的LDMOSFET中，位於 閘極懸突體區域1 1 3正下方的低濃度區域2 1 2 a因雜 質濃度N a被設定爲低，故在使閘極電壓爲負或零電位的 〇F F狀態下，在低濃度區域2 1 2 a內可有效地擴大空 乏層。據此，因可加大〇F F狀態中的η型漂移區域 2 1 2的空乏層寬度，故可減小源極/汲極間的靜電電容 〇 而且，在閘電極1 0 9被施加開電壓（這種情形爲正 電壓）的狀態下，藉由此閘電極1 0 9的電位，使低濃度 區域2 1 2 a表面儲存載子（電子）。因此，在〇N狀態 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -30- • * Γ ·· -----------^ 一 裝· —訂--------*----·· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 564557 Α7 Β7 五、發明說明（28) 中，設定此低濃度區域2 1 2 a的雜質濃度爲低也無妨’ 可提高Ο N狀態中的載子濃度。 而且，在高濃度區域2 1 2 c中，因設定雜質濃度 N c爲比較高，故高濃度區域中的載子濃度當然變高’可 降低開電阻。 如以上所說明的，在本實施形態二的LDMOSFET中， 因η型漂移區域2 1 2與實施形態一的漂移區域1 1 2進 行相同的作用，故實施形態二的LD-MOSFET具有與實施形 態一的LDMOSFET相同的效果。 (實施形態二的LDMOSFET之製造方法） 其次，參照圖9 A〜圖9 J說明本實施形態二的 LDMOSFET之製造方法。 首先，在S〇I基板表面形成氧化膜，藉由形成圖案 (Patterning)以形成氧化膜1 1 1 5 (圖9 A )。 其次，以光阻罩幕1 1 1 6遮蔽欲形成η + +型汲極區 域1 0 4以及η型漂移區域2 1 2的區域以外，進行用以 形成低濃度區域2 1 2 a的劑量（Dose )少的η型的雜質 導入後（圖9 Β )，藉由熱處理使其熱擴散成規定的擴散 長度。 其次，更形成覆蓋到形成低濃度區域2 1 2 a的區域 之光阻1 1 1 7 ，進行用以形成中濃度區域2 1 2 b的劑 量稍微高的η型的雜質導入後（圖9 C)，藉由熱處理使 其熱擴散成規定的擴散長度。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝· —訂-------------#· (請先閱讀背面之注意事項再填寫本頁) -31 - 564557 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（29) 其次，形成覆蓋到形成中濃度區域2 1 2 b的區域之 光阻1 1 1 8 ，進行用以形成高濃度區域2 1 2 c的劑量 闻的η型的雜質導入後（圖9 D )，藉由熱處理使其熱擴 散成規定的擴散長度。 如此一來，藉由分成三階段反覆進行劑量不同的η型 雜質導入以及熱擴散，形成雜質濃度在各區域間呈階梯狀 變化的η型漂移區域2 1 2。 其次，如圖9 Ε所示，使用氧化膜罩幕1 1 1 5與光 阻罩幕1 1 1 9進行用以形成ρ型井區域1 〇 5的雜質導 入，藉由熱處理形成好像到達介電層2的Ρ型井區域 10 5。
其次，形成用以形成η + +型源極區域1 0 6以及η + + 型汲極區域1 0 4的光阻罩幕1 1 2 0，以該光阻罩幕 1120以及氧化矽膜1115爲罩幕，藉由導入η型雜 質，形成η型雜質植入區域1 〇 4 a 、1 0 6 a (圖9 F )° 其次，在除去光阻罩幕1 1 2 0後，形成用以形成 P 1 1型基底接觸窗區域的光阻罩幕1 1 2 1 ，藉由導入P 型雜質，形成P型雜質植入區域1 0 7 a (圖9 G )。 在除去光阻罩幕1 1 2 1後，藉由熱處理使η型雜質 植入區域1 0 6 a ' 1 〇 4 a以及ρ型雜質植入區域 1〇7 a的各雜質擴散，分別形成η ρ型汲極區域1 〇 4 、η 1 1型源極區域1 〇 6以及ρ 4 f型基底接觸窗區域 10 7° 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -裝——訂·--------—#· (請先閱讀背面之注意事項再填寫本頁) -32- 564557 A7 ___B7 五、發明說明（3〇) 然後，形成閘極氧化膜用的氧化矽膜1 〇 8 (圖9 Η )c 其次，在氧化矽膜1 0 8上形成閘電極1 〇 9 ，然後 形成中間層1 1 2 2 ，利用蝕刻除去應形成接觸窗區域的 中間層1 1 2 2 (圖9 I )。 然後，形成汲極電極1 1 0與源極電極1 1 1 ，藉由 形成保護膜1 1 2 3，可製造實施形態二的LDMOSFET。 如果依照本實施形態二的LDMOSFET1100的製造方法 ，使η型半導體層3的膜厚變薄，且在漂移長度較長的情 形中，可以較短的擴散時間形成η型漂移區域2 1 2的濃 度分布。 ----------i^vi · I ^ (請先閱讀背面之注意事項再填寫本頁) -n H-· i^i at— I— I —ϋ I i^i I i·^— i^i · 經濟部智慧財產局員工消費合作社印製 -33- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐）

Claims (1)

  1. 564557 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍一 第891 27571號專利申請案 中文申請專利範圍修正本 民國91年5月修正 1·一種半導體裝置，具備形成於半導體基板上的半 導體層，該半導體層具備： 第一導電型汲極區域，形成於該半導體層的一部分； 第二導電型井區域，在該半導體層的一部分自該汲極 區域分離而形成； 第一導電型源極區域，形成於該井區域； 第一導電型漂移區域，在該井區域的一端與該汲極區 域之間，分別接近該井區域與該汲極區域而形成，且設定 其雜質濃度使其在平行於該半導體層表面的橫方向以及在 該半導體層表面的垂直縱方向，分別隨著離開該汲極區域 而單調降低； 閘極氧化膜，形成於位於該漂移區域與該源極區域之 間的并區域上；以及 閘電極，形成於該閘極氧化膜上。 2 ·如申請專利範圍第1項所述之半導體裝置，其中 該半導體層係中介介電層，形成於該半導體基板上。 3 ·如申請專利範圍第1項所述之半導體裝置，其中 在該漂移區域中，橫方向的雜質濃度隨著以自該汲極區域 的橫方向距離X爲變數的高斯分布而變化，縱方向的雜質 濃度隨著以自該汲極區域的縱方向距離y爲變數的高斯分 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） ------^-- (請先閱讀背面之注意事項再填寫本頁) 、1T 564557 A8 B8 C8 D8 六、申請專利範圍 布而變化。 4 ·如申請專利範圍第1項所述之半導體裝置，其中 該聞電極係用以覆蓋該漂移區域的一*部分延伸在該漂移區 域上來形成，設定位於該閘電極正下方的漂移區域之雜質 濃度比滿足RESURF條件的雜質濃度N ( RESURF )低。 5 ·如申請專利範圍第1項所述之半導體裝置，其中 在該漂移區域中，設定位於該汲極區域附近部分的雜質濃 度比滿足RESURF條件的雜質濃度N ( RESURF )高。 6 ·如申請專利範圍第1項所述之半導體裝置，其中 該半導體層的膜厚t設定成滿足〇 · 3 # m ^ t S 1 5 // m 〇 7 ·如申請專利範圍第1項所述之半導體裝置，其中 該半導體層的膜厚t設定成滿足〇 · 〇 8 ·如申請專利範圍第1項所述之半導體裝置，其中 該半導體層的膜厚t設定成滿足0 · · 5 β m ° 9 ♦如申請專利範圍第1項所述之半導體裝置，其中 從該漂移區域的該汲極區域端到該井區域端的距離設定爲 1 5 // m以下。 1 〇 · —種半導體裝置的製造方法，其特徵包含： 在形成於半導體基板上的半導體層中，互相分離的第 一導電型汲極區域與第一導電型源極區域係分離而形成， 在該汲極區域與源極區域之間接近該汲極區域形成漂移區 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^-- (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 -2- 564557 A8 B8 C8 D8 六、申請專利範圍 域，接近該源極區域形成通道區域，其中應形成該汲極區 域的區域摻雜第一導電型雜質，使該摻雜的雜質熱擴散到 該漂移區域。 ^1TI ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -3-
TW089127571A 1999-12-22 2000-12-21 Semiconductor device and process for producing the same TW564557B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36491999 1999-12-22

Publications (1)

Publication Number Publication Date
TW564557B true TW564557B (en) 2003-12-01

Family

ID=18482988

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089127571A TW564557B (en) 1999-12-22 2000-12-21 Semiconductor device and process for producing the same

Country Status (7)

Country Link
US (1) US6448620B2 (zh)
EP (1) EP1111687B1 (zh)
JP (1) JP4106869B2 (zh)
KR (1) KR100412338B1 (zh)
CN (1) CN1220270C (zh)
SG (1) SG105478A1 (zh)
TW (1) TW564557B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137704A (zh) * 2011-11-30 2013-06-05 英飞凌科技奥地利有限公司 包括具有漂移区和漂控区的半导体器件的半导体器件布置
TWI506781B (zh) * 2009-11-17 2015-11-01 Magnachip Semiconductor Ltd 半導體裝置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US20030107050A1 (en) * 2001-12-10 2003-06-12 Koninklijke Philips Electronics N.V. High frequency high voltage silicon-on-insulator device with mask variable inversion channel and method for forming the same
JP3634830B2 (ja) 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
CN100388442C (zh) * 2003-05-23 2008-05-14 上海宏力半导体制造有限公司 可改善组件特性的高压组件的制造方法
GB0418573D0 (en) * 2004-08-20 2004-09-22 Koninkl Philips Electronics Nv Semiconductor devices and the manufacture thereof
JP2006202948A (ja) * 2005-01-20 2006-08-03 Toshiba Corp 半導体素子
JP4857590B2 (ja) * 2005-04-19 2012-01-18 サンケン電気株式会社 半導体素子
KR101201496B1 (ko) * 2005-12-23 2012-11-14 매그나칩 반도체 유한회사 수평 확산형 모스 트랜지스터 및 그 제조방법
JP5479671B2 (ja) 2007-09-10 2014-04-23 ローム株式会社 半導体装置
USRE45449E1 (en) * 2007-12-27 2015-04-07 Infineon Technologies Ag Power semiconductor having a lightly doped drift and buffer layer
CN101751595B (zh) * 2008-12-04 2011-12-07 北京中电华大电子设计有限责任公司 一种提高io速度的电路
WO2012049872A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 半導体装置およびその製造方法
TWI467766B (zh) * 2012-08-31 2015-01-01 Nuvoton Technology Corp 金氧半場效電晶體及其製造方法
US9202910B2 (en) * 2013-04-30 2015-12-01 Infineon Technologies Austria Ag Lateral power semiconductor device and method for manufacturing a lateral power semiconductor device
JP6327747B2 (ja) * 2014-04-23 2018-05-23 株式会社 日立パワーデバイス 半導体装置
KR102286014B1 (ko) 2015-11-23 2021-08-06 에스케이하이닉스 시스템아이씨 주식회사 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자
CN107768424B (zh) * 2017-09-11 2021-06-18 西安电子科技大学 一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管
CN107808902B (zh) * 2017-09-11 2021-06-18 西安电子科技大学 一种具有多环电场调制衬底的宽带隙半导体横向双扩散晶体管
CN107681004B (zh) * 2017-09-11 2021-08-20 西安电子科技大学 一种具有多环电场调制衬底的元素半导体横向双扩散晶体管
CN110690267B (zh) * 2018-07-06 2023-03-24 立锜科技股份有限公司 高压元件及其制造方法
CN111524962B (zh) * 2020-04-29 2022-02-08 电子科技大学 降低高压互连影响的器件结构及制造方法
CN111524964B (zh) * 2020-04-29 2021-09-24 电子科技大学 降低高压互连影响的横向器件及制备方法
CN111524965B (zh) * 2020-04-29 2021-09-24 电子科技大学 降低高压互连影响的横向器件及制备方法
CN111524963B (zh) * 2020-04-29 2021-09-24 电子科技大学 降低高压互连影响的器件结构及制造方法
CN111524966B (zh) * 2020-04-29 2021-08-03 电子科技大学 一种降低高压互连影响的横向高压器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69209678T2 (de) 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
US5246870A (en) 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US5371394A (en) * 1993-11-15 1994-12-06 Motorola, Inc. Double implanted laterally diffused MOS device and method thereof
JPH08181321A (ja) * 1994-12-26 1996-07-12 Matsushita Electric Works Ltd Ｓｏｉ基板及びその製造方法
TW360982B (en) * 1996-01-26 1999-06-11 Matsushita Electric Works Ltd Thin film transistor of silicon-on-insulator type
SE513283C2 (sv) * 1996-07-26 2000-08-14 Ericsson Telefon Ab L M MOS-transistorstruktur med utsträckt driftregion
KR100225411B1 (ko) * 1997-03-24 1999-10-15 김덕중 LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법
KR100244282B1 (ko) * 1997-08-25 2000-02-01 김영환 고전압 트랜지스터의 구조 및 제조 방법
JP3315356B2 (ja) * 1997-10-15 2002-08-19 株式会社東芝 高耐圧半導体装置
JPH11204786A (ja) * 1998-01-14 1999-07-30 Mitsubishi Electric Corp 高耐圧絶縁ゲート型電界効果トランジスタを有する半導体装置およびその製造方法
JP2000332247A (ja) * 1999-03-15 2000-11-30 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI506781B (zh) * 2009-11-17 2015-11-01 Magnachip Semiconductor Ltd 半導體裝置
CN103137704A (zh) * 2011-11-30 2013-06-05 英飞凌科技奥地利有限公司 包括具有漂移区和漂控区的半导体器件的半导体器件布置

Also Published As

Publication number Publication date
KR20010062630A (ko) 2001-07-07
US20010013624A1 (en) 2001-08-16
CN1220270C (zh) 2005-09-21
EP1111687A2 (en) 2001-06-27
JP4106869B2 (ja) 2008-06-25
EP1111687B1 (en) 2011-06-22
CN1301044A (zh) 2001-06-27
EP1111687A3 (en) 2005-07-06
US6448620B2 (en) 2002-09-10
KR100412338B1 (ko) 2003-12-31
JP2001244472A (ja) 2001-09-07
SG105478A1 (en) 2004-08-27

Similar Documents

Publication Publication Date Title
TW564557B (en) Semiconductor device and process for producing the same
TWI234283B (en) Novel field effect transistor and method of fabrication
US7456464B2 (en) Semiconductor device including insulated gate type transistor and insulated gate type variable capacitance, and method of manufacturing the same
US7598128B2 (en) Thin silicon-on-insulator double-diffused metal oxide semiconductor transistor
TWI374474B (en) High voltage lateral fet structure with improved on resistance performance
US7339238B2 (en) Semiconductor device including a capacitance
CN104518010B (zh) 集成电路和制造集成电路的方法
JP2016054320A (ja) トリゲート・デバイス及び製造方法
US7589377B2 (en) Gate structure with low resistance for high power semiconductor devices
JP5502204B2 (ja) 誘電体チャネル空乏層を有するトランジスタ及び関連する製造方法
US4287526A (en) Insulated gate field effect transistor
US3863330A (en) Self-aligned double-diffused MOS devices
JP2006324517A (ja) 半導体装置及びその製造方法
CN112928019A (zh) 用于半导体器件的漂移区的制造方法
TWI287856B (en) Method of manufacturing a semiconductor device and semiconductor device obtainable with such a method
TWI298541B (en) Insulated gate thin film transistor and control system therefor
CN110120423B (zh) 一种ldmos器件及其制备方法
US12033851B1 (en) Left-ISD-LTSEE {low electrostatic field transistor (LEFT) using implanted S/D and selective low temperature epitaxial extension (ISD-LTSEE)}
JPH036863A (ja) 半導体装置
US20090057758A1 (en) Thin silicon-on-insulator high voltage transistor with body ground
TW201021132A (en) Semiconductor structure and fabrication method thereof
CN110444582B (zh) 高压半导体装置及其形成方法
US20230091260A1 (en) LOW RESISTIVE SOURCE/BACKGATE finFET
CN108807523B (zh) 一种p型隧穿场效应晶体管及其制作方法
JPS6146990B2 (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent