SE513283C2 - MOS-transistorstruktur med utsträckt driftregion - Google Patents
MOS-transistorstruktur med utsträckt driftregionInfo
- Publication number
- SE513283C2 SE513283C2 SE9602881A SE9602881A SE513283C2 SE 513283 C2 SE513283 C2 SE 513283C2 SE 9602881 A SE9602881 A SE 9602881A SE 9602881 A SE9602881 A SE 9602881A SE 513283 C2 SE513283 C2 SE 513283C2
- Authority
- SE
- Sweden
- Prior art keywords
- doped
- layer
- region
- doped region
- extended
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims 1
- 239000010980 sapphire Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000010276 construction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
513 287» 2 29, No. 6, pp 647-656, 1986, samt A. Söderbärg et al., "Integra- tion of a Novel High-Voltage Giga-Hertz DMOS Transistor into a Standard CMOS Process", Prcc. IEEE-IEDM-95, pp 975-978, 1995. I enlighet med detta kan en högre dopningsnivà användas i den utsträckta driftregionen utan att introducera lavingenombrott.
Men dessa och liknande lösningar har för àtskilliga omkopplings- tillämpningar fortfarande en icke accepterbar hög till-resistans.
I ett svenskt patent nr. 89037618 "Mutual channel transistor" till P. Svedberg, 1992, liksom ett dokument av S. Tiensuu et al.," MUCH Transistor - A MOS Like Switch For Smart Power", Proc. 24th European Solid State Device Res. Conf. (ESSDERC 94), p 225, 1994 beskrivs en anordning med en läng kanal. Gate-materialet i denna anordning är ersatt av ett andra kiselskikt med en komp- lementär kanalregion som visat i Fig. 2, vilken demonstrerar en genomskärning av en transistor med ömsesidig kanal. Strukturen i enlighet med fig. 2 är som följer: På ett isolerat substrat 1 skapas en första fälteffekttransistor med en rf-dopad source- elektrod 2, en p-dopad kanal 3 och enzï-dopad drain-elektrod 4.
Ovanpå denna första NMOS FEï'påförs ett isolerande kiseloxidskikt 5. Vidare skapas på detta skikt 5 en andra fälteffekttransistor med en p*-dopad source-elektrod 11, en n-dopad kanal 12 och en If-dopad drain-elektrod 13. Alltså utgör denna andra fälteffek- ttransistor en PMOS FET. Som ses i fig. 2 är den undre NMOS- transistorns kanal nägot längre än den övre PMOS-transistorns längd. Kanalernas bredd är' på lämpligt sätt anpassade till anordningens önskade strömhanteringsförmåga. De två làgdopade regionerna i de övre och undre strukturskikten utarmar varandra om det finns en balans mellan dopningsämnena. Kanalparen måste vara tillräckligt långa för att hantera det elektriska fältet mellan source-elektroden och drain-elektroden i från-läge.
Genom ömsesidig överhörning mellan de tvà kanalregionerna kan anordningen fungera både som en konventionell MOS-anordning i till-läge och effektivt fördela högspänningen i från-läge, utan användning av någon utsträckt driftregion. Anordningens till- resistans ökas då inte längre av en làgdopad driftregion. Vidare 513 283 3 kan fältet mellan soure-elektrod och drain-elektrod vara mycket väl fördelad om en korrekt dopningsbalans mellan de två kanal- regionerna används. Sammanfattningsvis, genon1användande av denna ömsesidiga transistorteknik kan på en mindre skivyta konstrueras en komponent med mycket låg till-resistans och hög genombrotts- spänning. Nackdelen med en sådan komponentkonstruktion.är att den kan inte realiseras med en kort kanal, vilket begränsar hög- frekvensegenskaperna. Vidare krävs två separata gate-styrningar för komponenten, en för lägspänningssidan och en för högspän- ningssidan, vilket gör omkopplingsstyrningen mera komplex.
En annan vanlig teknik för att reducera till-resistansen är att modulera driftregionerna med minoritetsbärare, som i olika IGBT- lösningar (Insulated. Gate Bipolar Transistor), se även ]D.R.
Disney, "Physics and Technology of lateral power devices in Silicon-On-Insulator Substrates", No. ICL 93-020, Integrated Circuits Laboratory, Stanford University, Juni 1993. Emellertid både inducerar dennarwodulationsteknik en icke-linjär till-resis- tans samt har dåliga frekvensegenskaper.
Sammanfattningsvis finns det fortfarande ett behov av förbätt- ringar av MOS-transistorkonstruktionerna när transistorn skall användas för högfrekvensapplikationer som tar hänsyn till hög spänning och låg till-resistans.
Kort beskrivning av uppfinningen Den föreliggande uppfinningen tillhandahåller en lateral MOS- transistor, speciellt för högfrekvensanvändning, i vilken gate- strömmen styrs och en normal styrspänning för kanalen kan an- vändas tack vare användningen av en utsträckt driftregion, som modulerar resistansen i. driftregionen genmn det extra halv- ledarskiktet eller den utsträckta gate-elektroden ovanpå drift- regionen. Detta gör det möjligt att konstruera en MOS-transistor med en kort kanallängd och en utsträckt driftregion med låg dopningskoncentration, men fortfarande bibehålla mycket låg till- resistans tillsammans med hög genombrottsspänning. Transistorn i enlighet med uppfinningen kan antingen vara en DMOS-anordning 513 283 av n-typ eller p-typ.
Uppfinningens omfattning fastställs genom de oberoende patent- kraven 1 och 10, medan olika utföringsformer av den föreliggande uppfinningen fastställs av de beroende patentkraven 2 - 9 och ll- 19.
Kort beskrivninq av ritninqarna Uppfinningen tillsammans med.ytterligare ändamål och fördelar med denna kan bäst förstås genon\hänvisning till följande beskrivning läst tillsammans med de medföljande ritningarna i vilka; Fig.
Fig.
Fig.
Fig.
Fig.
Fig. demonstrerar en genomskärning av en DMOS enligt tekni- kens ståndpunkt med en utsträckt driftregion, konstrue- rad med RESURF-teknik, visar en genomskärning av en transistor med ömsesidig kanal enligt teknikens ståndpunkt, visar en genomskärning av en transistorkonstruktion i bulk-kisel i enlighet med en första utföringsform av den föreliggande uppfinnigen, visar en genomskärning av en transistorkonstruktion och tillämpande av SOI-teknik i enlighet med en andra utföringsform av den föreliggande uppfinningen, visar en genomskärning av en transistorkonstruktion i bulk-kisel i enlighet med en tredje utföringsform av den föreliggande uppfinningen, samt visar en genomskärning av transistorkonstruktion i enlighet med en fjärde utföringsform av den föreliggan- de uppfinningen. 513 283 5 Detalíerad beskrivninq av belvsande utförinqsformer Fig. 3 visar en genomskärning av en utföringsform av den före- liggande uppfinningen. På ett p'-dopat substrat 20 skapas ett n'- dopat skikt 21 vilket verkar som en kanal. I skiktet 21 skapas en p-dopad kropp 22 och en n*-dopad drain-elektrod 23. I den p- dopade kroppen skapas sedan en n*-dopad source-elektrod 24 liksom ett ytterligare pfldopat område 25. Omràdena 24 och 25 i source- området liksom området 23 för drain-elektroden är på standardsätt försedda med kontakter (inte visade) för anslutning av anord- ningen i en elektronisk koppling. Vid den övre delen av skiktet 21 som verkar som kanal läggs till ett tunt isolatorskikt 26, t. ex. kiseloxid, som kommer att verka som en gate-isolator. Ovanpå denna skapade struktur som utgör en driftregion anordnas ett ytterligare skikt av kisel eller polykisel, vilket bildar det utsträckta gate-skiktet 30. Det utsträckta gate-skiktet har en liknande struktur men med den motsatta dopningen mot den be- skrivna driftregionen och innehåller en p'-kanal 31, en nfldrain- elektrod 32 och en pflsource-elektrod 33 med ett ytterligare n*- dopat område 34. Omràdena 31, 32, 33, 34 och 25 kommer vidare i normalt fall att förses med de nödvändiga kontakterna (inte visade) för anslutningen av anordningen i en elektronisk koppling.
Kanal- och gate-området kan konstrueras och tillverkas med användning av standard CMOS-teknik. Driftregionen kan moduleras genom skiktet av kisel eller polykisel med den motsatta dopnings- typen. Samma skikt som gate-materialet kan även användas. För att lateralt fördela den höga spänningen jämnt, måste högspännings- sidan av det översta skiktet anslutas till drain-elektroden. För att undvika en hög gate-läckström i det översta skiktet när transistorn är till (när gate-spänningen är högre än drain- spänningen) kan anslutningen mellan det översta skiktet och drain-kontakten åstadkommas genom integration av en diod 40 som visat i fig. 3.
I till-läge är gate-spänningen hög jämfört med spänningen på source-elektroden och drain-elektroden. Kanalresistansen 513 283 6 moduleras pà samma sätt som i en vanlig MOS-anordning. På grund av den högre potentialen vid skiktet ovanför den utsträckta regionen kommer majoritetsbärare att ackumuleras nära kiselytan.
Denna ackumulation av majoritetsbärare minskar drastiskt resistansen i driftregionen. Pà grund av att resistansmodulatio- nen är av majoritetsbärartyp, kommer det inte att finnas några högfrekvens eller icke-linjäritetsproblenn som skulle vara fallet för IGBT. Gate-läckströmmen reduceras av den omvänt förspända dioden på drain-sidan.
I från-läge är kanalregionen frän pà samma sätt som den är vid en vanlig NOS-anordning. Potentialen i skiktet över den ut- sträckta driftregionen kommer alltid att vara lika med eller mindre än potentialen i kislet under. Därför kan den utsträckta driftregionen vertikalt utarmas pä ett liknande sätt som i den väl kända RESURF-tekniken (se J.A. Appels et al.). Det elektriska fältet kommer då att vara jämnt fördelat lateralt i den ut~ sträckta.driftregioneniILäckströmi.det översta skiktet reduceras av' det faktum att detta kisel också kommer att utarmas av driftregionen under. Den illustrerade utföringsformen visar en DMOS-anordning av n-typ, men en motsvarande DMOS-anordning av p- typ kommer pà nwtsvarande sätt vara möjlig genom att ändra dopningspolariteterna, såsom illustreras i fig. 5. I de demon- strerade utföringsformerna har inte passiviseringsskikt, såsom oxid- och nitridskikt väl kända för fackmannen, inbegripits för att i viss utsträckning förenkla ritningarna som tjänar för att förklara den föreliggande uppfinningen.
En sådan anordning i enlighet med den föreliggande uppfinningen kan realiseras både i bulk- och SOI-material, som indikerats genom fig. 3 och 4 för en DMOS anordning av n-typ. På samma sätt kan DMOS av p-typ illustrerad i fig. 5 ges ett nmtsvarande utseende motsvarande SOI-DMOS av n-typ i fig. 4. I detta fall moduleras kanalresistansen på samma sätt som i en vanlig PMOS- anordning, dvs. genom minoritetsbàrare. I en annan utföringsform kan anordningen av bulk-typ och SOI-typ produceras genom päförande av ett isolationsskikt, t.ex., en kiseldioxid mellan 513 283 7 bulken 20 och det nf-dopade skiktet 21 i fig. 3 och motsvarande för DMOS av p-typ i fig. 5. Ännu en ytterligare utföringsform av den föreliggande uppfinnigen liknande fig. 3 demonstreras i fig. 6. Gate-elektrodens struktur är olika i det att nf-delen av gate- elektroden är separerad från det utsträckta gate-skiktet och samtidigt görs isolationen tjockare under det utsträckta skiktet jämfört med strukturen enligt fig. 3.
För tillverkningen.av anordningen.i enlighet med den föreliggande uppfinningen kan ett standard MOS~ eller DMOS-processflöde användas, där det andra halvledarskiktet över driftregionen kan integreras med gate-polykiselskiktet eller med ett andra poly- kiselskikt. Detta skikt kan även adderas genom skivbondning eller deponering av ett annat halvledarmaterial. Kanalregionen, t.ex. regionen 22, kan definieras genom dopningsämnen adderade till substratet innan gate-materialet deponeras eller kan den även definieras genom en lateral diffusion av dopningsämnena från kanten av gate-skiktet.
Det kommer att inses av fackmannen att olika modifikationer och förändringar kan göras vid anordningen enligt konceptet enligt den föreliggande uppfinningen utan att avvika frán dess an- demening och omfattning, som definieras av de bifogade patent- kraven.
Claims (9)
1. Anordning som bildar en MOS-transistorstruktur för hög- spänning innefattande substrat i(20, 50) med ett nf-dopat halvledarskikt (21) son1har ett första n*-dopat drain-elektrodom- råde (23) och en p-dopad kropp (22) som innehåller ett andra n*- dopat område (24) och ett första p*-dopat område (25) som bildar ett source-elektrodområde, varvid den nf-dopade delen utgör en driftkanal mellan drain-elektrodområdet och source-elektrodom- rådet, i vilken anordning finns ovanpå driftkanalen ett isoleran- de gate-oxidskikt (26) som ovanpå har ett halvledarskikt vilket tillsammans med det isolerande gate-oxidskiktet bildar ett utsträckt gate-skikt, varvid en diod (40) är ansluten mellan drain-elektrodomrädet och ett tredje n*-dopat område (32) i det utsträckta gate-skiktet.
2. Anordning enligt krav 1, i vilken det utsträckta gate- skiktet vidare innefattar ett p'-dopat område (31), ett andra p*- dopat område (33) och ett fjärde nf-dopat område (34) som bildar en MOS-struktur ovanpå den isolerande gate-oxiden.
3. Anordning enligt krav 1, i vilken substratet (20) är en p'- dopad halvledare.
4. Anordning enligt krav 1, i vilken substratet (50) är en isolator bildad av safir eller liknande.
5. Anordning enligt krav 1, i vilken ett kisledioxidskikt, som bildar ett begravt SOI-skikt, separerar det. n'-dopade halv- ledarskiktet (21) från ett underliggande substrat.
6. Anordning enligt krav 1, i vilken dioden (40) är en lämplig yttre halvledardiod ansluten mellan det första nf-dopade området (23) i det rf-dopade halvledarskiktet och det tredje rf-dopade området (32) i det utsträckta gate-skiktet. 513 283 9
7. _Anordning enligt krav 1, i vilken dioden (40) är en halv- ledardiod integrerad mellan det första nf-dopade området (23) i det n'-dopade halvledarskiktet och det utsträckta gate-skiktet, varvid det tredje nf-dopade omrâdet (32) kan utgöra del av den integrerade dioden.
8. Anordning enligt krav ln i vilken det andra rf-dopade omrâdet (24) och det första p*-dopade området (25) som bildar source-elektrodområdet är försedda med separata kontaktdynor.
9. Anordning enligt krav ln i vilken det andra gf-dopade området (33) och det fjärde n*-dopade området (34) som bildar ett source-elektrodomràde för det utsträckta.gate-skiktet är försedda med separata kontaktdynor.
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9602881A SE513283C2 (sv) | 1996-07-26 | 1996-07-26 | MOS-transistorstruktur med utsträckt driftregion |
CA002261753A CA2261753A1 (en) | 1996-07-26 | 1997-07-04 | Semiconductor component for high voltage |
CNB971981892A CN1134846C (zh) | 1996-07-26 | 1997-07-04 | 高压半导体元件 |
AU37118/97A AU3711897A (en) | 1996-07-26 | 1997-07-04 | Semiconductor component for high voltage |
PCT/SE1997/001223 WO1998005076A2 (en) | 1996-07-26 | 1997-07-04 | Semiconductor component for high voltage |
DE69736529T DE69736529T2 (de) | 1996-07-26 | 1997-07-04 | Halbleiteranordnung für hochspannung |
JP10508732A JP2001502846A (ja) | 1996-07-26 | 1997-07-04 | 高電圧用の半導体素子 |
EP97933941A EP0958613B1 (en) | 1996-07-26 | 1997-07-04 | Semiconductor component for high voltage |
TW086110091A TW335513B (en) | 1996-07-26 | 1997-07-16 | Semiconductor component for high voltage |
US08/900,829 US5844272A (en) | 1996-07-26 | 1997-07-25 | Semiconductor component for high voltage |
KR1019997000637A KR100311589B1 (ko) | 1996-07-26 | 1999-01-26 | 고 전압용 반도체 부품 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9602881A SE513283C2 (sv) | 1996-07-26 | 1996-07-26 | MOS-transistorstruktur med utsträckt driftregion |
Publications (3)
Publication Number | Publication Date |
---|---|
SE9602881D0 SE9602881D0 (sv) | 1996-07-26 |
SE9602881L SE9602881L (sv) | 1998-01-27 |
SE513283C2 true SE513283C2 (sv) | 2000-08-14 |
Family
ID=20403485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9602881A SE513283C2 (sv) | 1996-07-26 | 1996-07-26 | MOS-transistorstruktur med utsträckt driftregion |
Country Status (11)
Country | Link |
---|---|
US (1) | US5844272A (sv) |
EP (1) | EP0958613B1 (sv) |
JP (1) | JP2001502846A (sv) |
KR (1) | KR100311589B1 (sv) |
CN (1) | CN1134846C (sv) |
AU (1) | AU3711897A (sv) |
CA (1) | CA2261753A1 (sv) |
DE (1) | DE69736529T2 (sv) |
SE (1) | SE513283C2 (sv) |
TW (1) | TW335513B (sv) |
WO (1) | WO1998005076A2 (sv) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19612950C1 (de) * | 1996-04-01 | 1997-07-31 | Siemens Ag | Schaltungsstruktur mit mindestens einem MOS-Transistor und Verfahren zu deren Herstellung |
US5804496A (en) * | 1997-01-08 | 1998-09-08 | Advanced Micro Devices | Semiconductor device having reduced overlap capacitance and method of manufacture thereof |
JP3443355B2 (ja) * | 1999-03-12 | 2003-09-02 | 三洋電機株式会社 | 半導体装置の製造方法 |
SE9901575L (sv) | 1999-05-03 | 2000-11-04 | Eklund Klas Haakan | Halvledarelement |
US6784059B1 (en) * | 1999-10-29 | 2004-08-31 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing thereof |
JP3608456B2 (ja) * | 1999-12-08 | 2005-01-12 | セイコーエプソン株式会社 | Soi構造のmis電界効果トランジスタの製造方法 |
TW564557B (en) * | 1999-12-22 | 2003-12-01 | Matsushita Electric Works Ltd | Semiconductor device and process for producing the same |
TW446192U (en) * | 2000-05-04 | 2001-07-11 | United Microelectronics Corp | Electrostatic discharge protection circuit |
JP2002217407A (ja) * | 2001-01-16 | 2002-08-02 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
SE526207C2 (sv) * | 2003-07-18 | 2005-07-26 | Infineon Technologies Ag | Ldmos-transistoranordning, integrerad krets och framställningsmetod därav |
US20050072975A1 (en) * | 2003-10-02 | 2005-04-07 | Shiao-Shien Chen | Partially depleted soi mosfet device |
CN100376020C (zh) * | 2003-12-29 | 2008-03-19 | 中芯国际集成电路制造(上海)有限公司 | 一种制作具有延伸闸极晶体管的方法 |
JP2006140211A (ja) * | 2004-11-10 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置およびその製造方法 |
DE102006009942B4 (de) * | 2006-03-03 | 2012-02-09 | Infineon Technologies Austria Ag | Laterales Halbleiterbauelement mit niedrigem Einschaltwiderstand |
EP1908119B1 (de) | 2005-07-27 | 2012-04-18 | Infineon Technologies Austria AG | Halbleiterbauelement mit einer driftzone und einer driftsteuerzone |
US8110868B2 (en) * | 2005-07-27 | 2012-02-07 | Infineon Technologies Austria Ag | Power semiconductor component with a low on-state resistance |
US8461648B2 (en) * | 2005-07-27 | 2013-06-11 | Infineon Technologies Austria Ag | Semiconductor component with a drift region and a drift control region |
DE102005045910B4 (de) * | 2005-09-26 | 2010-11-11 | Infineon Technologies Austria Ag | Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand |
US8476709B2 (en) * | 2006-08-24 | 2013-07-02 | Infineon Technologies Ag | ESD protection device and method |
JP5627165B2 (ja) * | 2007-04-27 | 2014-11-19 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置及び半導体装置の製造方法 |
US7880224B2 (en) * | 2008-01-25 | 2011-02-01 | Infineon Technologies Austria Ag | Semiconductor component having discontinuous drift zone control dielectric arranged between drift zone and drift control zone and a method of making the same |
JP5206028B2 (ja) * | 2008-03-03 | 2013-06-12 | 株式会社デンソー | 半導体装置 |
WO2009133485A1 (en) * | 2008-04-30 | 2009-11-05 | Nxp B.V. | A field effect transistor and a method of manufacturing the same |
US20100127331A1 (en) * | 2008-11-26 | 2010-05-27 | Albert Ratnakumar | Asymmetric metal-oxide-semiconductor transistors |
US8735983B2 (en) | 2008-11-26 | 2014-05-27 | Altera Corporation | Integrated circuit transistors with multipart gate conductors |
US20100237439A1 (en) * | 2009-03-18 | 2010-09-23 | Ming-Cheng Lee | High-voltage metal-dielectric-semiconductor device and method of the same |
US8097880B2 (en) * | 2009-04-09 | 2012-01-17 | Infineon Technologies Austria Ag | Semiconductor component including a lateral transistor component |
JP5703829B2 (ja) * | 2011-02-24 | 2015-04-22 | サンケン電気株式会社 | 半導体装置 |
US9070784B2 (en) | 2011-07-22 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate structure of a CMOS semiconductor device and method of forming the same |
JP5537683B2 (ja) * | 2013-01-21 | 2014-07-02 | 株式会社東芝 | 半導体装置 |
US9236449B2 (en) * | 2013-07-11 | 2016-01-12 | Globalfoundries Inc. | High voltage laterally diffused metal oxide semiconductor |
JP6004109B2 (ja) * | 2013-07-19 | 2016-10-05 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
JP6318786B2 (ja) * | 2014-04-04 | 2018-05-09 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
TWI550883B (zh) * | 2014-07-07 | 2016-09-21 | 漢磊科技股份有限公司 | 橫向雙擴散金氧半導體元件及減少表面電場的結構 |
CN104183646A (zh) * | 2014-08-29 | 2014-12-03 | 电子科技大学 | 一种具有延伸栅结构的soi ldmos器件 |
TWI548029B (zh) | 2014-10-27 | 2016-09-01 | 漢磊科技股份有限公司 | 半導體元件及其操作方法以及抑制漏電的結構 |
CN105047702B (zh) * | 2015-07-13 | 2018-08-24 | 电子科技大学 | 一种ldmos器件的制造方法 |
CN111725320A (zh) * | 2020-07-20 | 2020-09-29 | 西安电子科技大学 | 一种结型积累层碳化硅横向场效应晶体管及其制作方法 |
CN111725071B (zh) * | 2020-07-20 | 2021-06-18 | 西安电子科技大学 | 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法 |
CN111755524B (zh) * | 2020-07-20 | 2022-06-07 | 西安电子科技大学 | 一种肖特基积累层碳化硅横向场效应晶体管及其制作方法 |
US11664436B2 (en) * | 2021-03-01 | 2023-05-30 | Wolfspeed, Inc. | Semiconductor devices having gate resistors with low variation in resistance values |
CN113270477A (zh) * | 2021-04-08 | 2021-08-17 | 西安电子科技大学 | 一种降低主结体电场的积累场效应晶体管及其制作方法 |
CN113707709B (zh) * | 2021-07-26 | 2023-03-14 | 西安电子科技大学 | 具有积累层外延栅极MIS结构AlGaN/GaN高电子迁移率晶体管及其制作方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4288803A (en) * | 1979-08-08 | 1981-09-08 | Xerox Corporation | High voltage MOSFET with doped ring structure |
JPS577161A (en) * | 1980-06-16 | 1982-01-14 | Toshiba Corp | Mos semiconductor device |
US4593300A (en) * | 1984-10-31 | 1986-06-03 | The Regents Of The University Of Minnesota | Folded logic gate |
US5006913A (en) * | 1988-11-05 | 1991-04-09 | Mitsubishi Denki Kabushiki Kaisha | Stacked type semiconductor device |
SE464949B (sv) * | 1989-11-09 | 1991-07-01 | Asea Brown Boveri | Halvledarswitch |
JPH0548091A (ja) * | 1991-08-20 | 1993-02-26 | Yokogawa Electric Corp | 高耐圧mosfet |
US5306652A (en) * | 1991-12-30 | 1994-04-26 | Texas Instruments Incorporated | Lateral double diffused insulated gate field effect transistor fabrication process |
JPH06151737A (ja) * | 1992-10-30 | 1994-05-31 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3216743B2 (ja) * | 1993-04-22 | 2001-10-09 | 富士電機株式会社 | トランジスタ用保護ダイオード |
US5517046A (en) * | 1993-11-19 | 1996-05-14 | Micrel, Incorporated | High voltage lateral DMOS device with enhanced drift region |
US5356822A (en) * | 1994-01-21 | 1994-10-18 | Alliedsignal Inc. | Method for making all complementary BiCDMOS devices |
JP3250419B2 (ja) * | 1994-06-15 | 2002-01-28 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
1996
- 1996-07-26 SE SE9602881A patent/SE513283C2/sv not_active IP Right Cessation
-
1997
- 1997-07-04 DE DE69736529T patent/DE69736529T2/de not_active Expired - Fee Related
- 1997-07-04 JP JP10508732A patent/JP2001502846A/ja active Pending
- 1997-07-04 CN CNB971981892A patent/CN1134846C/zh not_active Expired - Fee Related
- 1997-07-04 EP EP97933941A patent/EP0958613B1/en not_active Expired - Lifetime
- 1997-07-04 AU AU37118/97A patent/AU3711897A/en not_active Abandoned
- 1997-07-04 CA CA002261753A patent/CA2261753A1/en not_active Abandoned
- 1997-07-04 WO PCT/SE1997/001223 patent/WO1998005076A2/en active IP Right Grant
- 1997-07-16 TW TW086110091A patent/TW335513B/zh not_active IP Right Cessation
- 1997-07-25 US US08/900,829 patent/US5844272A/en not_active Expired - Fee Related
-
1999
- 1999-01-26 KR KR1019997000637A patent/KR100311589B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE69736529D1 (de) | 2006-09-28 |
CA2261753A1 (en) | 1998-02-05 |
EP0958613A2 (en) | 1999-11-24 |
EP0958613B1 (en) | 2006-08-16 |
SE9602881L (sv) | 1998-01-27 |
JP2001502846A (ja) | 2001-02-27 |
CN1231770A (zh) | 1999-10-13 |
CN1134846C (zh) | 2004-01-14 |
WO1998005076A2 (en) | 1998-02-05 |
US5844272A (en) | 1998-12-01 |
DE69736529T2 (de) | 2007-08-16 |
WO1998005076A3 (en) | 1998-03-05 |
SE9602881D0 (sv) | 1996-07-26 |
AU3711897A (en) | 1998-02-20 |
KR20000029578A (ko) | 2000-05-25 |
KR100311589B1 (ko) | 2001-11-03 |
TW335513B (en) | 1998-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE513283C2 (sv) | MOS-transistorstruktur med utsträckt driftregion | |
EP0083815B1 (en) | Lateral junction field effect transistor device | |
US20060261407A1 (en) | High-voltage transistor fabrication with trench etching technique | |
EP0682811B1 (en) | Lateral semiconductor-on-insulator (soi) semiconductor device having a buried diode | |
US5444272A (en) | Three-terminal thyristor with single MOS-gate controlled characteristics | |
US5710451A (en) | High-voltage lateral MOSFET SOI device having a semiconductor linkup region | |
JPH0750413A (ja) | 高電圧半導体構造及びその製造方法 | |
EP2165367A1 (en) | Improved power switching transistors | |
US5886384A (en) | Semiconductor component with linear current to voltage characteristics | |
JPH11224950A (ja) | 半導体装置 | |
US20160300944A1 (en) | Semiconductor Device Having a Channel Separation Trench | |
EP1026750A1 (en) | Insulated gate field-effect transistors | |
US5592014A (en) | High breakdown voltage semiconductor device | |
GB2295052A (en) | Integrated circuits | |
KR20010020486A (ko) | 폭이 넓은 밴드갭 반도체 내의 전력 소자 | |
KR20010102237A (ko) | 반도체 디바이스 | |
SE500815C2 (sv) | Dielektriskt isolerad halvledaranordning och förfarande för dess framställning | |
US8541840B2 (en) | Structure and method for semiconductor power devices | |
US6900506B1 (en) | Method and structure for a high voltage junction field effect transistor | |
JPH0518267B2 (sv) | ||
JPS59161871A (ja) | 高電圧金属オキサイド半導体トランジスタ | |
US7329566B2 (en) | Semiconductor device and method of manufacture | |
JPH10107269A (ja) | 電界効果によって制御可能な半導体デバイス及びその製造方法 | |
JP3271501B2 (ja) | Mos型gtoサイリスタおよびその駆動方法 | |
Kawaguchi et al. | 0.8 µm CMOS Process Compatible 60 V–100 m Ω· mm 2 Power MOSFET on Bonded SOI |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |