CN100388442C - 可改善组件特性的高压组件的制造方法 - Google Patents

可改善组件特性的高压组件的制造方法 Download PDF

Info

Publication number
CN100388442C
CN100388442C CNB031288235A CN03128823A CN100388442C CN 100388442 C CN100388442 C CN 100388442C CN B031288235 A CNB031288235 A CN B031288235A CN 03128823 A CN03128823 A CN 03128823A CN 100388442 C CN100388442 C CN 100388442C
Authority
CN
China
Prior art keywords
layer
silicon nitride
semiconductor
high potential
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031288235A
Other languages
English (en)
Other versions
CN1549315A (zh
Inventor
高荣正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CNB031288235A priority Critical patent/CN100388442C/zh
Publication of CN1549315A publication Critical patent/CN1549315A/zh
Application granted granted Critical
Publication of CN100388442C publication Critical patent/CN100388442C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明揭露一种可改善组件特性的高压组件的制造方法，其系在一已形成有漂移区域的半导体基底上形成一薄氧化层、一氮化硅层及一图案化光阻层，并以此图案化光阻层为掩膜，蚀刻氮化硅层后去除该图案化光阻层；接着在半导体基底上形成一磷玻璃层，并将磷离子高温驱入其下方基底中而形成一磷离子掺杂区，完成后即可去除磷玻璃层、氮化硅层及薄氧化层；然后在半导体基底上依序形成场氧化层、栅极结构与源极/漏极等组件。本发明利用具有梯度分布磷离子掺杂区的漂移区域结构来提高崩溃电压，并增高组件的驱动电流。

Description

可改善组件特性的高压组件的制造方法
技术领域
本发明是关于一种半导体组件的制造方法，特别是关于一种可改善组件特性并增进组件功效的高压组件(High Voltage Device)制造方法。
背景技术
高压组件是应用在电子产晶中需要以高电压操作的部份，通常在一般集成电路的架构中，有些产品在输入/输出(I/O)区域中的控制组件会比在核心组件区域中的控制组件所需的电压更大，且此输入/输出区域必须具有能耐更高电压的组件，以防止组件在高压下的正常操作不会发生电压崩溃(Breakdown)等现象；所以高压组件的结构与一般组件并不相同。
习知的半导体组件如具有高压金氧半导体组件的结构时，其结构请参阅图1所示，此高压金氧半导体组件的制造流程为：先在一P型半导体基底10中形成一N型阱(N-Well)，亦同时形成高压组件中的N型漂移(N-drift)区域12；接着在半导体基底10上依序形成有场氧化层(Field Oxide)14及包含栅极氧化层(Gate Oxide)162与多晶硅层164的栅极结构16；最后再利用离子植入技术在半导体基底10中形成N+型离子掺杂区域，以作为源极18与漏极20。
此种习知制造方法，其漂移区域12沿着信道表面处且靠近图中A点的区域，其电力线分布密度较高，即此处的电场(Electric Field)较高，电位较为拥挤(PotentialCrowding)，使得漂移区域12所形成的空乏区(Depletion Region)不足以抵抗高电压的不足以抵抗高电压的电力线分布，进而容易使组件提早发生电压崩溃。而为了提高崩溃电压，习知的解决方式采用降低漂移区域12的掺杂浓度，进而增加空乏区的宽度，以达到提高崩溃电压的目的；但漂移区域12浓度的降低，将提高信道(Channel)在此区域的电阻，其On-resistance将提高，导致晶体管组件电流驱动(CurrentDriving)能力也相对降低。
发明内容
本发明的主要目的是提供一种可改善组件特性的高压组件的制造方法，其系利用改善的漂移区域结构来提高崩溃电压，并可增加高压组件的驱动电流。
本发明的另一目的是提供一种可改善组件特性的高压组件的制造方法，其系利用漂移区域的较低浓度与漂移区域位于信道且接近漏极的区域浓度呈梯度分布，来改善现有技术发生提早崩溃及电流驱动能力降低的缺点。
为达到上述的目的，本发明先提供一半导体基底，其中形成有漂移区域；在半导体基底上依序形成一薄氧化层、一氮化硅层及一图案化光阻层，并以此图案化光阻层为掩膜，蚀刻该氮化硅层，而后去除图案化光阻层；再在半导体基底上形成一磷玻璃层，并使其内的磷离子高温驱入至其下方基底中而形成一磷离子掺杂区；蚀刻去除该磷玻璃层、氮化硅层及薄氧化层；最后在半导体基底上依序形成场氧化层、栅极结构及作为源极与漏极的重离子掺杂区域。
更优的是，漂移区域为N型淡掺杂阱区。更优选的是，所述的N型淡掺杂阱区是利用100KeV至180KeV的能量，将磷离子等N型掺质植入于该半导体基底中并经热制程使掺杂驱入而形成；或者，所述的N型淡掺杂阱区的离子掺杂剂量介于1*1012/立方厘米至5*1013/立方厘米之间。
更优的是，本发明所述的图案化光阻层显影成一开口大小成梯状的图形。
更优的是，本发明所述的磷玻璃层是在通入氮气、氧气及***的混合气体的高温环境下，利用化学气相沉积法而形成。
更优的是，本发明在蚀刻该氮化硅层的步骤中是利用干蚀刻技术完成的。
更优的是，本发明在该磷离子高温驱入的步骤中，其温度介于800至1000℃之间。
更优的是，本发明去除该磷玻璃层、该氮化硅层及该薄氧化层是利用湿蚀刻方式完成的。
更优的是，本发明所述的栅极结构包括一栅极氧化层及一多晶硅层。
本发明的优点是利用漂移区域的较低浓度与漂移区域位于信道且接近漏极的区域浓度呈梯度分布，提高了崩溃电压，并可增加高压组件的驱动电流，从而改善现有技术发生提早崩溃及电流驱动能力降低的缺点。
附图说明
图1为习知的高压金属半导体组件的结构剖视图。
图2(a)至图2(f)为本发明在制作高压组件的各步骤构造剖视图。
具体实施方式
为了使本发明的上述目的、技术内容、和特点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明。
本发明是在场氧化层下方的漂移区域中形成一浓度更轻微的掺杂，且在接近场氧化层下方通道的浓度呈梯度分布，使紧邻漏极区域的浓度最高，然后其浓度呈梯度分布，在接近半导体基底的区域的浓度最低，此区域的浓度与漂移区域相当，以利用此改善的漂移区域结构来同时提高崩溃电压与驱动电流。
请参照图2(a)至图2(f)所示，图2(a)至图2(f)为本发明的一较佳实施例在制作高压组件的各步骤构造剖视图，如图所示，本发明的制作方法系包括有下列步骤：先提供一P型半导体基底30，请参阅图2(a)所示，在半导体基底30内系利用离子植入法形成有一N型淡掺杂阱区，此即作为高压组件的N-型漂移区域32，其系利用约为100KeV至180KeV左右的能量，将磷离子等N型掺质植入于该半导体基底30中，并经热制程使磷离子掺杂驱入于半导体基底30中而形成掺杂剂量介于1*1012/立方厘米至5*1013/立方厘米的间的漂移区域32。
再同时如图2(a)所示，利用化学气相沉积技术，在该半导体基底30表面依序沉积一薄氧化层(Thin Oxide Layer)34及一氮化硅层36。接着，如图2(b)图所示，在半导体基底30上再形成一图案化光阻层38，使其覆盖于氮化硅层36表面，此图案化光阻层38显影成一开口大小成梯状的图形。
以该图案化38光阻层为掩膜，利用干蚀刻技术，蚀刻该氮化硅层36，完成后即可去除该图案化光阻层38，此时氮化硅层36的结构如图2(c)所示。
接续进行磷玻璃(Phosphorus Glass)沉积步骤，在温度约在975℃下且在通入氮气、氧气及***(POCl3)的混合气体的环境中，利用化学气相沉积法在半导体基底30上形成一磷玻璃层40，如图2(d)所示，此磷玻璃层40系覆盖在氮化硅层36表面并填满；紧接着利用800至1000℃之间的适度高温，较佳的约为975℃，进行高温驱入(drive in)步骤，使该磷玻璃层40中的磷离子扩散至其下方半导体基底30的漂移区域32中而形成一浓度呈梯度分布的磷离子掺杂区42。
完成磷离子掺杂区42之后，即可利用湿蚀刻方式，蚀刻去除上述的磷玻璃层40、氮化硅层36及薄氧化层34。然后再重新成长一薄氧化层与一氮化硅层，再经过微影蚀刻等制程，而形成如图2(e)所示的场氧化层44。
最后，在半导体基底30表面先成长一栅极氧化层462，在其上沉积形成一多晶硅层464，再利用一图案化光阻，蚀刻定义该多晶硅层464与栅极氧化层462，以形成一具有多晶硅层464及其下方的栅氧化层462的栅极结构46，请参阅图2(f)所示，并在栅极结构46二侧的该半导体基底30内进行离子植入步骤，以形成二N+型重离子掺杂区域，其系分别作为源极48及漏极50之用。
请参阅图2(f)图所示，由于本发明制作出来的高压组件，其在场氧化层44下方的漂移区域32的浓度可具有较一般更轻微的掺杂，但在接近场氧化层44下方的信道区域的浓度则呈现梯度分布。在此浓度呈梯度分布的磷离子掺杂区42中，接近紧邻漏极50的区域的浓度最高，此区域的浓度与漏极50相当，然后在此磷离子掺杂区42中的浓度呈梯度分布，在接近图中所示A点区域的浓度则为最低，此区域的浓度与漂移区域32相当。此时，因漂移区域32的浓度相对较低，故可达到提高崩溃电压的目的；另一方面，由于漂移区域32位于信道接近漏极50区域的浓度相对较高且接近漏极50的掺杂浓度，其驱动电流将因此而明显提升。
因此，本发明利用漂移区域的较低浓度与漂移区域位于信道且接近漏极的区域浓度呈梯度分布，来提高崩溃电压，并可增加高压组件的驱动电流，以改善先前技术发生提早崩溃及电流驱动能力降低的缺点。
以上该较佳实施例仅是为说明本发明的技术思想及特点，其目的在于使本领域的普通技术人员能够了解本发明的内容并据以实施，但不能以此来限定本发明的专利范围，即大凡依本发明所揭示的技术特征所作的等同变化或修饰，仍应涵盖在本发明的专利保护范围内。

Claims (7)

1.一种可改善组件特性的高压组件的制造方法，其系包括下列步骤：
提供一半导体基底，其中已形成有漂移区域；
在该半导体基底上形成一薄氧化层及一氮化硅层，并形成一图案化光阻层于该氮化硅层表面；该图案化光阻层系显影成一开口大小成梯状的图形，
以该图案化光阻层为掩膜，利用干蚀刻技术蚀刻该氮化硅层，而后去除该图案化光阻层；
在该半导体基底上的漂移区域上形成一磷玻璃层，并以介于800至1000℃之间温度驱入使该磷玻璃层中的磷离子扩散至其下方的漂移区域内，形成一磷离子掺杂区；
去除该磷玻璃层、该氮化硅层及该薄氧化层；
在该半导体基底上依序形成场氧化层与栅极结构；及
在该半导体基底中形成重离子掺杂区域，以作为源极与漏极。
2.如权利要求1所述的可改善组件特性的高压组件的制造方法，其特征在于，该漂移区域为N型淡掺杂阱区。
3.如权利要求2所述的可改善组件特性的高压组件的制造方法，其特征在于，该N型淡掺杂阱区是利用100KeV至180KeV的能量，将N型掺质植入于该半导体基底中并经热制程使掺杂驱入而形成。
4.如权利要求2所述的可改善组件特性的高压组件的制造方法，其特征在于，该N型淡掺杂阱区的离子掺杂剂量介于1*1012/立方厘米至5*1013/立方厘米之间。
5.如权利要求1所述的可改善组件特性的高压组件的制造方法，其特征在于，该磷玻璃层是在通入氮气、氧气及***的混合气体介于800至1000℃之间的温度环境下，利用化学气相沉积法而形成。
6.如权利要求1所述的可改善组件特性的高压组件的制造方法，其特征在于，去除该磷玻璃层、该氮化硅层及该薄氧化层是利用湿蚀刻方式完成的。
7.如权利要求1所述的可改善组件特性的高压组件的制造方法，其特征在于，该栅极结构系包括一栅极氧化层及一多晶硅层。
CNB031288235A 2003-05-23 2003-05-23 可改善组件特性的高压组件的制造方法 Expired - Fee Related CN100388442C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031288235A CN100388442C (zh) 2003-05-23 2003-05-23 可改善组件特性的高压组件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031288235A CN100388442C (zh) 2003-05-23 2003-05-23 可改善组件特性的高压组件的制造方法

Publications (2)

Publication Number Publication Date
CN1549315A CN1549315A (zh) 2004-11-24
CN100388442C true CN100388442C (zh) 2008-05-14

Family

ID=34322259

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031288235A Expired - Fee Related CN100388442C (zh) 2003-05-23 2003-05-23 可改善组件特性的高压组件的制造方法

Country Status (1)

Country Link
CN (1) CN100388442C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496575A (zh) * 2011-12-23 2012-06-13 上海先进半导体制造股份有限公司 60v非对称高压pmos结构及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092211A (en) * 1976-11-18 1978-05-30 Northern Telecom Limited Control of etch rate of silicon dioxide in boiling phosphoric acid
JPH10270569A (ja) * 1997-03-26 1998-10-09 Sony Corp 半導体装置およびその製造方法
US5981997A (en) * 1996-03-22 1999-11-09 Fuji Electric Co., Ltd. Horizontal field effect transistor and method of manufacturing the same
US6117738A (en) * 1998-11-20 2000-09-12 United Microelectronics Corp. Method for fabricating a high-bias semiconductor device
US6258670B1 (en) * 1999-05-06 2001-07-10 United Microelectronics Corp. Method for improving breakdown voltage of a semiconductor transistor
US6306711B1 (en) * 1998-11-03 2001-10-23 United Microelectronics Corp. Method of fabricating a high-voltage lateral double diffused metal oxide semiconductor
CN1220270C (zh) * 1999-12-22 2005-09-21 松下电工株式会社 半导体器件及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092211A (en) * 1976-11-18 1978-05-30 Northern Telecom Limited Control of etch rate of silicon dioxide in boiling phosphoric acid
US5981997A (en) * 1996-03-22 1999-11-09 Fuji Electric Co., Ltd. Horizontal field effect transistor and method of manufacturing the same
JPH10270569A (ja) * 1997-03-26 1998-10-09 Sony Corp 半導体装置およびその製造方法
US6306711B1 (en) * 1998-11-03 2001-10-23 United Microelectronics Corp. Method of fabricating a high-voltage lateral double diffused metal oxide semiconductor
US6117738A (en) * 1998-11-20 2000-09-12 United Microelectronics Corp. Method for fabricating a high-bias semiconductor device
US6258670B1 (en) * 1999-05-06 2001-07-10 United Microelectronics Corp. Method for improving breakdown voltage of a semiconductor transistor
CN1220270C (zh) * 1999-12-22 2005-09-21 松下电工株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN1549315A (zh) 2004-11-24

Similar Documents

Publication Publication Date Title
KR100418435B1 (ko) 전력 집적회로 소자의 제조 방법
US6617656B2 (en) EDMOS device having a lattice type drift region
US7064385B2 (en) DMOS-transistor with lateral dopant gradient in drift region and method of producing the same
US10505033B2 (en) Electronic device of vertical MOS type with termination trenches having variable depth
US10679855B2 (en) Method for producing a superjunction device
US6677210B1 (en) High voltage transistors with graded extension
CN107437563B (zh) Ldmos晶体管及其形成方法、以及esd器件及其形成方法
KR20000045305A (ko) 완전 공핍형 에스·오·아이 소자 및 그 제조방법
US7122862B2 (en) Reduction of channel hot carrier effects in transistor devices
US8138545B2 (en) Semiconductor device and method for manufacturing the same
US7632732B2 (en) Method of manufacturing MOS transistor
CN101031999A (zh) 减少cmos器件中的源极和漏极寄生电容
CN1591800A (zh) 改善高压元件结构的制造方法
US5215937A (en) Optimizing doping control in short channel MOS
CN100388442C (zh) 可改善组件特性的高压组件的制造方法
EP0239217A2 (en) Method of forming doped wells in integrated circuits and its use in the production of a bipolar transistor in such circuits
US20060121666A1 (en) Method for fabricating a voltage-stable PMOSFET semiconductor structure
KR101198938B1 (ko) 고전압 소자의 소자 분리 방법
CN101330057B (zh) 具有嵌入式eeprom的电可编程器件及其制作方法
KR20030009766A (ko) 비씨디 소자 및 그 제조 방법
CN112838118B (zh) 超低导通电阻ldmos的制作方法
US8962410B2 (en) Transistors with different threshold voltages
CN100461372C (zh) 高压金属氧化物半导体元件
KR100372651B1 (ko) 플래쉬메모리소자제조방법
TWI220297B (en) Manufacturing method of high-voltage device capable of improving device characteristic

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20100523